CN116314212A - 显示面板 - Google Patents

Abstract

本发明涉及显示技术领域，公开了一种显示面板，显示面板包括基底，基底包括显示区和非显示区，非显示区包括第一扇出区，沿第一方向按序依次并排的多条信号线位于显示区，电源线路至少位于非显示区；第一扇出区的第一扇出线与信号线电连接，第一扇出线靠近信号线的第一端的排列顺序与对应连接的信号线的排列顺序不同，第一扇出线远离信号线的第二端的排列顺序与对应连接的信号线的排列顺序相同，第一扇出线在基底上的正投影位于电源线路在基底上的正投影之外，有利于缩小显示面板的非显示区的尺寸。

Description

显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板。

背景技术

随着当下极致全面屏的发展趋势，显示屏幕的边框越做越窄，屏占比越来越高，给消费者带来更加极致的体验，但这其中有很多技术需要逐步攻克。

目前显示设备的下边框因为结构最为复杂，阵列走线也最为密集，往往成为窄边框的卡点。在显示区下方的非显示区设置有扇出区，扇出区主要用于将非显示区的电路驱动模块的传输信号传输给显示区的信号线，由于显示区的信号线条数较多，而且较为密集，导致扇出区的扇出线较为密集，占用下边框的尺寸较大，进而导致非显示区的尺寸无法减小。

发明内容

本发明的目的在于提出一种显示面板，能够减小非显示区的尺寸，提高屏占比。

为达此目的，本发明采用以下技术方案：

本发明提供一种显示面板，包括：

基底，包括显示区和位于显示区的至少一侧的非显示区，非显示区包括第一扇出区，

沿第一方向按序依次并排的多条信号线，位于显示区；

电源线路，至少位于非显示区；

多条第一扇出线，位于第一扇出区，第一扇出线与信号线电连接，第一扇出线靠近信号线的第一端的排列顺序与对应连接的信号线的排列顺序不同，第一扇出线远离信号线的第二端的排列顺序与对应连接的信号线的排列顺序相同，第一扇出线在基底上的正投影位于电源线路在基底上的正投影之外。

如此设置，可实现扇出线由乱序到正序的调整，无需适配特定的驱动芯片，第一扇出线在基底上的正投影位于电源线路在基底上的正投影之外，第一扇出线在显示面板的可选的布置层数增多，实现对第一扇出线的灵活布置，能够降低第一扇出线与电源线路之间的电容负载，能够避免第一扇出线与电源线路产生干扰，能够缩小显示面板的非显示区的尺寸，而且还能避免与电源线路发生短路。

作为上述显示面板的一种可选方案，显示面板还包括位于显示区的多条连接引线，连接引线与至少部分信号线电连接；至少部分第一扇出线经连接引线与信号线连接。

作为上述显示面板的一种可选方案，非显示区包括第二扇出区，第二扇出区位于第一扇出区和显示区之间，显示面板还包括位于第二扇出区的多条第二扇出线，第二扇出线和电源线路在基底上的正投影至少部分相重叠；

第一扇出线经第二扇出线与信号线或连接引线连接。

作为上述显示面板的一种可选方案，第二扇出线的走线膜层与电源线路的走线膜层异层设置，第一扇出线的走线膜层的至少部分与电源线路的走线膜层同层设置。

如此设置，第一扇出线能够通过电源线路的走线膜层进行走线，增加了第一扇出线走线的设置位置，有利于降低第一扇出区的尺寸。

作为上述显示面板的一种可选方案，至少部分第一扇出线为斜直线，第一扇出线分布于显示面板的至少三层走线膜层；

同层走线膜层上的第一扇出线绝缘间隔设置，异层绝缘设置的至少部分第一扇出线在基底上的正投影交叉设置。

至少部分第一扇出线为斜直线，第一扇出线分布于显示面板的至少三层走线膜层上，以便异层绝缘设置的至少部分第一扇出线在基底上的正投影交叉设置而不会短路，并达到调整顺序的目的，与常规驱动芯片相匹配，能够减小第一扇出区沿第一方向和第二方向的尺寸，进而进一步减小非显示区的尺寸。

作为上述显示面板的一种可选方案，经第二扇出线与连接引线连接的第一扇出线包括转接线和子扇出线，转接线的第一端作为第一扇出线的第一端，转接线的第二端与子扇出线的第一端相连，子扇出线的第二端作为第一扇出线的第二端，

转接线的至少部分为折线结构。

作为上述显示面板的一种可选方案，转接线分布于显示面板的至少两层走线膜层，

同层走线膜层上的转接线绝缘间隔设置，异层绝缘设置的转接线在基底上的正投影间隔设置。

如此设置，能够减小转接线占用空间，减小显示面板的边框尺寸，避免转接线之间出现短路的现象，能够实现转接线的有序排布，与常规驱动芯片相匹配。

作为上述显示面板的一种可选方案，转接线包括：

第一转接段，第一转接段的第一端与第二扇出线相连，第一转接段沿第一方向延伸，第一转接段的第二端沿第一方向朝远离中间的第二扇出线的方向延伸；及

第二转接段，第二转接段的第一端与第一转接段的第二端相连，第二转接段的第二端与子扇出线相连。

如此设置，通过第一转接段和第二转接段实现第一扇出线的第二端能够按照正序排布，与常规驱动芯片相匹配。

作为上述显示面板的一种可选方案，非显示区还包括弯折区，设置于第二扇出区和第一扇出区之间，弯折区的可弯折走线连接对对应的第二扇出线和第一扇出线之间。

如此设置，可以将显示面板的部分非显示区弯折到显示区的背侧，减小了显示面板的正面的非显示区的面积，提高屏占比。

作为上述显示面板的一种可选方案，显示区包括第一显示区和位于第一显示区沿第一方向相对的两侧的两个第二显示区，信号线包括第一显示区内排布的第一信号线，以及第二显示区内排布的第二信号线，第一信号线与第二扇出线相连，第二显示区的至少部分第二信号线通过连接引线与第二扇出线相连，连接引线包括与第二信号线相连的第一端和与第二扇出线电连接的第二端，连接引线的第二端位于与连接引线相连的第二信号线的靠近第一显示区的一侧。

如此设置，将第二信号线通过连接引线引入到靠近显示区的中间位置，配合扇出线的排布，进而减少了边框的尺寸。

作为上述显示面板的一种可选方案，非显示区还包括：第一功能电路和第二功能电路，位于第一扇出区远离第二扇出区的一侧；第一功能电路位于第一扇出区和第二功能电路之间；

第一功能电路和第二功能电路正对设置且沿第一方向的尺寸相等，且多条第一扇出线经第一功能电路中的多条走线和第二功能电路中的多条走线对应相连。

第一功能电路与第二功能电路正对设置且沿第一方向的尺寸相等，第一功能电路与第二功能电路之间无需倾斜的扇出线连接，从而减小了二者之间的间距，进而减小了非显示区的尺寸；而且有利于增加第一扇出区的空间，以便于在第一扇出区进行电阻补偿。

作为上述显示面板的一种可选方案，第一功能电路和第二功能电路中的一者为点灯测试电路；

点灯测试电路中的多条走线分布于显示面板的至少两层导电膜层上，异层绝缘设置的至少部分走线在基底上的正投影相重叠。

如此设置，能够减小点灯测试电路的尺寸。

作为上述显示面板的一种可选方案，两层导电膜层之间夹设至少一层有机层，和/或两层导电膜层之间夹设至少两层无机层。

如此设置，能够保证点灯测试电路中异层绝缘且重叠设置的走线之间的电气距离。

作为上述显示面板的一种可选方案，点灯测试电路包括多个第一晶体管，每条走线与至少一个第一晶体管的第一极连接；第一晶体管的第二极接入测试信号线，第一晶体管的控制极接入点灯控制信号线，至少部分第一晶体管在基底上的正投影位于走线在基底上的正投影之间，且沿第二方向排列，第二方向平行于第一功能电路指向第二功能电路的方向。

如此设置，相比于将所有第一晶体管沿第一方向排布的方式，可降低点灯测试电路沿第一方向的尺寸，以使第一功能电路与第二功能电路沿第一方向的尺寸相等。

作为上述显示面板的一种可选方案，点灯测试电路中的多条走线包括多组走线，每组走线包括至少两条相邻走线，每组走线连接的第一晶体管在基底上的正投影沿第二方向排列。

作为上述显示面板的一种可选方案，每组走线包括两对走线，每对走线包括相邻的两条走线，且每对走线在基底上的正投影相重叠。

如此设置，每组走线的走线数量增多，有利于降低点灯测试电路沿第一方向的尺寸，但是不能过多，否则点灯测试电路沿第一方向的尺寸会小于另一电路沿第一方向的尺寸，将不利于减小非显示区的尺寸。

作为上述显示面板的一种可选方案，第一功能电路和第二功能电路中的另一者为防静电电路；防静电电路包括多个第二晶体管，

第二晶体管的第一极与控制极短接形成二极管，连接于对应的走线和高电位信号线之间，或者，连接于对应的走线和低电位信号线之间。

防静电电路的走线上静电导致电压过高时，与高电位信号线连接的晶体管导通，以释放静电；走线上静电导致电压过低时，与低电位信号线连接的晶体管导通，以释放静电。

作为上述显示面板的一种可选方案，显示面板还包括绑定区，位于第二功能电路远离第一功能电路的一侧，绑定区的多个绑定焊盘沿第一方向占据的尺寸等于第二功能电路沿第一方向的尺寸，多个绑定焊盘与第二功能电路中的多条走线对应相连。

如此设置，多个绑定焊盘与第二功能电路之间无需倾斜的扇出线连接，可减小绑定区与第二功能电路之间走线占据的空间，以便减小绑定区与第二功能电路之间沿第二方向的距离，有利于增加第一扇出区的空间，以便于在第一扇出区进行电阻补偿。

本发明还提供一种显示面板，包括：

基底，包括显示区和位于显示区的至少一侧的非显示区，非显示区包括：

沿远离显示区的方向依次排列的扇出区、第一功能电路和第二功能电路，

第一功能电路和第二功能电路正对设置且沿第一方向的尺寸相等，且显示区的信号线依次经扇出区的多条扇出线、第一功能电路的多条走线和第二功能电路的多条走线对应相连，第一方向垂直于第一功能电路指向第二功能电路的方向。

如此设置，以使第一功能电路与第二功能电路之间无需倾斜的扇出线连接，从而减小了二者之间的间距，进而减小了显示面板的边框尺寸；而且上述设置能够增加扇出区的空间，以便于在扇出区进行电阻补偿。

作为上述显示面板的一种可选方案，第一功能电路和第二功能电路中的一者为点灯测试电路；

点灯测试电路中的多条走线分布于显示面板的至少两层导电膜层上，异层绝缘设置的至少部分走线在基底上的正投影相重叠。

通过将点灯测试电路中的多条走线分布于显示面板的至少两层走线膜层上，异层绝缘设置的至少部分走线在基底上的正投影相重叠，从而能够减小点灯测试电路的尺寸。

作为上述显示面板的一种可选方案，两层导电膜层之间夹设至少一层有机层，和/或两层导电膜层之间夹设至少两层无机层。

作为上述显示面板的一种可选方案，点灯测试电路包括多个第一晶体管，每条走线与至少一个第一晶体管的第一极连接；第一晶体管的第二极接入测试信号线，第一晶体管的控制极接入点灯控制信号线，至少部分第一晶体管在基底上的正投影位于走线在基底上的正投影之间，且沿第二方向排列，第二方向平行于第一功能电路指向第二功能电路的方向。

作为上述显示面板的一种可选方案，点灯测试电路中的多条走线包括多组走线，每组走线包括至少两条相邻走线，每组走线连接的第一晶体管在基底上的正投影沿第二方向排列；

作为上述显示面板的一种可选方案，每组走线包括两对走线，每对走线包括相邻的两条走线，且每对走线在基底上的正投影相重叠。

作为上述显示面板的一种可选方案，第一功能电路和第二功能电路中的另一者为防静电电路；防静电电路包括多个第二晶体管，

第二晶体管的第一极与控制极短接形成二极管，连接于对应的走线和高电位信号线之间，或者，连接于对应的走线和低电位信号线之间。

作为上述显示面板的一种可选方案，显示面板还包括绑定区，位于第二功能电路远离第一功能电路的一侧，绑定区的多个绑定焊盘沿第一方向占据的尺寸等于第二功能电路沿第一方向的尺寸，多个绑定焊盘与第二功能电路中的多条走线对应相连。

本发明的有益效果：

本发明提出的显示面板中，基底包括显示区和位于显示区的至少一侧的非显示区，非显示区包括第一扇出区，第一扇出区的第一扇出线在基底上的正投影位于电源线路在基底上的正投影之外，第一扇出线与信号线连接，第一扇出线靠近信号线的第一端的排列顺序与对应的信号线的排列顺序不同，第一扇出线的远离信号线的第二端的排列顺序与对应连接的信号线的排列顺序相同，实现了扇出线由乱序到正序的调整，无需适配特定的驱动芯片，第一扇出线在基底上的正投影位于电源线路在基底上的正投影之外，第一扇出线在显示面板的可选的布置层数增多，实现对第一扇出线的灵活布置，能够降低第一扇出线与电源线路之间的电容负载，能够避免第一扇出线与电源线路产生干扰，能够缩小非显示区的尺寸，而且还能避免与电源线路发生短路。

本发明提出的显示面板，第一功能电路与第二功能电路正对设置且沿第一方向的尺寸相等，第一功能电路与第二功能电路之间无需倾斜的扇出线连接，从而减小了二者之间的间距，进而减小了显示面板的边框尺寸；而且上述设置便于增加扇出区的空间，以便于进行电阻补偿。

附图说明

图1是本发明提供的显示面板的结构示意图一；

图2是图1中A处的局部放大图；

图3是本发明提供的显示面板的局部结构示意图一；

图4是本发明提供的显示面板的局部结构示意图二；

图5是本发明提供的显示面板的局部结构示意图三；

图6是本发明提供的显示面板的局部结构示意图四；

图7是本发明提供的显示面板的局部结构示意图五；

图8是本发明提供的显示面板的局部结构示意图六；

图9是本发明提供的显示面板的局部结构示意图七；

图10是本发明提供的显示面板的局部结构示意图八；

图11是本发明提供的显示面板的结构示意图二；

图12是图11中B处的局部放大图；

图13是本发明提供的显示面板的结构示意图三；

图14是图13中C处的局部放大图；

图15是本发明提供的显示面板的结构示意图四；

图16是图15中D处的局部放大图；

图17是本发明提供的显示面板的剖视图；

图18是本发明提供的显示面板的弯折区的剖视图；

图19是本发明提供的第一功能电路的结构示意图；

图20是本发明提供的点灯测试电路和防静电电路的电路图；

图21为图19中K-K向的剖视图；

图22为图21中E处的局部放大图；

图23为图21中F处的局部放大图；

图24为图19中Q-Q向的剖视图；

图25为图24中G处的局部放大图；

图26为图24中H处的局部放大图；

图27为图19中P-P向的剖视图；

图28为图19中R-R向的剖视图。

图中：

100、显示区；10、基底；50、驱动阵列层；101、第一显示区；102、第二显示区；1021、第二显示一区；1022、第二显示二区；103、信号线；1031、第一信号线；1032、第二信号线；

200、非显示区；

300、扇出区；302、第一扇出区；301、第二扇出区；3021、第一扇出一区；3022、第一扇出二区；304、第一扇出线；303、第二扇出线；3041、第一扇出段；3042、第二扇出段；3043、转接线；30431、第一转接段；30432、第二转接段；3044、子扇出线；305、连接引线；3051、第一引线段；3052、第二引线段；

400、电源线路；

500、弯折区；501、可弯折走线；

600、第一功能电路；700、第二功能电路；800、绑定区；801、绑定焊盘；900、驱动芯片；

11、衬底；12、第一柔性层(PI1)；13、第一阻隔层(BL1)；14、第二柔性层(PI2)；15、第二阻隔层(BL2)；17、无机绝缘层；171、第一无机绝缘层；172、第二无机绝缘层；

18、栅绝缘层(G1)；19、电容绝缘层(C1)；20、无机层；21、第一有机层；22、第二有机层；23、像素限定层(PDL)；

24、有源层；25、栅极层(Gate)；26、电容上极板层(CAP)；27、第一源漏极电路层(SD1)；28、第二源漏极电路层(SD2)；29、间隔件层(SPC)；30、阳极层；252、电容下极板层。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本实施例的描述中，术语“上”、“下”、“右”、等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅仅用于在描述上加以区分，并没有特殊的含义。

目前显示设备的下边框因为结构最为复杂，阵列走线也最为密集，往往成为窄边框的卡点。在显示区下方的非显示区设置有扇出区，扇出区主要用于将非显示区的驱动芯片输出的信号传输给显示区的数据线，由于显示区的数据线条数较多，而且较为密集，导致扇出区的扇出线较为密集，占用下边框的尺寸较大，进而导致非显示区的尺寸无法减小。

为了解决上述问题，如图1、图2及图11-图16所示，本实施例提供一种显示面板，显示面板包括基底10、设置于基底10上的电源线路400和多条第一扇出线304。

基底10包括显示区100和位于显示区100的至少一侧的非显示区200，显示区100内沿第一方向(图1中X方向)按序依次排列多条信号线103，信号线103沿第二方向(图1中的Y方向)延伸。非显示区200包括位于显示区100沿第二方向Y相对的两侧中的至少一侧的扇出区300，扇出区300可包括第一扇出区302。多条第一扇出线304位于第一扇出区302。第一扇出线304与信号线103电连接。电源线路400至少位于非显示区200。第一扇出线304靠近信号线103的第一端的排列顺序与对应连接的信号线103的排列顺序不同，第一扇出线304远离信号线103的第二端的排列顺序与对应连接的信号线103的排列顺序相同，实现了扇出线由乱序到正序的调整，无需适配特定的驱动芯片。第一扇出线304在基底10上的正投影位于电源线路400在基底10上的正投影之外，第一扇出线304在显示面板的可选的布置层数增多，能够实现对第一扇出线304的灵活布置，即使第一扇出线304布置在电源线路400的线路所在膜层，有利于减小非显示区的尺寸，由于第一扇出线304与电源线路400在非显示区200的正投影没有交叠，能够降低第一扇出线304与电源线路400之间的电容负载，能够避免第一扇出线304与电源线路400产生干扰，也能起到避免第一扇出线304与电源线路400发生短路的作用。

其中，基底10可包括柔性基底或刚性基底。柔性基底可包括聚酰亚胺等材料。刚性基底可包括玻璃基板等。信号线103可为数据线，多条信号线103沿第一方向X排列，且沿第二方向Y延伸。第一方向X和第二方向Y相交。可选的，第一方向X和第二方向Y可垂直。电源线路400可包括与显示区的像素电路连接的第一电源线ELVDD和第二电源线ELVSS。

可选的，显示面板还包括设置于基底10上的多条连接引线305。多条连接引线305和多条信号线103均位于显示区100，连接引线305与至少部分信号线103电连接；至少部分第一扇出线304经连接引线305与信号线103连接。连接引线305与信号线103连接的第一端相对于连接引线305的第二端远离位于显示区中间的信号线103。可选地，通过设置连接引线305使得非显示区的下边框区沿第一方向X的尺寸小于显示区100沿第一方向X的尺寸。

可选的，扇出区300可包括第二扇出区301和第一扇出区302，第二扇出区301位于第一扇出区302和显示区100之间。可选的，显示面板还包括设置于基底10上的多条第二扇出线303。第二扇出线303至少位于第二扇出区301，可选的，位于第二扇出区301的第二扇出线303和电源线路400在基底10上的正投影至少部分相重叠，第一扇出线304经第二扇出线303与信号线103或连接引线305连接。位于第二扇出区301的电源线路400具有一定的面积，以降低电源线路400的阻抗，从而降低线路损耗。图1示例性的画出扇出区300可包括第二扇出区301和第一扇出区302的情况，扇出区300也可不设置第二扇出区301，相当于将第一扇出区302直接与连接引线305或信号线103连接，可根据需要设置。

可选地，通过设置连接引线305使得第二扇出线303所占据的区域沿第一方向X的尺寸小于显示区100沿第一方向X的尺寸。非显示区可位于显示区100的沿第二方向Y相对的两侧中的至少一侧。第二扇出区301可位于显示区100的沿第二方向Y相对的两侧中的至少一侧。显示区100和第一扇出区302可位于第二扇出区301相对的两侧。

具体地，如图1所示，显示区100包括第一显示区101和位于第一显示区101沿第一方向相对的两侧的两个第二显示区102，信号线103包括第一显示区101内排布的第一信号线1031，以及第二显示区102内排布的第二信号线1032。第一信号线1031与第二扇出线303相连，第二显示区102的至少部分第二信号线1032通过连接引线305与第二扇出线303相连，连接引线305包括与第二信号线1032相连的第一端和与第二扇出线303电连接的第二端，连接引线305的第二端位于与连接引线305相连的第二信号线1032的靠近第一显示区101的一侧。

可选地，位于第一显示区101的两个第二显示区102对称设置，第二显示区102内的第二信号线1032关于第一显示区101对称设置，使得显示区100的信号线的排布较为均匀。当然，两个第二显示区102也可以关于第一显示区101设置为非对称结构。

可选地，位于第二显示区102的部分第二信号线1032通过连接引线305与第二扇出线303相连，位于第二显示区102的远离第一显示区101的部分区域的第二信号线1032通过连接引线305与第二扇出线303相连，位于第二显示区102的靠近第一显示区101的部分区域的第二信号线1032直接与第二扇出线303相连。具体地，如图3和图4所示，将第二显示区102分为第二显示一区1021和第二显示二区1022，第二显示二区1022设置于第二显示一区1021和第一显示区101之间，第二显示一区1021内的第二信号线1032通过连接引线305与第二扇出线303相连，第二显示二区1022内的第二信号线1032直接与第二扇出线303相连，以便于将第二显示区102的部分第二信号线1032引入到第一显示区101或者引入到靠近第一显示区101的范围内，进而便于减小第二扇出区301的尺寸。

其他实施例中，如图5和图6所示，位于第二显示区102的部分区域的第二信号线1032通过连接引线305与第二扇出线303相连。具体地，第二显示区102的第二信号线1032通过连接引线305与第二扇出线303相连的区域形成第一单元，第二显示区102的第二信号线1032直接与第二扇出线303相连的区域形成第二单元，第一单元和第二单元沿第一方向X交替设置，其中，第一单元和第二单元所包含的第一扇出线304的根数根据需求设置即可，可以为单根，也可以为多根，第一单元和第二单元包含的第一扇出线304的根数可以相同，也可以不同。图5和图6中第一单元和第二单元均包括两根第二信号线1032。

如图7和图8所示，第一单元包括一根第二信号线1032，第二单元包括一根第二信号线1032，即相邻的两根第二信号线1032中的其中一根第二信号线1032直接与第二扇出线303相连，另一根第二信号线1032通过连接引线305与第二扇出线303相连。

如图9和图10所示，第二显示区102的所有的第二信号线1032均通过连接引线305与第二扇出线303相连，从而只在第一显示区101的宽度范围内进行信号线的排布，从而减小第二扇出区301所占的宽度尺寸。

可选地，连接引线305的至少部分为折线结构，连接引线305包括连接的第一引线段3051和第二引线段3052，第一引线段3051沿垂直于信号线103的延伸方向延伸，第二引线段3052与第一引线段3051相垂直，如图3-10所示，各条第一引线段3051平行设置，各条第一引线段3051的长度沿信号线103的延伸方向由上而下(沿靠近扇出区300的方向)逐渐增大，或者，逐渐减小，或者均相等。

图3和图4为例进行说明，如图3所示，第一引线段3051的第一端与第二信号线1032相连，第二引线段3052的第二端延伸入第一显示区101，第一引线段3051的长度沿信号线103的长度方向由上而下(沿靠近扇出区300的方向)逐渐减小，且下一根第一引线段3051的两端均短于上一根第一引线段3051的两端，第二信号线1032与第一显示区101的距离越远，与其连接的第一引线段3051和第二引线段3052的长度越长。如图4所示，第一引线段3051的第一端沿信号线103的长度方向由上而下(沿靠近扇出区300的方向)逐渐朝向靠近第一显示区101方向错位，各条第一引线段3051的长度相等，使得下一根第一引线段3051的第二端比上一根第一引线段3051的第二端更靠近第一显示区101的位于中间的信号线103，第二信号线1032与第一显示区101的距离越远，与其连接的第二引线段3052的长度越长。

可选的，如图17所示，显示面板还包括位于基底10上的驱动阵列层50。驱动阵列层50可用于形成薄膜晶体管、存储电容、数据线、扫描线、发光控制线、电源线等结构，从而形成像素驱动电路，以驱动发光元件发光。

可选地，如图17所示，基底10可包括沿基底10的厚度方向Z层叠设置的衬底11、第一柔性层(PI1)12、第一阻隔层(BL1)13、第二柔性层(PI2)14、第二阻隔层(BL2)15、无机绝缘层17(包括第一无机绝缘层171以及第二无机绝缘层172)中的部分或全部。驱动阵列层50可包括沿基底10的厚度方向Z层叠设置的栅绝缘层(G1)18、电容绝缘层(C1)19、无机层20(或称层间绝缘层)、第一有机层21、第二有机层22、像素限定层(PDL)23、间隔件层(SPC)29、栅绝缘层(G1)18与基底10之间设置的有源层24，例如可以是多晶硅层(Poly层)，电容绝缘层(C1)19与栅绝缘层(G1)18之间设置的栅极层(Gate层)25，电容绝缘层(C1)19和无机层20(或称层间绝缘层)之间设置的电容上极板层(CAP)26，无机层20和第一有机层21之间设置的第一源漏极电路层(SD1)27，第一有机层21和第二有机层22之间设置的第二源漏极电路层(SD2)28，第二有机层22和像素限定层(PDL)23之间设置的阳极层30中的部分或全部。电容下极板层252可与栅极层(Gate层)25同层设置。第一有机层21和第二有机层22可为平坦化层，具有平坦化的作用。像素电路中的薄膜晶体管的栅极可位于栅极层(Gate层)25，薄膜晶体管的源极和漏极可位于第一源漏极电路层(SD1)27。位于同一导电膜层的多种导电结构，可通过对该导电膜层进行图案化处理同时形成，从而简化制作工艺。

衬底11可为刚性基板，例如玻璃基板。若显示面板为柔性显示面板，则基底10可包括第一柔性层(PI1)12、第一阻隔层(BL1)13、第二柔性层(PI2)14、第二阻隔层(BL2)15、无机绝缘层17。相当于在衬底11上在制作完成所需膜层后，将衬底11剥离，再将非显示区200的膜层弯折，以减小边框宽度。若显示面板为刚性显示面板，则基底10可包括位于显示区100的衬底11，位于显示区100和非显示区200的第一柔性层(PI1)12、第一阻隔层(BL1)13、第二柔性层(PI2)14、第二阻隔层(BL2)15、无机绝缘层17。相当于在衬底11上在制作完成所需膜层后，将衬底11的非显示区200的部分剥离，保留衬底11的显示区100的部分，再将非显示区200的膜层弯折，以减小边框宽度。若显示面板为刚性显示面板，则基底10可包括衬底11、无机绝缘层17，可不将衬底11的非显示区200的部分剥离，不设置弯折区500，不进行弯折。

可选地，由于设置连接引线30，导致第二扇出线303乱序排布，即与信号线103的排列顺序不同，第二扇出线303至少位于两层走线膜层上，本实施例中，第二扇出线303位于显示面板的栅极层(GATE)25以及电容上极板层(CAP)26，相邻的两根第二扇出线303位于不同的走线膜层上。其他实施例中，第二扇出线303的走线膜层并不限于上述膜层，还可以根据需求设置在其他膜层。

可选的，第一扇出线304分布于显示面板的至少三层走线膜层上。第一扇出线304所在的走线膜层数越多，布线越灵活，线间距越容易满足要求，越有利于减小第一扇出区的尺寸，有利于将第一扇出线304的第二端的排列顺序进行重排，与信号线103的排列顺序相同，无需额外定制芯片，与普通芯片的引脚顺序相同，且能够减小第一扇出区302的尺寸，进而缩小显示面板的边框的尺寸。

可选地，位于同层的走线膜层上的第一扇出线304绝缘间隔设置，即不交叠，防止第一扇出线304出现短路的现象，异层绝缘设置的至少部分第一扇出线304在基底10上的正投影交叉设置，以便于将第一扇出线304的第二端的排列顺序进行重排，与信号线103的排列顺序相同，无需额外定制芯片，与普通芯片的引脚顺序相同。

具体地，第一扇出线304至少采用三层走线膜层进行走线，例如可以是四层走线膜层。相邻两根第一扇出线304位于不同的走线膜层。第一扇出线304可以在栅极层(GATE)25、电容上极板层(CAP)26、第一源漏极电路层(SD1)27、第二源漏极电路层(SD2)28中任选三层进行走线，例如：第一扇出线304在栅极层(GATE)25、电容上极板层(CAP)26、第一源漏极电路层(SD1)27三层走线。第一扇出线304还可以在栅极层(GATE)25、电容上极板层(CAP)26、第一源漏极电路层(SD1)27、第二源漏极电路层(SD2)28四层上进行走线，能够充分利用膜层来对第一扇出线304进行合理安排，以减小非显示区的尺寸，并保证第一扇出线304之间的电气距离满足需求。当然，第一扇出线304的走线膜层并不仅限于上述四层膜层，还可以在其他的功能膜层上进行走线。

可选的，与连接引线305连接的第一扇出线304位于至少两层走线膜层，未与连接引线305连接的第一扇出线304位于至少两层走线膜层，与连接引线305连接的第一扇出线304所在走线膜层不同于未与连接引线305连接的第一扇出线304所在走线膜层，示例性的，未与连接引线305连接的第一扇出线304所在走线膜层包括栅极层(GATE)25、电容上极板层(CAP)26，与连接引线305连接的第一扇出线304所在走线膜层包括第一源漏极电路层(SD1)27、第二源漏极电路层(SD2)28。可选的，与连接引线305连接的第一扇出线304中，相邻的第一扇出线304不同层。可选的，未与连接引线305连接的第一扇出线304中，相邻的第一扇出线304不同层。

可选地，第二扇出线303的走线膜层与电源线路400的走线膜层异层设置，第一扇出线304的走线膜层至少部分与电源线路400的走线膜层同层设置。电源线路400的走线膜层一般位于第一源漏极电路层(SD1)27、第二源漏极电路层(SD2)28(参见图17)。由于第一扇出线304在基底10上的正投影位于电源线路400在基底10上的正投影之外，即没有交叠，第一扇出线304在显示面板的可选的布置层数增多，能够实现对第一扇出线304的灵活布置，即第一扇出线304可以布置在第一源漏极电路层(SD1)27、第二源漏极电路层(SD2)28，相当于第一扇出线304布置在电源线路400的线路所在膜层。如此设置，能够避免第一扇出线304与电源线路400的线路产生干扰，也能起到避免第一扇出线304与电源线路400发生短路的作用，降低第一扇出线304与电源线路400之间的电容负载。

可选地，如图12所示，第一扇出线304包括第一扇出段3041和第二扇出段3042，部分第一扇出段3041的延伸方向与信号线103的延伸方向呈夹角设置，第一扇出段3041的第一端与第二扇出线303相连，第一扇出段3041的第二端的排列顺序与信号线103的排列顺序相同；第二扇出段3042的延伸方向与信号线103的延伸方向相一致或相平行，第二扇出段3042的第一端与第一扇出段3041的第二端相连。至少部分第一扇出段3041交叉设置，以便第一扇出线304通过第一扇出段3041来调整排布顺序，以便于实现第一扇出线304的正序排布，第二扇出段3042的设置有利于与常规驱动芯片的连接。

可选地，显示面板为折叠结构，如图1和图2所示，显示面板包括弯折区500，弯折区500设置于第二扇出区301，或者，设置于第二扇出区301和第一扇出区302之间，参见图1和图2，弯折区500设置于第二扇出区301，参见图13和图15，弯折区500设置于第二扇出区301和第一扇出区302之间，弯折区500的可弯折走线501(例如可以是麻花线，相当于在可弯折走线上设置沿基底10的厚度方向Z贯穿可弯折走线的多个通孔，图中未示出，多个通孔沿可弯折走线的延伸方向间隔排列，便于弯折)与第二扇出线303相连。通过弯折区500可以将显示面板的部分非显示区200弯折到显示区100的背侧区，减小显示面板的正面的非显示区200的尺寸，提高屏占比。

具体地，弯折区500的可弯折走线501沿第一方向X排列，沿第二方向Y延伸，可弯折走线501与第二扇出线303对应相连。如图18所示，弯折区500包括由下而上依次设置的基底10、第一有机层21、第二有机层22、像素限定层23和间隔件层(SPC)29，第一有机层21和第二有机层22之间设置有第二源漏极电路层28，可弯折走线501设置于第二源漏极电路层(SD2)28。

可选地，第二扇出区301包括第一扇出子区和第二扇出子区，弯折区500设置于第一扇出子区和第二扇出子区之间，如图1所示，第一扇出子区位于弯折区500靠近显示区100的一侧，第二扇出子区位于弯折区500靠近第一扇出区302的一侧，第一扇出子区的扇出线的第一端与显示区100的信号线103或连接引线305电连接，第一扇出子区的第二端与弯折区500的可弯折走线501电连接，第二扇出子区的扇出线的第一端与弯折区500的可弯折走线501电连接，第二扇出子区的扇出线的第二端与第一扇出线304电连接。

其他实施例中，显示面板还可以为非折叠结构，如图11和图12所示，显示面板不包括弯折区500，第二扇出线303直接与第一扇出线304相连。

如图13-16所示，经第二扇出线303与连接引线305连接的第一扇出线304包括转接线3043和子扇出线3044，转接线3043第一端作为第一扇出线304的第一端，转接线3043的第二端与子扇出线3044的第一端相连，子扇出线3044的第二端作为第一扇出线304的第二端，转接线3043的第二端的排布顺序以及子扇出线3044的排布顺序均与信号线103的排布顺序相同。

具体地，如图13所示，第一扇出区302包括第一扇出一区3021和第一扇出二区3022，第一扇出一区3021设置于第二扇出区301和第一扇出二区3022之间，第二扇出线303延伸入第一扇出一区3021内，转接线3043设置于第一扇出一区3021内，并与第二扇出线303相连，子扇出线3044设置于第一扇出二区3022，并与对应的转接线3043相连。该第一扇出区302通过上述转接线3043的设置能够实现与第二扇出线303的连接。

可选地，转接线3043的至少部分为折线结构，转接线3043包括第一转接段30431和第二转接段30432，第一转接段30431的第一端与第二扇出线303相连，第一转接段30431沿第一方向X延伸，第一转接段30431的第二端沿第一方向朝远离中间的第二扇出线303的方向延伸；第二转接段30432的第一端与第一转接段30431的第二端相连，第二转接段30432的第二端与子扇出线3044相连。转接线3043通过第一转接段30431和第二转接段30432实现子扇出线3044能够按照正序排布。

可选地，同层走线膜层上的转接线3043绝缘且间隔设置，避免转接线3043之间出现短路现象；异层绝缘设置的转接线3043在基底10上的正投影间隔设置，不交叉，能够实现转接线3043的有序排布。相邻的两条转接线3043可位于不同的走线膜层，以减小扇出区占据的空间，并使转接线3043之间的电气距离满足要求。

可选地，转接线3043设置于至少两层走线膜层上，参见图17，转接线3043可以在栅极层(GATE)25、电容上极板层(CAP)26，还可以在栅极层(GATE)25、电容上极板层(CAP)26、第一源漏极电路层(SD1)27、第二源漏极电路层(SD2)28中任选三层进行走线，例如：转接线3043可以在栅极层(GATE)、25、电容上极板层(CAP)26、第一源漏极电路层(SD1)27上走线。当然，转接线3043还可以在栅极层(GATE)、25、电容上极板层(CAP)26、第一源漏极电路层(SD1)27、第二源漏极电路层(SD2)28四层上进行走线，能够充分利用膜层来对转接线3043进行合理安排，以减小显示面板的边框尺寸。需要说明的是，转接线3043的走线膜层并不仅限于上述四层的可选范围，还可以在其他的功能膜层上进行走线。

对于子扇出线3044的走线，设置于至少两层走线膜层走线，可以与转接线3043同层设置，也可以异层设置，具体地，子扇出线3044的走线可以设置在栅极层(GATE)25、电容上极板层(CAP)26、第一源极电路层(SD1)27、第二源漏极电路层(SD2)28中的两层膜层，例如可以为栅极层(GATE)25、电容上极板层(CAP)26，当然，子扇出线3044的走线膜层并不限于两层，还可以为三层、四层等，例如可以为栅极层(GATE)25、电容上极板层(CAP)26、第一源极电路层(SD1)27。由于影响边框尺寸的主要原因是转接线3043，因此转接线3043通过至少三层走线膜层的排布能够减小边框尺寸，子扇出线3044对于边框尺寸的影响较小，所以通过两层、三层、四层走线膜层走线均可。本实施例中，子扇出线3044通过栅极层(GATE)、25、电容上极板层(CAP)26两层膜层进行走线。

可选地，显示面板为折叠结构，如图13和图14所示，显示面板包括弯折区500，弯折区500设置于第二扇出区301，或设置于第二扇出区301和第一扇出区302之间，弯折区500的可弯折走线501连接于对应的与第二扇出线303和第一扇出线304之间。通过弯折区500可以将显示面板的部分非显示区200弯折到显示区100的背侧区实现减小显示面板的正面的尺寸，提高屏占比。

具体地，弯折区500将第二扇出线303分为两段，位于弯折区500靠近显示区100的一侧的第二扇出线303位于第二扇出区301，位于弯折区500靠近第一扇出区302的一侧的第二扇出线303伸入到第一扇出一区3021。

其他实施例中，显示面板还可以为非折叠结构，如图15和图16所示，显示面板不包括弯折区500，第二扇出线303直接与第一扇出线304相连。

如图1、图11、图13和图15所示，非显示区200还包括第一功能电路600和第二功能电路700，位于第一扇出区302远离第二扇出区301的一侧；第一功能电路600位于第一扇出区302和第二功能电路700之间；第一功能电路600和第二功能电路700沿第一方向X的尺寸相等且沿第二方向Y正对设置，且多条第一扇出线304经第一功能电路600中的多条走线和第二功能电路700中的多条走线对应相连。

扇出区300、第一功能电路600和第二功能电路700沿远离显示区100的方向依次排列。显示区100的信号线依次经扇出区300的多条扇出线、第一功能电路600的多条走线和第二功能电路700的多条走线对应相连，第一方向垂直于第一功能电路600指向第二功能电路700的方向。第一功能电路600和第二功能电路700均可包括多个晶体管。

相比于第一功能电路600与第二功能电路700沿第一方向的尺寸相差加大，两者之间需要倾斜的扇出线连接，两者之间的距离较大的情况，本实施例中第一功能电路600与第二功能电路700沿第一方向的尺寸相等且相邻正对设置，第一功能电路600与第二功能电路700之间无需倾斜的扇出线连接，从而减小了二者之间的间距，进而减小了非显示区的尺寸；而且上述设置有利于增加扇出区的空间，以便于进行电阻补偿。

可选的，第一功能电路600和第二功能电路700中的一者为点灯测试电路。可选的，第一功能电路600和第二功能电路700中的另一者为防静电电路。可选的，第一功能电路600为点灯测试电路(或称CT电路)，第二功能电路700为防静电电路(或称ESD电路)。可选的，第二功能电路700为点灯测试电路(或称CT电路)，第一功能电路600为防静电电路(或称ESD电路)。

点灯测试电路中的多条走线分布于显示面板的至少两层导电膜层上，异层绝缘设置的至少部分走线在基底上的正投影相重叠。点灯测试电路中的多条走线所在膜层层数越多，布线越灵活，有利于拉大走线沿厚度方向Z之间的间距，保证电气安全距离，有利于减小点灯测试电路沿第一方向的尺寸。两层导电膜层之间的间距大于或等于预设厚度，以保证点灯测试电路中的多条走线之间的电气距离满足要求，有利于减小点灯测试电路沿第一方向的尺寸。

具体地，参见图19，第一功能电路600沿第一方向X排列多根走线，图19中以4根走线为例进行介绍，4根走线分别为S1、S2、S3、S4，其中，S1和S2为相邻的两根走线，走线S1和S2位于异层膜层，走线S1和S2在基底10上的正投影部分相重叠，走线S3和S4位于异层膜层，走线S3和S4在基底10上的正投影部分相重叠(其他走线的排列类似，在此不再一一介绍)，从而减小了第一功能电路600沿第一方向X的尺寸，第一功能电路600与第二功能电路700沿第一方向X的尺寸相等，通过第一功能电路600的走线与第二功能电路700的走线沿第二方向正对相连即可，从而省去了倾斜的扇出线的连接，减小了第一功能电路600与第二功能电路700之间的距离，进而减小了非显示区的尺寸，有利于增大弯折区与第一功能电路600之间沿第二方向的距离，以在第一扇出区进行电阻补偿。

可选地，两层导电膜层之间夹设至少一层有机层和/或沿基底10的厚度方向层叠设置的至少两层无机层，能够保证两层导电膜层之间的绝缘效果，降低重叠的走线存在信号干扰的风险。两层导电膜层之间夹设至少两层无机层，两层无机层的厚度以及两层无机层之间的间距之和大于或者等于预设厚度。通过导电膜层之间夹设无机层，当两层无机层的厚度以及两层无机层之间的间距之和大于或者等于预设厚度时实现两层导电膜层之间的较好的绝缘效果。

可选地，若两层导电膜层之间夹设有机层，例如可以包括第一有机层21和/或第二有机层22，有机层的预设厚度需要大于或等于1.0μm，以保证两层导电膜层之间的绝缘效果，具体的预设厚度根据需求进行设置；若两层导电膜层之间夹设无机层，两层无机层的厚度以及两层无机层之间的间距之和大于或者等于1.2μm，以保证两层导电膜层之间的绝缘效果，具体的预设厚度根据需求进行设置。

可选地，如图20所示，点灯测试电路包括多个第一晶体管T1，每条走线(如走线S1、S2、S3、S4)与至少一个第一晶体管T1的第一极连接；第一晶体管T1的第二极接入测试信号线(如D-R、D-G、D-B)，第一晶体管T1的控制极接入点灯控制信号线(如D-SW1、D-SW2、D-SW3)。点灯控制信号线传输的点灯控制信号可控制点灯测试电路的对应的第一晶体管T1导通，将测试信号线上传输的测试信号传输至子像素中的像素电路，使发光元件发光。通过设置特定时序，以点亮形成不同颜色的单色画面，例如红色画面、绿色画面和蓝色画面。

可选的，至少部分第一晶体管T1在基底10上的正投影位于走线在基底10上的正投影之间，且沿第二方向Y排列，第二方向Y平行于第一功能电路600指向第二功能电路700的方向，相比于将所有第一晶体管沿第一方向排布的方式，可降低点灯测试电路沿第一方向的尺寸，以使第一功能电路与第二功能电路沿第一方向的尺寸相等。

可选的，结合图19和图20所示，点灯测试电路中的多条走线包括多组走线，每组走线包括至少两条相邻走线，每组走线连接的第一晶体管T1在基底10上的正投影沿第二方向Y排列。可选的，每组走线连接的第一晶体管T1在基底10上的正投影沿第二方向Y排列位于每组走线在基底10上的正投影之间。示例性的，将点灯测试电路中的走线划分为多组，每组包括至少两条相邻走线，例如4条走线S1、S2、S3、S4为一组，将一组走线连接的第一晶体管T1沿第二方向Y排列。可选的，结合图19和图20所示，每组走线包括两对走线，每对走线包括相邻的两条走线，且每对走线在基底上的正投影相重叠，走线S1、S2为一对走线，走线S3、S4为另一对走线。

结合图19和图20所示，显示区100可包括呈阵列排布的多个子像素，多个子像素可包括红色子像素R、绿色子像素G和蓝色子像素B。多个子像素可包括多个重复单元RGBG和多个重复单元BGRG，相邻两行子像素中，一行子像素按照RGBG方式重复排列，另一行子像素按照BGRG方式重复排列，相当于相邻两行子像素错位排布，错位距离为两个子像素。一列子像素中包括两种颜色的子像素(例如红色子像素R、蓝色子像素B沿列方向交替排列)时，与该列子像素连接的数据线对应的走线(如走线S1、S3)连接两个第一晶体管T1。一列子像素中包括一种颜色的子像素(例如绿色子像素G)时，与该列子像素连接的数据线对应的走线(如走线S2、S4)连接一个第一晶体管T1。第二方向Y可平行于列方向。第一方向X可平行于行方向。不同像素排列方式(例如重复单元为RGB的像素阵列)，对应的点灯测试电路中的走线与第一晶体管T1、测试信号线、点灯控制信号线的连接关系可能不同，可参考现有技术，此处不再赘述。

可选的，结合图19和图20所示，显示区100可包括第一类子像素列、第二类子像素列和第三类子像素列。第一类子像素列和第二类子像素列包括两种颜色的子像素，例如红色子像素R、蓝色子像素B，第一类子像素列和第二类子像素列相当于错位排布，错位距离为一个子像素。第三类子像素列包括一种颜色的子像素，例如绿色子像素G。第一类子像素列对应的走线S1连接的一个第一晶体管T1连接于第一测试信号线D-R和走线S1之间，其栅极连接第一点灯控制信号线D-SW1；另一个第一晶体管T1连接于第二测试信号线D-B和走线S1之间，其栅极连接第二点灯控制信号线D-SW2。第二类子像素列对应的走线S3连接的一个第一晶体管T1连接于第一测试信号线D-R和走线S3之间，其栅极连接点第二灯控制信号线D-SW2；另一个第一晶体管T1连接于第二测试信号线D-B和走线S3之间，其栅极连接第一点灯控制信号线D-SW1。第三类子像素列对应的走线S3连接的一个第一晶体管T1连接于第三测试信号线D-G和走线S2之间，其栅极连接第三点灯控制信号线D-SW3。

可选地，如图20所示，防静电电路包括多个第二晶体管T2，第二晶体管T2的第一极与控制极短接形成二极管，连接于对应的走线和高电位信号线PVGH之间，或者，连接于对应的走线和低电位信号线PVGL之间。防静电电路的走线上静电导致电压过高时，与高电位信号线PVGH连接的晶体管导通，以释放静电；走线上静电导致电压过低时，与低电位信号线PVGL连接的晶体管导通，以释放静电。正常状态下，相当于防静电电路的走线上无静电时，其连接的第二晶体管T2均关断。图20示例性的画出防静电电路中与走线S1对应连接的走线701上的第二晶体管T2，其余走线S2、S3、S4对应连接的走线702、703、704也对应设置第二晶体管T2，连接关系与此相同或类似。防静电电路中的每条走线(如走线701、702、703、704)可连接两个第二晶体管T2，分别连接至高电位信号线PVGH和低电位信号线PVGL。第二晶体管T2的尺寸小于第一晶体管T1的尺寸，故通过使部分第一晶体管T1沿第二方向Y排列，可以缩小点灯测试电路沿第一方向的尺寸，使得防静电电路和点灯测试电路的沿第一方向的尺寸相等，以使防静电电路和点灯测试电路相邻设置，无需相对于第二方向Y倾斜的扇出线连接，仅需沿第二方向Y延伸的短直线连接，有利于减小非显示区沿第一方向X和第二方向Y的尺寸。

图21为图19中K-K向的剖视图，图22和图23分别为图21中E、F的局部放大图，图24为图19中Q-Q向的剖视图，图25和图26分别为图24中G、H的局部放大图，图27为图19中P-P向的剖视图，图28为图19中R-R向的剖视图。参见图19以及图21-图28，本实施例中，第一功能电路600通过电容上极板层(CAP)26、第二源漏极电路层(SD2)28进行走线。具体地，参见图22，第一功能电路600由下而上包括基底10、栅绝缘层(G1)18、电容绝缘层(C1)19、无机层20、第一有机层21、第二有机层22，其中，栅绝缘层(G1)18和电容绝缘层(C1)19之间设置有栅极层(Gate)25，电容绝缘层(C1)19和无机层20之间设置有电容上极板层(CAP)26，第一有机层21和第二有机层22之间设置有第二源漏极电路层(SD2)28，第一功能电路600通过电容上极板层(CAP)26、第二源漏极电路层(SD2)28进行走线。示例性的，可以将走线S1和S3设置于电容上极板层(CAP)26，将走线S2和S4设置于第二源漏极电路层(SD2)28。其他实施例中，第一功能电路600还可以通过其他功能膜层进行布线。

由于扇出线由乱序到正序的排布方式，相邻两根扇出线的电阻差异比较大，导致沿信号线103的排列方向显示不一致，存在分屏的现象。而本实施例中，由于第一功能电路600与第二功能电路700之间无需设置扇出线，有利于增大第一扇出区沿第二方向的空间，进而为扇出区的扇出线进行电阻补偿提供了空间。本实施例中，在第一扇出区302靠近第二扇出区301的一侧的位置进行电阻补偿，例如在第一扇出一区3021的位置进行电阻补偿。

具体地，在第一扇出一区3021位置，增大第一扇出线304的靠近第二扇出区301的第一端的宽度(减小电阻)或者加长第一扇出线304的第一端的长度(增加电阻)，以实现电阻的补偿，从而解决沿信号线103的排列方向显示不一致，存在分屏的问题。

具体地，增加电阻的方式例如可以为：将第一扇出线304的第一端设置为蛇形结构等曲线或折线结构，以增加第一扇出线304的第一端的长度。其他实施例中，并不限于上述增加或者减小电阻的方式，还可以为其他方式。

需要说明的是，位于第一扇出一区3021的第一扇出线304的第一端的膜层可以设置在一层膜层，也可以设置在多层膜层，可以与第二扇出区301内的第二扇出线303的膜层设置位置可以相同，也可以不同。

可选的，如图11、图13所示，显示面板还包括绑定800，位于第二功能电路700远离第一功能电路600的一侧，绑定区800的多个绑定焊盘801沿第一方向X占据的尺寸等于第二功能电路700沿第一方向X的尺寸，多个绑定焊盘801与第二功能电路700中的多条走线对应相连。如此设置，多个绑定焊盘801与第二功能电路700中的多条走线沿第二方向正对相连，多个绑定焊盘801所占据的空间与第二功能电路700沿第二方向正对相邻设置，可使多个绑定焊盘801与第二功能电路700之间无需倾斜的扇出线连接，仅需短直线连接，以便减小绑定区800与第二功能电路700之间沿第二方向Y的距离，有利于减小非显示区的面积，有利于增加扇出区300的空间，以便于在第一扇出区进行电阻补偿。显示面板可通过绑定焊盘801与驱动芯片900绑定连接。

本发明还提供一种显示装置，包括上述的显示面板。该显示装置通过上述的显示面板缩小了边框尺寸，增大了屏占比，增强了用户体验感受。

可选地，显示装置可以为手机、显示器、手表等。

显然，本发明的上述实施例仅仅是为了清楚说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (20)

1.一种显示面板，其特征在于，包括：

基底(10)，包括显示区(100)和位于所述显示区(100)的至少一侧的非显示区(200)，所述非显示区(200)包括第一扇出区(302)；

沿第一方向按序依次并排的多条信号线(103)，位于所述显示区(100)；

电源线路(400)，至少位于所述非显示区(200)；

多条第一扇出线(304)，位于第一扇出区(302)，所述第一扇出线(304)与所述信号线(103)电连接，所述第一扇出线(304)靠近所述信号线(103)的第一端的排列顺序与对应连接的所述信号线(103)的排列顺序不同，所述第一扇出线(304)远离所述信号线(103)的第二端的排列顺序与对应连接的所述信号线(103)的排列顺序相同，所述第一扇出线(304)在所述基底(10)上的正投影位于所述电源线路(400)在所述基底(10)上的正投影之外。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括位于所述显示区(100)的多条连接引线(305)，所述连接引线(305)与至少部分所述信号线(103)电连接；至少部分所述第一扇出线(304)经所述连接引线(305)与所述信号线(103)连接；

优选的，所述非显示区(200)包括第二扇出区(301)，所述第二扇出区(301)位于所述第一扇出区(302)和所述显示区(100)之间，所述显示面板还包括位于所述第二扇出区(301)的多条第二扇出线(303)，所述第二扇出线(303)和所述电源线路(400)在所述基底(10)上的正投影至少部分相重叠；

所述第一扇出线(304)经所述第二扇出线(303)与所述信号线(103)或所述连接引线(305)连接；

优选的，所述第二扇出线(303)的走线膜层与所述电源线路(400)的走线膜层异层设置，所述第一扇出线(304)的走线膜层的至少部分与所述电源线路(400)的走线膜层同层设置。

3.根据权利要求2所述的显示面板，其特征在于，至少部分所述第一扇出线(304)为斜直线，所述第一扇出线(304)分布于所述显示面板的至少三层走线膜层；

同层所述走线膜层上的所述第一扇出线(304)绝缘间隔设置，异层绝缘设置的至少部分所述第一扇出线(304)在所述基底(10)上的正投影交叉设置。

4.根据权利要求2所述的显示面板，其特征在于，经所述第二扇出线(303)与所述连接引线(305)连接的所述第一扇出线(304)包括转接线(3043)和子扇出线(3044)，所述转接线(3043)的第一端作为所述第一扇出线(304)的第一端，所述转接线(3043)的第二端与所述子扇出线(3044)的第一端相连，所述子扇出线(3044)的第二端作为所述第一扇出线(304)的第二端，

所述转接线(3043)的至少部分为折线结构。

5.根据权利要求4所述的显示面板，其特征在于，所述转接线(3043)分布于所述显示面板的至少两层走线膜层，

同层所述走线膜层上的所述转接线(3043)绝缘间隔设置，异层绝缘设置的所述转接线(3043)在所述基底(10)上的正投影间隔设置。

6.根据权利要求4所述的显示面板，其特征在于，所述转接线(3043)包括：

第一转接段(30431)，所述第一转接段(30431)的第一端与所述第二扇出线(303)相连，所述第一转接段(30431)沿所述第一方向延伸，所述第一转接段(30431)的第二端沿所述第一方向朝远离中间的所述第二扇出线(303)的方向延伸；及

第二转接段(30432)，所述第二转接段(30432)的第一端与所述第一转接段(30431)的第二端相连，所述第二转接段(30432)的第二端与所述子扇出线(3044)相连。

7.根据权利要求2-6中任一项所述的显示面板，其特征在于，所述非显示区(200)还包括弯折区(500)，设置于所述第二扇出区(301)和所述第一扇出区(302)之间，所述弯折区(500)的可弯折走线(501)连接于对应的所述第二扇出线(303)和所述第一扇出线(304)之间。

8.根据权利要求2-6中任一项所述的显示面板，其特征在于，所述显示区(100)包括第一显示区(101)和位于所述第一显示区(101)沿所述第一方向相对的两侧的两个第二显示区(102)，所述信号线(103)包括所述第一显示区(101)内排布的第一信号线(1031)，以及所述第二显示区(102)内排布的第二信号线(1032)，所述第一信号线(1031)与所述第二扇出线(303)相连，所述第二显示区(102)的至少部分所述第二信号线(1032)通过所述连接引线(305)与所述第二扇出线(303)相连，所述连接引线(305)包括与所述第二信号线(1032)相连的第一端和与所述第二扇出线(303)电连接的第二端，所述连接引线(305)的第二端位于与所述连接引线(305)相连的所述第二信号线(1032)的靠近所述第一显示区(101)的一侧。

9.根据权利要求2-6中任一项所述的显示面板，其特征在于，所述非显示区(200)还包括：第一功能电路(600)和第二功能电路(700)，位于所述第一扇出区(302)远离所述第二扇出区(301)的一侧；第一功能电路(600)位于所述第一扇出区(302)和所述第二功能电路(700)之间；

所述第一功能电路(600)和所述第二功能电路(700)正对设置且沿第一方向的尺寸相等，且多条所述第一扇出线(304)经所述第一功能电路(600)中的多条走线和所述第二功能电路(700)中的多条走线对应相连。

10.根据权利要求9所述的显示面板，其特征在于，所述第一功能电路(600)和所述第二功能电路(700)中的一者为点灯测试电路；

所述点灯测试电路中的多条走线分布于所述显示面板的至少两层导电膜层上，异层绝缘设置的至少部分所述走线在所述基底(10)上的正投影相重叠。

11.根据权利要求10所述的显示面板，其特征在于，两层所述导电膜层之间夹设至少一层有机层，和/或，沿所述基底(10)的厚度方向层叠设置的至少两层无机层。

12.根据权利要求10所述的显示面板，其特征在于，所述点灯测试电路包括多个第一晶体管，每条所述走线与至少一个所述第一晶体管的第一极连接；所述第一晶体管的第二极接入测试信号线，所述第一晶体管的控制极接入点灯控制信号线，至少部分所述第一晶体管在所述基底(10)上的正投影位于所述走线在所述基底(10)上的正投影之间，且沿第二方向排列，所述第二方向平行于所述第一功能电路(600)指向所述第二功能电路(700)的方向；

优选的，所述点灯测试电路中的多条走线包括多组走线，每组走线包括至少两条相邻走线，每组走线连接的第一晶体管在所述基底(10)上的正投影沿第二方向排列；

优选的，每组走线包括两对走线，每对走线包括相邻的两条走线，且每对走线在所述基底(10)上的正投影相重叠。

13.根据权利要求10所述的显示面板，其特征在于，所述第一功能电路(600)和所述第二功能电路(700)中的另一者为防静电电路；

所述防静电电路包括多个第二晶体管，

所述第二晶体管的第一极与控制极短接形成二极管，连接于对应的走线和高电位信号线之间，或者，连接于对应的走线和低电位信号线之间。

14.根据权利要求9所述的显示面板，其特征在于，所述显示面板还包括绑定区(800)，位于所述第二功能电路(700)远离所述第一功能电路(600)的一侧，所述绑定区(800)的多个绑定焊盘沿所述第一方向占据的尺寸等于所述第二功能电路(700)沿所述第一方向的尺寸，所述多个绑定焊盘与所述第二功能电路(700)中的多条走线对应相连。

15.一种显示面板，其特征在于，包括：

基底(10)，包括显示区(100)和位于所述显示区(100)的至少一侧的非显示区(200)，所述非显示区(200)包括：沿远离所述显示区(100)的方向依次排列的扇出区(300)、第一功能电路(600)和第二功能电路(700)，

所述第一功能电路(600)和所述第二功能电路(700)正对设置且沿第一方向的尺寸相等，且所述显示区(100)的信号线依次经所述扇出区(300)的多条扇出线、所述第一功能电路(600)的多条走线和所述第二功能电路(700)的多条走线对应相连，所述第一方向垂直于所述第一功能电路(600)指向第二功能电路(700)的方向。

16.根据权利要求15所述的显示面板，其特征在于，所述第一功能电路(600)和所述第二功能电路(700)中的一者为点灯测试电路；

所述点灯测试电路中的多条走线分布于所述显示面板的至少两层导电膜层上，异层绝缘设置的至少部分所述走线在所述基底(10)上的正投影相重叠。

17.根据权利要求16所述的显示面板，其特征在于，两层所述导电膜层之间夹设至少一层有机层，和/或，沿所述基底(10)的厚度方向层叠设置的至少两层无机层。

18.根据权利要求16所述的显示面板，其特征在于，所述点灯测试电路包括多个第一晶体管，每个所述走线与至少一个所述第一晶体管的第一极连接；所述第一晶体管的第二极接入测试信号线，所述第一晶体管的控制极接入点灯控制信号线，至少部分所述第一晶体管在所述基底(10)上的正投影位于所述走线在所述基底(10)上的正投影之间，且沿第二方向排列，所述第二方向平行于所述第一功能电路(600)指向所述第二功能电路(700)的方向；

优选的，所述点灯测试电路中的多条走线包括多组走线，每组走线包括至少两条相邻走线，每组走线连接的第一晶体管在所述基底(10)上的正投影沿第二方向排列；

优选的，每组走线包括两对走线，每对走线包括相邻的两条走线，且每对走线在所述基底(10)上的正投影相重叠。

19.根据权利要求16所述的显示面板，其特征在于，所述第一功能电路(600)和所述第二功能电路(700)中的另一者为防静电电路；

所述防静电电路包括多个第二晶体管，

所述第二晶体管的第一极与控制极短接形成二极管，连接于对应的走线和高电位信号线之间，或者，连接于对应的走线和低电位信号线之间。

20.根据权利要求15所述的显示面板，其特征在于，所述显示面板还包括绑定区(800)，位于所述第二功能电路(700)远离所述第一功能电路(600)的一侧，所述绑定区(800)的多个绑定焊盘沿所述第一方向占据的尺寸等于所述第二功能电路(700)沿所述第一方向的尺寸，所述多个绑定焊盘与所述第二功能电路(700)中的多条走线对应相连。

Images