CN116250183A - 通信设备、通信系统和通信方法 - Google Patents

Abstract

【问题】为了高效地实施串行通信。【解决方案】一种通信设备，包括：控制器，确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；封装器，按照设定的采样周期或者与GPIO信号的逻辑改变的频率对应的采样周期与时间戳同步地对来自主设备的通用输入/输出(GPIO)信号进行采样，并且生成包括所采样的数据的预定通信协议分组；以及LINK(链路层)，将分组发送到通信对应设备。

Description

通信设备、通信系统和通信方法

技术领域

本公开内容涉及通信设备、通信系统和通信方法。

背景技术

在主设备与从设备之间实施数据通信的情况下，提出了一种在用于主设备的SerDes(后文中称作M_SerDes)与用于从设备的SerDes(后文中称作S_SerDes)之间实施串行通信的技术。通过基于预定通信协议的分组交换来实施两个SerDes之间的串行通信。

与此同时，例如在主设备与M_SerDes之间以及在从设备与S_SerDes之间实施GPIO(通用输入/输出)通信。

引用列表

专利文献

PTL 1

日本专利特开号2011-239011

发明内容

技术问题

通过GPIO通信从主设备接收到数据的M_SerDes对所接收到的数据进行采样，将采样后的数据转换成预定通信协议的分组，并且将分组发送到S_SerDes。但是在通过GPIO通信接收到的数据量极大的情况下，在固定周期下采样导致采样数据量增加。

通过GPIO通信接收到的数据的信号逻辑可能很少改变。然而只要这样的数据是在固定周期下被采样，采样后的数据量就无法被减少。相应地，在M_SerDes与S_SerDes之间发送/接收的分组的总数量也会增加。

因此，本公开内容提供一种可以高效地实施串行通信的通信设备、通信系统和通信方法。

针对问题的解决方案

为了解决前面描述的问题，本公开内容提供一种通信设备，包括：控制器，确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；封装器，生成第一GPIO(通用输入/输出)分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项，或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；LINK(链路层)，生成包括第一GPIO分组的上行链路分组；以及PHY(物理层)，将包括上行链路分组并且遵循预定通信协议的传输信号发送到通信对应设备。

控制器可以从主设备接收GPIO设定信息，包括采样周期、时间戳和借以指定第一模式或第二模式的采样模式信息。在第一模式下，封装器可以生成包括通过从所述起点开始按照所述采样周期对接收自主设备的第一GPIO信号进行采样所获得的所有采样数据项的第一GPIO分组，在第二模式下，当在第一采样定时采样得到的采样数据项的值不等于在比第一采样定时晚所述采样周期的第二采样定时采样得到的采样数据项的值的情况下，封装器可以生成包括在第二采样定时采样得到的采样数据项和表明第二采样定时的第一时间信息的第一GPIO分组。

所述通信设备还可以包括再现第二GPIO信号并且将第二GPIO信号发送到主设备的解封装器。PHY可以从通信对应设备接收遵循预定通信协议的传输信号。LINK可以从传输信号中分离出第二GPIO分组。解封装器可以基于模式信息、起点、采样周期和第二GPIO分组再现第二GPIO信号。

在第一模式下，一个或多个采样数据项被包括在第二GPIO分组中，解封装器可以通过将包括在第二GPIO分组中的采样数据项分配到从起点起每当经过采样周期时采样得到的对应采样数据项来再现第二GPIO信号，并且在第二模式下，一个或多个采样数据项与表明相应采样定时的第二时间信息相关联地被包括在第二GPIO分组中，解封装器可以通过重复如下处理来再现第二GPIO信号：在由第二时间信息所表明的采样定时分配对应于第二时间信息的采样数据项，随后在采样周期期间分配相同的采样数据项直到由包括在第二GPIO分组中的第二时间信息所表明的下一个采样定时。

所述通信设备可以包括输出与包括在主设备中的第一定时器同步的时间信息的第二定时器。解封装器可以包括存储第二GPIO信号的存储器。第二GPIO分组可以包括关于第二GPIO信号的输出定时的时间戳信息。在时间戳信息被设定到第一值的情况下，解封装器可以将第二GPIO信号发送到主设备而不将第二GPIO信号存储到存储器中，在时间戳信息被设定到第二值的情况下，解封装器可以将第二GPIO信号存储到存储器中，并且当第二定时器时间信息与在第二GPIO分组中插入到时间戳信息之后的时间信息相匹配时从存储器读出第二GPIO信号并且将第二GPIO信道发送到主设备。

在与主设备的GPIO通信开始之前，控制器可以控制封装器基于通过与GPIO通信不同的通信方法从主设备发送的GPIO设定信息生成分组。

GPIO设定信息可以包括以下各项的至少其中之一：关于GPIO信号的采样频率的信息，GPIO引脚设定信息，GPIO配置信息，或者关于所采样的数据项的数据长度的信息。

封装器可以生成包括报头信息的第一GPIO分组，在报头信息中包括以下各项的至少其中之一：采样模式信息，采样频率信息，GPIO引脚设定信息，GPIO配置信息，或者数据长度信息。

GPIO配置信息可以包括实施GPIO通信的引脚数量、GPIO引脚设定信息和存储GPIO通信信息的时隙。

在包括所采样的数据项的分组被发送到通信对应设备之前，封装器可以生成不包括所采样的数据项但是包括报头信息的第一GPIO分组。

封装器可以生成以下各项的至少其中之一：不包括所采样的数据项但是包括报头信息的第一GPIO分组，包括报头信息和所采样的数据项的第一GPIO分组，或者不包括报头信息但是包括所采样的数据项的第一GPIO分组。

封装器可以将时间戳信息或错误检测信息的至少其中之一添加到第一GPIO分组。

所述通信协议可以包括TDD(时分双工)通信方法的通信协议，所述单位周期可以等于TDD通信方法的一个帧周期。

本公开内容提供一种通信设备，包括：PHY(物理层)，从通信对应设备接收遵循预定通信协议的传输信号；LINK(链路层)，从传输信号中分离出包括时间控制命令的第一GPIO分组；控制器，基于时间控制命令确定起点；以及解封装器，确定包括在第一GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第一GPIO分组转换成第一GPIO信号，并且将第一GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对发送自主设备的GPIO(通用输入/输出)信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对该GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

在第一模式下，一个或多个采样数据项被包括在第一GPIO分组中，解封装器可以通过将包括在第一GPIO分组中的采样数据项分配到从起点起每当经过采样周期时采样得到的对应采样数据项来再现第一GPIO信号，并且在第二模式下，一个或多个采样数据项与表明相应采样定时的第一时间信息相关联地被包括在第一GPIO分组中，解封装器可以通过重复如下处理来再现第一GPIO信号：在由第一时间信息所表明的采样定时分配对应于第一时间信息的采样数据项，随后在采样周期期间分配相同的采样数据项直到由包括在第一GPIO分组中的第一时间信息所表明的下一个采样定时。

所述通信设备可以包括输出与包括在主设备中的第一定时器同步的时间信息的第二定时器。解封装器可以包括存储第一GPIO信号的存储器。第一GPIO分组可以包括关于第一GPIO信号的输出定时的时间戳信息。在时间戳信息被设定到第一值的情况下，解封装器可以将第一GPIO信号发送到从设备而不将第一GPIO信号存储到存储器中，在时间戳信息被设定到第二值的情况下，解封装器可以将第一GPIO信号存储到存储器中，并且当第二定时器时间信息与在第一GPIO分组中插入到时间戳信息之后的时间信息相匹配时从存储器读出第一GPIO信号并且将第一GPIO信道发送到从设备。

所述通信设备可以包括生成第二GPIO分组的封装器，第二GPIO分组包括通过从起点开始按照固定采样周期或者在GPIO信号的逻辑改变的频率所对应的采样间隔下对提供自从设备的第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

在第一模式下，封装器可以生成包括通过从所述起点开始按照所述采样周期对接收自从设备的第二GPIO信号进行采样所获得的所有采样数据项的第二GPIO分组，在第二模式下，当在第一采样定时采样得到的采样数据项的值不等于在比第一采样定时晚所述采样周期的第二采样定时采样得到的采样数据项的值的情况下，封装器可以生成包括在第二采样定时采样得到的采样数据项和表明第二采样定时的时间信息的第二GPIO分组。

在与从设备的GPIO通信开始之前，控制器可以基于经由通信对应设备从主设备发送的GPIO引脚设定信息来控制GPIO引脚的输入/输出。

报头信息可以包括以下各项的至少其中之一：采样频率信息，GPIO引脚设定信息，GPIO配置信息，或者关于所采样的数据项的数据长度的信息。

所述通信协议可以包括TDD(时分双工)通信方法的通信协议。

本公开内容提供一种包括主导SerDes和从属SerDes的通信系统，其中在主导SerDes与从属SerDes之间通过预定通信协议实施串行通信。主导SerDes包括：第一控制器，确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；第一封装器，生成第一GPIO(通用输入/输出)分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项，或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；第一LINK(链路层)，生成包括第一GPIO分组的上行链路分组；以及第一PHY(物理层)，将包括上行链路分组并且遵循预定通信协议的传输信号发送到通信对应设备。从属SerDes包括：第二PHY(物理层)，从通信对应设备接收遵循预定通信协议的传输信号；第二LINK(链路层)，从传输信号中分离出包括时间控制命令的第二GPIO分组；第二控制器，基于时间控制命令确定起点；以及第一解封装器，确定包括在第二GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第二GPIO分组转换成第二GPIO信号，并且将第二GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对发送自主设备的第二GPIO信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

本公开内容提供一种用于通过预定通信协议在主导SerDes与从属SerDes之间实施串行通信的通信方法。主导SerDes：确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；生成第一GPIO分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项，或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；生成包括第一GPIO分组的上行链路分组；以及将包括上行链路分组并且遵循预定通信协议的传输信号发送到从属SerDes。从属SerDes：从通信对应设备接收遵循预定通信协议的传输信号；从传输信号中分离出包括时间控制命令的第二GPIO分组；第二控制器，基于时间控制命令确定起点；以及确定包括在第二GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第二GPIO分组转换成第二GPIO信号，并且将第二GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对提供自主设备的第二GPIO信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

附图说明

图1是描绘出包括根据一个实施例的通信设备的通信系统的示意性配置的方框图。

图2A是描绘出M_SerDes 100的封装器150的内部配置的方框图。

图2B是描绘出M_SerDes 100的解封装器160的内部配置的方框图。

图3是描绘出包括多个M_SerDes和多个S_SerDes的通信系统的示意性配置的方框图。

图4是描绘出M_SerDes的Enc的TDD循环和采样周期之间的关系的图示。

图5是用于解释完全采样的细节的图示。

图6是用于解释边缘采样的细节的图示。

图7是描绘出才单位周期内的绝对时间或相对时间方面表明采样周期的示例的图示。

图8是描绘出GPIO报头信息的一个示例的图示。

图9A是仅包括GPIO报头信息的分组的数据配置图。

图9B是仅包括采样数据的分组的数据配置图。

图9C是仅包括GPIO报头信息和采样数据的分组的数据配置图。

图10是描绘出实施完全采样的情况下的GPIO报头信息和数据的细节的图示。

图11是描绘出实施边缘采样的情况下的GPIO报头信息和数据的细节的图示。

图12是用于解释引脚放置的细节的图示。

图13是通过将信号发送规程(1)到(10)添加到描绘出M_SerDes的内部配置的方框图所获得的图示。

图14是描绘出在实施完全采样时获得的M_SerDes的采样波形、GPIO分组和上行(下行)链路分组的图示。

图15是描绘出在实施边缘采样时获得的M_SerDes 100的采样波形、GPIO分组和上行(下行)链路分组的图示。

图16是通过将信号发送规程(1)到(11)添加到描绘出S_SerDes的内部配置的方框图所获得的图示。

图17是描绘出在实施完全采样时由S_SerDes发送/接收的上行(下行)链路分组的图示。

图18是描绘出在实施边缘采样时由S_SerDes发送/接收的上行(下行)链路分组的图示。

图19是描绘出被输入到解封装器260的分组的数据配置的图示。

图20是描绘出用于在主设备的定时器、M_SerDes的定时器和S_SerDes的定时器之间实现时间同步的规程(1)到(6)的图示。

图21是描绘出用于在主设备的定时器、M_SerDes的定时器和S_SerDes的定时器之间实现时间同步的规程(7)到(12)的图示。

具体实施方式

后文中将参照附图解释通信设备、通信系统和通信方法的实施例。下面将主要给出关于通信设备、通信系统和通信方法的重要部分的解释，但是所述通信设备、通信系统和通信方法可以包括未被描绘或解释的任何其他组成部分或功能。下面的解释不意图排除未被描绘或解释的任何其他组成部分或功能。

图1是描绘出包括根据一个实施例的通信设备的通信系统的示意性配置的方框图。举例来说，图1中的通信系统是作为ADAS(先进驾驶辅助系统)的其中之一的摄影机图像识别系统。

图1中的通信系统1包括主设备10、主导SerDes(M_SerDes)100、从设备20和从属SerDes(S_SerDes)200。M_SerDes 100和/或S_SerDes200是根据本公开内容的一个实施例的通信设备。

M_SerDes 100和S_SerDes 200根据预定通信标准(后文中称作“通信标准X”)以可通信方式彼此连接。预定通信标准X的示例包括FPD-Link I I I、A-phy和ASA。预定通信标准X不限于任何特定标准。M_SerDes 100和S_SerDes 200分别对应于根据本实施例的通信设备。在本说明书中将主要解释M_SerDes 100和S_SerDes 200通过TDD方法实施串行信号发送的示例。

主设备10和M_SerDes 100可以至少通过GPIO(通用输入/输出)通信来交换串行信号。应当注意的是，主设备10和M_SerDes 100可以具有不仅通过GPIO通信而且还通过I2C(集成电路间)通信或SPI(串行外围接口)通信来交换串行信号的功能。

在图1中，在传输路径(线缆)6上通过串行信号从S_SerDes 200向M_SerDes 100发送信息的信号路径被称作下行链路，在传输路径6上通过串行信号从M_SerDes 100向S_SerDes 200发送信息的信号路径被称作上行链路。

图1中的主设备10包括控制器11、定时器12和用于GPIO通信的输入/输出缓冲器13和14。在图1中仅示出了与主设备10中的GPIO通信有关的块。主设备10可以具有用于GPIO通信的功能之外的任何功能，但是这样的功能在图1中被省略。控制器11生成将被发送到M_SerDes 100的GPIO信号，并且实施控制以通过输入/输出缓冲器13和14发送/接收GPIO信号。定时器12被用于与M_SerDes 100、从设备20和S_SerDes 200的时间同步，正如后面将解释的那样。

M_SerDes 100包括控制器101、封装器(Enc)150、链路层块(后文中称作DLL或者在某些情况下称作LINK)120、PHY层块(PHY)110、解封装器(DeEnc)160、定时器102和输入/输出缓冲器103和104。

控制器101基于由定时器102提供的时间信息确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期。此外，控制器101控制Enc 150生成上行链路分组，并且控制DeEnc 160取回下行链路分组。此外，控制器101通过I2C通信从主设备10获取GPIO设定信息、单位周期和用于采样周期的设定值。也就是说，控制器101具有控制与主设备10的I2C的功能。此外，基于从接收自S_SerDes 200的下行链路分组中提取出的GPIO分组中的报头信息，控制器101确定所接收到的GPIO分组中的数据包括按照固定采样周期采样得到的所有采样数据项还是包括在GPIO信号的逻辑改变和采样位置所对应的采样间隔下采样得到的采样数据项。

在这里，单位周期是指时间戳的时间间隔。作为设定信息，可以对M_SerDes 100和S_SerDes 200预先给出单位周期。或者，主设备10可以通过I2C通信向M_SerDes 100的控制器101和S_SerDes 200的控制器201发送关于单位周期的信息。

封装器150生成预定通信协议分组，其中包括通过在由控制器101指定的每一个单位周期中与时间戳同步地按照固定采样周期对提供自主设备10的GPIO信号进行采样所获得的所有采样数据项，或者包括通过在GPIO信号的逻辑改变和采样位置所对应的采样间隔下实施采样所获得的采样数据项。在完全采样模式(第一模式)下，封装器150生成第一GPIO分组，其中包括通过按照从起点开始的采样周期对接收自主设备的第一GPIO信号进行采样所获得的所有采样数据项。在边缘采样模式(第二模式)下，当在第一采样定时采样得到的采样数据项的值不等于在比第一采样定时晚所述采样周期的第二采样定时采样得到的采样数据项的值的情况下，封装器150生成第一GPIO分组，其中包括在第二采样定时采样得到的采样数据项和表明第二采样定时的第一时间信息。

DLL 120通过将由Enc生成的分组(也被称作GPIO分组)与任何其他发送分组相组合而生成上行链路分组。此外，DLL 120接收通过下行链路从S_SerDes 200发送的下行链路分组，从下行链路分组中提取出GPIO分组，并且将GPIO分组发送到解封装器160。

PHY 110根据TDD的上行链路输出定时将提供自DLL 120的上行链路分组输出到传输路径。此外，PHY 110接收发送自S_SerDes 200的下行链路分组并且将下行链路分组发送到DLL 120。

在控制器101的控制下，解封装器160接收由DLL 120从下行链路分组中提取出的GPIO分组，并且将GPIO分组转换成GPIO信号。解封装器160将通过所述转换获得的GPIO信号经由输入/输出缓冲器发送到主设备10。解封装器160基于模式信息、起点、采样周期和第二GPIO分组再现第二GPIO信号。更具体来说，解封装器160基于模式信息、起点、采样周期和第二GPIO分组再现第二GPIO信号。更具体来说，在完全采样模式(第一模式)下，一个或多个采样数据项被包括在第二GPIO分组中，并且解封装器160通过将包括在第二GPIO分组中的采样数据项分配到从起点起每当经过采样周期时采样得到的对应采样数据项来再现第二GPIO信号。在边缘采样模式(第二模式)下，一个或多个采样数据项与表明相应采样定时的第二时间信息相关联地被包括在第二GPIO分组中，并且解封装器160通过重复如下处理来再现第二GPIO信号：在由第二时间信息所表明的采样定时分配对应于第二时间信息的采样数据项，随后在采样周期期间分配相同的采样数据项直到由第二GPIO分组中的第二时间信息所表明的下一个采样定时。

定时器102输出时间信息。由定时器102输出的时间信息被输入到控制器101、封装器150和解封装器160。封装器150基于从定时器102提供的时间信息将时间戳信息或时间信息添加到GPIO分组，正如后面将解释的那样。

从设备20包括控制器21、定时器22和输入/输出缓冲器23和24。在图1中仅示出了从设备20中的与GPIO通信有关的块。从设备20可以具有与GPIO通信不相关的任何其他功能，但是在图1中省略了这样的功能。控制器21实施控制以通过输入/输出缓冲器23和24与S_SerDes 200交换GPIO信号。定时器22可以与S_SerDes 200、主设备10和M_SerDes 100时间同步，正如后面将解释的那样。

S_SerDes 200包括控制器201、封装器(Enc)250、链路层块(DLL)220、物理层块(PHY)210、解封装器(DeEnc)260、定时器202、输入/输出缓冲器203和204以及I2C控制器270。

基于从接收自M_SerDes 100的上行链路分组中提取出的GPIO分组中的报头信息，控制器201确定所接收到的GPIO分组中的数据包括按照固定采样周期采样得到的所有采样数据项，还是包括在GPIO信道的逻辑改变和采样位置所对应的采样间隔下采样得到的采样数据项。此外，控制器201控制Enc 250生成分组，并且控制DeEnc 260从分组中提取出GPIO信号。控制器201具有通过I2C控制器270与从设备20实施I2C通信的功能。I2C控制器270的功能可以被包括在控制器201中。

Enc 250生成预定通信协议分组(GPIO分组)，其中包括通过每一个单位周期与时间戳同步地按照固定采样周期对提供自从设备20的GPIO信号进行采样所获得的所有采样数据项，或者包括通过在GPIO信号的逻辑改变和采样位置所对应的采样间隔下实施采样所获得的采样数据项。

DLL 220通过将由Enc 250生成的GPIO分组与其他发送分组相组合而生成下行链路分组。此外，DLL 220从通过上行链路接收自M_SerDes 100的上行链路分组中提取出GPIO分组，并且将GPIO分组发送到DeEnc 260。

PHY 210根据TDD的下行链路输出定时将提供自DLL 220的下行链路分组输出到传输路径。此外，PHY 210接收由M_SerDes 100发送的上行链路分组并且将上行链路分组发送到DLL 220。

在控制器201的控制下，DeEnc 260接收由DLL 220从上行链路分组中提取出的GPIO分组，并且将GPIO分组转换成GPIO信号。DeEnc260将通过所述转换获得的GPIO信号经由输入/输出缓冲器203和204发送到从设备20。

定时器202输出时间信息。从定时器202输出的时间信息被输入到控制器、Enc 250和DeEnc 260。Enc 250基于由定时器202提供的时间信息将时间戳添加到GPIO分组，正如后面将解释的那样。

图2A是描绘出M_SerDes 100的封装器150的内部配置的方框图。应当注意的是，S_SerDes 200的Enc 250具有类似于图2A中的内部配置。如图2A中所描绘的那样，封装器150包括采样器53、编码器52和Enc核心51。

采样器53按照固定采样周期对发送自主设备10的GPIO信号进行采样，并且发送所有采样得到的采样数据项，或者发送在GPIO信号的逻辑改变和采样位置所对应的采样间隔下采样得到的采样数据项。在本说明书中，按照固定采样周期对GPIO信号进行采样被称作完全采样，在GPIO信号的逻辑改变所对应的采样间隔下对GPIO信号进行采样被称作边缘采样，正如后面将解释的那样。更具体来说，在完全采样中，每一个采样周期对GPIO信号进行采样，并且所有采样得到的采样数据项都被发送。在边缘采样中，按照采样周期对GPIO信号进行采样，并且在GPIO信号的逻辑改变发生的采样间隔及其采样位置处采样得到的采样数据项的集合被发送。

编码器52对由采样器53采样得到的数据项进行编码。Enc核心51通过将报头信息或时间戳添加到通过由编码器52进行编码所获得的已编码数据而生成GPIO分组。由Enc核心51生成的GPIO分组被发送到DLL 120。

图2B是描绘出M_SerDes 100的解封装器160的内部配置的方框图。应当注意的是，S_SerDes 200的DeEnc 260具有类似于图2B中的内部配置。如图2B中所描绘的那样，解封装器160包括DeEnc核心61、解码器62、存储器(mem)63和选择器(sel)64。

DeEnc核心61从通过传输路径接收自S_SerDes 200的下行链路分组中分离出由DLL提取出的GPIO分组并且输出已编码数据。解码器62对由DeEnc核心61输出的已编码数据进行解码以恢复编码之前所使用的采样数据，并且将采样数据临时存储到存储器63中。选择器64基于存储在存储器63中的采样数据和由解码器62解码的采样数据恢复原始GPIO信号。从选择器64输出的GPIO信号通过输入/输出缓冲器103和104被发送到主设备10。

图1描绘出主设备10与一个M_SerDes 100实施GPIO通信并且从设备20与一个S_SerDes 200实施GPIO的示例。但是还可以假设主设备10与多个M_SerDes 100实施GPIO通信，并且多个从设备20与多个S_SerDes 200实施GPIO通信。也就是说，一个主设备10可以通过多个M_SerDes 100和多个S_SerDes 200与多个从设备20实施串行信号发送。

图3是描绘出通信系统1的示意性配置的方框图，该通信系统1包括与主设备10实施GPIO通信的多个M_SerDes 100和400以及与多个从设备20和90实施GPIO通信的多个S_SerDes 200和500。M_SerDes100和400、S_SerDes 200和500以及从设备20和90具有类似于图1中的内部配置。主设备10至少与多个M_SerDes 100和400实施GPIO通信。多个M_SerDes100和400分别例如通过TDD方法与多个S_SerDes 200和500的其中之一实施串行信号发送。多个从设备20和90分别至少与多个S_SerDes 200和500的其中之一实施GPIO通信。

图4是描绘出M_SerDes 100的封装器150的TDD循环与采样周期之间的关系的图示。应当注意的是，S_SerDes 200的Enc 250的采样周期与M_SerDes 100的封装器150的采样周期类似。

M_SerDes 100的控制器101基于提供自定时器102的时间信息设定将被用作用于对GPIO信号进行采样的起点的时间戳。此外，控制器101针对TDD方法的每一个TDD循环(单位间隔)设定时间戳。图4作为举例描绘出三个时间戳。这些时间戳之间的时间间隔与TDD循环相匹配。

封装器150的采样器53与由控制器101设定的时间戳同步地对GPIO信号进行采样。正如之前所解释的那样，M_SerDes 100基于提供自主设备10的GPIO设定信息选择实施完全采样或边缘采样。更具体来说，控制器101获取从主设备10通过I2C通信发送的GPIO设定信息，并且基于所获取的GPIO设定信息向M_SerDes 100提供实施完全采样或边缘采样的指令。GPIO设定信息包括以下各项的至少其中之一：GPIO信号采样频率信息，GPIO引脚设定信息，GPIO配置信息，或者关于所采样的数据项的数据长度的信息。GPIO配置信息包括实施GPIO通信的引脚数量、GPIO引脚设定信息和存储GPIO通信信息的时隙。

在M_SerDes 100实施完全采样的情况下，封装器150的采样器53与时间戳同步地开始采样，随后按照固定周期对GPIO信号进行采样。更具体来说，在实施完全采样的情况下，采样器53与未示出的时钟的上升边缘或下降边缘同步地对GPIO信号进行采样，该时钟与时间戳同步。

此外，在实施边缘采样的情况下，与完全采样的情况一样，采样器53开始与时间戳同步地开始采样，随后按照采样周期实施采样。但是在边缘采样中，采样器53在GPIO信号的逻辑改变发生时发送采样数据项连同其采样位置。因此，在GPIO信号的逻辑在一个TDD循环期间不发生改变的情况下，如图4中的后半周期中所描绘的那样，不发送采样数据项。相应地，可以减少采样数据的数据量。

通过使用GPIO设定信息，主设备10指定M_SerDes 100和S_SerDes200对GPIO信号实施完全采样还是实施边缘采样。GPIO设定信息包括GPIO模式信息，正如后面将解释的那样。如果GPIO模式信息被设定到完全采样模式，则M_SerDes 100和S_SerDes 200实施完全采样。如果GPIO模式信息被设定到边缘采样模式，则M_SerDes 100和S_SerDes 200实施边缘采样。

图5是用于解释完全采样的细节的图示。在由主设备10指定完全采样模式的情况下，M_SerDes 100和S_SerDes 200实施完全采样。在完全采样中，在两个邻近时间戳之间的时间周期期间以固定时间间隔对GPIO信号进行采样。在M_SerDes 100和S_SerDes 200通过TDD方法实施串行信号发送的情况下，两个邻近时间戳之间的间隔等于一个TDD循环。采样器53开始与作为起点的时间戳同步地对GPIO信号进行采样。

在图5中的示例中，与顶部时间戳同步地开始采样，并且获得采样数据项data0。采样数据项是被设定到0或1的1比特数据。随后例如在一个TDD循环内实施500次采样。采样得到的500个采样数据项data0、data10…和data4990被按顺序放置，从而生成包括500比特串行数据的分组。除了图5中描绘的串行数据项之外，报头信息和时间戳被添加到实际的分组，正如后面将解释的那样。

由主设备10基于GPIO设定信息指定采样器53的采样频率，正如后面将解释的那样。当采样频率高时，可以以高精度对GPIO信号进行采样，但是采样数据的数据量增加。相应地，在M_SerDes 100与S_SerDes 200之间交换的分组数量增加。主设备10指定适合于GPIO信号的最优采样频率。

应当注意的是，在图5的示例中通过按顺序放置500个采样数据项而生成分组。或者，可以生成包括采样数据项和关于采样数据项的位置的信息的分组。此外，采样器53可以在时钟的上升边缘对GPIO信号进行采样，或者可以在时钟的下降边缘对GPIO信号进行采样。

图6是用于解释边缘采样的细节的图示。在主设备10指定边缘采样模式的情况下，M_SerDes 100和S_SerDes 200实施边缘采样。在边缘采样中，在GPIO信号的逻辑改变发生的定时采样得到的采样数据项连同其采样位置一起在两个邻近时间戳之间的时间周期中被发送。更具体来说，与作为起点的时间戳(a)同步开始采样，并且获得采样数据项data0。随后，按照固定采样周期实施采样，但是只有在GPIO信号的逻辑发生改变时((b)、(c)、(d)和(e))才发送采样数据项及其采样位置的集合。在图6的示例中，两个邻近时间戳之间的时间间隔等于一个TDD循环。在一个TDD循环内，以固定间隔提供采样周期。在多个采样数据项当中，在紧接在GPIO信号的逻辑改变的定时之后的采样定时获得的采样数据项连同其采样位置一起被发送。在图6中，GPIO信号的逻辑改变发生的采样定时由实线箭头表明，GPIO信号的逻辑改变没有发生的采样定时由虚线箭头表明。可以在时钟的上升边缘或者可以在时钟的下降边缘对GPIO信号进行采样。

图6描绘出通过放置分别包括采样位置和采样数据项的各个集合而生成串行数据的示例。在与顶部时间戳同步的采样位置处，不管GPIO信号的逻辑改变是否，采样数据项都被发送。也就是说，采样位置pos0和采样数据项data0的集合被发送。随后，只有在GPIO信号的逻辑改变发生的定时POS2、POS4…和POS499才发送分别包括采样位置和采样数据项的各个集合，并且生成串行数据。时间戳信息和报头信息被添加到图6中的串行数据，从而生成GPIO分组。

应当注意的是，取代采样位置和采样数据项的集合，可以形成关于采样定时的时间信息和采样数据项的集合以生成分组。对于关于采样定时的时间信息没有必要使用绝对时间。为此可以使用从采样开始时间过去的相对时间。

图7是描绘出在单位周期内的绝对时间或相对时间方面表明采样位置的示例的图示。在图7中描绘出两种类型的数据格式。上方数据格式表示将16比特绝对时间用作时间信息的示例。下方数据格式表示将8比特相对时间用作时间信息的示例。相对时间是相对于采样开始时间的差值时间。或者，相对时间可以是表示绝对时间的比特串的低位侧部分。当用相对时间表明时间信息时，可以显著减少分组中的串行数据的数据量。

如前面所解释的那样，除了在图5到7中描绘的数据格式的串行数据之外，通过传输路径在M_SerDes 100与S_SerDes 200之间交换的分组包括时间戳信息和GPIO报头信息。图8是描绘出GPIO报头信息的一个示例的图示。图8中的GPIO报头信息根据实施完全采样还是实施边缘采样而变化，正如后面将解释的那样。在图8中，包括在GPIO报头信息中的信息项目对于完全采样和边缘采样都被统一表明。

如图8中所描绘的那样，GPIO报头信息包括GPIO模式(GPIO模式(T))、GPIO引脚信息(GPIO引脚信息(U)或(R))和数据放置信息(数据放置(W))。

时间戳信息t_s tamp(S)是1比特。被设定到0的时间戳信息t_s tamp(S)表明没有时间戳。被设定到1的时间戳信息t_s tamp(S)表明紧接在时间戳信息t_stamp(S)之后插入新的时间信息。

GPIO模式(T)例如是3比特信息。最高比特被设定到0的GPIO模式(T)表明完全采样。最高比特被设定到1的GPIO模式(T)表明边缘采样。3比特GPIO模式(T)的低位两比特被设定到00表明GPIO报头信息包括GPIO配置信息(配置)和数据信息。低位两比特被设定到01表明GPIO报头信息包括GPIO配置信息但是不包括数据信息。低位两比特被设定到10表明GPIO报头信息包括数据信息但是不包括GPIO配置信息。低位两比特被设定到11表明GPIO报头信息包括用户定义信息(用户定义)。

GPIO引脚信息(U)或(R)包括引脚编号。引脚编号例如由从GPIO报头信息的第四比特开始到第七比特的4个比特表示。此外，GPIO报头信息的低位两比特表明引脚被禁用，或者表明输入信号、在高阻抗状态下输入信号或输出信号。

数据放置信息(W)是两比特信息。被设定到00的数据放置信息(W)表明通过对于一个引脚使用8个时隙来发送串行数据。被设定到01的数据放置信息(W)表明通过对于每一个引脚使用4个时隙利用最多两个引脚来发送串行数据。被设定到10的数据放置信息(W)表明通过对于每一个引脚使用两个时隙利用最多4个引脚来发送串行数据。被设定到11的数据放置信息(W)表明通过对于每一个引脚使用1个时隙利用最多16个引脚来发送串行数据。将在图12中描绘数据放置信息(W)的具体示例，正如后面将解释的那样。

在实施完全采样时，在图8中所描绘的信息项目当中，GPIO报头信息包括图8中的(T)和(U)。在实施边缘采样时，GPIO报头信息包括图8中的(T)和(R)。

图9A、图9B和图9C是分别描绘出由M_SerDes 100或S_SerDes 200发送的分组的数据结构的图示。

图9A描绘出发送仅包括GPIO报头信息的分组的情况。在此例中，分组包括时间戳信息、报头信息和作为错误检测信号的CRC。图9A中的分组不包括数据。

图9B描绘出发送仅包括采样数据的分组的情况。在此例中，分组包括时间戳信息、完全采样或边缘采样数据和CRC。图9B不包括GPIO报头信息。

图9C描绘出包括GPIO报头信息和采样数据的分组被发送的情况。在此例中，分组包括时间戳信息、GPIO报头信息、完全采样或边缘采样数据和CRC。通过这样的方式，图9C中的分组被用来组合发送GPIO报头信息和数据。

图9B和9C中的分组分别包括其中在完全采样中按顺序放置多个采样数据项的串行数据，并且包括其中在边缘采样中按顺序放置分别包括采样位置信息和采样数据项的多个集合的串行数据。图9A、9B和9C中的分组是其中时间戳信息t_stamp(S)是0的示例。在时间戳信息t_stamp(S)被设定到1的情况下，时间信息在图9A中的分组中被插入在时间戳信息t_s tamp(S)与GPIO报头信息之间，时间信息在图9B中的分组中被插入在时间戳信息t_stamp(S)与采样信息之间，或者时间信息在图9C中的分组中被插入在时间戳信息t_s tamp(S)与GPIO报头信息之间。

图10和11是分别描绘出被包括在由M_SerDes 100的封装器150或S_SerDes 200的Enc 250生成的GPIO分组中的GPIO报头信息的图示。

(完全采样中的GPIO报头信息)

图10描绘出用于完全采样的GPIO报头信息。图11描绘出用于边缘采样的GPIO报头信息。图10与图11之间的比较表明在将通过上行链路发送的GPIO分组与将通过下行链路发送的GPIO分组之间在GPIO报头信息的一部分中存在差异。此外，GPIO报头信息根据实施完全采样还是实施边缘采样而变化。

由M_SerDes 100的封装器150生成的GPIO分组中的报头信息是8字节，在图10中由上行链路标示。图10中的上行链路GPIO分组中的报头信息是选择两个时隙的示例，正如后面将解释的那样。当选择两个时隙时，使用最多4个引脚(Pin1到Pin4)，各个引脚分别同时并行发送1比特，从而利用两个时隙发送1字节数据。应当注意的是，时隙表明可以同时发送的GPIO信号的采样数据项的数目。

图10中的上行链路GPIO分组的报头信息的第一字节表明GPIO模式(T)，并且使用比特[7]和比特[1:0]。比特[7]被设定到0表明完全采样，比特[7]被设定到1表明边缘采样。比特[1:0]被设定到00表明GPIO配置信息和数据信息被包括在第二和后面的字节中。比特[1:0]被设定到01表明仅有GPIO配置信息被包括在第二和后面的字节中。比特[1:0]被设定到10表明仅有数据信息被包括在第二和后面的字节中。比特[1:0]被设定到11表明用户定义信息被包括在第二和后面的字节中。

第二字节表明GPIO引脚信息(U)。比特[1:0]是关于Pin1的信息。比特[3:2]是关于Pin2的信息。比特[5:4]是关于Pin3的信息。比特[7:6]是关于Pin4的信息。关于Pin1到Pin4中的每一个的引脚信息由两比特表示。引脚信息被设定到00表明禁用状态。引脚信息被设定到01表明输入信号。引脚信息被设定到10表明在高阻抗状态下输入信号。引脚信息被设定到11表明输出信号。

在选择两个时隙的情况下，可以使用最多4个引脚来输入或输出信号。在图10中的示例中，Pin1到Pin3被用来输入信号，Pin4被用来输出信号。也就是说，Pin1到Pin3被用于上行链路，Pin4被用于下行链路。

第三字节表明作为引脚配置信息的一部分(V)的采样频率。举例来说，第三字节中的0x01表明250MHz的采样频率(采样周期是4nsec)，并且第三字节中的0xFA表明1MHz的采样频率(采样周期是1μsec)。

第四字节表明作为引脚配置信息的一部分(W)的引脚放置(引脚图样)。举例来说，第四字节中的0x00、0x01、0x02、0x03和0x04分别表明8个时隙、4个时隙、两个时隙、1个时隙和半个时隙。在图10中的示例中描绘出表明两个时隙的0x02。

图12是用于解释引脚放置的细节的图示。在报头信息的第四字节表明8个时隙的情况下，一个引脚被用来实施1比特接1比特的串行信号发送。相应地，需要8个时隙来发送1字节数据。在报头信息的第四字节表明4个时隙的情况下，两个引脚被用来分别实施1比特接1比特的串行信号发送。相应地，需要4个时隙来发送1字节数据。在报头信息的第四字节表明两个时隙的情况下，4个引脚被用来分别实施1比特接1比特的串行信号发送。相应地，需要两个时隙来发送1字节数据。在报头信息的第四字节表明1个时隙的情况下，8个引脚被用来分别实施1比特接1比特的串行信号发送。相应地，需要1个时隙来发送1字节数据。在报头信息的第四字节表明半个时隙的情况下，16个引脚被用来分别实施1比特接1比特的串行信号发送。相应地，需要半个时隙来发送两字节数据。

在分组中的数据的逻辑不改变的情况下，将对应于所选时隙的每一个引脚的电位固定到高电位或低电位就足够了。

再次参照图10描述，上行链路GPIO分组的报头信息的第五到第七字节(X)和(Y)是数据信息。第五字节表明数据长度。图10中的示例中的0x02表明两字节的数据长度。第六和第七字节表明将通过上行链路发送的数据在引脚中的数据放置。图10中的示例表明通过Pin1到Pin3并行发送四种类型的数据，即Data0到Data3。具体来说，在该例中，Pin1到Pin3分别发送Data0的1比特，Pin1到Pin3分别发送Data1的1比特，随后Pin1到Pin3分别发送Data2的1比特。最后，Pin1到Pin3分别发送Data3的1比特。

上行链路GPIO分组的第八字节(Q)是错误检测信息(CRC)。通过使用添加到所接收到的分组的CRC，分组接收侧可以检测在所接收到的分组中是否包括比特错误。

图10中的下行链路GPIO分组的报头信息的第一字节表明GPIO模式，其与上行链路GPIO分组中的GPIO模式相同。第二字节表明GPIO引脚信息，其与上行链路GPIO分组中的GPIO引脚信息相同。在图10的示例中，Pin4被分配用于下行链路。第三和第四字节表明引脚配置信息。在图10的示例中，第四字节是表示8个时隙的0x00。第五字节表明数据长度。第六字节表明数据信息。图10中的示例表明使用Pin4顺序地发送四种类型的数据(Data0到Data3)。第七字节表明CRC。

(边缘采样中的GPIO报头信息)

图11描绘出实施边缘采样的情况下的GPIO分组的GPIO报头信息。图11中的上行链路GPIO分组的报头信息的第一字节表明GPIO模式(T)，其与图10中的报头信息中的GPIO模式相同。

第二字节表明GPIO引脚信息(R)。比特[7]被设定到0表明继续分组发送，比特[7]被设定到1表明放弃分组发送。比特[5:4]被设定到00表明禁用状态。比特[5:4]被设定到01表明输入信号和在高阻抗状态下输入信号。比特[5:4]被设定到11表明输出信号。第二字节中的比特[3:0]表明引脚编号。被表明为引脚编号的0x01表明Pin1。

此外，第二字节还可以指定采样频率信息(V)。采样频率信息与图10中的第三字节中类似。第三字节表明与图10中的第五字节中类似的数据长度。

第三到第七字节表明数据信息(X)和(Z)。在边缘采样中不选择时隙。原因是在边缘采样中仅发送每一个信号的逻辑改变点，因此将要发送的数据项的数量不表示数据的已过去的时间。因此，发送关于每一个信号的逻辑改变点的定时信息。

在图11中的示例中，Pin1和Pin2被分配用于上行链路，Pin4被分配用于下行链路。Pin3被设定到不在乎。在图11中，上行链路的第四到第七字节表明关于Pin1的信息。更具体来说，在第四和第五字节中描述关于Pin1中的第一次逻辑改变点的信息，在第六和第七字节中描述关于Pin1中的第二次逻辑改变点的信息。

图11中的上行链路的第八到第十一字节表明关于Pin2的信息。在图11的示例中，Pin1具有两个逻辑改变点，Pin2具有一个逻辑改变点。因此，关于Pin2，在第九到第十一字节中描述关于第一次逻辑改变点的信息。第十二字节(Q)表明CRC信息。

在图11中，下行链路的第一字节表明GPIO模式信息，第二字节表明GPIO引脚信息。被表明为GPIO引脚信息的0x04是表示Pin4的引脚编号。第四和第五字节表明关于Pin4中的逻辑改变点的信息。第六字节表明CRC信息。

(完全采样中的M_SerDes 100的操作)

接下来将解释完全采样中的M_SerDes 100的操作。图13是将信号发送规程(1)到(10)添加到描绘M_SerDes 100的内部配置的方框图的图示。图14是描绘出在实施完全采样时所获得的M_SerDes 100的采样波形、GPIO分组和上(下)行链路分组的图示。

主设备10具有利用I2C等协议向M_SerDes 100的控制器101发送GPIO报头信息((R)、(T)、(U)、(V)和(W))、针对定时器102的时间控制命令和GPIO设定信息的功能。举例来说，作为GPIO报头信息或时间控制命令，主设备10通过I2C协议将用于定时器102的新设定时间写入到控制器101中的适当寄存器中。当新设定时间被写入时，控制器101使得定时器102反映出新设定时间，从而可以实现主设备10的定时器12与M_SerDes 100的定时器102之间的时间同步。按照类似的方式，当主设备10通过I2C协议将GPIO设定信息(U)或(R)写入到控制器101中的适当寄存器中时，控制器101实施GPIO设定。

M_SerDes 100包括控制器101、定时器102、输入/输出缓冲器103和104、封装器150、解封装器160、LINK 120和PHY 110。

控制器101控制定时器102、输入/输出缓冲器103和104、封装器150和解封装器160。

封装器150具有如下功能：根据从定时器102输入的时间信息和从控制器101发送的GPIO报头信息((T)到(X))按照指定采样周期(V)对从主设备10提供的GPIO信号(1)进行采样(2)，通过在指定GPIO模式(T)下实施(3)编码将采样得到的GPIO信号转换成采样数据项(Y)，将与发送自控制器101的时间信息相关的GPIO报头信息((T)到(X))和时间戳信息t_s tamp(S)封装到采样数据项(Y)中，将CRC(Q)添加到所得到的数据，并且将分组(4)发送到LINK 120。时间戳信息t_s tamp(S)是被设定到0或1的1比特信息，正如之前所解释的那样。

封装器150能够生成包括关于通过I2C通信从主设备10发送的时间控制命令的数据的GPIO分组，并且将GPIO分组发送到S_SerDes200。在接收到GPIO分组之后，S_SerDes200恢复GPIO分组中的时间控制命令，并且设定针对定时器202的时间控制命令，从而使得主设备10、M_SerDes 100和S_SerDes 200可以彼此同步。

解封装器160通过根据发送自控制器101的GPIO报头信息((T)到(W))对输入自LINK 120的输入信号(5)进行解封装(6)而提取出采样数据项(Y)，从采样数据项(Y)的分组恢复(8)原始GPIO信号，并且在需要时将原始GPIO信号写入在存储器63中。

在所接收到的GPIO分组中的时间戳信息t_s tamp(S)被设定到0的情况下，解封装器160根据从定时器102输入的时间信息确定GPIO信号的输出定时。在这种情况下，所恢复的GPIO信号被发送到选择器64而不被写入在存储器63中。

另一方面，在所接收到的GPIO分组中的时间戳信息t_stamp(S)被设定到1的情况下，解封装器160基于紧跟其后的时间信息确定GPIO信号的输出定时。在这种情况下，解封装器160具有如下功能(10)：将所恢复的GPIO信号写入到存储器63中，在输入自定时器102的时间信息与紧跟在时间戳信息t_s tamp(S)之后的时间信息相匹配的定时从存储器63中读出GPIO信号并且将GPIO信号通过选择器64发送到主设备10。

按照这样的方式，如果时间戳信息t_s tamp(S)被设定到1，可以在由从设备20设定的时间信息所对应的定时将GPIO信号发送到主设备10。此外，在提供多个从设备20、多个M_SerDes 100和多个S_SerDes 200的情况下，如后面将解释的那样，可以在由各个从设备20设定的时间信息所对应的定时将GPIO信号发送到主设备10。

此外，在解封装(6)之后设定新GPIO报头信息((T)到(W))的情况下，解封装器160具有将新GPIO报头信息发送到控制器101的功能。

应当注意的是，从控制器101发送的GPIO报头信息包括表明将被发送/接收的数据的数据格式的GPIO模式(T)，关于所使用的引脚的GPIO引脚信息(U)，采样周期信息(V)，数据放置信息(W)，和数据长度(X)。

在GPIO分组中的时间戳信息t_stamp(S)在解封装(6)之后被设定到0的情况下，解封装器160根据从控制器101提供的用于选择器64的选择信号使得所恢复的GPIO信号经过路径(7)，并且在没有延迟的情况下将GPIO信号发送(10)到主设备10。

(边缘采样中的M_SerDes 100的操作)

图15是描绘出在实施边缘采样时所获得的M_SerDes 100的采样波形、GPIO分组和上(下)行链路分组的图示。

主设备10具有利用I2C等协议向M_SerDes 100的控制器101发送GPIO报头信息((R)和(T)到(W))、针对定时器102的时间控制命令和GPIO设定信息的功能。

M_SerDes 100的控制器101控制定时器102、输入/输出缓冲器103和104、封装器150和解封装器160。

封装器150具有如下功能：根据从定时器102输入的时间信息和由控制器101发送的GPIO报头信息((R)、(T)、(V)和(X))按照指定采样周期对从主设备10提供的GPIO信号(1)进行采样(2)，通过在指定GPIO模式(T)下实施(3)编码将GPIO信号转换成采样数据项(Z)，将与发送自控制器101的时间信息相关的GPIO报头信息((R)、(T)、(V)和(X))和时间戳信息t_s tamp(S)封装到采样数据项(Z)中，将CRC(Q)添加到所得到的数据，并且将分组(4)发送到LINK 120。

解封装器160根据由控制器101发送的GPIO报头信息((R)、(T)和(V))对提供自LINK 120的输入信号(5)进行解封装(6)，提取出(6)采样数据项(Z)，从采样数据项(Z)的分组恢复(8)原始GPIO信号，并且将GPIO信号写入到存储器63中。此外，解封装器160具有在输入自定时器102的时间信息与紧跟在时间戳信息t_s tamp(S)之后的时间信息相匹配之后读出(9)写入在存储器63中的数据项并且将数据项发送(10)到主设备10的功能，从采样数据项(Z)的分组恢复(8)原始GPIO信号并且将GPIO信号发送(10)到主设备10的功能，以及在解封装(6)中设定新GPIO报头信息((R)、(T)和(V))的情况下将新GPIO报头信息发送到控制器101的功能。

应当注意的是，由控制器101发送的GPIO报头信息包括表明将被发送/接收的数据的数据格式的GPIO模式(T)，关于所使用的GPIO引脚的引脚编号和设定信息(R)，采样周期信息(V)，和数据长度(X)。

在解封装(6)之后时间戳信息t_s tamp(S)是0并且在所输入的数据中不包括时间信息的情况下，解封装器160根据从控制器101提供的选择信号使得GPIO信号经过路径(7)和选择器64，并且在没有延迟的情况下将GPIO信号发送(10)到主设备10。

(完全采样中的S_SerDes 200的操作)

图16是通过将信号发送规程(1)到(11)添加到描绘S_SerDes200的内部配置的方框图所获得的图示。图17是描绘出在完全采样中由S_SerDes 200发送/接收的上(下)行链路分组的图示。

S_SerDes 200包括I2C控制器270、控制器201、定时器202、输入/输出缓冲器203和204、解封装器260和封装器250。

I2C控制器270利用I2C等协议与从设备20的控制器21实施通信。

控制器201具有控制通过通信协议X实施发送/接收的LINK 220和PHY 210以及作为内部块的定时器202、Enc 250、DeEnc 260和I2C控制器270的功能。在与从设备20的GPIO通信开始之前，控制器201基于通过通信对应设备从主设备10发送的GPIO引脚设定信息来控制GPIO引脚的输入/输出。

解封装器260具有通过对通信协议X的分组(5)进行解封装而恢复原始GPIO信号或GPIO报头信息的功能。解封装器260确定包括在第一GPIO分组中的报头信息中的采样模式信息被设定到完全采样模式(第一模式)还是边缘采样模式(第二模式)，将第一GPIO分组转换成第一GPIO信号，并且将第一GPIO信号发送到从设备，其中完全采样模式表明包括通过按照固定采样周期对发送自主设备的GPIO信号进行采样所获得的所有采样数据项，边缘采样模式表明包括在该GPIO信号的逻辑改变的频率所对应的采样间隔下采样得到的采样数据项和关于采样位置的信息。更具体来说，在完全采样模式下，一个或多个采样数据项被包括在第一GPIO分组中，解封装器260通过将包括在第一GPIO分组中的采样数据项分配到从起点起每当经过采样周期时采样得到的对应采样数据项来再现第一GPIO信号。在边缘采样模式下，一个或多个采样数据项与表明相应采样数据项被采样的采样定时的第一时间信息相关联地被包括在第一GPIO分组中，解封装器260通过重复如下处理来再现第一GPIO信号：在由第一时间信息所表明的采样定时分配对应于第一时间信息的采样数据项，随后在采样周期期间分配相同的采样数据项直到由第一GPIO分组中的第一时间信息所表明的下一个采样定时。

封装器250对提供自从设备20的GPIO信号进行采样和封装，并且将分组(4)发送到M_SerDes 100。封装器250具有如下功能：根据从定时器202输入的时间信息和由控制器201发送的GPIO报头信息((T)到(X))按照指定采样周期(V)对提供自从设备20的GPIO信号(1)进行采样(2)，通过在指定GPIO模式(T)下实施(3)编码将GPIO信号转换成采样数据项(Y)，将由控制器201发送的GPIO报头信息((T)到(X))和时间戳信息t_s tamp(S)或时间信息封装到采样数据项(Y)中，将CRC(Q)添加到所得到的数据，并且将分组(4)发送到LINK 220。封装器250生成第二GPIO分组，其中包括通过从起点开始按照固定采样周期或者在GPIO信号的逻辑改变的频率所对应的采样间隔下对提供自从设备20的第二GPIO信号进行采样所获得的采样数据和关于采样位置的信息。更具体来说，在完全采样模式下，封装器生成包括通过从起点开始按照采样周期对接收自从设备的第二GPIO信号进行采样所获得的所有采样数据项的第二GPIO分组。在边缘采样模式下，当在第一采样定时采样得到的采样数据项的值不等于在比第一采样定时晚所述采样周期的第二采样定时采样得到的采样数据项的值的情况下，封装器250生成包括在第二采样定时采样得到的采样数据项和表明第二采样定时的时间信息的第二GPIO分组。

解封装器260根据由控制器201发送的GPIO报头信息((T)到(W))对输入自LINK220的输入信号(5)进行解封装，提取出(6)采样数据项(Y)，从采样数据项(Y)的分组恢复(8)原始GPIO信号，并且在需要时将GPIO信号写入到存储器63中。

在所接收到的GPIO分组中所包括的时间戳信息t_s tamp(S)被设定到0的情况下，解封装器260基于从定时器202输入的时间信息确定GPIO信号的输出定时。在这种情况下，所恢复的GPIO信号被发送到选择器64而不被写入到存储器63中。

另一方面，在所接收到的GPIO分组中所包括的时间戳信息t_s tamp(S)被设定到1的情况下，解封装器260基于紧跟其后的时间信息确定GPIO信号的输出定时。在这种情况下，解封装器260具有如下功能(10)：将所恢复的GPIO信号写入到存储器63中，在输入自定时器202的时间信息与紧跟在时间戳信息t_s tamp(S)之后的时间信息相匹配的定时从存储器63中读出GPIO信号并且将GPIO信号通过选择器64发送到从设备20。

因此，解封装器260具有如下功能(10)：在时间戳信息t_s tamp(S)被设定到1的情况下，在输入自定时器202的时间信息与紧跟在时间戳信息t_s tamp(S)之后的时间信息相匹配之后读出(9)写入在存储器63中的数据并且将数据发送到从设备20。

相应地，如果时间戳信息t_s tamp(S)被设定到1，可以在由主设备10设定的时间信息所对应的定时将GPIO信号发送到从设备20。此外，在提供多个从设备20、多个M_SerDes100和多个S_SerDes 200的情况下，如后面将解释的那样，可以在由主设备10设定的时间信息所对应的定时将GPIO信号同时发送到各个从设备20。

此外，在解封装(6)之后包括关于输入/输出缓冲器203和204的设定信息(U)的情况下，解封装器260具有根据设定信息(U)设定输入/输出缓冲器203和204的功能，并且在解封装(6)中包括新GPIO报头信息((T)到(W))的情况下，具有将新GPIO报头信息发送到控制器201的功能。

在所接收到的GPIO分组包括针对定时器202的时间控制命令的情况下，控制器201使得定时器202反映出被包括在时间控制命令中的新设定时间，从而可以使得定时器12的时间与定时器202的时间同步。

(边缘采样中的S_SerDes 200的操作)

图18是描绘出在实施边缘采样时由S_SerDes 200发送/接收的上(下)行分组的图示。S_SerDes 200的封装器250具有如下功能：根据从定时器202输入的时间信息和由控制器201发送的GPIO报头信息((R)、(T)、(V)和(X))按照指定采样周期(V)对提供自从设备20的GPIO信号(1)进行采样(2)，通过在指定GPIO模式(T)下实施(3)编码将GPIO信号转换成采样数据项(Y)，将GPIO报头信息((R)、(T)、(V)和(X))、由控制器201发送的时间信息和时间戳信息t_s tamp(S)添加到采样数据项(Y)以封装采样数据项，将CRC(Q)添加到所得到的数据，并且将分组(4)发送到LINK220。

解封装器260根据从控制器201发送的GPIO报头信息((R)、(T)和(V))对提供自LINK 220的输入信号(5)进行解封装，提取出采样数据项(Y)，从采样数据项(Y)的分组恢复原始GPIO信号，并且将GPIO信号写入到存储器63中。此外，解封装器260具有在输入自定时器202的时间信息与紧跟在时间戳信息t_stamp(S)之后的时间信息相匹配之后读出(9)写入在存储器63中的数据并且将数据发送到从设备20的功能(10)，在关于连接到输入/输出缓冲器203和204的引脚的设定信息(U)被包括在解封装(6)中的情况下根据设定信息(U)设定输入/输出缓冲器203和204的功能，以及在新GPIO报头信息((R)、(T)和(V))被包括在解封装(6)中的情况下将新GPIO报头信息发送到控制器201的功能。

(S_SerDes 200的解封装260处的GPIO控制)

解封装器260根据由控制器201发送的GPIO报头信息((T)到(X)或(R)、(T)和(V))对提供自LINK 220的分组(5)进行解封装，提取出(6)采样数据项(Y)，从采样数据项(Y)的分组恢复(8)原始GPIO信号，并且将GPIO信号写入到存储器63中。

图19是描绘出被输入到解封装器260的分组的数据结构的图示。解封装器260具有在输入自定时器202的时间信息与紧跟在时间戳信息t_stamp(S)之后的时间信息相匹配时读出(9)写入在存储器63中的数据并且将数据发送到从设备20的功能(10)。此外，解封装器260具有在关于连接到输入/输出缓冲器203和204的引脚的设定信息(U)被包括在解封装(6)中的情况下根据设定信息(U)设定输入/输出缓冲器203和204的功能，以及在新GPIO报头信息((T)到(X)或(R)、(T)和(V))被包括在解封装(6)中的情况下将新GPIO报头信息发送到控制器201的功能。

解封装器260对分组(5)进行解封装。在关于连接到输入/输出缓冲器203和204的引脚的设定信息(U)或(R)被包括在该分组中的情况下，解封装器260确认关于引脚的设定信息(U)或(R)并且实施GPIO设定。

举例来说，如果关于输入/输出缓冲器203的设定信息(U)或(R)表明IN，则实施用于GPIO的GPIO设定从而使得来自从设备20的输出被输入。如果关于输入/输出缓冲器204的设定信息(U)或(R)表明OUT，则实施用于GPIO的GPIO设定从而使得输入到从设备20的信号被输出。在输入/输出缓冲器203和204外部实施上拉或下拉的情况下，GPIO设定信息(U)或(R)被设定到IN_float(上拉/下拉)。

应当注意的是，M_SerDes 100的控制器101也可以对输入/输出缓冲器103和104实施设定。

(系统时间同步1/2)

图20是描绘出用于在主设备10的定时器12、M_SerDes 100的定时器102和S_SerDes 200的定时器202之间实现时间同步的规程(1)到(6)的图示。

(1)主设备10通过I2C向控制器101发送用于将主设备10的定时器12和M_SerDes100的定时器102时间同步的时间控制命令。

(2)根据所接收到的命令，M_SerDes 100对定时器102进行设定，从而使得定时器102的时间与主设备10的定时器12的时间重合。

(3)主设备10使得M_SerDes 100的封装器150把用于将主设备10的定时器12和S_SerDes 200的定时器202时间同步的时间控制命令封装在协议X格式中。

(4)协议X格式的已封装时间控制命令被发送到S_SerDes 200。

(5)时间控制命令通过S_SerDes 200的解封装器260处的解封装被恢复，并且被发送到S_SerDes 200的控制器201。

(6)根据所接收到的命令，控制器201对定时器202进行设定，从而使得定时器202的时间与主设备10的定时器12的时间重合。

按照前面描述的方式，可以实现定时器(12、102和202)之间的时间同步。

(系统时间同步2/2)

图21是描绘出用于在主设备10的定时器12、M_SerDes 100和400的定时器102和402以及S_SerDes 200和500的定时器202和502之间实现时间同步的规程(7)到(12)的图示。

(7)主设备10向控制器101和401发送用于将主设备10的定时器12和M_SerDes 100和400的定时器102和402时间同步的时间控制命令。

(8)根据所接收到的命令，M_SerDes 100和400对定时器102和402进行设定，从而使得定时器102和402的时间与主设备10的定时器12的时间重合。

(9)主设备10使得M_SerDes 100和400的封装器150和450把用于将主设备10的定时器12和S_SerDes 200和500的定时器202和502时间同步的时间控制命令封装在协议X格式中。

(10)协议X格式的已封装时间控制命令被发送到S_SerDes 200和500。

(11)时间控制命令通过S_SerDes 200和500的解封装器260和560处的解封装被恢复，并且被发送到S_SerDes 200和500的控制器201和501。

(12)控制器201和501根据接收命令对定时器502进行设定，从而使得定时器502的时间与主设备10的定时器12的时间重合。

按照前面描述的方式，可以在定时器12、402和502之间实现时间同步。相应地，作为在定时器12、102、202、402和502之间实现的时间同步的结果，可以实现整个系统中的时间同步，从而在系统中的多个设备之间同步执行提供自主设备10的命令的开始时间。

(本实施例所提供的效果)

根据本实施例的M_SerDes 100和S_SerDes 200在需要时能够通过完全采样或边缘采样对提供自主设备10或从设备20的GPIO信号进行采样。举例来说，在GPIO信号的翻转率高的情况下选择完全采样，从而可以防止错失GPIO信号。在GPIO信号的翻转率低的情况下选择边缘采样，从而可以仅获取关于GPIO信号的起点和GPIO信号的逻辑改变点的信息，以实现数据量的减少和高效的数据发送。

根据本实施例的M_SerDes 100与主设备10实施GPIO通信，S_SerDes 200与从设备20实施GPIO通信，并且可以通过预定通信协议X在M_SerDes 100与S_SerDes 200之间实施串行信号发送。预定通信协议X例如是半双工通信TDD方法，并且通过全双工通信方法实施GPIO通信。因此，M_SerDes 100和S_SerDes 200可以通过将全双工通信信号转换成半双工通信分组而实施高速串行通信。

此外，在与S_SerDes 200的通信开始之前，M_SerDes 100能够基于通过不同于GPIO通信的通信方法从主设备10发送的GPIO设定信息生成将被发送到S_SerDes 200的分组。由于GPIO设定信息可以被包含在分组的GPIO报头信息中，因此可以很容易在S_SerDes200处获得GPIO设定信息。因此，基于提供自主设备10的GPIO设定信息，S_SerDes 200能够从分组中提取出GPIO信号并且将提供自从设备20的GPIO信号转换成分组。

应当注意的是，本发明的技术可以具有如下配置。

(1)一种通信设备，包括：

控制器，确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；

封装器，生成第一GPIO(通用输入/输出)分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项，或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；

LINK(链路层)，生成包括第一GPIO分组的上行链路分组；以及

PHY(物理层)，将包括上行链路分组并且遵循预定通信协议的传输信号发送到通信对应设备。

(2)根据(1)的通信设备，其中

控制器从主设备接收GPIO设定信息，该GPIO设定信息包括采样周期、时间戳和借以指定第一模式或第二模式的采样模式信息；

在第一模式下，封装器生成包括通过从所述起点开始按照所述采样周期对接收自主设备的第一GPIO信号进行采样所获得的所有采样数据项的第一GPIO分组；并且

在第二模式下，当在第一采样定时采样得到的采样数据项的值不等于在比第一采样定时晚所述采样周期的第二采样定时采样得到的采样数据项的值的情况下，封装器生成包括在第二采样定时采样得到的采样数据项和表明第二采样定时的第一时间信息的第一GPIO分组。

(3)根据(2)的通信设备，还包括：

生成第二GPIO信号并且将第二GPIO信号发送到主设备的解封装器，其中

PHY从通信对应设备接收遵循预定通信协议的传输信号；

LINK从传输信号中分离出第二GPIO分组；并且

解封装器基于模式信息、起点、采样周期和第二GPIO分组再现第二GPIO信号。

(4)根据(3)的通信设备，其中

在第一模式下，一个或多个采样数据项被包括在第二GPIO分组中，解封装器通过将包括在第二GPIO分组中的采样数据项分配到从起点起每当经过采样周期时采样得到的对应采样数据项来再现第二GPIO信号；并且

在第二模式下，一个或多个采样数据项与表明相应采样定时的第二时间信息相关联地被包括在第二GPIO分组中，解封装器通过重复如下处理来再现第二GPIO信号：在由第二时间信息所表明的采样定时分配对应于第二时间信息的采样数据项，随后在采样周期期间分配相同的采样数据项直到由包括在第二GPIO分组中的第二时间信息所表明的下一个采样定时。

(5)根据(3)或(4)的通信设备，包括：

输出与包括在主设备中的第一定时器同步的时间信息的第二定时器，其中

解封装器包括存储第二GPIO信号的存储器；

第二GPIO分组包括关于第二GPIO信号的输出定时的时间戳信息；并且

在时间戳信息被设定到第一值的情况下，解封装器将第二GPIO信号发送到主设备而不将第二GPIO信号存储到存储器中，在时间戳信息被设定到第二值的情况下，解封装器将第二GPIO信号存储到存储器中，并且当第二定时器时间信息与在第二GPIO分组中插入到时间戳信息之后的时间信息相匹配时从存储器读出第二GPIO信号并且将第二GPIO信道发送到主设备。

(6)根据(2)到(5)中的任一项的通信设备，其中

在与主设备的GPIO通信开始之前，控制器控制封装器基于通过与GPIO通信不同的通信方法从主设备发送的GPIO设定信息生成分组。

(7)根据(6)的通信设备，其中

GPIO设定信息包括以下各项的至少其中之一：关于GPIO信号的采样频率的信息，GPIO引脚设定信息，GPIO配置信息，或者关于所采样的数据项的数据长度的信息。

(8)根据(6)的通信设备，其中

封装器生成包括报头信息的第一GPIO分组，在报头信息中包括以下各项的至少其中之一：采样模式信息，采样频率信息，GPIO引脚设定信息，GPIO配置信息，或者数据长度信息。

(9)根据(8)的通信设备，其中

GPIO配置信息包括实施GPIO通信的引脚数量、GPIO引脚设定信息和存储GPIO通信信息的时隙。

(10)根据(8)或(9)的通信设备，其中

在包括所采样的数据项的分组被发送到通信对应设备之前，封装器生成不包括所采样的数据项但是包括报头信息的第一GPIO分组。

(11)根据(8)或(9)的通信设备，其中

封装器生成以下各项的至少其中之一：不包括所采样的数据项但是包括报头信息的第一GPIO分组，包括报头信息和所采样的数据项的第一GPIO分组，或者不包括报头信息但是包括所采样的数据项的第一GPIO分组。

(12)根据(11)的通信设备，其中

封装器将时间戳信息或错误检测信息的至少其中之一添加到第一GPIO分组。

(13)根据(1)到(12)中的任一项的通信设备，其中

所述通信协议包括TDD(时分双工)通信方法的通信协议；并且

所述单位周期等于TDD通信方法的一个帧周期。

(14)一种通信设备，包括：

PHY(物理层)，从通信对应设备接收遵循预定通信协议的传输信号；

LINK(链路层)，从传输信号中分离出包括时间控制命令的第一GPIO分组；

控制器，基于时间控制命令确定起点；以及

解封装器，确定包括在第一GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第一GPIO分组转换成第一GPIO信号，并且将第一GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对发送自主设备的GPIO(通用输入/输出)信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对该GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

(15)根据(14)的通信设备，其中

在第一模式下，一个或多个采样数据项被包括在第一GPIO分组中，解封装器通过将包括在第一GPIO分组中的采样数据项分配到从起点起每当经过采样周期时采样得到的对应采样数据项来再现第一GPIO信号；并且

在第二模式下，一个或多个采样数据项与表明相应采样定时的第一时间信息相关联地被包括在第一GPIO分组中，解封装器通过重复如下处理再现第一GPIO信号：在由第一时间信息所表明的采样定时分配对应于第一时间信息的采样数据项，随后在采样周期期间分配相同的采样数据项直到由包括在第一GPIO分组中的第一时间信息所表明的下一个采样定时。

(16)根据(14)或(15)的通信设备，包括：

输出与包括在主设备中的第一定时器同步的时间信息的第二定时器，其中

解封装器包括存储第一GPIO信号的存储器；

第一GPIO分组包括关于第一GPIO信号的输出定时的时间戳信息；并且

在时间戳信息被设定到第一值的情况下，解封装器将第一GPIO信号发送到从设备而不将第一GPIO信号存储到存储器中，在时间戳信息被设定到第二值的情况下，解封装器将第一GPIO信号存储到存储器中，并且当第二定时器时间信息与在第一GPIO分组中插入到时间戳信息之后的时间信息相匹配时从存储器读出第一GPIO信号并且将第一GPIO信道发送到从设备。

(17)根据(14)到(16)中的任一项的通信设备，包括：

生成第二GPIO分组的封装器，该第二GPIO分组包括通过从起点开始按照固定采样周期或者在GPIO信号的逻辑改变的频率所对应的采样间隔下对提供自从设备的第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

(18)根据(17)的通信设备，其中

在第一模式下，封装器生成包括通过从所述起点开始按照所述采样周期对接收自从设备的第二GPIO信号进行采样所获得的所有采样数据项的第二GPIO分组；并且

在第二模式下，当在第一采样定时采样得到的采样数据项的值不等于在比第一采样定时晚所述采样周期的第二采样定时采样得到的采样数据项的值的情况下，封装器生成包括在第二采样定时采样得到的采样数据项和表明第二采样定时的时间信息的第二GPIO分组。

(19)根据(14)到(18)中的任一项的通信设备，其中

在与从设备的GPIO通信开始之前，控制器基于经由通信对应设备从主设备发送的GPIO引脚设定信息来控制GPIO引脚的输入/输出。

(20)根据(14)到(19)中的任一项的通信设备，其中

报头信息包括以下各项的至少其中之一：采样频率信息，GPIO引脚设定信息，GPIO配置信息，或者关于所采样的数据项的数据长度的信息。

(21)根据(14)到(20)中的任一项的通信设备，其中

所述通信协议包括TDD(时分双工)通信方法的通信协议。

(22)一种通信系统，包括：

主导SerDes和从属SerDes，在二者之间通过预定通信协议实施串行通信；

主导SerDes包括：

第一控制器，确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；

第一封装器，生成第一GPIO(通用输入/输出)分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项，或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；

第一LINK(链路层)，生成包括第一GPIO分组的上行链路分组；以及

第一PHY(物理层)，将包括上行链路分组并且遵循预定通信协议的传输信号发送到通信对应设备；

从属SerDes包括：

第二PHY(物理层)，从通信对应设备接收遵循预定通信协议的传输信号；

第二LINK(链路层)，从传输信号中分离出包括时间控制命令的第二GPIO分组；

第二控制器，基于时间控制命令确定起点；以及

第一解封装器，确定包括在第二GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第二GPIO分组转换成第二GPIO信号，并且将第二GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对发送自主设备的第二GPIO信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

(23)一种用于通过预定通信协议在主导SerDes与从属SerDes之间实施串行通信的通信方法，其中

主导SerDes：

确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；

生成第一GPIO分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项，或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；

生成包括第一GPIO分组的上行链路分组；以及

将包括上行链路分组并且遵循预定通信协议的传输信号发送到从属SerDes；并且

从属SerDes：

从通信对应设备接收遵循预定通信协议的传输信号；

从传输信号中分离出包括时间控制命令的第二GPIO分组；

第二控制器，基于时间控制命令确定起点；以及

确定包括在第二GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第二GPIO分组转换成第二GPIO信号，并且将第二GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对提供自主设备的第二GPIO信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

本公开内容的各方面不限于前面描述的实施例，并且包括本领域技术人员所能设想到的许多修改。本公开内容的效果也不限于前面的描述。也就是说，在从权利要求及其等效表述中规定的内容导出的本公开内容的概念性想法和目的内，可以做出许多添加、改变和部分删除。

附图标记列表

1：通信系统

6：传输路径

10：主设备

11：控制器

12：定时器

13：输入/输出缓冲器

21：控制器

22：定时器

23：输入/输出缓冲器

51：Enc核心

52：编码器

53：采样器

61：DeEnc核心

62：解码器

63：存储器

64：选择器

100：M_SerDes

101：控制器

102：定时器

103：输入/输出缓冲器

110：PHY

120：LINK

150：封装器

160：解封装器

160：解封装器

200：S_SerDes

201：控制器

202：定时器

203：输入/输出缓冲器

204：输入/输出缓冲器

210：PHY

220：LINK

250：封装器

260：解封装器

270：I2C控制器

400：M_SerDes

401：控制器

402：定时器

450：封装器

500：S_SerDes

501：控制器

502：定时器

Claims (22)

1.一种通信设备，包括：

控制器，确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；

封装器，生成第一GPIO(通用输入/输出)分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项、或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；

LINK，生成包括第一GPIO分组的上行链路分组；以及

PHY，将包括上行链路分组并且遵循预定通信协议的传输信号发送到通信对应设备。

2.根据权利要求1所述的通信设备，其中

控制器从主设备接收GPIO设定信息，该GPIO设定信息包括采样周期、时间戳和借以指定第一模式或第二模式的采样模式信息，

在第一模式下，封装器生成包括通过从所述起点开始按照所述采样周期对接收自主设备的第一GPIO信号进行采样所获得的所有采样数据项的第一GPIO分组，并且

在第二模式下，当在第一采样定时采样得到的采样数据项的值不等于在比第一采样定时晚所述采样周期的第二采样定时采样得到的采样数据项的值的情况下，封装器生成包括在第二采样定时采样得到的采样数据项和表明第二采样定时的第一时间信息的第一GPIO分组。

3.根据权利要求2所述的通信设备，还包括：

再现第二GPIO信号并且将第二GPIO信号发送到主设备的解封装器，其中

PHY从通信对应设备接收遵循预定通信协议的传输信号；

LINK从传输信号中分离出第二GPIO分组；并且

解封装器基于采样模式信息、起点、采样周期和第二GPIO分组再现第二GPIO信号；

在第一模式下，一个或多个采样数据项被包括在第二GPIO分组中，解封装器通过将包括在第二GPIO分组中的采样数据项分配到从起点起每当经过采样周期时采样得到的对应采样数据项来再现第二GPIO信号；并且

在第二模式下，一个或多个采样数据项与表明相应采样定时的第二时间信息相关联地被包括在第二GPIO分组中，解封装器通过重复如下处理来再现第二GPIO信号：在由第二时间信息所表明的采样定时分配对应于第二时间信息的采样数据项，随后在采样周期期间分配相同的采样数据项直到由包括在第二GPIO分组中的第二时间信息所表明的下一个采样定时。

4.根据权利要求3所述的通信设备，包括：

输出与包括在主设备中的第一定时器同步的时间信息的第二定时器，其中

解封装器包括存储第二GPIO信号的存储器；

第二GPIO分组包括关于第二GPIO信号的输出定时的时间戳信息；并且

在时间戳信息被设定到第一值的情况下，解封装器将第二GPIO信号发送到主设备而不将第二GPIO信号存储到存储器中，并且在时间戳信息被设定到第二值的情况下，解封装器将第二GPIO信号存储到存储器中，并且当第二定时器时间信息与在第二GPIO分组中插入到时间戳信息之后的时间信息相匹配时从存储器读出第二GPIO信号并且将第二GPIO信道发送到主设备。

5.根据权利要求2所述的通信设备，其中

在与主设备的GPIO通信开始之前，控制器控制封装器基于通过与GPIO通信不同的通信方法从主设备发送的GPIO设定信息生成分组。

6.根据权利要求5所述的通信设备，其中

GPIO设定信息包括以下各项的至少其中之一：关于GPIO信号的采样频率的信息，GPIO引脚设定信息，GPIO配置信息，或者关于所采样的数据项的数据长度的信息。

7.根据权利要求6所述的通信设备，其中

封装器生成包括报头信息的第一GPIO分组，在报头信息中包括以下各项的至少其中之一：采样模式信息，采样频率信息，GPIO引脚设定信息，GPIO配置信息，或者数据长度信息。

8.根据权利要求7所述的通信设备，其中

GPIO配置信息包括实施GPIO通信的引脚数量、GPIO引脚设定信息和存储GPIO通信信息的时隙。

9.根据权利要求7所述的通信设备，其中

在包括所采样的数据项的分组被发送到通信对应设备之前，封装器生成不包括所采样的数据项但是包括报头信息的第一GPIO分组。

10.根据权利要求7所述的通信设备，其中

封装器生成以下各项的至少其中之一：不包括所采样的数据项但是包括报头信息的第一GPIO分组，包括报头信息和所采样的数据项的第一GPIO分组，或者不包括报头信息但是包括所采样的数据项的第一GPIO分组。

11.根据权利要求10所述的通信设备，其中

封装器将时间戳信息或错误检测信息的至少其中之一添加到第一GPIO分组。

12.根据权利要求1所述的通信设备，其中

所述通信协议包括TDD(时分双工)通信方法的通信协议；并且

所述单位周期等于TDD通信方法的一个帧周期。

13.一种通信设备，包括：

PHY，从通信对应设备接收遵循预定通信协议的传输信号；

LINK，从传输信号中分离出包括时间控制命令的第一GPIO分组；

控制器，基于时间控制命令确定起点；以及

解封装器，确定包括在第一GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第一GPIO分组转换成第一GPIO信号，并且将第一GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对发送自主设备的GPIO(通用输入/输出)信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对该GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

14.根据权利要求13所述的通信设备，其中

在第一模式下，一个或多个采样数据项被包括在第一GPIO分组中，解封装器通过将包括在第一GPIO分组中的采样数据项分配到从起点起每当经过采样周期时采样得到的对应采样数据项来再现第一GPIO信号；并且

在第二模式下，一个或多个采样数据项与表明相应采样定时的第一时间信息相关联地被包括在第一GPIO分组中，并且解封装器通过重复如下处理再现第一GPIO信号：在由第一时间信息所表明的采样定时分配对应于第一时间信息的采样数据项，随后在采样周期期间分配相同的采样数据项直到由包括在第一GPIO分组中的第一时间信息所表明的下一个采样定时。

15.根据权利要求13所述的通信设备，包括：

输出与包括在主设备中的第一定时器同步的时间信息的第二定时器，其中

解封装器包括存储第一GPIO信号的存储器；

第一GPIO分组包括关于第一GPIO信号的输出定时的时间戳信息；并且

在时间戳信息被设定到第一值的情况下，解封装器将第一GPIO信号发送到从设备而不将第一GPIO信号存储到存储器中，并且在时间戳信息被设定到第二值的情况下，解封装器将第一GPIO信号存储到存储器中，并且当第二定时器时间信息与在第一GPIO分组中插入到时间戳信息之后的时间信息相匹配时从存储器读出第一GPIO信号并且将第一GPIO信道发送到从设备。

16.根据权利要求13所述的通信设备，包括：

生成第二GPIO分组的封装器，该第二GPIO分组包括通过从起点开始按照固定采样周期或者在GPIO信号的逻辑改变的频率所对应的采样间隔下对提供自从设备的第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

17.根据权利要求16所述的通信设备，其中

在第一模式下，封装器生成包括通过从所述起点开始按照所述采样周期对接收自从设备的第二GPIO信号进行采样所获得的所有采样数据项的第二GPIO分组；并且

在第二模式下，当在第一采样定时采样得到的采样数据项的值不等于在比第一采样定时晚所述采样周期的第二采样定时采样得到的采样数据项的值的情况下，封装器生成包括在第二采样定时采样得到的采样数据项和表明第二采样定时的时间信息的第二GPIO分组。

18.根据权利要求13所述的通信设备，其中

在与从设备的GPIO通信开始之前，控制器基于经由通信对应设备从主设备发送的GPIO引脚设定信息来控制GPIO引脚的输入/输出。

19.根据权利要求13到18中的任一项所述的通信设备，其中

报头信息包括以下各项的至少其中之一：采样频率信息，GPIO引脚设定信息，GPIO配置信息，或者关于所采样的数据项的数据长度的信息。

20.根据权利要求13所述的通信设备，其中

所述通信协议包括TDD(时分双工)通信方法的通信协议。

21.一种通信系统，包括：

主导SerDes和从属SerDes，在二者之间通过预定通信协议实施串行通信；

主导SerDes包括：

第一控制器，确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；

第一封装器，生成第一GPIO(通用输入/输出)分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项、或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；

第一LINK，生成包括第一GPIO分组的上行链路分组；以及

第一PHY，将包括上行链路分组并且遵循预定通信协议的传输信号发送到通信对应设备；

从属SerDes包括：

第二PHY，从通信对应设备接收遵循预定通信协议的传输信号；

第二LINK，从传输信号中分离出包括时间控制命令的第二GPIO分组；

第二控制器，基于时间控制命令确定起点；以及

第一解封装器，确定包括在第二GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第二GPIO分组转换成第二GPIO信号，并且将第二GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对发送自主设备的第二GPIO信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

22.一种用于通过预定通信协议在主导SerDes与从属SerDes之间实施串行通信的通信方法，其中

主导SerDes：

确定将被用作起点的时间戳和从该起点开始的该时间戳的单位周期；

生成第一GPIO分组，该第一GPIO分组包括通过与所述时间戳同步从所述起点开始按照固定采样周期对提供自主设备的GPIO信号进行采样所获得的所有采样数据项、或者通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下实施采样所获得的采样数据项和关于采样位置的信息；

生成包括第一GPIO分组的上行链路分组；以及

将包括上行链路分组并且遵循预定通信协议的传输信号发送到从属SerDes；并且

从属SerDes：

从通信对应设备接收遵循预定通信协议的传输信号；

从传输信号中分离出包括时间控制命令的第二GPIO分组；

第二控制器基于时间控制命令确定起点；以及

确定包括在第二GPIO分组中的报头信息中的采样模式信息被设定到第一模式还是第二模式，将第二GPIO分组转换成第二GPIO信号，并且将第二GPIO信号发送到从设备，其中第一模式表明包括通过按照固定采样周期对提供自主设备的第二GPIO信号进行采样所获得的所有采样数据项，第二模式表明包括通过在该GPIO信号的逻辑改变的频率所对应的采样间隔下对第二GPIO信号进行采样所获得的采样数据项和关于采样位置的信息。

Images