CN115280730A - 通信装置和通信系统 - Google Patents
通信装置和通信系统 Download PDFInfo
- Publication number
- CN115280730A CN115280730A CN202180020488.2A CN202180020488A CN115280730A CN 115280730 A CN115280730 A CN 115280730A CN 202180020488 A CN202180020488 A CN 202180020488A CN 115280730 A CN115280730 A CN 115280730A
- Authority
- CN
- China
- Prior art keywords
- external
- signal
- data
- master
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/155—Ground-based stations
- H04B7/15592—Adapting at the relay station communication parameters for supporting cooperative relaying, i.e. transmission of the same data via direct - and relayed path
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D4/00—Tariff metering apparatus
- G01D4/002—Remote reading of utility meters
- G01D4/004—Remote reading of utility meters to a fixed location
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0813—Configuration setting characterised by the conditions triggering a change of settings
- H04L41/082—Configuration setting characterised by the conditions triggering a change of settings the condition being updates or upgrades of network functionality
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/12—Discovery or management of network topologies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/35—Network arrangements, protocols or services for addressing or naming involving non-standard use of addresses for implementing network functionalities, e.g. coding subscription information within the address or functional addressing, i.e. assigning an address to a function
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/50—Address allocation
- H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W40/00—Communication routing or communication path finding
- H04W40/02—Communication route or path selection, e.g. power-based or shortest path routing
- H04W40/04—Communication route or path selection, e.g. power-based or shortest path routing based on wireless node resources
- H04W40/10—Communication route or path selection, e.g. power-based or shortest path routing based on wireless node resources based on available power or energy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W40/00—Communication routing or communication path finding
- H04W40/02—Communication route or path selection, e.g. power-based or shortest path routing
- H04W40/22—Communication route or path selection, e.g. power-based or shortest path routing using selective relaying for reaching a BTS [Base Transceiver Station] or an access point
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
- H04W8/26—Network addressing or numbering for mobility support
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2101/00—Indexing scheme associated with group H04L61/00
- H04L2101/60—Types of network addresses
- H04L2101/604—Address structures or formats
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Communication Control (AREA)
Abstract
[问题]有效地执行数据通信。[解决方案]一种通信装置,配备有:LINK,基于来自第一外部装置的第一外部信号生成第一输出信号并将第一输出信号输出至第二外部装置,基于来自第二外部装置的第二外部信号生成第二输出信号,并且将第二输出信号输出至第一外部装置,其中,第一输出信号和第二外部信号中的每者包括指示从第一外部装置传输的命令的内容的命令信息,用于识别从所述第一外部装置发送的数据的最终目的地装置的最终目的地装置识别信息,指示最终目的地装置的内部地址的内部地址信息,指示从第一外部装置发送的数据的长度的数据长度信息以及指示从第一外部装置发送的数据的结束位置的数据结束位置信息。
Description
技术领域
本公开涉及通信装置和通信系统。
背景技术
已经提出了一种用于在主装置和从装置之间执行数据通信的情况下,在用于主装置的SerDes装置和用于从装置的SerDes装置之间执行串行通信的技术。
现有技术文献
专利文献
专利文献1:日本专利申请公开第2011-239011号
发明内容
技术问题
在从装置已经接收到从主装置发送的数据的情况下,从装置通常将指示接收的ACK信号发送到主装置。在主装置和从装置之间设置两个SerDes装置的情况下,ACK信号通过这些SerDes装置,因此,在从装置发送ACK信号之后直到主装置接收到ACK信号花费相当长的时间。
如果主装置具有新的信号直到来自从装置的ACK信号到达才被发送到从装置的规范,则存在主装置的处理被延迟的可能性,因为需要花费时间来接收ACK信号。
对此,本公开提供一种能够有效地执行数据通信的通信装置和通信系统。
问题的解决方案
为了实现上述目的,根据本公开,提供了一种通信装置,包括:
LINK,基于来自第一外部装置的第一外部信号生成第一输出信号,将第一输出信号输出至第二外部装置,基于来自第二外部装置的第二外部信号生成第二输出信号,并且将第二输出信号输出至第一外部装置,其中,
第一输出信号和第二外部信号中的每一者包括:
指示从第一外部装置发送的命令的内容的命令信息;
识别从第一外部装置发送的数据的最终目的地装置的最终目的地装置识别信息;
指示从第一外部装置传输的数据的长度的数据长度信息,并且
指示从第一外部装置发送的数据的结束位置的数据结束位置信息。
最终目的地装置标识信息可以位于命令信息旁边;以及
数据长度信息可以位于最终目的地装置标识信息旁边。
命令信息可以包括用于定义根据通信装置和第二外部装置之间的预定通信标准的命令格式的命令格式信息。
命令信息可以包括数据结束确定条件信息,该数据结束确定条件信息用于指定用于确定从第一外部装置发送的数据的结束的条件。
第一输出信号和第二外部信号中的每个可以进一步包括用于指定第二外部装置与最终目标装置之间的通信频率的通信频率信息。
第一输出信号和第二外部信号中的每个可包括通过将I2C(集成电路间)通信的命令协议转换成通信装置与第二外部装置之间的预定通信标准的命令而获得的命令。
LINK可以在每次接收到构成来自第一外部装置的第一外部信号的每个信息单元时,向第一外部装置发送指示应答的ACK信号或指示否定应答的NACK信号。
LINK可以包括存储单元,该存储单元存储与第一外部信号相对应的信号和与第二外部信号相对应的信号,并且
LINK可以在接收到来自第一外部装置的第一外部信号完成后,将接收到并存储在存储单元的第一外部信号统一进行协议转换,然后生成第一输出信号。
LINK执行的协议转换可以是与TDD(时分双工)兼容的协议转换。
LINK可以向第二外部装置发送第一输出信号,并且在接收到来自第二外部装置的指示对第一输出信号的处理已经完成的信息时,将指示处理完成的信号存储在存储单元中。
LINK可以基于来自第一外部装置的命令来释放存储单元的存储区域。
LINK可以向第一外部装置输出第二外部装置响应于来自第一外部装置的请求信号发送的第二外部信号的处理完成信息,或者向第一外部装置输出用于对第一外部装置执行中断处理的中断请求标志。
LINK可以接收来自第一外部装置的第一外部信号,该第一外部信号包括用于指示输出第一输出信号的输出指示信息和指示完成了第一外部信号的发送的发送结束信息。
在接收到第一值作为指定第一外部装置发送的数据的结束确定条件的数据结束确定条件信息、且接收到第一外部信号的发送结束的发送结束信息时,LINK可以识别出第一外部装置发送的第一外部信号已结束。
在接收到第二值作为用于指示从第一外部装置发送的数据的结束确定条件的数据结束确定条件信息、然后接收到用于指示第一输出信号的输出的输出指示信息和指示第一外部信号的发送结束的发送结束信息时,不管在接收到第二值之后接收到的数据结束确定条件信息的值如何,LINK都可以识别第一外部装置发送的第一外部信号已经结束。
LINK可以向第二外部装置发送第一输出信号,然后释放存储单元的存储区域。
LINK可以执行预定次数或在预定时间内执行以下至少一项:
针对每个信息单元,将通过响应于基于存储在所述存储单元中的所述第二外部信号的信号对所述第二输出信号执行协议转换而获得的信号输出到所述第一外部装置;并且
接收从第一外部装置输出的构成第一外部信号的每个信息单元。
第一输出信号和第二外部信号中的每个进一步可以包括指示最终目的地装置的地址的内部地址信息。
最终目的地装置识别信息可位于命令信息的旁边;
所述内部地址信息可以位于所述最终目的地装置标识信息的旁边;并且
数据长度信息可以位于内部地址信息旁边。
根据本公开,提供了一种通信系统,包括:
主SerDes,包括第一LINK;以及
从SerDes,包括第二LINK,其中,
所述第一LINK基于来自主装置的第一外部信号生成第一输出信号,将所述第一输出信号输出至所述从SerDes,基于来自所述从SerDes的第二输出信号生成第三输出信号,并且将所述第三输出信号输出至所述主装置;
第二LINK基于来自从装置的第二外部信号生成第二输出信号,将第二输出信号输出至所述主SerDes,基于来自主SerDes的第一输出信号生成第四输出信号,并且将第四输出信号输出至从装置;并且
第一输出信号、第二输出信号、第一外部信号和第二外部信号中的每一者包括:
指示从主装置发送的命令的内容的命令信息;
用于识别从装置的最终目的地装置识别信息;
指示从所述主装置传输的数据的长度的数据长度信息;以及
指示从主装置发送的数据的结束位置的数据结束位置信息。
附图说明
图1是示出了包括根据实施方式的通信装置的通信系统的示意性配置的框图。
图2是示出在通过经由通用SerDes装置的主-从之间的I2C通信执行写入的情况下的数据包的写入格式的示图。
图3为主SerDes执行主装置与从SerDes之间的I2C通信时的等效框图。
图4为在从SerDes执行从装置与主SerDes之间的I2C通信时的等效框图。
图5是示出通信标准X协议的信号的帧结构的实例的示图。
图6是示出了在随机写入期间的I2C通信的协议的示图。
图7是示出了在主装置与主SerDes之间发送/接收的信号的示图。
图8是示出存储在mem 1中的表1中的数据的实例的示图。
图9A是示出Cmd_mode的一个字节中的每个位的含义的示图。
图9B是示出Cmd_mode的一个字节中的每个位的含义的示图。
图10是示出了在通信标准X协议上传输的命令的类型和位串的示图。
图11是示出根据通信标准X将随机写入命令从主SerDes发送至从SerDes的处理的示图。
图12是示出在随机写入操作期间mem 2中的表3的实例的示图。
图13是示出通过I2C通信将数据从SerDes传输至从装置的处理的示图。
图14是示出根据通信协议X响应于随机写入命令从SerDes传输至主SerDes的处理的示图。
图15是示出在响应于随机写入命令释放存储区域之前mem 2的存储区域的状态的示图。
图16是示出了主SerDes的操作的示图。
图17是示出在从从SerDes接收用于随机写入命令的响应数据之后,mem 1中的状态表1的示图。
图18是示出在主装置针对随机写入命令轮询主SerDes并且读取执行结果的情况下的处理的示图。
图19是示出从主装置向主SerDes发送用于释放mem 1的存储区域的信号作为完成随机写入操作的处理的示图。
图20是示出在响应于随机写入命令释放存储区域之前在mem 1中存储的数据的示图。
图21是示出了通过Cmd_mode[7]=1的批量命令传输的示图。
图22是接续图21的示图。
图23是示出在通过Cmd_mode[7]=1的批量命令传输期间,mem 1中的表1中的存储数据的细节的示图。
图24是示出随机读取操作的示图。
图25是示出在随机读操作期间mem 1中的表1中的存储数据的示图。
图26是示出了根据通信协议X将随机读取命令从主SerDes传输至从SerDes的处理的示图。
图27是示出随机读取操作期间mem 2中的表3中的存储数据的示图。
图28A是示出将随机读取命令从从SerDes传输至从装置的处理的示图。
图28B是示出在随机读操作期间的I2C通信协议的示图。
图29是示出随机读取操作之后mem 2中的表3中的存储数据的示图。
图30是示出了根据通信标准X将对读取命令的响应从从SerDes传输至主SerDes的处理的示图。
图31是示出当从从SerDes接收到对随机读取命令的响应时主SerDes的处理的示图。
图32示出了在从从SerDes接收到对随机读取命令的响应数据之后,mem 1中的数据的实例的示图。
图33是示出在主装置针对随机读取命令轮询主SerDes并且读取执行结果的情况下的处理的示图。
图34是示出了在响应于随机读取命令释放存储区域之前mem 1中的表1中的存储数据的实例的示图。
图35A是示出进行当前读取的情况下的处理的示图。
图35B是示出在进行当前读取的情况下的I2C通信协议的示图。
图36是示出了在执行当前读取的情况下mem 2中的表3中的存储数据的实例的示图。
图37是根据该实施方式的通信系统的等效框图。
具体实施方式
在下文中,将参考附图描述通信装置和通信系统3的实施例。虽然下面将主要描述通信装置和通信系统3的主要组件,但是通信装置和通信系统3可以具有未示出或描述的组件或功能。以下描述不排除未示出或描述的组件或功能。
图1是示出根据实施方式的包括通信装置1的通信系统3的示意性配置的框图。例如,图1中的通信系统3是作为ADAS(高级驾驶员辅助系统)的一部分的相机视频识别系统。图1中的通信系统3包括能够作为主装置21操作的ECU 4和SoC 5、能够作为从装置22操作的图像传感器12和温度传感器14、主SerDes 7和从装置SerDes 13。主SerDes 7和从SerDes13以能够按照规定的通信标准(以下称为“通信标准X”)进行通信的方式连接。预定通信标准X的示例包括但不限于FPD-Link III和A-phy、ASA。主SerDes 7和从SerDes 13分别相当于本实施方式所涉及的通信装置1。在本说明书中,有时将主SerDes 7描述为SerDes 1,将从SerDes 13描述为SerDes 2。
主装置21和主SerDes 7相互连接以便能够通过例如I2C(集成电路间)通信进行通信。应注意,主21与主SerDes 7之间的通信不限于I2C通信,并且可以是例如使用GPIO(通用输入/输出)的通信。
类似地,从从装置22和从SerDes 13彼此连接以便能够通过例如I2C通信进行通信。另外,从装置22与从SerDes 13之间的通信不限于I2C通信,例如也可以是使用GPIO的通信。
ECU 4用于控制整个通信系统3并且ECU 4包括I2C 4a。ECU 4从主SerDes 7接收图像信号,并且经由I2C 4a执行与主SerDes 7的I2C通信。
SoC 5用于执行例如图像识别或视频处理,并且SoC 5包括I2C 5a。SoC 5从主SerDes 7接收图像信号,并且经由I2C 5a与ECU 4和主SerDes 7执行I2C通信。
图像传感器12用于捕捉图像,并且包括I2C 12a和mem 19。图像传感器12将拍摄图像的图像数据输出到从SerDes 13,并且经由I2C 12a进行与从SerDes 13的I2C通信。在本说明书中,在一些情况下,图像传感器12将被称为CIS(CMOS图像传感器)。mem 19能够存储通过图像传感器12捕获而获得的像素数据并且存储从主装置21传输的数据。在本说明书中,mem 19将被称为mem3。
温度传感器14用于测量任意目标(例如,图像传感器12)的温度并且包括I2C 14a。温度传感器14经由I2C 14a与从SerDes 13之间进行I2C通信,将测定出的温度等的温度数据发送到从SerDes 13。
主SerDes 7将从主装置21接收的I2C协议的信号格式转换为通信标准X协议的信号,并将该转换后的信号发送至从SerDes 13,将从从SerDes 13接收的通信标准X协议的信号适当地进行格式转换,生成图像数据或I2C协议的信号,并将该生成的图像数据或信号输出至主装置21。该主SerDes 7包括LINK 11、前向接收机(FW.Rx)9、反向发射机(Rv.Tx)10以及I2C 7a。
LINK 11将经由I2C 7a从主装置21接收到的I2C协议的信号格式转换为通信标准X协议的信号,并经由Rv.Tx 10发送给从SerDes 13。另外,LINK 11根据经由FW.Rx 9从从SerDes 13接收到的通信标准X协议的信号,生成图像数据并发送到主装置21,或者生成包含图像数据以外的信息的I2C协议的信号,经由I2C 7a输出到主装置21。
从SerDes 13将从从装置22接收到的I2C协议的信号或图像信号格式转换为通信标准X协议的信号,并将其发送到主SerDes 7,将从主SerDes 7接收到的通信标准X协议的信号适当地格式转换为I2C协议的信号并输出到从装置22。此从SerDes 13包括I2C 13a、LINK 17、前向发射机(FW.Tx)16以及反向接收机(Rv.Rx)15。
LINK 17将经由I2C 13a从从装置22接收的I2C协议的信号或图像数据格式转换为通信标准X协议的信号,并且经由FW.Tx 16将转换后的信号发送至主SerDes 7。此外,LINK17将经由Rv.Rx 15从主SerDes 7接收的通信标准X协议的信号转换为I2C标准的信号,并且经由I2C 13a将转换后的信号发送至从装置22。此时,存在以下1)和2)问题发生的可能性。
1)在构成主装置21的ECU 4或SoC 5通过I2C通信控制构成从装置22的图像传感器12或温度传感器14的情况下,每当传输诸如一个字节的信息单元时,主装置21需要从从装置22接收ACK信号或NACK信号。此时,有时经由主SerDes 7和从SerDes 13的I2C通信的传播延迟通常比I2C通信的一个时钟的周期(一个时钟的频率为400kHz、1MHz等)大。此时,主SerDes 7将I2C协议信号的时钟(SCL)保持为低电平,直到从从SerDes 13接收到来自从装置22的ACK信号或NACK信号,I2C协议转换结束,准备经由I2C 7a向主装置21输出ACK信号或NACK信号。主SerDes 7在准备输出从从装置22向主装置21发送的ACK信号或NACK信号之后,释放保持的I2C协议信号的时钟(SCL)的低电平。结果,主装置21能够恢复I2C通信并接收ACK信号或NACK信号。在主SerDes 7将SCL保持在低电平时,主装置21不能执行I2C通信。为此,发生不能执行与连接到I2C总线的另一从装置22(例如,在来自图像传感器12的ACK信号或NACK信号的待机情况下的温度传感器14)传送命令或通信而花费时间的问题。
图2示出了在通过I2C通信经由主SerDes 7和从SerDes 13从HOST I2C(例如,主装置21)执行写入REMOTE I2C(例如,从装置22)的情况下的I2C通信。这里,HOST I2C的SCL低部指示SCL被保持在低电平,直到主SerDes 7准备好从Slave 22输出ACK信号或NACK信号,并且HOST I2C在该时间期间不能执行I2C通信。
2)进一步地,有利的是,不仅图像传感器12和温度传感器14而且各种装置均可作为从装置22连接至从SerDes 13。存在各种从装置22具有不同的I2C操作时钟的可能性。因此,假设从SerDes 13与各从装置22进行I2C通信,有些情况下将从装置22的I2C动作时钟(从装置22与从SerDes 13之间的I2C通信的动作时钟)设定得比需要的低。
在图2中,如上所述,在从装置22的I2C操作时钟频率被设置为低于必要的频率的情况下,这意味着REMOTE I2C的I2C操作部分(除了图2中的REMOTE I2C侧的SCL低部分之外的部分)变得更长,这进一步增加了完成I2C通信所需的时间以及HOST I2C侧的SCL低部分变得更长的问题。
为了解决上述1),在图1的通信系统3中,主SerDes 7设置有存储装置(图1中的mem11a),在主SerDes 7从主装置21接收一个字节的情况下,将该一个字节存储在存储装置中,并且代替从装置22,将ACK信号或NACK信号返回至主装置21。因此,可以缩短由主装置21扩展的SCL低的周期。
进一步地,为了解决上述2),在图1的通信系统3中,主装置21设置下面描述的CLK_value(Data[0]),并且从SerDes 13以由CLK_value(Data[0])指定的频率与从装置22执行I2C通信。因此,从装置22和从SerDes 13能够实现指定频率的I2C通信。
图1中的LINK 11包括I2C Cmd单元8和Mem 11a。I2C Cmd单元8将表2存储在ROM(省略图示)中并且mem 11a存储表1。mem 11a是易失性存储器。在本说明书中,在某些情况下,mem 11a被称为mem 1。该LINK 11在每次LINK 11经由I2C 7a从主装置21接收到一个字节时,将该字节写入mem 11a的表1,代替从装置22向主装置21返回ACK信号或NACK信号,在满足预定条件(例如,数据写入到数据结束)的情况下,读取表1,并且经由Rv.Tx 10将读取的数据发送到从机SerDes 13。此外,LINK 11将经由Fw.Rx从从SerDes 13接收的信号写入mem11a的表1,在满足预定条件(例如,写入数据直至数据结束)的情况下读取表1,并且经由I2C7a与主装置21进行I2C通信,或者将通过图像传感器12拍摄而获得的同时经由Fw.Rx 9从从SerDes 13接收的图像数据发送至主装置21。
图1中的LINK 17包括I2C Cmd单元18和Mem 17a。I2C Cmd单元18将表2存储在ROM(省略图示)中,并且mem 17a存储表3。在本说明书中,在某些情况下,mem 17a被称为mem2。LINK 17将经由Rv.Rx 15从主SerDes 7接收的信号写入mem 17a的表格3中,在满足预定条件(例如,写入数据直至数据结束)的情况下读取表格3,并且经由I2C 13a将读取的信号发送至从装置22。另外,LINK 17在经由I2C 13a与从装置22之间进行I2C通信、经由I2C 13a从温度传感器14接收信号或者被转换为I2C协议的温度数据的情况下,将所接收到的信号、温度数据写入到Mem 17a的表3中,在满足规定的条件(例如,写入数据到数据结束)的情况下,读取表3,经由FW.Tx 16发送给主SerDes 7。
图3是图1中的通信系统3的主SerDes 7在主装置21与从SerDes 13之间进行I2C通信时的等效框图。在图3中,主SerDes 7用作通信装置1,主装置21用作第一外部装置,并且从SerDes 13用作第二外部装置。
图3中的通信装置1(主SerDes 7)基于来自第一外部装置(主装置21)的第一外部信号生成第一输出信号,并且将生成的第一输出信号输出至第二外部装置(从SerDes 13)。此外,通信装置1(主SerDes 7)基于来自第二外部装置(从SerDes13)的第二外部信号生成第二输出信号,并且将生成的第二输出信号输出至第一外部装置(主SerDes 21)。
图4为在图1中的通信系统3的从SerDes 13在从装置22与主SerDes 7之间进行I2C通信时的等效框图。在图4中,从Slave SerDes 13用作通信装置1,从装置22用作第一外部装置,并且主SerDes 7用作第二外部装置。
图4中的通信装置1(从SerDes 13)基于来自第一外部装置(从装置22)的第一外部信号生成第一输出信号,并且将生成的第一输出信号输出至第二外部装置(主SerDes 7)。此外,通信装置1(从SerDes 13)基于来自第二外部装置(主SerDes 7)的第二外部信号生成第二输出信号,并且将生成的第二输出信号输出至第一外部装置(从装置22)。
图3和图4中的第一输出信号和第二外部信号中的每个包括指示从第一外部装置发送的命令的内容的命令信息Cmd_mode、用于识别从第一外部装置发送的数据的最终目的地装置的最终目的地装置标识信息Slave_Adr、最终目的地装置的内部地址信息Sub_Adr、从第一外部装置发送的数据的数据长度信息Length、以及从第一外部装置发送的数据的数据结束位置信息End。
Slave_Adr可以紧挨Cmd_mode,Sub_Adr可以紧挨Slave_Adr,并且长度可以紧挨Sub_Adr。
Cmd_mode可以包括用于定义根据通信标准X的命令格式的命令格式信息Cmd_mode[2:0],其包括识别写入命令和读取命令的功能。即,Cmd_mode[2:0]可以包括用于根据通信装置1与第二外部装置之间的预定通信标准定义命令格式的Cmd_mode。
Cmd_mode可以至少包括Cmd_mode[0]至Cmd_mode[7],并且数据-结束-确定-条件-信息Cmd_mode[7]可以指定用于确定从第一外部装置发送的数据的结束的条件。
第一输出信号和第二外部信号中的每者可以进一步包括用于指定第二外部装置与最终目标装置之间的通信频率的通信频率信息CLK_value。
第一输出信号和第二外部信号中的每者可以包括通过将I2C(集成电路间)通信的命令协议转换成通信装置与第二外部装置之间的预定通信标准的命令而获得的命令。
LINK 11和17可以在每次相应的LINK从第一外部装置接收到构成第一外部信号的每个信息单元时向第一外部装置发送指示应答的ACK信号或指示否定应答的NACK信号。
LINK 11和17可以各自包括存储单元,该存储单元存储与第一外部信号相对应的信号和与第二外部信号相对应的信号。
LINK 11和17各自可以在完成从第一外部装置接收第一外部信号的情况下,对已经接收并存储在存储单元中的第一外部信号统一执行协议转换,然后生成第一输出信号。
LINK 11和17执行的协议转换可以与TDD(时分双工)兼容。
LINK 11和17可以分别将第一输出信号发送到第二外部装置,并且当从第二外部装置接收到指示对第一输出信号的处理已经完成的信息时,将指示该处理完成的信号存储在存储单元中。
LINK 11和17可以各自基于来自第一外部装置的命令来释放存储单元的存储区域。
LINK 11和17可以分别向第一外部装置输出针对响应于来自第一外部装置的请求信号从第二外部装置发送的第二外部信号的处理完成信息,或者向第一外部装置输出用于对第一外部装置执行中断处理的中断请求标志。
LINK 11和17可以分别从第一外部装置接收包括用于指示第一输出信号的输出的输出指示信息cmd_done和指示第一外部信号的发送结束的发送结束信息P(STOP条件)的第一外部信号。
LINK11、17也可以在接收到第一值作为指定对从第一外部装置发送的数据的结束确定的条件的数据结束确定条件信息、且接收到表示完成了第一外部信号的发送的发送结束信息P(STOP条件)的情况下,识别出从第一外部装置发送的第一外部信号已结束。
在接收到第二值作为用于指示从第一外部装置发送的数据结束确定条件信息的数据结束确定条件信息,然后接收到指示第一输出信号的输出的输出指示信息以及指示第一外部信号的发送结束的发送结束信息时,不管在接收到所述第二值之后接收到的数据结束确定条件信息的值如何,LINK 11、17分别识别第一外部装置发送的所述第一外部信号已经结束。
LINK 11和17可以各自将第一输出信号发送至第二外部装置,然后释放存储单元的存储区域。
LINK 11和17可以针对每个信息单元,对通过响应于基于存储在存储单元中的第二外部信号的信号而对第二输出信号执行协议转换而获得的信号的输出到第一外部装置、以及接收从第一外部装置输出的构成第一外部信号的每个信息单元中的至少一个,执行预定次数或在预定时间内。
图5为示出在主SerDes 7与从SerDes 13之间传输/接收的通信标准X协议的信号的帧结构的实例的示图。
图5中的帧结构包括在Sync模式与奇偶校验之间的多个容器。Sync模式是用于使主SerDes 7和从SerDes 13的物理层同步的信号模式。多个容器包括例如大约2至100个容器。根据信号传输状态,包括在帧结构中的容器的数量改变。奇偶校验是用于检错或纠错处理的比特或比特串。
容器的结构包括报头、有效载荷以及奇偶校验。报头包括指示有效载荷的传输目的地的地址信息等。有效载荷是要发送/接收的信号的主体。除了视频信号之外,有效载荷还包括用于SerDes控制的OAM(操作、管理、维护)。奇偶校验是用于有效载荷的检错或纠错处理的比特或多个比特串。
有效载荷包括信息CLK值、Cmd_mode、从Adr、长度、数据以及数据的结束。CLK值指示从装置22的操作时钟,即,从SerDes13用于与从装置22进行I2C通信的SCL频率。Cmd_mode指示从主装置21发送的命令的内容。从Adr是用于识别从装置22的地址信息。长度指示从主机21发送的数据的长度。数据的结束是从主装置21发送的数据的结束位置。
注意,在Cmd_mode被扩展到两个字节的情况下,Cmd_mode的上一个字节可以被分配给Cmd_ID。Cmd_ID是用于区分和识别从主装置21发送的命令的识别信息。
在通过TDD方法在主装置21与从装置22之间执行数据通信的情况下,在一个TDD周期中从主装置21至从装置22的信号Rv的信号比和从从22至主21的信号Fw的信号比可以通过改变包括在各个帧结构中的容器的数量而改变。注意,信号Rv和信号Fw可以具有相同或不同的容器大小。
接下来,将描述从主装置21到从装置22执行随机写入的情况。在主装置21对从装置22执行随机写入的情况下,主装置21通过I2C通信向主SerDes 7发送命令集。当执行随机写入时的I2C通信的协议在图6中示出。根据该协议,主装置21将命令集发送给主SerDes 7。
图7为示出在主装置21与主SerDes 7之间发送/接收的信号的示图。在本说明书中,从主装置21到主SerDes 7的I2C协议的信号被称为M I2C协议(M2SerDes)。如图7所示,MI2C协议包括S(START条件)、SerDes1 St_adr、W、mem1 Sub_adr、mem1 Sub_adr、I2C设置CLK、Cmd_mode、最终目标Slave adr、最终目标Sub adrH、最终目标Sub adrL、数据lengthH、数据lengthL、Datax2和P(STOP条件)。下面将描述这些信息的细节。
从主装置21传输的I2C协议中的数据存储在主SerDes 7的mem1中的表1中。图8是示出存储在mem1中的表1中的数据的实例的示图。对于每个数据,表示I2C设置时钟CLK的设置值的CLK_value存储在由MI2C协议发送的Sub_Adr表示的mem1的地址中,并且随后由MI2C协议发送的数据存储在mem1的地址中,分别递增。CLK_value是1字节的信息,表示上述SCL频率,从装置22以CLK_value所指定的工作频率与从SerDes 13进行I2C通信。
Sub_Adr[1]的Cmd_mode是一个字节的信息,表示主SerDes 7从主装置21接收的命令的内容。图9A是示出Cmd_mode的一个字节中的每个位的含义的示图。Cmd_mode的一个字节的低三位[2:0]根据比特串的值表示以下信息,000表示从主SerDes 7向从SerDes 13发送的写命令的发送格式,001表示从主SerDes 7向从SerDes 13发送的读取命令的发送格式,010表示从从SerDes 13向主SerDes 7发送的ACK/NACK信号的发送格式,011表示从从SerDes 13向主SerDes 7发送的读取或响应的发送格式,1XX表示从主SerDes 7向从SerDes13发送的特殊命令的发送格式,并且通过Cmd_mode之后发送的一个字节的数据的值来确定操作。在本实施方式中,通过写入指示如下所述的被定义为特殊命令的cmd_done的0xFF,指示如下所述执行cmd_done的批量发送。应注意,在本实施方式中,将描述在Cmd_mode[2:0]=010的情况下或者在Cmd_mode[2:0]=011的情况下将最终目标Sub_adrH和最终目标Sub_adrL从从SerDes 13传输至主SerDes 7的实例。然而,本公开不限于此。例如,如图9B所示,在Cmd_mode[2:0]=010或Cmd_mode[2:0]=011的情况下,最终目标Sub_adrH和最终目标Sub_adrL不一定需要从从SerDes 13传输至主SerDes 7。在这种情况下,在最终目标Master_ader之后,数据lengthH被从从SerDes 13发送到主SerDes 7。
在Cmd_mode[3]是0的情况下,其指示随机位置。例如,在从装置22是图像传感器12的情况下,其指示对图像传感器12中的mem3的任意Sub_adr或温度传感器14中的存储器的任意Sub_adr的(随机)访问。
在Cmd_mode[3]是1的情况下,其指示当前位置。即,其表示对写入或读取存储器的最后的Sub_adr+1的“顺序”访问,例如,当在目标从装置22是图像传感器12的情况下对图像传感器12中的mem3最终写入或读取的Sub_adr由“M”表示时,指示“M+1”。
Cmd_mode[4]为保留,此时不再指定。
在Cmd_mode[6]是0的情况下,其指示正常。在Cmd_mode[6]是1的情况下,其指示重试。此时,指示在从SerDes 13接收到了来自从装置22的NACK信号的情况下,从装置22重传写或读命令集。
在Cmd_mode[7]是0的情况下,其指示在数据结束时接收到结束确定P(STOP条件)的情况下,指示确定从主装置21发送的I2C协议的信号已经结束。在Cmd_mode[7]是1的情况下,其指示利用数据的结束和cmd_done来确定结束。更具体地说,其指示在接收到cmd_done之后接收到P(STOP条件)的情况下,确定从主装置21发送的I2C协议的信号已经结束。
图8中的表1中的Sub_Adr[2]的Slave Adr是一个字节的信息,其指示待写入或读取的从装置22的地址(例如,在图像传感器12的情况下为0x02)。
Sub_Adr[3]的Sub_adrH是地址的上一个字节的信息,其指示访问了图像传感器12中的mem 19(mem3)的哪个Sub_adr或者访问了温度传感器14中的mem 20的哪个Sub_adr。
Sub_Adr[4]的Sub_adrL是该地址的下一个字节的信息,其指示图像传感器12中的mem 19(mem3)的哪个Sub_adr被访问或者温度传感器14中的mem 20的哪个Sub_adr被访问。
Sub_Adr[5]的LengthH是wdata的数据长度的上一个字节的信息(Data[N-2:7])。Sub_Adr[6]的LengthL为wdata的数据长度的下一个字节的信息(Data[N-2:7])。
Sub_Adr[N-2:7]的wdata是待写入从装置22的数据或者待从从装置22读取的数据。对于Sub_Adr的每个位存储一个字节的数据。
在从主装置21接收P(STOP条件)的情况下,0x9F被写入Sub_Adr[N-1]的数据结束。作为默认值,已经写入诸如0x00的初始值。
图10是示出根据通信标准X协议传输的I2C命令的类型和位串的示图。在图10中,ACK是确认并且表示处理已经正常完成。NACK是否定应答并且指示处理没有被正常完成。
Repeated_start是指示I2C协议的信号继续的开始标志。具体而言,相当于图6所示的I2C组合格式中的Sr。这是之前发出的标志,在开始从主装置21到主SerDes 7的I2C通信(开始S(START条件))之后,在不结束I2C通信的情况下开始下一I2C通信(不发出P(STOP条件))的情况下,开始下一I2C通信。
根据通信标准X协议传输的I2C命令中的数据结束指示P(STOP条件)。在Cmd_mode[7]=0的情况下,表示从S(START条件)到P(STOP条件)的I2C协议的信号被发送到从SerDes13。
根据通信标准X协议传输的I2C命令中的cmd_done是Cmd_mode[7]=1并且下一数据为OxFF的情况下的特殊命令。cmd_done是用于指示将一个或多个组发送到从SerDes 13的信息,一组是从S(START条件)到P(STOP条件)的I2C协议的信号。
根据通信标准X协议传输的I2C命令中的Rsv_command被保留并且此时不被指定。I2C命令中的数据指示要写入从装置22的数据或者要从从装置22读取的数据。
虽然根据通信标准X协议传输的I2C命令由8位表示的实例已在图10中示出,但是本公开不限于此,并且I2C命令可由9位或更多表示。例如,在I2C命令由九位表示的情况下,通过在I2C协议的信号是“数据”时将MSB侧的一位设置为“0”,并且在I2C协议的信号是“数据”以外的信号时将MSB侧的一位设置为“1”,可以容易地确定I2C协议的信号是“数据”还是其他。
在本说明书中,每个装置的地址作为实例被分配如下,作为图1中的通信系统3中的主装置21和从装置22之间的数据通信的前提条件。ECU 4的地址是0x00,SoC 5的地址是0x01,主SerDes 7的地址是0x10,从SerDes 13的地址是0x11,图像传感器12的地址是0x02,温度传感器14的地址是0x03。
在本说明书中,将I2C协议的信号从主装置21传输至主SerDes 7被称为M I2C协议(M2SerDes)(步骤S1)。如图7所示,M I2C协议(M2SerDes)中的S(START条件)表示从主装置21到从装置22的I2C协议信号的开始。I2C协议规定“S”、“S1_adr”、“W(Write)或R(Read)”和“Sub_adr”按顺序发送。
SerDes1 St_adr(Sl_adr(0x10))意味着将作为主SerDes 7的地址的0x10指定为地址。W表示写入命令。
mem1 Sub_adr(Sub_adr(0x00))指示指定“0x00”作为mem 11a的Sub_adr的高位。
mem1 Sub_adr(Sub_adr(0x00))是用于将“0x00”指定为mem 11a的Sub_adr的低位的信息。即,其指示主装置21指定访问mem 11a的“0x0000”。
I2C设置CLK(DATA(0x04))指示指定“0x04(400kHz)”作为CLK_值。
Cmd_mode(DATA(0x00))指示指定Cmd_mode[7:0]=0x00。
最后Slave adr(DATA(0x02))指示指定“0x02”作为目标从装置22的地址。因为它是“0x02”,所以它指示主装置21已经选择了图像传感器12。
最终目标Sub adrH(DATA(0x00))指示在图像传感器12中指定“0x00”作为mem3(最终访问)的Sub_adr的高位。
最终目标Sub adrL(DATA(0x00))指示将“0x00”指定为图像传感器12中的mem 3的Sub_adr(最终被访问)的较低位。即,其指示主装置21已经指定访问mem3的“0x0000”。
数据lengthH(DATA(0x00))指示指定“0x00”作为表示后续数据的数据长度的值的高位。
数据lengthL(DATA(0x10))表示指定“0x10”作为表示后续数据的数据长度的值的低位。即,length[15:0]=0x0010,其指示主装置21已经指定16个字节。
(DATA×2):传输16字节的数据。
P(STOP条件)指示阐明从主装置21到从装置22的I2C协议的信号已经结束。
与从主装置21到主SerDes 7的MI2C协议的数据发送并行地,主SerDes 7开始将存储在图8所示的mem 11a中的表1的信息发送到从SerDes 13并且根据S I2C协议(SerDes2M)将ACK信号发送到主SerDes 21(步骤S1)。每当主SerDes 7从主装置21接收到构成I2C协议的信号的每个字节时,主SerDes 7向主装置21返回ACK信号。
对于主装置21,由主SerDes 7扩展的SCL低时段可以被缩短,因为ACK信号被立即返回。然而,SCL低时段具有下限并且不能被设置为零。这是因为SCL低表示SCL(I2C时钟信号)为低的周期并且如果SCL低小于下限则该SCL不充当I2C时钟信号。
主SerDes 7将基于从主装置21到主SerDes 7的I2C协议的信号的信号(即,从主装置21传输至主SerDes 7的I2C协议信号)写入图8中的表1中。例如,主SerDes 7将下列数据转换信息写入图8中的表1中。这将被称为mem1(保存I2C命令包)(步骤S2)。
关于(数据)CLK_value(0x04),“0x04(400kHz)”被写为CLK_value。关于(数据)Cmd_mode(0x00),写入Cmd_mode=0x00。关于(数据)sl_adr(0x02),“0x02”被作为目标从装置22的地址写入。因为它是“0x02”,所以已经选择了图像传感器12。关于(数据)Sub_adrH(0x00),“0x00”作为mem3(最终被访问)的Sub_adr的高位被写入图像传感器12中。关于(数据)Sub_adrL(0x00),“0x00”被作为mem3(最终被访问)的Sub_adr的低位被写入图像传感器12中。关于(数据)lengthH(0x00),“0x00”被写为表示后续数据的数据长度的值的高位。关于(数据)lengthL(0x10),“0x10”被写为表示后续数据的数据长度的值的低位。例如,length[15:0]=0x0010,并且是16个字节被写入。关于(数据)wdata×2,写入16字节的数据。关于数据的结束,写入“0x9F”。
图11是接着图7的示图,示出了根据通信标准X从主SerDes 7向从SerDes 13传输随机写入命令的处理。图11中的S I2C协议(Sedes2M)和mem1(保存I2C命令包)(步骤S1和S2)与在图7中描述的那些相同。
主SerDes 7读取图8中的表1的数据,将所读取的数据协议转换成通信标准X协议的信号,并且将所获得的信号经由PHY上的封装I2C(取决于每个PHY规范)转发通道传输至从SerDes 13(步骤S3)。
在Cmd_mode=0x00的情况下,Cmd_mode[7]=0,其指示“为每个数据结束确定结束”。因此,在接收“数据结束(0x9F)”时,主SerDes 7的LINK 11将“数据结束(0x9F)”写入图8中的表1,读取图8中的表1,并且将读取的数据经由Rv.Tx 10发送至从SerDes 13。
在Cmd_mode=0x80的情况下,当写入数据结束和cmd_done时,mem1中的数据(图8中的表1)统称为I2C命令转换,并且经由Rv.Tx 10传输至从SerDes 13。
从SerDes 13从接收到的通信标准X协议的信号中提取I2C命令包,并将提取的I2C命令包写入mem 2中的表3中。在图11中,这称为mem2(保存I2C命令包)(步骤S4)。图12是示出在随机写入操作期间mem2中的表3的实例的示图。与图8中的表1具有相同内容的信息被写入表3中。
从SerDes 13对接收到的Reverse链路的数据进行协议转换,在Mem 2中恢复原先存储的mem的数据。从SerDes 13通过数据的结束恢复确定I2C命令包的恢复结束。
图13是跟随图11的示图,并且示出了通过I2C通信将数据从从SerDes 13传输至从装置22的处理。图11中的mem2(保存I2C命令包)(步骤S4)是图11中所描述的mem 2。
在将数据的结束写入图12所示的mem 2中的表3时,从SerDes 13读取表3,将读取的数据格式转换为I2C协议的信号,并且根据M I2C协议(Sedes2Slave)经由I2C13a将获取的信号传输至从装置22(步骤S5)。
关于(数据)Cmd_mode(0x00),发布S(START条件),并且根据发布下Sl_adr之后的Cmd_mode[0]的值生成W(Write)命令或R(Read)命令。
(数据)S1_adr(0x02)指示指定“0x02”作为上述S1_adr。因为它是“0x02”,所以已经选择了图像传感器12。(数据)Sub_adrH(0x00)指示指定“0x00”作为图像传感器12中的mem3(最终被访问)的地址的高位。(数据)Sub_adrL(0x00)指示指定“0x00”作为图像传感器12中的mem3(最终被访问)的地址的较低位。(data)wdata×2表示16字节的数据。
按照S I2C协议(Slave2SerDes),从装置22依次向从SerDes 13返回表示正常接收的信号的ACK信号(步骤S5)。
应注意,当从SerDes13通过I2C通信将数据传输至从装置22时,与图12中相似的信息存储在mem2中的表3中。
在Cmd_mode[6]=0并且从装置22返回的所有信号是ACK信号的情况下并且在所有信号包括一个或多个NACK信号的情况下,从SerDes 13将ACK和NACK分别写入表3的Sub_Adr=N。
在Cmd_mode[6]=1并且从装置22返回的所有信号是ACK信号的情况下,从SerDes13将ACK写入表3的Sub_Adr=N,并且在所有信号包括一个或多个NACK信号的情况下,执行重写。在第二次也接收到NACK信号的情况下,从SerDes 13将NACK写入表3的Sub_Adr=N。图15示出了在响应于随机写入命令释放存储区域之前mem2的存储区域状态,其中,在完成在从SerDes 13与从装置22之间的I2C通信之后,将ACK或NACK写入Sub_Adr=N。
作为生成要写入mem2中的表3的Sub_Adr=N的ACK或NACK的方法,例如,可以采用从Slave 22返回的ACK信号和NACK信号的逻辑积。
图14是跟随图13的示图,并且示出了根据通信协议X将对随机写入命令的响应从SerDes 13发送至主SerDes 7的处理。图14(步骤S5)中的S I2C方案(Slave2SerDes)是图13中所述的方案。
从SerDes 13将与从装置22的I2C通信的结果协议转换为通信标准X协议的信号,并将得到的信号经由PHY(取决于各PHY规范)前向信道上的分组I2C传输至Master SerDes7(步骤S6)。在将ACK或NACK写入mem2中的表3的Sub_Adr=N时,从SerDes 13读取表3(从Sub_Adr的0到N)并且将必要信息(在本实施例中,在Sub_Adr为2的情况下为Data[7:0]和N,在Cmd_mode被扩展为两个字节的情况下还包括Cmd_ID)传输至Master SerDes 7。在完成传输之后,从SerDes 13释放在图15中所示的mem2的存储区域。
这里,由于mem1和mem2占据相同的存储器区域(Sub_Adr=0至N-1),所以从SerDes13知道接下来要写入mem1的Sub_Adr(在mem2中为空,并且已经写入ACK/NACK)。进一步,从SerDes 13理解在从SerDes 13自身对从装置22进行了写入的情况下,需要将2个字节(进行了I2C通信的Slave adr、I2C通信的结果)返回给主SerDes 7。
图16是跟随图14的示图,示出了主SerDes 7的操作。图16中的PHY(取决于每个PHY规范)前向信道上的分组I2C(步骤S6)是图14中描述的一个。主SerDes 7从接收自从SerDes13的通信标准X协议的信号中提取I2C命令包,并将提取的I2C命令包写入mem1中的表1的Sub_Adr的N~N+9中。
图17是示出在从从SerDes接收用于随机写入命令的响应数据之后,mem1中的表1的示图。由图14中的从SerDes 13中的I2C Cmd单元生成的I2C命令包存储在表1的sub_Adr的N至N+6以及N+9中。此外,mem 2中的sub_Adr(2)的Slaveadr和已经读取和转移的sub_Adr(N)的ACK或NACK的内容存储在图17中的表1的sub_Adr的N+7和N+8中。
图18是示出在主装置21针对随机写入命令轮询主SerDes7并读取执行结果的情况下的处理的示图。主装置21根据M I2C协议(M2SerDes)从SerDes1中轮询请求命令结果(步骤S7)。主装置21轮询表1中的Sub_Adr=N+9并且在其是0x9F的情况下,读取Sub_Adr=N+8以确定其是否是ACK/NACK。
例如,在已经完成请求主SerDes 7的“将16字节写入从装置22”的情况下,可以读取数据结束(0x9F)和作为其结果的ACK(0x81)。注意,虽然在该实例中通过读取一个字节来参考数据结束的结果以确定轮询并且通过再次读取一个字节来读取ACK或NACK,但是可以通过一次读取两个字节来确定轮询结果和与从装置22的I2C通信的结果。如果返回NACK,则从装置22能够通过读取Sub_adr(N+7)的Slaveadr来检查该NACK是否由相应的从装置22发送。
图17是示出了mem1中存储的数据的实例的示图。由于主SerDes 7本身已经向主SerDes 7发出写入命令,所以主装置21知道主SerDes 7的mem1的接入点。类似地,由于主SerDes 7本身将数据存储在mem1中,所以主SerDes 7知道mem1的接入点。例如,在已经对从属装置22执行写入并且响应是2B的情况下,报头是7字节+2字节+EoD(1字节)=10字节并且下一个Sub_Adr是N+10=34。
图19是示出了将用于释放mem 1的存储区域的信号从主装置21传输至主SerDes 7作为完成随机写入操作的处理的示图。图20是示出在响应于随机写入命令释放存储区域之前mem 1中存储的数据的示图。主21执行M I2C协议处理、S I2C协议处理以及mem1(保存I2C命令包)处理,读取表1的Sub_Adr=N+8,并且在是ACK的情况下,将清除写入如图20所示的mem1中的表1的Sub_Adr=N+10(步骤S8)。在写入该清除的情况下,主SerDes 7释放mem1中的表1的内存区域。
在将0xFF写入mem1内的Sub_adr(N+10)的情况下,主SerDes 7释放已经使用的mem1的存储区域,作为完成请求命令的处理。可替代地,可以根据用于初始化由主装置21使用的存储器区域的写命令来释放mem1的存储区域。
图21至图23各自是示出I2C命令批量传输操作的示图。图21和图22均为示出通过Cmd_mode[7]=1的批量命令传输的示图。图23是示出在通过Cmd_mode[7]=1的批量命令传输期间,mem1中的表1的存储数据的细节的示图。I2C命令批量传输操作是在Cmd_mode=000和Cmd_mode[7]=1的情况下的写入操作。具体地,示出了主装置21将八个字节的数据共同地写到图像传感器12(Sl_adr=0x02)和温度传感器14(Sl_adr=0x03)的情况。
图21中的块b1指示对图像传感器12的八个字节的数据的写入操作(S1_adr=0x02),并且块b2指示对温度传感器14的八个字节的数据的写入操作(S1_adr=0x03)。块b3通过cmd_done和P(STOP条件)来指示批量操作的结束。
更具体地,如图21和图22所示,作为b1的操作,主装置21发出用于请求主SerDes 7首先根据M I2C协议(M2SerDes)执行与从装置22的I2C通信的命令(步骤S11)。主SerDes 7当从主装置21接收到数据时,按照S I2C协议在自身的定时返回ACK(步骤S11)。
由于该请求命令指示Cmd_mode=000和Cmd_mode[7]=1的I2C命令批量操作,所以即使数据的结束被存储在mem1中,也不开始到从SerDes 13的传输。b2的后续操作与b1的操作相同,只是Slave_adr是温度传感器14(Sl_adr=0x03)。
最后b3指示其是具有Cmd_code[2]=1的特定码,并且后续Data指示特定码。在该实例中,通过连续接收表示命令结束和STOP条件的特定cmd_done(0xFF)(步骤S12),主SerDes 7将存储在Mem1中的接收数据(图23)作为I2C命令批量传输一起发送给从SerDes13。
注意,在本实施方式中,在主装置21已设置Cmd_mode[7]=1的情况下,Cmd_mode[7]=0不能被设置,直到0xFF被写入之后的cmd_done。
图24至图34分别示出了随机读取操作(在Cmd_mode=0001和[7]=0的情况下的读取操作)。随机读取操作在以下几点与随机写入操作有很大不同。
在读取操作中,如图24至图27所示,主装置21首先将读取请求写入主SerDes 7(图24和图25),并且主SerDes 7将该读取请求写入从SerDes 13(图26和图27)。
此后,如图28A和图29的步骤S25中的M I2C协议(Sedes2Slave)的处理所示,通过“S”、“SL_adr”、“W”和“Sub_adr”执行处理目标为图像传感器12的mem 3的写入,然后,通过“Sr”、“SL_adr”和“R”从处理目标进行读取。
在下文中,将基于图24至图34按顺序描述随机读取的处理过程。图24示出了将I2C命令包从装置21传输至主SerDes 7的过程。首先,如图24的步骤S21中所示,执行M I2C协议(M2SerDes)的处理。这里,主装置21发出用于请求主SerDes 7与从装置22进行I2C通信的命令。从主装置21发送的命令集包括SerDes1St_adr、mem1Sub_adr、mem1Sub_adr、I2C设置CLK、Cmd_mode、最终目标Slave adr、最终目标Sub_adrH、最终目标Sub_adr、数据lengthH、数据lengthL和P(STOP条件)。
每次从主装置21接收到信息单元时,主SerDes 7根据S I2C协议(SerDes 2M)将ACK信号返回至主装置21(步骤S21)。此外,主SerDes 7将所接收的I2C命令包存储在mem1中(步骤S22)。如图25所示,mem1存储(数据)CLK_value、(数据)Cmd_mode、(数据)S1_adr、(数据)Sub_adrH、(数据)Sub_adrL、(数据)lengthH、(数据)lengthL以及数据结束。
图26为根据图24的示图,并且示出了根据通信协议X将随机读取命令从主SerDes7传输至从SerDes 13的处理。主SerDes 7通过PHY(根据每个PHY规范)前向信道上的分组I2C将Mem1中的数据进行协议转换,并将转换后的数据发送给从SerDes 13(步骤S23)。更具体地,在通过Cmd_mode=0x00将数据的结束存储在mem1中的情况下,mem1中的多条数据被统一进行I2C命令转换并且通过预留链路传输至从SerDes 13。同时,在通过Cmd_mode=0x10将数据的End存储在mem 1中并且写入cmd_done的情况下,mem1中的多条数据被统一进行I2C命令转换并且通过预留链路传输至从SerDes13。从SerDes 13协议将接收到的备用链路的数据进行转换,并将mem1原有的存储数据存储在mem2中(步骤S24)。从SerDes 13在数据的结束恢复时,确定I2C命令报文恢复完成。图27是示出mem2中存储的数据的实例的示图。
图28A是接着图26的示图,示出了将随机读取命令从从SerDes 13传输至从装置22的处理。从SerDes 13按照M I2C协议(SerDes 2Slave)向从装置22发送I2C命令包(步骤S25)。Slave2SerDes按照S I2C协议(Slave2SerDes)向各接收信息单元返回ACK信号,并从Sub_adrH和Sub_adrL指定的地址开始依次向从SerDes 13发送rdata。如图29所示,从SerDes 13为每个字节向从SerDes 22发送指示已经接收到rdata的ACK信号,并将来自从SerDes 22的rdata存储在mem2中。
可以看出,在图28B所示的随机读取操作期间,图28A中的从SerDes 13和从装置22根据符合I2C通信协议的协议彼此通信。
图30为根据图28的示图,并且示出了根据通信标准X将读取命令从SerDes 13返回至主SerDes 7的处理。从SerDes 13经由PHY(根据每个PHY规格)前向信道上的分组I2C传输rdata(步骤S26)。具体而言,从SerDes 13将与从装置22I2C通信的结果(Rdata,ACK)+数据结束进行转换,并通过前向链路将获得的数据发送到主SerDes 7。图29示出了在随机读取操作之后mem2中的表3的存储数据。
图31为在图30之后的示图,并且示出了当从SerDes13接收到对随机读取命令的响应时的主SerDes7的处理。主SerDes 7协议转换所接收的前向链路的数据并且将所接收的包括与从装置22的I2C通信的结果(ACK/NACK)的数据存储在mem1中。图32示出了在从SerDes 13接收到对随机读取命令的响应数据之后,mem1中的数据的实例的示图。
图33是示出在主SerDes 7轮询随机读取命令并且读取执行结果的情况下的处理的示图。主装置21根据M I2C协议(M2SerDes)向主SerDes 7轮询请求命令结果(步骤S27)。主装置21按照自身的定时向主装置21返回ACK,而不在从装置22侧等待ACK(步骤S27)。
在由主装置21请求主SerDes7的“读取16字节至从装置22”的结果已经完成的情况下,可以读取数据结束(0x9F)和作为其结果的ACK(0x81)。如果数据读取结束的结果不是0x9F,则继续轮询。虽然在该实例中通过读取一个字节来参考数据结束的结果以确定轮询并且通过17字节读取来再次读取rdata(16字节)+ACK/NACK,但是可以通过在时间上读取18字节来确定轮询结果和与从装置22的I2C通信的结果。如果结果是NACK,则主装置21能够通过读取Sub_Adr(15)的Slave adr来检查是否由对应的从装置22发送NACK。
图34是示出了响应于随机读取命令释放存储区域之前mem1中的表1的存储数据的实例的示图。关于从装置22读取16字节,因为报头(7字节)+Sl_adr(1字节)+rdata(16字节)+A(1字节)+数据结束(1字节)=26字节,所以下一个Sub_adr是N=34,因为使用Sub_adr=8~33。
图19是示出将释放mem1的存储区域的信号从主装置21传输至主SerDes 7作为完成随机读取操作的处理的示图。主装置21根据M I2C协议(M2SerDes)完成请求命令结果的读取,并且发出主SerDes 7的清除处理命令(步骤S28)。在向mem1 Sub_adr(N)写入0xFF的情况下,主SerDes 7可以释放已经使用的mem1的区域,作为完成请求命令的处理。可替代地,主装置21可以发出用于初始化由主装置21使用的存储器区域的写命令。
图34是示出mem1中的表1的存储数据的实例的示图。清除被写到Sub_adr(N)。图35A是示出进行当前读取的情况下的处理的示图。图35B是示出在进行当前读取的情况下的I2C协议的示图。图36是示出了在执行当前读取的情况下mem2中的表3的存储数据的实例的示图。
虽然在图28A中描述了从SerDes 13对从装置22执行随机读取的处理,但是当如图35A所示首先访问从SerDes 22中的mem3时,需要始终执行随机读取,但是可以在第二时间和随后的时间执行当前读取。
当数据结束,或者数据结束和cmd_done被写入mem2时,从SerDes 13 I2C将写入到mem2的数据进行协议转换,并与从装置22进行I2C通信。在执行当前读取的情况下(在Cmd_mode[3:0]=1001的情况下),未使用图36中所示的mem2中的Sub_adrH和Sub_adrL。因此,从从SerDes 13发送到从装置22的I2C命令协议减少了2个字节。
可见,图35A所示的从SerDes 13和从装置22根据符合图35B所示的I2C通信协议的协议进行通信。
如上所述,在本实施方式中,在主装置21与从装置22之间进行数据通信,并且主装置21与从装置22之间设置有主SerDes 7和从SerDes 13的情况下,当主SerDes 7接收到主装置21发送给从装置22的命令时,主SerDes7通过自身的确定将ACK返回给主装置21,而无需来自从装置22的ACK。结果,主装置21能够快速接收ACK并且在接收ACK之后快速执行处理。即,主装置21能够缩短在接收ACK之前延长时钟的周期,并且可以提高主装置21的处理效率。
图37是根据该实施方式的通信系统3的等效框图。在图37中的通信系统3中,在对应于主装置21的第一外部装置与对应于从装置22的第二外部装置之间进行数据通信的情况下,主SerDes 7和从SerDes 13设置在主21装置与从装置22之间以中继主装置21与从装置22之间的数据通信。主SerDes7包括第一LINK(LINK11)。从SerDes 13包括第二LINK(LINK17)。第一LINK根据来自主SerDes 21的第一外部信号生成第一输出信号,并将所生成的第一输出信号输出至从SerDes 13,根据来自从SerDes 13的第二输出信号生成第三输出信号,并将所生成的第三输出信号输出至主SerDes 21。第二LINK基于来自从装置22的第二外部信号生成第二输出信号,将生成的第二输出信号输出到主SerDes 7,基于来自主SerDes7的第一输出信号生成第四输出信号,将生成的第四输出信号输出到从装置。
第一输出信号、第二输出信号、第一外部信号和第二外部信号中的每包括指示从主装置21发送的命令的内容的Cmd_mode、用于识别从装置22的Slave_Adr、从装置22的内部地址信息Sub_Adr、从主装置21发送的数据的长度数据Length、从主装置21发送的数据的结束位置数据结束。
通过配置如图37所示的通信系统3,可以高速执行主装置21与从装置22之间的数据通信。
主SerDes 7和从SerDes 13之间可以通过TDD或FDD(频分双工)等进行高速的数据通信。
应注意的是,本技术可以采取以下配置。
(1)一种通信装置,包括:
LINK,基于来自第一外部装置的第一外部信号生成第一输出信号,将第一输出信号输出至第二外部装置,基于来自第二外部装置的第二外部信号生成第二输出信号,并且将第二输出信号输出至第一外部装置;其中,
第一输出信号和第二外部信号中的每一者包括:
指示从第一外部装置发送的命令的内容的命令信息;
用于识别从第一外部装置发送的数据的最终目的地装置的最终目的地装置识别信息,;
指示从第一外部装置传输的数据的长度的数据长度信息;并且
指示从第一外部装置发送的数据的结束位置的数据结束位置信息。
(2)根据(1)所述的通信装置,其中,
最终目的地装置标识信息紧挨命令信息,并且
该数据长度信息紧挨该最终目的装置标识信息。
(3)根据(1)或(2)所述的通信装置,其中,
命令信息包括用于定义根据通信装置和第二外部装置之间的预定通信标准的命令格式的命令格式信息。
(4)根据(1)至(3)中任一项所述的通信装置,其中,
命令信息包括数据结束确定条件信息,数据结束确定条件信息用于指定用于确定从第一外部装置发送的数据的结束的条件。
(5)根据(1)至(4)中任一项所述的通信装置,其中,
第一输出信号和第二外部信号中的每个进一步包括用于指定第二外部装置与最终目的地装置之间的通信频率的通信频率信息。
(6)根据(1)至(5)中任一项所述的通信装置,其中,
第一输出信号和第二外部信号中的每个包括通过将I2C(集成电路间)通信的命令协议转换为通信装置和第二外部装置之间的预定通信标准的命令而获得的命令。
(7)根据(1)至(6)中任一项所述的通信装置,其中,
LINK在每次接收到构成第一外部装置的第一外部信号的各信息单元时,向第一外部装置发送指示确认的ACK信号或指示否定确认的NACK信号。
(8)根据(1)至(7)中任一项所述的通信装置,其中,
LINK包括存储单元,存储单元存储与第一外部信号对应的信号和与第二外部信号对应的信号,并且
所述LINK在接收来自第一外部装置的第一外部信号完成后,将接收到并存储在存储单元的第一外部信号统一进行协议转换,然后生成第一输出信号。
(9)根据(8)所述的通信装置,其中,
LINK进行的协议转换是与TDD(时分双工)兼容的协议转换。
(10)根据(8)或(9)所述的通信装置,其中,
LINK向第二外部装置发送第一输出信号,并在接收到来自第二外部装置的指示对第一输出信号的处理已完成的信息时,在存储单元中存储指示处理完成的信号。
(11)根据(8)至(10)中任一项所述的通信装置,其中,
LINK基于来自第一外部装置的命令释放存储单元的存储区域。
(12)根据(1)至(11)中任一项所述的通信装置,其中,
LINK向第一外部装置输出第二外部装置响应于来自第一外部装置的请求信号发送的第二外部信号的处理完成信息,或向第一外部装置输出用于对第一外部装置执行中断处理的中断请求标志。
(13)根据(1)至(12)中任一项所述的通信装置,其中,
LINK接收来自第一外部装置的第一外部信号,该第一外部信号包括用于指示输出第一输出信号的输出指示信息和指示第一外部信号发送结束的发送结束信息。
(14)根据(1)至(13)中任一项所述的通信装置,其中,
在接收到第一值作为指定第一外部装置发送的数据的结束确定条件的数据结束确定条件信息、且接收到第一外部信号的发送结束的发送结束信息时,LINK识别出第一外部装置发送的第一外部信号已结束。
(15)根据(1)至(14)中任一项所述的通信装置,其中,
LINK在接收到第二值作为用于指定第一外部装置发送的数据的结束确定条件的数据结束确定条件信息、并然后接收到用于指示第一输出信号的输出的输出指示信息和指示第一外部信号的发送结束的发送结束信息时,不管在接收到第二值之后接收到的数据结束确定条件信息的值如何,LINK都识别第一外部装置发送的第一外部信号已经结束。
(16)根据(8)或(9)所述的通信装置,其中,
LINK将第一输出信号发送至第二外部装置,然后释放存储单元的存储区域。
(17)根据(8)、(9)或(16)所述的通信装置,其中,
LINK执行预定次数或在预定时间内执行以下至少一者:
针对每个信息单元,将通过响应于基于存储在存储单元中的第二外部信号的信号对第二输出信号执行协议转换而获得的信号输出到第一外部装置;并且
接收从第一外部装置输出的构成第一外部信号的每个信息单元。
(18)根据(1)至(15)中任一项所述的通信装置,其中,
第一输出信号和第二外部信号中的每个进一步包括指示最终目的地装置的地址的内部地址信息。
(19)根据(18)所述的通信装置,其中,
该最终目的地装置识别信息紧挨该命令信息;
内部地址信息紧挨最终目的地装置标识信息,并且
数据长度信息紧挨内部地址信息。
(20)一种通信系统,包括:
主SerDes,包括第一LINK;以及
从SerDes,包括第二LINK,
第一LINK基于来自主装置的第一外部信号生成第一输出信号,将第一输出信号输出至从SerDes,基于来自从SerDes的第二输出信号生成第三输出信号,并且将第三输出信号输出至主装置;
第二LINK基于来自从装置的第二外部信号生成第二输出信号,将第二输出信号输出至主SerDes,基于来自主SerDes的第一输出信号生成第四输出信号,并且将第四输出信号输出至从装置,并且
第一输出信号、第二输出信号、第一外部信号和第二外部信号中的每一者包括:
指示从主装置发送的命令的内容的命令信息;
用于识别从装置的最终目的地装置识别信息;
指示从主装置传输的数据的长度的数据长度信息;以及
指示从主装置发送的数据的结束位置的数据结束位置信息。
本披露的各方面不限于上述单独的实施例,并且包括本领域技术人员可以想到的各种修改,并且本披露的效果也不限于上述内容。即,在不背离从在权利要求及其等同物中规定的内容获得的本公开的概念构思和实质的情况下,各种添加、修改以及部分删除是可能的。
符号说明
1通信装置,3通信系统,4ECU,4I2C,5SoC,5a I2C,7主SerDes,8I2C Cmd单元,9Fw.Rx,10Rv.Tx,11LINK,11a mem,12图像传感器,12a I2C,13从SerDes,14温度传感器,17LINK,19mem,20mem,21主装置,22从装置。
Claims (20)
1.一种通信装置,包括:
LINK,基于来自第一外部装置的第一外部信号生成第一输出信号,将所述第一输出信号输出至第二外部装置,基于来自所述第二外部装置的第二外部信号生成第二输出信号,并且将所述第二输出信号输出至所述第一外部装置,其中,
所述第一输出信号和所述第二外部信号中的每一者包括:
指示从所述第一外部装置发送的命令的内容的命令信息;
用于识别从所述第一外部装置发送的数据的最终目的地装置的最终目的地装置识别信息;
指示从所述第一外部装置传输的数据的长度的数据长度信息;以及
指示从所述第一外部装置发送的数据的结束位置的数据结束位置信息。
2.根据权利要求1所述的通信装置,其中,
所述最终目的地装置标识信息位于所述命令信息旁边,并且
所述数据长度信息位于所述最终目的地装置标识信息旁边。
3.根据权利要求1所述的通信装置,其中,
所述命令信息包括用于定义根据所述通信装置和所述第二外部装置之间的预定通信标准的命令格式的命令格式信息。
4.根据权利要求1所述的通信装置,其中,
所述命令信息包括数据结束确定条件信息,所述数据结束确定条件信息用于指定用于确定从所述第一外部装置发送的数据的结束的条件。
5.根据权利要求1所述的通信装置,其中,
所述第一输出信号和所述第二外部信号中的每个进一步包括用于指定所述第二外部装置与所述最终目的地装置之间的通信频率的通信频率信息。
6.根据权利要求1所述的通信装置,其中,
所述第一输出信号和所述第二外部信号中的每个包括通过将I2C(集成电路间)通信的命令协议转换为所述通信装置和所述第二外部装置之间的预定通信标准的命令而获得的命令。
7.根据权利要求1所述的通信装置,其中,
所述LINK在每次接收到构成来自所述第一外部装置的所述第一外部信号的各信息单元时,向所述第一外部装置发送指示确认的ACK信号或指示否定确认的NACK信号。
8.根据权利要求1所述的通信装置,其中,
所述LINK包括存储单元,所述存储单元存储与所述第一外部信号对应的信号和与所述第二外部信号对应的信号,并且
所述LINK在接收来自所述第一外部装置的所述第一外部信号完成后,将接收到并存储在所述存储单元的所述第一外部信号统一进行协议转换,然后生成所述第一输出信号。
9.根据权利要求8所述的通信装置,其中,
所述LINK执行的协议转换是与TDD(时分双工)兼容的协议转换。
10.根据权利要求8所述的通信装置,其中,
所述LINK向所述第二外部装置发送所述第一输出信号,并在接收到来自所述第二外部装置的指示对所述第一输出信号的处理已完成的信息时,在所述存储单元中存储指示处理完成的信号。
11.根据权利要求8所述的通信装置,其中,
所述LINK基于来自所述第一外部装置的命令释放所述存储单元的存储区域。
12.根据权利要求1所述的通信装置,其中,
所述LINK向所述第一外部装置输出所述第二外部装置响应于来自所述第一外部装置的请求信号发送的所述第二外部信号的处理完成信息,或向所述第一外部装置输出用于对所述第一外部装置执行中断处理的中断请求标志。
13.根据权利要求1所述的通信装置,其中,
所述LINK接收来自所述第一外部装置的所述第一外部信号,所述第一外部信号包括用于指示输出所述第一输出信号的输出指示信息和指示所述第一外部信号发送结束的发送结束信息。
14.根据权利要求1所述的通信装置,其中,
在接收到第一值作为指定所述第一外部装置发送的数据的结束确定条件的数据结束确定条件信息、且接收到所述第一外部信号的发送结束的发送结束信息时,所述LINK识别出所述第一外部装置发送的所述第一外部信号已结束。
15.根据权利要求1所述的通信装置,其中,
在接收到第二值作为用于指示从所述第一外部装置发送的数据的结束确定条件的数据结束确定条件信息、然后接收到用于指示所述第一输出信号的输出的输出指示信息和指示所述第一外部信号的发送结束的发送结束信息时,不管在接收到所述第二值之后接收到的数据结束确定条件信息的值如何,所述LINK都识别所述第一外部装置发送的所述第一外部信号已经结束。
16.根据权利要求8所述的通信装置,其中,
所述LINK将第一输出信号发送至所述第二外部装置,然后释放所述存储单元的存储区域。
17.根据权利要求8所述的通信装置,其中,
所述LINK执行预定次数或在预定时间内执行以下至少一者:
针对每个信息单元,将通过响应于基于存储在所述存储单元中的所述第二外部信号的信号对所述第二输出信号执行协议转换而获得的信号输出到所述第一外部装置;并且
接收从第一外部装置输出的构成第一外部信号的每个信息单元。
18.根据权利要求1所述的通信装置,其中,
所述第一输出信号和所述第二外部信号中的每个进一步包括指示所述最终目的地装置的地址的内部地址信息。
19.根据权利要求18所述的通信装置,其中,
所述最终目的地装置识别信息位于所述命令信息旁边,
所述内部地址信息位于所述最终目的地装置标识信息旁边,并且
所述数据长度信息位于所述内部地址信息旁边。
20.一种通信系统,包括:
主SerDes,包括第一LINK;以及
从SerDes,包括第二LINK,其中,
所述第一LINK基于来自主装置的第一外部信号生成第一输出信号,将所述第一输出信号输出至所述从SerDes,基于来自所述从SerDes的第二输出信号生成第三输出信号,并且将所述第三输出信号输出至所述主装置;
所述第二LINK基于来自从装置的第二外部信号生成所述第二输出信号,将所述第二输出信号输出至所述主SerDes,基于来自所述主SerDes的所述第一输出信号生成第四输出信号,并且将所述第四输出信号输出至所述从装置,并且
所述第一输出信号、所述第二输出信号、所述第一外部信号和所述第二外部信号中的每一者包括:
指示从所述主装置发送的命令的内容的命令信息;
用于识别所述从装置的最终目的地装置识别信息;
指示从所述主装置传输的数据的长度的数据长度信息;以及
指示从所述主装置发送的数据的结束位置的数据结束位置信息。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/822,480 US11581941B2 (en) | 2020-03-18 | 2020-03-18 | Communication device and communication system |
US16/822,480 | 2020-03-18 | ||
US16/829,624 US11563483B2 (en) | 2020-03-18 | 2020-03-25 | Communication device and communication system |
US16/829,624 | 2020-03-25 | ||
PCT/JP2021/009858 WO2021187322A1 (ja) | 2020-03-18 | 2021-03-11 | 通信装置及び通信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115280730A true CN115280730A (zh) | 2022-11-01 |
Family
ID=77748824
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180020488.2A Pending CN115280730A (zh) | 2020-03-18 | 2021-03-11 | 通信装置和通信系统 |
CN202180020524.5A Pending CN115280731A (zh) | 2020-03-18 | 2021-03-11 | 通信设备和通信系统 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180020524.5A Pending CN115280731A (zh) | 2020-03-18 | 2021-03-11 | 通信设备和通信系统 |
Country Status (6)
Country | Link |
---|---|
US (4) | US11581941B2 (zh) |
EP (2) | EP4123978A4 (zh) |
JP (2) | JPWO2021187322A1 (zh) |
KR (2) | KR20220156512A (zh) |
CN (2) | CN115280730A (zh) |
WO (2) | WO2021187322A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230385225A1 (en) * | 2022-05-24 | 2023-11-30 | Sony Semiconductor Solutions Corporation | Communication device and communication system |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7068386B2 (en) * | 2000-05-16 | 2006-06-27 | Canon Kabushiki Kaisha | Image processing system, image data processing method, and storage medium |
US7317733B1 (en) | 2003-08-18 | 2008-01-08 | Cortina Systems, Inc. | Apparatus, system, and method for protocol conversion in transceiver modules |
US20100191911A1 (en) * | 2008-12-23 | 2010-07-29 | Marco Heddes | System-On-A-Chip Having an Array of Programmable Processing Elements Linked By an On-Chip Network with Distributed On-Chip Shared Memory and External Shared Memory |
EP2326029B1 (en) * | 2009-11-23 | 2013-09-25 | Lakeside Labs GmbH | Cooperative relay scheme having backward compatibility |
JP5535753B2 (ja) | 2010-05-06 | 2014-07-02 | 株式会社日立国際電気 | 無線基地局装置 |
US20120185749A1 (en) * | 2011-01-14 | 2012-07-19 | Hitachi, Ltd. | Storage apparatus and response time control method |
US20180107591A1 (en) * | 2011-04-06 | 2018-04-19 | P4tents1, LLC | System, method and computer program product for fetching data between an execution of a plurality of threads |
US10862784B2 (en) * | 2011-10-04 | 2020-12-08 | Electro Industries/Gauge Tech | Systems and methods for processing meter information in a network of intelligent electronic devices |
JP6459588B2 (ja) | 2015-02-10 | 2019-01-30 | 沖電気工業株式会社 | アクセス制御システム、アクセス制御方法、親局装置及び子局装置 |
US9882704B2 (en) * | 2015-10-02 | 2018-01-30 | OE Solutions Co. Ltd. | Method and apparatus to add new system functions to deployed network element using smart transceivers |
US10524173B2 (en) * | 2016-02-24 | 2019-12-31 | Cisco Technology, Inc. | System and method to facilitate sharing bearer information in a network environment |
JP7033499B2 (ja) * | 2017-07-26 | 2022-03-10 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 異常検知装置および異常検知方法 |
-
2020
- 2020-03-18 US US16/822,480 patent/US11581941B2/en active Active
- 2020-03-25 US US16/829,624 patent/US11563483B2/en active Active
-
2021
- 2021-03-11 WO PCT/JP2021/009858 patent/WO2021187322A1/ja unknown
- 2021-03-11 WO PCT/JP2021/009854 patent/WO2021187320A1/ja unknown
- 2021-03-11 JP JP2022508290A patent/JPWO2021187322A1/ja active Pending
- 2021-03-11 US US17/912,245 patent/US20230145915A1/en active Pending
- 2021-03-11 EP EP21772143.0A patent/EP4123978A4/en active Pending
- 2021-03-11 JP JP2022508289A patent/JPWO2021187320A1/ja active Pending
- 2021-03-11 CN CN202180020488.2A patent/CN115280730A/zh active Pending
- 2021-03-11 KR KR1020227014563A patent/KR20220156512A/ko active Search and Examination
- 2021-03-11 US US17/910,940 patent/US20230146989A1/en active Pending
- 2021-03-11 CN CN202180020524.5A patent/CN115280731A/zh active Pending
- 2021-03-11 KR KR1020227014566A patent/KR20220155420A/ko unknown
- 2021-03-11 EP EP21770998.9A patent/EP4123977A4/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4123977A4 (en) | 2023-08-30 |
US20230146989A1 (en) | 2023-05-11 |
WO2021187320A1 (ja) | 2021-09-23 |
US20210297386A1 (en) | 2021-09-23 |
JPWO2021187322A1 (zh) | 2021-09-23 |
US11563483B2 (en) | 2023-01-24 |
WO2021187322A1 (ja) | 2021-09-23 |
US20230145915A1 (en) | 2023-05-11 |
EP4123977A1 (en) | 2023-01-25 |
EP4123978A4 (en) | 2023-09-06 |
US20210297385A1 (en) | 2021-09-23 |
EP4123978A1 (en) | 2023-01-25 |
JPWO2021187320A1 (zh) | 2021-09-23 |
KR20220156512A (ko) | 2022-11-25 |
KR20220155420A (ko) | 2022-11-22 |
US11581941B2 (en) | 2023-02-14 |
CN115280731A (zh) | 2022-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218969B1 (en) | Universal serial bus to parallel bus signal converter and method of conversion | |
WO2022100515A1 (zh) | 数据传输方法及电子设备 | |
US11831739B2 (en) | Communication apparatus and communication system | |
US20240078210A1 (en) | Communication apparatus, communication system, and communication method | |
CN115280730A (zh) | 通信装置和通信系统 | |
US20060242340A1 (en) | Image sensing device | |
US11601254B2 (en) | Communication apparatus, communications system, and communication method | |
US20230205722A1 (en) | Communication device and communication system | |
EP3671720B1 (en) | Real-time on-chip data transfer system | |
US20230199306A1 (en) | Communication device and communication system | |
EP4344168A1 (en) | Communication device and communication system | |
CN112449137A (zh) | 基于移动产业处理器接口的数据传输系统及数据传输方法 | |
KR100612454B1 (ko) | I2c 버스 정합 장치 및 방법 | |
JP2018125814A (ja) | 伝送装置、伝送方法及び伝送システム | |
CN105812355A (zh) | 一种lvds接口通信方法 | |
JP2014206810A (ja) | データ転送装置及び電子機器 | |
JPH11225317A (ja) | 画像データ送信装置、画像データ受信装置および画像データ送受信システム、並びに画像データ送信方法、画像データ受信方法および画像データ送受信方法 | |
KR20010065001A (ko) | 자동수신모드를 갖는 비동기화 데이터 수신장치 | |
JP2003167841A (ja) | データの転送方法及び記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |