WO2023149545A1 - 通信装置及び通信システム - Google Patents

通信装置及び通信システム Download PDF

Info

Publication number
WO2023149545A1
WO2023149545A1 PCT/JP2023/003566 JP2023003566W WO2023149545A1 WO 2023149545 A1 WO2023149545 A1 WO 2023149545A1 JP 2023003566 W JP2023003566 W JP 2023003566W WO 2023149545 A1 WO2023149545 A1 WO 2023149545A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
hdmi
communication
packet
tmds
Prior art date
Application number
PCT/JP2023/003566
Other languages
English (en)
French (fr)
Inventor
俊久 百代
哲史 太田
順也 山田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2023578640A priority Critical patent/JPWO2023149545A1/ja
Priority to CN202380018909.7A priority patent/CN118614031A/zh
Publication of WO2023149545A1 publication Critical patent/WO2023149545A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1676—Time-division multiplex with pulse-position, pulse-interval, or pulse-width modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/10—Automotive applications

Definitions

  • the present disclosure relates to communication devices and communication systems.
  • Patent Document 1 A technique for performing high-speed serial communication via a transmission cable connected between multiple devices has been proposed (Patent Document 1). This type of high-speed serial communication is used in various fields, such as communication between in-vehicle devices.
  • HDMI High-Definition Multimedia Interface
  • HDMI signals can be sent and received in the above-mentioned in-vehicle high-speed serial communication.
  • the present disclosure provides a communication device and a communication system that enable transmission and reception of HDMI signals over longer distances in a high-speed serial communication method different from HDMI.
  • an encoder that generates packets of the TDD (Time Division Duplex) communication system including HDMI (High-Definition Multimedia Interface) signals; a communication unit that transmits the packet to a communication partner device for each of a plurality of divided periods obtained by dividing one TDD burst period in the TDD communication method, Communication device.
  • TDD Time Division Duplex
  • HDMI High-Definition Multimedia Interface
  • the communication unit may transmit the packet to the communication partner device for each of the division periods of 6.844 [ ⁇ sec] obtained by dividing the 1 TDD burst period into 4 or 3.422 [ ⁇ sec] obtained by dividing the 1 TDD burst period into 8.
  • the encoder is The transmission capacity of a TMDS (Transition Minimized Differential Signaling) signal or FRL (Fixed Rate Link) signal included in the HDMI signal is (1) In the case of 24 [Gbps] or less, for each division period of 6.844 [ ⁇ sec] obtained by dividing the 1 TDD burst period of the ASA (Automotive SerDes Alliance) standard into four, (2) When exceeding 24 [Gbps], for each division period of 3.422 [ ⁇ sec] obtained by dividing 1 TDD burst period of the ASA standard into 8, The packet may be generated that includes 10-bit TMDS characters of the TMDS signal or 18-bit FRL characters of the FRL signal.
  • TMDS Transition Minimized Differential Signaling
  • FRL Fixed Rate Link
  • the packet may contain information about the number of the TMDS characters or the FRL characters.
  • the communication unit transmits the packet including the DDC signal to the communication partner in at least one of the plurality of divided periods within the one TDD burst period. may be sent to the device.
  • DDC Display Data Channel
  • the communication speed of the DDC signal included in the HDMI signal may be 400 kbps or higher.
  • the communication unit transmits the packet including the CEC signal sampled in synchronization with a clock signal shared with the communication partner device to the It may be transmitted to the correspondent device in at least one of the plurality of divided periods within one TDD burst period.
  • CEC Consumer Electronics Control
  • a decoder may be provided to return to the device.
  • the communication unit transmits the packet including the +5V signal to the communication partner device in at least one of the plurality of divided periods within the 1 TDD burst period.
  • the communication unit transmits the packet including the HEC signal to the communication partner in at least one of the plurality of divided periods within the one TDD burst period. may be sent to the device.
  • HEC HDMI Ethernet Channel
  • the communication unit When the HDMI signal includes a try-byte signal, the communication unit includes a 24-bit unit TMDS character of the try-byte signal in each of the four divided periods within the 1 TDD burst period.
  • the packet may be transmitted to the communication partner device.
  • the communication unit transmits information about the number of TMDS characters to be transmitted per unit time for each of the divided periods divided into four within the one TDD burst period. It may be transmitted to the communication partner device.
  • the encoder may generate the packet in which the control signal group including the HPD signal, the DDC signal and the CEC signal is arranged before the data signal group including the TMDS signal or the FRL signal and the HEC signal.
  • the encoder may generate the packet by adding an error detection code to each of the control signal group, the TMDS signal or the FRL signal, and the HEC signal separately.
  • a decoder that decodes an HDMI signal included in a first packet received from a communication partner device in the TDD communication method; an encoder that generates a second packet including a response signal addressed to the communication partner device based on the HDMI signal from the communication partner device; and a communication unit that transmits the second packet to the communication partner device for each TDD burst period in the TDD communication method.
  • the decoder decodes the HDMI signal included in the first packet received from the communication partner device in the TDD communication method, and determines the number of TMDS characters or FRL characters per unit time included in the decoded HDMI signal. Based on the information, the frequency of the TMDS clock or FML clock may be recovered.
  • the decoder may reproduce the TMDS character period if the decoded HDMI signal contains information about the number of TMDS characters per unit time.
  • the communication unit causes the HDMI device connected to the communication partner device to transmit the HDMI signal including the CEC signal to the communication partner device.
  • the second packet including the response signal may be transmitted to the communication partner device such that the HDMI device receives the response signal to the CEC signal within 0.35 [milliseconds] from .
  • the encoder may generate the second packet including an HPD (Hot Plug Detected) signal when the +5V power signal is included in the HDMI signal decoded by the decoder.
  • HPD Hot Plug Detected
  • the encoder When the encoder transmits the HDMI signal including the ARC (Audio Return Channel) signal to the communication partner device, the encoder includes a 4-byte subframe composed of time slots 0 to 31 and transmits time slots 0 to 3.
  • the second packet may be generated by converting the preamble into a 4-bit specific code and inputting the time stamp of when the ARC signal was input in time slot 4 .
  • a first communication device a second communication device that alternately transmits and receives information to and from the first communication device within a period assigned by a TDD (Time Division Duplex) communication method
  • the first communication device is an encoder that generates a first packet of the TDD communication method including an HDMI (High-Definition Multimedia Interface) signal; a communication unit that transmits the first packet to the second communication device for each of a plurality of divided periods obtained by dividing one TDD burst period of the downlink in the TDD communication system
  • the second communication device is a decoder for decoding an HDMI signal included in the first packet received from the first communication device in the TDD communication method; an encoder that generates a second packet including a response signal addressed to the first communication device based on the HDMI signal from the first communication device; and a communication unit that transmits the second packet to the first communication device for each TDD burst period of Uplink in the TDD communication system.
  • FIG. 4 is a diagram showing the data rate of an FRL signal and the number of transmission lanes used; A block diagram showing an example of the internal configuration of an HDMI source device. Timing diagram of the CEC signal. A block diagram of a SerDes system that performs high-speed serial transmission using SerDes.
  • FIG. 8 is a diagram showing packet formats transmitted and received when the SerDes system in FIG. 7 performs high-speed serial transmission conforming to the ASA standard; A diagram showing the transmission capacity of the ASA standard DLL payload.
  • FIG. 4 is a diagram showing the number of PHY data blocks transmitted in one TDD period by each of transmission capacities SG3 to SG5; A block diagram of a SerDes system with two or four transmission lanes. A block diagram of a SerDes system capable of transmitting HDMI signals using the TDD communication method conforming to the ASA standard.
  • FIG. 13 is a block diagram of a Serdes system according to a modification of FIG. 12; A diagram showing HDMI signals that can be transmitted in one TDD burst period of the ASA standard. Timing diagram of packet transmission within one TDD burst period according to the ASA standard.
  • FIG. 16 is a diagram showing the relationship between the transmission speed of HDMI transmitted according to the timing of FIG.
  • FIG. 4 is a diagram for explaining a processing operation for packing a TMDS signal included in an HDMI signal to generate a packet; The figure which shows the example which adds dummy bits and packs.
  • FIG. 4 is a diagram for explaining a processing operation for packing a TMDS signal included in an HDMI signal to generate a packet;
  • FIG. 4 is a diagram for explaining processing operations for packing FRI signals included in HDMI signals to generate packets; The figure which shows the example which adds dummy bits and packs.
  • FIG. 4 is a diagram for explaining a processing operation for packing a TMDS signal included in an HDMI signal to generate a packet; The figure which shows the example which adds dummy bits and packs.
  • FIG. 4 is a diagram for explaining processing operations for packing FRI signals included in HDMI signals to generate packets; The figure which shows the example which adds dummy bits and packs. A diagram showing the timing at which the first FRL character among the FRL characters packed every 1/4 or 1/8 of one TDD burst period is input.
  • FIG. 11 is a block diagram of a communication device and a communication system that simplify FIG. 9 and FIG. 10 and transmit a DDC signal included in an HDMI signal;
  • FIG. 4 is a diagram showing the configuration of a DDC packet;
  • FIG. 4 is a timing diagram for transmitting packets containing DDC signals;
  • FIG. 14 is a simplified block diagram of FIGS. 12 and 13;
  • FIG. FIG. 4 is a diagram showing the structure of a CEC packet;
  • FIG. 4 is a diagram showing timings for transmitting packets including CEC signals
  • FIG. 11 is a block diagram showing the internal configuration of SerDes (node1) according to the fourth embodiment; A diagram for explaining the format of an IEC60598 packet. Timing diagram for transmitting IEC60958 standard ARC signals in ASA standard packets.
  • FIG. 4 is a diagram showing the structure of an ARC data packet
  • FIG. 2 is a diagram showing the overall configuration of a Downlink packet of the TDD communication method conforming to the ASA standard
  • FIG. 4 is a diagram showing the overall configuration of an Uplink packet of the TDD communication method conforming to the ASA standard
  • FIG. 4 is a diagram showing the structure of the headers of a Downlink packet and an Uplink packet;
  • FIG. 4 is a diagram showing the configuration of a DDC packet;
  • FIG. 4 is a diagram showing the structure of a CEC packet;
  • FIG. 4 is a diagram showing the structure of an HEC_control packet;
  • FIG. 4 is a diagram showing the structure of an ARC_control packet;
  • 6 is a diagram showing a try-byte signal output from the HDMI protocol encoder of FIG. 5;
  • FIG. FIG. 2 is a block diagram of a communication device and a communication system that transmit packets including try-byte signals;
  • FIG. 4 is a diagram for explaining transmission timing of a packet including a try-byte signal;
  • FIG. 10 is a diagram showing the configuration of TMDS_FRL_control during transmission of a try-byte signal;
  • HDMI is a high-speed interface standard for transmitting large-capacity video and audio signals and bi-directional control signals between devices, and is widely used mainly in consumer products.
  • Several standards have been formulated for HDMI. The most widespread standards today are HDMI 1.4b and its successors HDMI 2.0 and HDMI 2.1.
  • Fig. 1 is a diagram showing signals transmitted and received by standard HDMI.
  • an HDMI source device 1 which is a source of video and audio signals
  • an HDMI sink device 2 which reproduces video and audio signals
  • the distance between devices that can transmit HDMI signals depends on the signal speed, but it is usually about 5m.
  • HDMI supports TMDS (Transition Minimized Differential Signaling) or FRL (Fixed Rate Link) signals, DDC (Display Data Channel) signals, CEC (Consumer Electronics Control) signals, +5V power signals, and HPD (Hot Plug Detected ) signal and a Utility signal.
  • TMDS Transition Minimized Differential Signaling
  • FRL Fixed Rate Link
  • DDC Display Data Channel
  • CEC Consumer Electronics Control
  • +5V power signals +5V power signals
  • HPD Hot Plug Detected
  • the TMDS signal or FRL signal transmits high-speed, large-capacity video and audio.
  • the DDC signal is used for reading EDID ROM (Extended Display Identification Data Read Only Memory) 4 and sending and receiving HDCP (High-bandwidth Digital Content Protection system) authentication data.
  • EDID ROM Extended Display Identification Data Read Only Memory
  • HDCP High-bandwidth Digital Content Protection system
  • the CEC signal transmits a protocol that performs cooperative operations between HDMI devices.
  • the +5V power signal provides power supply voltage from HDMI source device 1 to EDID ROM 4 of HDMI sink device 2, allowing EDID ROM 4 to be read while HDMI sink device 2 is asleep.
  • the HPD (Hot Plug Detect) signal is the HDMI sink device 2 returning the +5V power signal supplied from the HDMI source device 1 to the HDMI source device 1 to detect that the HDMI devices are connected via the HDMI cable. show.
  • the Utility signal is used together with the HPD signal to transmit HEC (HDMI Ethernet Channel) and ARC (Audio Return Channel).
  • HEC HDMI Ethernet Channel
  • ARC Audio Return Channel
  • PHY_Tx in SerDes (node2) which will be described later, sends packets including the HEC signal to SerDes (node1) in either 4 or 8 divided periods within 1 TDD burst period. ).
  • FIG. 2A is a timing chart of the TMDS signal used in HDMI 1.4b
  • Figure 2B is a timing chart of the TMDS signal used in HDMI 2.0
  • the TMDS signal consists of three TMDS data signals that transmit high-speed, large-capacity data and a TMDS clock signal that synchronizes with the TMDS data.
  • Each of the three TMDS signals consists of 10-bit unit data called a TMDS-coded TMDS character, which is a kind of 8b10b coding (8-bit to 10-bit coding).
  • the maximum rate of one TMDS data is 3.4 GHz.
  • the maximum rate of one TMDS data is 6GHz. Therefore, the maximum data rate of TMDS is 10.2 Gbps for HDMI 1.4b and 18.0 Gbps for HDMI 2.0.
  • TMDS character is the TMDS clock cycle.
  • 4 TMDS characters is the TMDS clock period when transmitting TMDS data faster than HDMI 1.4b.
  • the TMDS clock is in a synchronous relationship with the pixel clock of the video signal transmitted by the TMDS data, and the HDMI sink device 2 can reproduce the pixel clock from the received TMDS clock.
  • FIG. 3 is a timing diagram of the FRL signal used in HDMI 2.1.
  • the FRL signal is a fixed-rate signal that is independent of the pixel clock of the transmitted video signal.
  • Each FRL data that constitutes an FRL signal is transmitted in data units called FRL characters in 18-bit units that are 16b18b coded (coding from 16 bits to 18 bits).
  • FRL signals are transmitted using three or four transmission lanes. As shown in FIG. 3, there is no transmission clock in the FRL signal.
  • FIG. 4 is a diagram showing the data rate of the FRL signal and the number of transmission lanes used.
  • the HDMI standard requires upward compatibility, so HDMI 2.1 must include HDMI 2.0 and HDMI 1.4b. In other words, HDMI 2.1 must be switchable between TMDS mode and FRL mode, which transmit the TMDS clock in sync with the pixel clock.
  • Fig. 5 is a block diagram showing an example of the internal configuration of the HDMI source device 1.
  • HDMI source device 1 in FIG. 1 is a block diagram showing an example of the internal configuration of the HDMI source device 1.
  • Video source 11 outputs video signal, sync signal Vsynce/Hsync, and pixel clock.
  • HDMI protocol encoder 12 outputs HDMI protocol signal.
  • TMDS encoder 13 outputs a TMDS signal containing TMDS data and TMDS clock.
  • FRL encoder 15 outputs an FRL signal containing FRL data and FRL clock.
  • a selector 16 selects and outputs either the TMDS signal or the FRL signal.
  • a DDC signal is an I2C (Internet Integrated circuit) standard signal commonly used for inter-device control signals. Therefore, the DDC signal consists of two lines, the clock line SCL and the data line SDA. I2C data rates are defined by the I2C standard, such as 100kbps (Standard mode), 400kbps (Fast mode), and 1Mbps (Fast mode plus).
  • the HDMI standard requires that the data rate of the DDC signal be 100kbps (Standard mode), and indicates that 400kbps (Fast mode) may also be used.
  • a CEC signal is a CEC (Consumer Electronics Control) signal that transmits a protocol for cooperative operation between HDMI devices.
  • the CEC signal is a bus consisting of data lines only.
  • Fig. 6 is a timing diagram of the CEC signal.
  • the CEC signal is a 1-bit signal without a clock line. Therefore, the CEC signal defines the signal change timing in units of milliseconds, starting from the time when each signal falls from the H state to the L state.
  • the signal acquisition timing on the receiving side of the CEC signal is specified 1.05 milliseconds after the time when each signal falls from the H state to the L state as the starting point.
  • the signal reception response is performed using Ack bit, but after the initiator that received the original CEC signal outputs the Ack bit, the Ack bit from the Follower that sent the CEC signal containing the Ack bit is set to 0. Must be received within 35 milliseconds ( Figure 4 Ack bit timing).
  • the +5V power signal is a signal to supply power voltage from HDMI source device 1 to EDID ROM4 of HDMI sink device 2, and to enable reading of EDID ROM4 while HDMI sink device 2 is inactive. be.
  • the HPD (Hot Plug Detect) signal is transmitted between HDMI devices 1 and 2 via the HDMI cable when HDMI sink device 2 responds to HDMI source device 1 with a +5V power signal supplied from HDMI source device 1. Notifies you that you are connected.
  • HDMI source device 1 detects that the HDMI cable is connected when HPD transitions from low to high, reads the contents of EDID ROM4 of HDMI sink device 2 using the DDC signal, and reads the contents of EDID ROM4 of HDMI sink device 2.
  • 2 detects the video format that can be received, and transmits the optimum video signal.
  • the utility signal line is used together with the HDP signal line.
  • the Utility signal line and HDP signal line can simultaneously transmit signals equivalent to Ethernet 100Base-TX for bi-directional communication and IEC60958 digital audio signal format signals from the sink to the source.
  • the function of transmitting these two signal formats is called HEAC (HDMI Ethernet and Audio Return Channel) in HDMI.
  • FIG. 7 is a block diagram of a SerDes system 20 that performs high-speed serial transmission using SerDes (Serializer Deserializer) such as FPD link.
  • SerDes Serializer Deserializer
  • the SerDes system 20 in FIG. 7 includes SerDes (node1) 21 and SerDes (node2) 22.
  • SerDes (node1) 21 is connected to ECU 23, for example, and SerDes (node2) 22 is connected to camera module (Camera) 24, for example.
  • SerDes (node1) 21 and SerDes (node2) 22 perform high-speed serial transmission using, for example, the TDD (Time Division Duplex) communication method.
  • SerDes (node1) 21 has PHY_Rx 25, PHY_Tx 26, DLL (Data Link Layer) 27, App packet decoder 28, App packet encoder 29, and Reference time generator (leader) 30.
  • PHY_Rx 25 in SerDes (node1) 21 receives Downlink packets sent from SerDes (node2) 22 via cable 10.
  • PHY_Tx 26 sends an Uplink packet to SerDes (node2) 22 via cable 10 .
  • the DLL 27 extracts the application packet from the Downlink packet, receives the application packet to be sent to the SerDes (node2) 22 side from the App packet encoder 29, and generates a DLL container.
  • App packet decoder 28 decodes the application packet from DLL 27 and sends the video signal obtained to ECU 23 .
  • App packet encoder 29 generates application packets containing control signals sent from ECU 23 and sends them to DLL 27 .
  • SerDes (node2) 22 has App packet encoder 31, App packet decoder 32, DLL 33, PHY_Tx 34, PHY_Rx 35, and Reference time generator (follower) 36.
  • App packet encoder 31 in SerDes (node2) 22 receives the video signal from camera module 24 and generates an application packet containing the video signal.
  • App packet decoder 32 decodes the application packet from DLL 33 and sends a control signal obtained to camera module 24 .
  • DLL 33 creates a DLL container containing the application packet generated by App packet encoder 31 and sends it to PHY_Tx 34. Also, DLL 33 extracts an application packet from the Uplink packet received by PHY_Rx 34 and sends it to App packet decoder 32 .
  • a SerDes system 20 as shown in FIG. 7 is used, for example, in an in-vehicle network, and is used in particular to transmit high-speed, large-capacity video signals from a camera module 24 mounted in the vehicle to the ECU 23.
  • a coaxial cable (Coax) which is cheaper than an HDMI cable, or a shielded twisted pair wire (STP) is used.
  • ASA Automotive SerDes Alliance
  • FIG. 8 is a diagram showing packet formats sent and received when the SerDes system 20 of FIG. 7 performs high-speed serial transmission conforming to the ASA standard.
  • a Downlink packet transmitted in one TDD burst period has multiple DLL containers in PHY format. Each DLL container has a sync header and a PHY data block.
  • a PHY data block has a container header, a DLL payload and a DLL payload.
  • the DLL payload contains various application packets.
  • Each application packet has an application packet header and an application packet payload.
  • the application packet header has an application type, a timestamp, and a fragment representing the kind of application. Timestamps represent specific timings of an application as measured by a clock shared by SerDes systems 20 . Fragment indicates that when the size of an application is too large to be transmitted in one application packet, it is divided into a plurality of application packets and transmitted.
  • the Downlink which carries high-speed large-capacity data such as the video signal shown in Fig. 7, and the Uplink, which carries low-speed small-capacity data such as the control signal, are time-division multiplexed (TDD) asymmetric bidirectional transmissions.
  • TDD time-division multiplexed
  • ASA assumes that the Downlink transmission period is longer than the Uplink transmission period, and that the Downlink packet transmission capacity is much larger than the Uplink packet transmission capacity.
  • Fig. 9 is a diagram showing the transmission capacity of the ASA standard DLL payload.
  • the ASA standard defines five transmission capacities from SG1 to SG5.
  • a Downlink packet includes multiple PHY data blocks.
  • the number of PHY data blocks included in the Downlink packet differs depending on the transmission capacities SG3-SG5 as shown in FIG.
  • FIG. 10 is a diagram showing the number of PHY data blocks transmitted in one TDD period for each of the transmission capacities SG3 to SG5.
  • ASA is considering increasing the transmission capacity up to 52 [Gbps] by increasing the number of transmission lanes to two or four.
  • vehicles have replaced meters and consoles with high-definition LCD panels, and installed high-definition LCD monitors for passengers, making it possible to transmit 4k and 8k video signals. It's for.
  • FIG. 11 is a block diagram of a SerDes system 20 with two or four transmission lanes. Multiple PHY_Tx 26 (or 34) and multiple PHY_Rx 25 (or 35) are provided for each of SerDes (node1) 21 and SerDes (node2) 22 according to the number of transmission lanes.
  • the SerDes system 20 that conforms to the ASA standard enables transmission of a large amount of video signals from the camera module 24 to the ECU 23 using Downlink packets.
  • the HDMI standard is more general-purpose than the ASA standard, and making it possible to transmit HDMI signals by the SerDes system 20 conforming to the ASA standard is advantageous in the following respects.
  • HDMI-compliant source and sink devices are readily available and inexpensive.
  • Control driver software for source and sink devices can be used as is.
  • the transmission distance of HDMI is usually about 5m, but by transmitting the HDMI signal using the TDD communication method, the transmission distance of the HDMI signal can be extended to 15m.
  • Coax cables and STP cables which are cheaper than HDMI cables, can be used.
  • FIG. 12 is a block diagram of a SerDes system 20 capable of transmitting HDMI signals using the TDD communication method conforming to the ASA standard.
  • the SerDes system 20 of FIG. 12 comprises a SerDes (node1) 21 connected to an HDMI sink device 23 and a SerDes (node2) 22 connected to an HDMI source device 24 .
  • SerDes (node1) 21 and SerDes (node2) 22 transmit HDMI signals in packets conforming to the ASA standard.
  • the HDMI signal is transmitted through a gable for high-speed serial transmission between SerDes (node1) 21 and SerDes (node2) 22.
  • App packet for HDMI encoder 29h and App packet for HDMI decoder 28h in SerDes (node1) 21 in Fig. 12 are connected to HDMI sink device 23 via a common HDMI cable.
  • App packet for HDMI encoder and App packet for HDMI decoder in SerDes (node2) 22 are connected to HDMI source device 24 via a common cable.
  • FIG. 13 is a block diagram of a Serdes system according to a modified example of FIG.
  • the App packet for HDMI decoder in SerDes (node1) 21 and HDMI sink device 23 are connected separately from the HDMI cable that connects the App packet for HDMI encoder in SerDes (node1) 21 and HDMI sink device 23.
  • An HDMI cable is provided.
  • An HDMI cable is provided.
  • HDMI signals include a TMDS signal or an FRL signal. As shown in FIGS. 2A, 2B, and 3, the TMDS signal and the FRL signal have different signal forms. A compatible packet configuration is required. 2. A packet configuration for transmitting TMDS clock frequency information for reproducing the pixel clock on the HDMI sink device 23 side is required. 3. A packet configuration is required to transmit the FRL transmission rate information. 4. As shown in FIGS. 2A, 2B, and 3, the TMDS signal and the FRL signal are temporally continuous signals. Typically discontinuous packet configuration is required. 5. Buffer capacity and conversion latency for signal conversion should be minimized. 6. It is necessary to transmit the DDC signal at a transmission speed of I2C standard mode (100kbps) or higher. 7.
  • the communication device and communication system according to the present disclosure are characterized by solving the above-mentioned problems 1 to 9 and transmitting HDMI signals in packets conforming to the ASA standard.
  • the first embodiment transmits a TMDS signal or an FRL signal in packets conforming to the ASA standard.
  • the communication device and communication system according to the first embodiment have the same block configuration as in FIG. 12 or FIG.
  • the communication device according to the first embodiment is SerDes (node1) 21 or SerDes (node2) 22 in FIG. 12 or 13 .
  • a communication system according to the first embodiment has a configuration similar to that of the SerDes system 20 of FIG. 12 or FIG.
  • the SerDes system 20 of FIG. 12 or 13 adopts the TDD communication method, so that the Uplink and Downlink alternate and packets are discontinuously generated for each TDD burst period. to transmit. Therefore, the HDMI signal, which is a continuous signal, must be converted into packets and transmitted every discontinuous TDD burst period.
  • the App packet for HDMI encoder 29h in FIG. 12 or 13 generates packets containing HDMI signals.
  • PHY_Tx 34 in SerDes (node2) 22 sends packets to SerDes (node1) for each division period of 6.844 [ ⁇ sec] obtained by dividing 1 TDD burst period in the TDD communication system into 4 or 3.422 [ ⁇ sec] obtained by dividing 1 TDD burst period into 8.
  • App packet for HDMI encoder 31h is 6.844 [ ⁇ second], a packet containing TMDS characters in units of 10 bits of the TMDS signal or FRL characters in units of 18 bits of the FRL signal is generated.
  • App packet for HDMI encoder 31h divides the ASA standard 1 TDD burst period into 8 3.422 [ ⁇ s] when the transmission capacity of the TMDS signal or FRL signal included in the HDMI signal exceeds 24 [Gbps]. For each period, a packet is generated that includes the 10-bit TMDS character of the TMDS signal or the 18-bit FRL character of the FRL signal.
  • the packet described above contains, for example, information about the number of TMDS characters or FRL characters.
  • Fig. 14 is a diagram showing HDMI signals that can be transmitted in one TDD burst period of the ASA standard. Since the HDMI signal is a continuous signal, in order to transmit the HDMI signal in discontinuous TDD burst periods, the HDMI signal is temporarily stored in a buffer memory, and then the HDMI signal in the buffer memory is transferred to ASA standard packets in order from the oldest one. Must be converted and transmitted every 1 TDD burst period.
  • HDMI There are multiple standards for HDMI, and the transmission speed differs for each standard, with newer standards having higher transmission speeds. As the transmission speed of HDMI increases, it is necessary to increase the number of lanes and transmission capacity of the SerDes system 20 conforming to the ASA standard.
  • FIG. 14 shows the correspondence between the transmission speed for each HDMI standard and the number of transmission lanes and transmission capacity of the SerDes system 20 of the ASA standard.
  • the HDMI signal can be transmitted by the SerDes system 20 only with the combination described as "OK".
  • "NA” is an abbreviation for "Non Available” and means that the HDMI signal cannot be transmitted normally.
  • FIG. 15 is a timing chart of packet transmission within one TDD burst period conforming to the ASA standard.
  • FIG. 15 shows an example in which the TMDS signal or FRL signal included in the HDMI signal is included in a packet conforming to the ASA standard and transmitted in one TDD burst period.
  • the TMDS signal is the encoded signal after 8b10b coding.
  • the FRL signal is the encoded signal after 16b18b coding.
  • the HDMI signal is asynchronous with one TDD burst period, and is also asynchronous with the packet generation timing conforming to the ASA standard.
  • HDMI has multiple standards, and the transmission speed differs for each standard. Also, the ASA changes its transmission rate depending on whether it has one, two, or four transmission lanes.
  • FIG. 16 is a diagram showing the relationship between the transmission speed of HDMI transmitted according to the timing of FIG. 15, the number of transmission lanes of the SerDes system 20, and the transmission capacity.
  • DU some combinations that are "OK” in FIG. 14 are indicated as “DU”.
  • DU is an abbreviation for "don't use” and means that although the transmission conditions are met, it is not used.
  • App packet for HDMI encoder 31h in SerDes (node2) 22 in FIG. pack the TMDS encode signal or FRL 16b18b encode signal every 6.844 [usec], which is one quarter of the ASA TDD cycle (27.376 [usec]).
  • the App packet for HDMI encoder 31h is 3.422 [usec], one-eighth of the ASA TDD cycle (27.376 [usec]) when the incoming TMDS encode signal or FRL 16b18b encode signal exceeds 24.0 [Gpbs]. ], packing the TMDS encode signal or FRL 16b18b encode signal.
  • TMDS_FRL_mode controls whether the TMDS signal and the FRL signal are divided into 4 parts per one TDD burst period and packed, or divided into 8 parts and packed.
  • TMDS_FRL_mode indicates whether the HDMI signal includes either the TMDS signal or the FRL signal.
  • FIG. 17 is a diagram showing the total number of PHY data blocks included in one TDD burst period of ASA standard Downlink. As shown in FIG. 17, the total number of PHY data blocks included in one TDD burst period of Downlink is 36, 54, and 72 for SG3, SG4, and SG5, respectively. In addition, by limiting the number of transmission lanes required for transmitting HDMI signals according to the ASA standard to the "OK" combinations in Fig. 16, the total number of PHY data blocks becomes a multiple of 4 or a multiple of 8, and 1 TDD The total number of PHY data blocks contained in a burst period can be 1, 2 or 4 times the aforementioned total, as shown in FIG.
  • the HDMI TMDS signal or FRL signal can be divided within 1 TDD burst period (27.376 [usec]), which is the basic transmission unit of the ASA standard, and can be transmitted in the PHY data block within 1 TDD burst period without excess or deficiency. .
  • the capacity of the buffer memory that temporarily stores HDMI signals can be reduced, and the transmission delay of HDMI signals can be shortened.
  • Figures 18 to 20 are diagrams for explaining the processing operation for packing the TMDS signal included in the HDMI signal to generate a packet.
  • 18 to 20 show an example of transmitting TMDS0 to 2 using three transmission lanes in HDMI2.0. If the TMDS clock is 340MHz or higher, a 1/4 frequency clock is generated.
  • a 10-byte TMDS signal is input to the App packet for HDMI encoder 29h for each cycle of the TMDS clock.
  • App packet for HDMI encoder 31h packs each of TMDS0, TMDS1, and TMDS2 in byte units based on the rise of the TMDS clock.
  • the TMDS data included in each App packet payload must be in units of TMDS characters. As a result, when reproducing the TMDS clock, the receiving side can align the rising position of the TMDS clock with the leading position of the TMDS characters.
  • the number of bytes and the number of TMDS characters transmitted by each App packet payload are stored in the App packet payload and transmitted as control information, as shown in FIG. 35, which will be described later. Details will be described later.
  • the first TMDS character of the TMDS characters packed every 1/4 or 1/8 of one TDD burst period is the reference time input to the App packet for HDMI encoder 31h. is acquired as a timestamp and stored in the App packet header shown in FIG.
  • the TMDS clock frequency is represented by Equation (1) or Equation (2) below.
  • Formula (1) is a formula for calculating the TMDS clock frequency from the number of TMDS characters transmitted in one TDD burst period and the average value of the multiple values.
  • Formula (2) is a formula for the SerDes (node1) 21 on the receiving side to calculate the TMDS clock frequency based on the two transmitted timestamp information and the number of TMDS characters transmitted between them.
  • Figures 21 to 24 are diagrams for explaining the processing operation for packing the FRI signal included in the HDMI signal to generate a packet.
  • the number of FRL lanes for the FRL signal may be 3 lanes or 4 lanes.
  • App packet for HDMI encoder 31h divides the FRI signal into bytes for each FRL lane and packs them. At this time, packing is performed in byte units starting from an arbitrary delimiter position, but it is also possible to pack in byte units at delimiters of FRL characters after 16b18b encoding. In either case, 1 FRL lane is 72 bits worth of 4 FRL characters, and is in byte units.
  • Fig. 21 shows an example of packing to App packet payload in the case of FRL 3 lane. If the number of FRL data converted to the number of FRL characters when transmitting to the App packet payload is not a multiple of 4, the dummy data is packed in byte units as shown in Figure 22, and byte units are used. Packing the dummy data is the FRL data transmitted at the end of one TDD burst period.
  • FIG. 23 shows a case where the number of FRL lanes is 4 lanes, the packing method is the same as for the case of 3 lanes.
  • the number of bytes and the number of FRL characters transmitted by each App packet payload are stored in the App packet payload as control information and transmitted. Details will be described later.
  • Figures 22 and 24 show examples in which the FRL data transmitted at the end of the 1 TDD burst period is less than the predetermined number of bits. In this case, dummy data is added to the end of the FRL data so that the FRL data ends at the delimiter position.
  • FIG. 25 is a diagram showing the timing at which the first FRL character among the FRL characters packed every 1/4 or 1/8 of one TDD burst period is input.
  • the reference time at which the first FRL character is input to the App packet for HDMI encoder 31h is acquired as a timestamp, stored in the App packet header shown in FIG. 9, and transmitted.
  • the SerDes (node 1) 21, which is the receiving side, can calculate the FRL transmission rate based on Equation (3) from the two transmitted timestamp information and the number of FRL characters transmitted between them.
  • the FRL transmission rate may also be calculated from the number of FRL characters transmitted in one TDD burst period section and the average value of the multiple values.
  • the transmission mode of the TMDS signal or the FRL signal is determined by the following procedure.
  • the HDMI source device 24 reads the mode that the HDMI sink device 23 can receive from the EDID ROM 4 via the ASA using a DDC signal, which will be described later. Based on the read information, the HDMI source device 24 sets the transmission mode of TMDS FRL data to App packet payload, which will be described later. This determines whether the TMDS signal or the FRL signal is to be transmitted.
  • a common HDMI protocol signal is input to the TMDS encoder 13 and FRL encoder 15 in the HDMI source device 24 in FIG. 5 regardless of whether the TMDS signal or the FRL signal is transmitted.
  • This signal is called a try-byte signal in the HDMI specification, and is a 3-byte unit signal transmitted every TMDS character Period.
  • This try-byte signal contains active video pixel data, control period data transmitted in the video blanking period section, and island data, as shown in FIG. 47, which will be described later.
  • the HDMI sink side receives the TMDS signal or FRL signal, performs TMDS Decoding processing or FRL Decoding processing, and generates a Tri-byte signal. Therefore, instead of packing and transmitting the TMDS signal or FRL signal, the HDMI protocol signal can also be transmitted by extracting and packing this tri-byte signal and transmitting ASA standard packets. Packing of tri-byte signals will be described later.
  • the App packet for HDMI decoder 28h in the HDMI sink device 23 decodes the HDMI signal contained in the packet received from the HDMI source device 21 by the TDD communication method, and the TMDS per unit time contained in the decoded HDMI signal Based on information about the number of characters or FRL characters, the frequency of the TMDS clock or FML clock is recovered. App packet for HDMI decoder 28h also reproduces the TMDS character period if the decoded HDMI signal contains information about the number of TMDS characters per unit time.
  • packets are generated by packing the HDMI signal, which is a continuous signal, as much as can be transmitted within a period obtained by dividing one TDD burst period, which is a discontinuous period, into 1/4 or 1/8. and transmit using the TDD communication method conforming to the ASA standard.
  • HDMI signals can be transmitted quickly with a small amount of buffer memory.
  • the transmission speed of HDMI differs depending on the HDMI standard, and the HDMI signal may include a TMDS signal or an FRI signal, and the signal format and transmission speed of the TMDS signal and the FRI signal are different from each other.
  • the HDMI signal regardless of whether the HDMI signal includes either the TMDS signal or the FRI signal, a packet including the TMDS signal or the FRI signal can be transmitted every 1 TDD burst period of the ASA standard without any problem.
  • HDMI signals can be transmitted using the TDD communication method that complies with the ASA standard.
  • a communication apparatus transmits a DDC signal included in an HDMI signal in one TDD burst period conforming to the ASA standard.
  • the substance of the DDC signal is the I2C signal.
  • FIG. 26 is a block diagram of a communication device and communication system that simplifies FIGS. 9 and 10 and transmits the DDC signal included in the HDMI signal.
  • the communication system of FIG. 26 includes SerDes (node1) 21 and SerDes (node2) 22 .
  • SerDes (node1) 21 is connected to HDMI sink device 23 and SerDes (node2) 22 is connected to HDMI source device 24 .
  • the DDC signal sent from the HDMI source device 24 is converted by SerDes (node2) 22 into packets of the TDD communication method that conforms to the ASA standard and transmitted to SerDes (node1) 21 by cable.
  • SerDes (node1) 21 restores the DDC signal from the received packet and transmits it to HDMI sink device 23 .
  • the DDC signal sent from the HDMI sink device 23 is converted by SerDes (node1) 21 into packets of the TDD communication method conforming to the ASA standard and transmitted to SerDes (node2) 22 via a cable.
  • SerDes (node2) 22 restores the DDC signal from the received packet and transmits it to HDMI source device 24 .
  • FIG. 27 is a diagram showing the structure of a packet containing a DDC signal (hereinafter referred to as DDC packet).
  • the DDC packet consists of 2 bytes.
  • the 0th bit of the 1st byte is the I2C Start/Restart bit.
  • the first bit is the I2C Stop bit.
  • the second bit is the I2C ACK bit.
  • the third bit is the I2C Nack bit.
  • the fourth bit is the I2C data flag bit.
  • the fifth bit is reserved.
  • the 6th bit is an I2C error bit.
  • the 7th bit is reserved.
  • FIG. 28 is a timing chart for transmitting packets containing DDC signals.
  • a processing procedure for transmitting a DCC signal at a transmission speed of I2C standard mode (100 kbps) or higher will be described below with reference to FIG.
  • the DDC communication speed between HDMI source device 24 and SerDes (node2) 22 and between HDMI sink device 23 and SerDes (node1) 21 shall be at least I2C Fast-mode (400kbps) or higher.
  • the HDMI source device 24 that is the master device of DDC communication, the HDMI sink device 23 that is the slave device, and the ASA standard SerDes (node1) 21 and SerDes (node2) 22 connected to these devices are I2C Fast It is necessary to support I2C transmission mode of -mode (400kbps) or higher.
  • a packet that divides 1 TDD burst period into 1/4 or 1/8 and transmits HDMI TMDS_FRL data can include the DDC packet shown in FIG.
  • the maximum packet conversion delay time when transmitting a DDC signal in a TDD burst period conforming to the ASA standard can be reduced to 1/4 of one TDD burst period.
  • Uplink must transmit HDMI packets including DDC packets at least once every 2 TDD cycles.
  • a transmission speed of 100 kbps or more can be achieved between the HDMI source device 24 and HDMI sink device 23 via the ASA standard SerDes (node1) 21 and SerDes (node2) 22. .
  • the DDC signal included in the HDMI signal is converted into a packet of the TDD communication method conforming to the ASA standard and transmitted between SerDes (node1) 21 and SerDes (node2) 22.
  • the DDC signal can be transmitted without delay between the HDMI source device 24 and the HDMI sink device 23.
  • a communication apparatus transmits a CEC signal included in an HDMI signal in one TDD burst period conforming to the ASA standard.
  • FIG. 29 is a simplified block diagram of FIGS. 12 and 13, showing a block diagram of a communication device and a communication system that transmit CEC signals.
  • the communication system of FIG. 29 has SerDes (node1) 21 and SerDes (node2) 22 .
  • SerDes (node1) 21 is connected to HDMI sink device 23 and SerDes (node2) 22 is connected to HDMI source device 24 .
  • SerDes (node1) 21 has App packet for HDMI encoder 29h and App packet for HDMI decoder 28h.
  • SerDes (node2) 22 has App packet for HDMI encoder 31h and App packet for HDMI decoder 32h. Both SerDes (node1) 21 and SerDes (node2) 22 are capable of transmitting CEC signals.
  • a CEC signal must receive a response signal (eg, an ACK signal) from the receiving side within 0.35 milliseconds. 0.35 milliseconds is called turnaround time.
  • FIG. 30 is a diagram showing the structure of a packet containing a CEC signal (hereinafter referred to as a CEC packet).
  • a CEC packet consists of 4 bytes. Bits 0 to 3 of the first byte of the CEC packet indicate the values of bits CEC[0] to CEC[3] of the CEC signal. The 4th to 6th bits of the 1st byte are reserved. The 7th bit of the 1st byte represents the number of sampling data of the CEC signal. Bits 0 to 7 of the 2nd to 4th bytes indicate values after CEC[4].
  • FIG. 31 is a diagram showing the timing of transmitting packets containing CEC signals. It is necessary to transmit CEC packets so as to satisfy the condition that the CEC turn around time is 0.35 ms or less.
  • the ASA standard is considering adding a function to transmit GPIO signals from external devices. This function samples the input GPIO signal at the reference time shared by the system every 1 TDD burst period time, packs and transmits. On the receiving side, the GPIO signal is regenerated based on this reference time.
  • the sampling frequency shall be 1.0MHz (1.0 [usec])).
  • the number of CEC sampling data transmitted by a CEC packet becomes 27 or 28.
  • the number of CEC sampling data is stored in Num of CEC data in FIG.
  • a packet that divides 1 TDD burst period into 1/4 or 1/8 and transmits HDMI TMDS_FRL data can include the CEC packet shown in FIG. to As a result, as in the case of DDC signal transmission, the maximum packet conversion delay time when transmitting a CEC signal to the ASA TDD cycle as shown in Figure 31 can be reduced to 1/4 of one TDD burst period. can.
  • Uplink must transmit HDMI packets including DDC packets shown in FIG. 27 at least once every 2 TDD cycles.
  • the Ack signal turnaround time which is the strictest time constraint for CEC signals, is reduced to 0.35 milliseconds between the HDMI source device 24 and HDMI sink device 23 via the ASA SerDes devices 21 and 22.
  • FIG. 31 shows an example in which the HDMI source device 24 connected to the SerDes (node2) 22 transmits the CEC signal CEC_I1.
  • a CEC packet containing CEC_I1 is transmitted to SerDes (node1) 21 during a quarter of one TDD burst period of Downlink.
  • SerDes (node1) 21 restores the CEC packets and sends CEC signal CEC_O2 to HDMI sink device 23 .
  • the HDMI sink device 23 transmits a CEC signal CEC_I2 which is an ACK signal.
  • a CEC packet containing CEC_I2 is transmitted to SerDes (node2) 22 in one TDD burst period of Uplink.
  • SerDes (node2) 22 restores the CEC packets and sends CEC signal CEC_O1 to HDMI source device 24 .
  • the time difference between the signal transition timing of CEC_I1 and the signal transition timing of CEC_O1 can be kept within 0.35 milliseconds.
  • the CEC signal included in the HDMI signal can be included in the packet of the TDD communication method conforming to the ASA standard and transmitted.
  • the CEC signal has a limit of receiving a response signal within 0.35 milliseconds, but according to this embodiment, packets can be sent and received so as to satisfy this limit.
  • the fourth embodiment transmits the +5V signal included in the HDMI signal in packets complying with the ASA standard.
  • FIG. 32 is a block diagram showing the internal configuration of the SerDes (node1) 21 according to the fourth embodiment.
  • SerDes (node1) 21 in FIG. 32 has PHY_Rx 25, PHY_Tx 26, DLL 27, App packet for HDMI encoder 29h, App packet for HDMI decoder 28h, and +5 power source 37.
  • SerDes (node1) 21 is connected to HDMI sink device 23.
  • App packet for HDMI decoder 28h of SerDes (node1) 21 receives a packet containing +5V signal via down link conforming to ASA standard, and when +5V signal is high level, it outputs its own or external +5V power Turn on source 37 and supply a +5V power signal of 5V/55mA conforming to the HDMI standard to HDMI sink device 23 via the HDMI cable.
  • This +5V power signal allows the EDID ROM 4 to be read while the HDMI sink device 23 is dormant.
  • the HDMI sink device 23 sends the +5V power signal supplied from SerDes (node1) 21 back to SerDes (node1) 21 as an HPD signal.
  • SerDes (node1) 21 generates a packet containing the HPD signal and transmits it to SerDes (node2) 22 during one TDD burst period of Uplink.
  • SerDes (node2) 22 restores the HPD signal from the received packet and transmits it to HDMI source device 24 .
  • the HDMI source device 24 receives the HPD signal, it recognizes that the HDMI sink device 23 is connected.
  • the HDMI devices can be connected to each other using the HDMI cable. Processing similar to hot plug detection can be performed without delay via the TDD communication method.
  • the ARC signal included in the HDMI signal is transmitted using packets complying with the ASA standard.
  • the ARC signal is originally a signal transmitted from the HDMI sink device 23 to the HDMI source device 24.
  • ARC signals When sending ARC signals in packets of the TDD communication method that conforms to the ASA standard, they are sent on the uplink from SerDes (node1) 21 to SerDes (node2) 22.
  • SerDes node1
  • SerDes node2
  • packetizing the ARC signal it is necessary to adopt the IEC60958 packet format.
  • Fig. 33 is a diagram explaining the format of the IEC60598 packet.
  • An IEC60598 packet comprises a frame containing two sub-frames. Each frame is audio sampling data. The frame rate is the same as the audio sampling rate when transmitting linear audio sampling data.
  • Each sub-frame has Sync preamble, Aux, Audio sampling data, Validity flag, User data, Channel status, and parity bit.
  • a sub-frame of IEC 60958 has 32 timeslots. One block consists of 192 frames.
  • FIG. 34 is a timing chart for transmitting IEC60958 standard ARC signals in ASA standard packets.
  • IEC60958 is biphasemarkencoded on the physical layer, so each timeslot is 2bit data.
  • An 8-bit preamble pattern is assigned to the leading 4 timeslots of the subframe after biphase mark encoding.
  • IEC60958 data When transmitting IEC60958 data in packets conforming to the ASA standard, it is packed in subframe units consisting of 32 bits before biphasemarkencode or after biphasemarkdecode. As shown in FIG. 34, 3 patterns of 8-bit preambles assigned to subframe time slots 0 to 3 are assigned to respective 4-bit codes. As a result, the IEC60958 subframe to be packed becomes a 4-byte unit, making packing easier.
  • FIG. 35 is a diagram showing the structure of a packet containing an ARC signal (hereinafter referred to as ARC data packet). More specifically, FIG. 35 shows a configuration for packing IEC60958 sub-frames conforming to the ASA standard.
  • the ARC data packet is 4 bytes.
  • the field of bit [7:4] of the first byte is auxiliary sample bit [3:0]. This field carries 4 bits of timeslot 4-7 of IEC60958 subframe. These 4 bits are designated auxiliary sample bits. If the audio sample word is 24 bits, the lower 4 bits are assigned.
  • bit [3:0] of the first byte is sync preamble [3:0]. If the preamble code is B or Z, it is '0000', if it is M or X, it is '1111', and if it is W or Y, it is '1110'.
  • the second byte is Audio sample word [7:0], and the third byte is Audio sample word [15:8]. It is the audio sample word of the subframe. Audio sample words are transmitted in timeslots 8-27 of the subframe. The LSB of the audio sample word in timeslot 8 is transmitted as audio sample word[0] in this field.
  • the 4th byte bit 7 is the parity bit.
  • the parity bit is transmitted in timeslot 31 of the subframe.
  • bit 6 is the channel status.
  • the channel status bits are transmitted in timeslot 30 of the subframe.
  • bit 5 is user data.
  • User data is transmitted in timeslot 29 of the subframe.
  • bit 4 is the validity flag.
  • the validity flag is transmitted in timeslot 28 of the subframe.
  • bit [3:0] is Audio sample word [19:16], which is the subframe audio sample word. Audio sample words are transmitted in timeslots 8-27 of the subframe.
  • the MSB of the audio sample word of timeslot 27 is transmitted as audio sample word [19] in this field.
  • the validity flag included in the 4th byte in FIG. 35 is for notifying subsequent processing that the data is unreliable when an error is detected in the application packet during transmission according to the ASA standard. You can use it as a bit.
  • the header of each App packet contains the time when timeslot 4 of the first IEC 60958 subframe stored in that packet was input to App packet encoder 29. store and transmit the timestamp of
  • ARC IEC 60958 signals can be made compliant with the ASA standard and transmitted on the TDD communication method Uplink.
  • the ARC signal that the HDMI sink device 23 transmits to the HDMI source device 24 is compliant with the ASA standard and is transmitted in IEC 60958 data format packets using the TDD communication method Uplink. can.
  • the sixth embodiment shows the overall configuration of a packet containing each signal included in the HDMI signal described in the first to fifth embodiments.
  • FIG. 36 is a diagram showing the overall configuration of a packet (hereinafter referred to as a Downlink packet) transmitted by the Downlink of the TDD communication method conforming to the ASA standard.
  • FIG. 37 is a diagram showing the overall configuration of a packet (hereinafter referred to as an Uplink packet) transmitted by the Uplink of the TDD communication method conforming to the ASA standard.
  • the packets in FIGS. 36 and 37 include Headers, DDC packets, and CEC packets.
  • the configurations of Header, DDC packet, and CEC packet are common between FIGS.
  • the packet in FIG. 36 has Header, DDC packet, CEC packet, TMDS_FRL_cnt, HEC_cnt, CRC-32(1), TMDS_FRL_data, CRC-32(2), HEC_data, and CRC-32(3).
  • CRC-32(1) is an error detection code for Header, DDC packet, CEC packet, TMDS_FRL_cnt, and HEC_cnt.
  • CRC-32(2) is an error detection code for TMDS_FRL_data.
  • CRC-32(3) is an error detection code for HEC_data.
  • the 9th to 10th bytes of TMDS_FRL_cnt is the payload size of TMDS_FRL_data.
  • the 13th and 14th bytes of HEC_cnt are the payload size of HEC_data.
  • the packet in FIG. 37 has Header, DDC packet, CEC packet, HEC_cnt, ARC_cnt, CRC-32(1), HEC_data, CRC-32(2), ARC_data, and CRC-32(3).
  • CRC-32(1) is an error detection code for Header, DDC packet, CEC packet, HEC_cnt, and ARC_cnt.
  • CRC-32(2) is an error detection code for HEC_data.
  • CRC-32(3) is an error detection code for ARC_data.
  • the 9th and 10th bytes of HEC_cnt are the payload size of HEC_data.
  • the 13th and 14th bytes of ARC_cnt are the payload size of ARC_data.
  • CRC-32(1) is provided to improve the reliability of control system signals.
  • FIG. 38 is a diagram showing the structure of the headers of Downlink packets and Uplink packets.
  • Signal Direction of Header (Fig 32) selects the structure after the CEC packet.
  • +5V_HPD transmits the +5V signal of the HDMI signal in packets going from source to sink, and transmits the HPD signal in packets going from sink to source.
  • TMDS_FRL_packets, HEC valid, and ARC valid below indicate whether TMDC/FRL packets, HEC packets, or ARC packets are included in this app packet payload.
  • CEC valid and DDC valid indicate whether valid DDC packets and CEC packets are included.
  • the signal direction of bit 7 in FIG. 38 is 1, the signal direction is from source to sink.
  • HDMI packets can transfer TMDS/FRL data. If signal direction is 0, signal direction is from sink to source. HDMI packets cannot carry TMDS/FRL data.
  • +5V_HPD in bit 6 carries +5V if signal direction is set to 1 and HPD if signal direction is set to 0.
  • TMDS_FRL_packets in bit 5 is 1, subsequent packets transmit TMDS_FRL data packets, and if 0, subsequent packets do not transmit TMDS_FRL data packets. This field must be set to 0 if signal direction is set to 0.
  • CEC_Valid of bit 4 is 1, subsequent CEC packets are valid; if 0, subsequent CEC packets are invalid. This means that the CEC signal level remains the same as before.
  • bit 3 DDC_Valid is 1, subsequent DDC packets are valid; if 0, subsequent DDC packets are invalid. This means that the DDC signal level remains the same as before.
  • bit 2 HEC_valid is 1, the HEC packet is transmitted, if it is 0, there is no HEC packet.
  • ARC_valid in bit 1 is 1, an ARC packet is transmitted; if it is 0, no ARC packet exists. If signal direction is set to 1, this field must be set to zero.
  • bit 0 is reserved (in HEC or ARC).
  • FIG. 39 is a diagram showing the structure of a DDC packet.
  • the DDC packet is placed in the 2nd to 3rd bytes of the Downlink packet and Uplink packet. Bits [7:6] of the second byte are reserved.
  • bit 5 is DDC_I2C error, 1 indicates I2C bus hangup, 0 indicates no error.
  • Bit 4 is the DDC_I2C data_Addr_indicator, 1 is data detected (following payload byte), 0 is no data detected (no payload data following).
  • Bit 3 is DDC_I2C Nack, 1 indicates Nack detected, 0 indicates Nack not detected.
  • bit 2 is DDC_I2C Ack, 1 indicates Ack detected, 0 indicates no Ack detected.
  • bit 0 is DDC_I2C Start/Restart, 1 indicates Start/Restart detected, 0 indicates not detected.
  • Bit [7:0] of the third byte is DDC_data, slave address, offset address, wdata, or r
  • FIG. 40 is a diagram showing the configuration of a CEC packet.
  • CEC packets are placed in the 4th to 7th bytes of Downlink packets and Uplink packets.
  • Bit 7 of the 4th byte is Num of CEC data, which is the number of sampled CEC data within the TDD period to be transmitted, where 1 is 28 data and 0 is 27 data. bits [6:4] are reserved.
  • bit [3:0] is CEC [0:3].
  • the sampling rate is 1 MHz.
  • the total number of sampled CEC data within a TDD cycle is 27 or 28 samples.
  • CEC[0] is the first data
  • FIG. 41 is a diagram showing the configuration of TMDS_FRL_control.
  • TMDS_FRL_control is placed in the 8th to 12th bytes of the Downlink packet. Bits [7:4] of the 8th byte are reserved.
  • Bit[7:0] of the 9th byte is TMDS_FRL_packet_size[15:8], and bit[7:0] of the 10th byte is TMDS_FRL_packet_size[7:0].
  • Bytes 9-10 represent the number of TMDS_FRL data packets in this packet in bytes. Bits[7:6] of the 11th byte are reserved, bits[5:0] are TMDS_FRL_character[13:8], and bits[7:0] of the 12th byte are TMDS_FRL_character[7:0]. In bytes 11-12, the number of TMDS_FRL characters is carried in this packet. Characters are 10 bits when HDMI is in TMDS mode, and 18 bits when HDMI is in FRL mode.
  • TMDS_FRL_mode indicates the TMDS type or FRL type of TMDS_FRL_data transmitted by this App packet payload.
  • TMDS_FRL_control transmits the number of TMDS_FRL_data packets transmitted by this App packet payload and the number of TMDS or FRL characters. The receiving side correctly decodes the TMDS signal or FRL signal using this field.
  • FIG. 42 is a diagram showing the configuration of the HEC_control packet.
  • the HEC_control packet is the 13th to 14th bytes of the Downlink packet and the 8th to 9th bytes of the Uplink packet.
  • Bit 7 of the 13th (8)th byte is reserved, and bit[6:0] is packet_length[14:8].
  • bit [7:0] of the 14th (9)th byte is packet_length [7:0].
  • packet_length is the byte length of the payload.
  • FIG. 43 is a diagram showing the structure of an ARC_control packet.
  • the ARC_control packet is placed at the 10th byte of the Uplink packet.
  • bit 7 is reserved.
  • bit 6 is a variable bit control enable, and when 1, it enables setting the subframe validity flag (V) when the CEC32 calculation result indicates an error.
  • bit[5:0] is the number of subframes and represents the number of subframes carried in subsequent packets (maximum sampling rate for audio data is 192kbps due to the maximum number of this field).
  • HEC_control packets and ARC_control packets indicate the number of HEC and ARC packets transmitted by this App packet payload when each packet exists.
  • any type of signal defined by the HDMI standard can be transmitted as a packet conforming to the ASA standard. can be transmitted by
  • Fig. 44 is a diagram showing a try-byte signal output from the HDMI protocol encoder 12 in Fig. 5.
  • the try-byte signal has TMDS ch0 D[7:0], TMDS ch1 D[7:0], TMDS ch2 D[7:0].
  • a 1-byte signal for each channel is called try-byte data. Try-byte data includes active video data and video blanking period data. Try-byte data may also include control period data and island period data.
  • FIG. 45 is a block diagram of a communication device and a communication system that transmit packets containing Try-byte signals.
  • FIG. 45 is a diagram in that the HDMI source device 24 outputs a Try-byte signal instead of outputting a TMDS/FML signal, and the HDMI sink device 23 receives a Try-byte signal instead of receiving a TMDS/FML signal. 13 different.
  • FIG. 46 is a diagram explaining the transmission timing of a packet containing a Try-byte signal.
  • the App packet for HDMI encoder 31h receives a TMDS character signal in 3-byte units, which is a group of 1-byte signals of TMDS Ch0, ch1, and ch2, every TMDS character period. This TMDS character period is asynchronous to the ASA TDD signals and ASA protocol signal processing.
  • App packet for HDMI encoder 31h is input every 6.844 [usec], which is a quarter of ASA TDD cycle (27.376 [usec]), similar to packing of TMDS/FRL signals. Packs a tri-byte signal that
  • the order of packing is TMDS ch0, TMDS ch1, and TMDS ch2 of Tri-byte data that are input in each TMDS character period, and after TMDS ch2, TMDS ch0 of Tri-byte data that is input after the next TMDS character period. , TMDS ch1, and TMDS ch2, and are packed in this order.
  • TMDS ch0, TMDS ch1, and TMDS ch2 input to App packet for HDMI encoder 29h are packed when 6.844 [usec], which is one quarter of the ASA TDD cycle, has elapsed.
  • the first Tri-byte signal is input to the App packet for HDMI encoder 29h as a timestamp, similar to packing of the TMDS signal or FRL signal. Get it and store it in the Apppacketheader.
  • the relationship between the TMDS character period, the TMDS clock, and the pixel clock frequency of the transmitted video stream is defined in the HDMI 1.4b and HDMI 2.x specifications, so if the TMDS character period can be obtained, You can calculate the desired TMDS clock or pixel clock from
  • each TMDS character period is explained, but since the speed of the TMDS character period reaches several 100 MHz to several GHz, inputting several TMDS character signals in parallel and processing them in parallel reduces the input speed. can be dropped.
  • the TMDS characters CH0_0, CH1_0, CH2_0 and CH0_1, CH1_1, CH2_1 shown in FIG. 46 may be input to the App packet for HDMI encoder 29h at the same time for 6 bytes. It will be input in units of 6 bytes every TMDS character period x 2. Even in such a case, the tri-byte signal can be packed and transmitted according to the procedure described above.
  • the application packet is divided as shown in FIG. 15, stored in the PHY data block of the ASA Downlink, and transmitted.
  • the overall structure of the Application packet payload format shown in FIG. 36 can be used. That is, the Tri-byte signal shown in FIG. 46 is stored in the TMDS_FRL_data area shown in FIG. 36 and transmitted.
  • TB_TMDS_FRL_control shown in FIG. 47 is transmitted instead of TMDS_FRL_control in FIG.
  • TB_TMDS_FRL_control in FIG. 47 indicates by TB_TMDS_FRL_mode whether the TMDS_FRL_data transmitted by this App packet payload is TMDS type, FRL type or Tri-Byte mode.
  • TB_TMDS_FRL_control in FIG. 47 transmits the packet size of TB_TMDS_FRL_data transmitted by this App packet payload, and the number of TMDS, FRL, or Tri-byte characters being transmitted. The receiving side correctly decodes TMDS, FRL and Tri-byte using this field.
  • the HDMI source device 24 transmits the Try-byte signal instead of the TMDS signal or FML signal, the period 1/4 of 1 TDD burst period conforming to the ASA standard each, a packet containing a Try-byte signal can be generated and transmitted between SerDes (node2) 22 and SerDes (node1) 21.
  • this technique can take the following structures.
  • an encoder that generates packets of the TDD (Time Division Duplex) communication system including HDMI (High-Definition Multimedia Interface) signals; a communication unit that transmits the packet to the communication partner device for each of a plurality of divided periods obtained by dividing one TDD burst period in the TDD communication method, Communication device.
  • the communication unit transmits the packet to the communication partner device for each division period of 6.844 [ ⁇ sec] obtained by dividing the 1 TDD burst period into 4 or 3.422 [ ⁇ sec] obtained by dividing the 1 TDD burst period into 8.
  • the communication device according to (1).
  • the transmission capacity of a TMDS (Transition Minimized Differential Signaling) signal or FRL (Fixed Rate Link) signal included in the HDMI signal is (1) In the case of 24 [Gbps] or less, for each division period of 6.844 [ ⁇ sec] obtained by dividing the 1 TDD burst period of the ASA (Automotive SerDes Alliance) standard into four, (2) When exceeding 24 [Gbps], for each division period of 3.422 [ ⁇ sec] obtained by dividing 1 TDD burst period of the ASA standard into 8, generating the packet containing 10-bit TMDS characters of the TMDS signal or 18-bit FRL characters of the FRL signal; The communication device according to (2).
  • TMDS Transition Minimized Differential Signaling
  • FRL Fixed Rate Link
  • the packet contains information about the number of the TMDS characters or the FRL characters;
  • the communication device according to (3).
  • the HDMI signal includes a DDC (Display Data Channel) signal
  • the communication unit transmits the packet including the DDC signal in at least one of the plurality of divided periods within the one TDD burst period. transmitting to the communication partner device;
  • the communication device according to any one of (1) to (4).
  • the communication speed of the DDC signal included in the HDMI signal is 400 kbps or higher.
  • the HDMI signal includes a CEC (Consumer Electronics Control) signal
  • the communication unit performs the packet including the CEC signal sampled in synchronization with a clock signal shared with the communication partner device.
  • CEC Consumer Electronics Control
  • the communication device according to any one of (1) to (4).
  • the communication device according to (7).
  • the communication unit transmits the packet including the +5V signal to the communication partner in at least one of the plurality of divided periods within the one TDD burst period. send to the device, The communication device according to any one of (1) to (4).
  • the communication unit When the HDMI signal includes an HEC (HDMI Ethernet Channel) signal, the communication unit includes the HEC signal in at least one of the four or eight divided periods within the one TDD burst period. transmitting the packet to the correspondent device; The communication device according to any one of (1) to (4).
  • the HDMI signal includes a Try-byte signal
  • the communication unit performs TMDS processing of the Try-byte signal in units of 24 bits for each of the four divided periods within the one TDD burst period. transmitting the packet containing the character to the communication partner device; The communication device according to any one of (1) to (4).
  • the communication unit When the HDMI signal includes the try-byte signal, the communication unit relates to the number of TMDS characters to be transmitted per unit time for each of the divided periods divided into four within the one TDD burst period. transmitting information to the correspondent device;
  • the encoder generates the packet in which a control signal group including an HPD signal, a DDC signal, and a CEC signal is arranged before a data signal group including a TMDS signal or an FRL signal and an HEC signal;
  • the communication device according to any one of (1) to (12).
  • the encoder generates the packet by adding an error detection code to each of the control signal group, the TMDS signal or the FRL signal, and the HEC signal separately.
  • a decoder that decodes the HDMI signal included in the first packet received from the communication partner device in the TDD communication method; an encoder that generates a second packet including a response signal addressed to the communication partner device based on the HDMI signal from the communication partner device; a communication unit that transmits the second packet to the communication partner device for each TDD burst period in the TDD communication method; Communication device.
  • the decoder decodes the HDMI signal included in the first packet received from the communication partner device in the TDD communication method, and generates TMDS characters or FRL characters per unit time included in the decoded HDMI signal. regenerate the frequency of the TMDS or FML clock based on information about the number of The communication device according to (15).
  • the decoder reproduces a TMDS character period if the decoded HDMI signal contains information about the number of TMDS characters per unit time;
  • the communication device according to (15) or (16).
  • the communication unit causes the HDMI device connected to the communication partner device to transmit the HDMI signal including the CEC signal to the communication partner device. transmitting the second packet including the response signal to the communication partner device such that the HDMI device receives the response signal to the CEC signal within 0.35 [milliseconds] after transmission;
  • the communication device according to any one of (15) to (17).
  • a power supply unit that supplies a +5V power signal to the HDMI signal playback device when the HDMI signal decoded by the decoder includes a +5V signal;
  • the encoder generates the second packet including an HPD (Hot Plug Detected) signal when the +5V power signal is included in the HDMI signal decoded by the decoder.
  • HPD Hot Plug Detected
  • the encoder When the encoder transmits the HDMI signal including an ARC (Audio Return Channel) signal to the communication partner device, the encoder includes a 4-byte subframe composed of time slots 0 to 31, and convert the preamble that transmits 3 into a 4-bit specific code, and generate the second packet that inputs the time stamp at which the ARC signal is input in time slot 4;
  • the communication device according to any one of (15) to (19).
  • the first communication device is an encoder that generates a first packet of the TDD communication method including an HDMI (High-Definition Multimedia Interface) signal; a communication unit that transmits the first packet to the second communication device for each of a plurality of divided periods obtained by dividing one TDD burst period of the downlink in the TDD communication system,
  • the second communication device is a decoder for decoding an HDMI signal included in the first packet received from the first communication device in the TDD communication method; an encoder that generates a second packet including a response signal addressed to the first communication device based on the HDMI signal from the first communication device; a communication unit that transmits the second packet to the first communication device for each TDD burst period of Uplink in the TDD communication system; Communications system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Communication Control (AREA)

Abstract

［課題］　HDMIとは異なる高速シリアル通信方式において、HDMI信号を送受できるようにする。 ［解決手段］　通信装置は、HDMI (High-Definition Multimedia Interface)信号を含むTDD (Time Division Duplex)通信方式のパケットを生成するエンコーダと、前記TDD通信方式における1 TDDバースト期間を分割した複数の分割期間のそれぞれごとに前記パケットを前記通信相手装置に送信する通信部と、を備える。

Description

通信装置及び通信システム
　本開示は、通信装置及び通信システムに関する。
　複数の装置間に接続された伝送ケーブルを介して高速シリアル通信を行う技術が提案されている（特許文献１）。この種の高速シリアル通信は、種々の分野で使用されており、例えば車載機器間の通信にも使用されている。
特開２０１１－２３９０１１号公報
　一方、主に民生機器では、大容量のvideo信号及び音声信号を伝送する高速インタフェース規格としてHDMI(High-Definition Multimedia Interface)が普及している。
　車両にも、ＴＶ及びブルーレイ再生機器などが搭載されたり、持ち込まれたりする場合があり、前述した車載用の高速シリアル通信においてHDMI信号を送受できるようにすると、利便性が向上する。
　しかしながら、HDMI信号の伝送距離は数ｍ程度でしかないため、映像機器と車載モニタの場所に制限が生じてしまう課題がある。そこで、本開示では、HDMIとは異なる高速シリアル通信方式において、HDMI信号をより長距離に送受できるようにした通信装置及び通信システムを提供するものである。
　上記の課題を解決するために、本開示によれば、HDMI (High-Definition Multimedia Interface)信号を含むTDD (Time Division Duplex)通信方式のパケットを生成するエンコーダと、
　前記TDD通信方式における1 TDDバースト期間を分割した複数の分割期間のそれぞれごとに、前記パケットを通信相手装置に送信する通信部と、を備える、
　通信装置。
　前記通信部は、前記1 TDDバースト期間を４分割した6.844 [μ秒]、又は８分割した3.422[μ秒]の前記分割期間ごとに、前記パケットを通信相手装置に送信してもよい。
　前記エンコーダは、
　前記HDMI信号に含まれるTMDS (Transition Minimized Differential Signaling)信号又はFRL (Fixed Rate Link)信号の送信容量が、
　(1) 24 [Gbps]以下の場合、ASA (Automotive SerDes Alliance)規格の前記1 TDDバースト期間を４分割した6.844[μ秒]の分割期間ごとに、
　(2) 24 [Gbps]を超える場合、前記ASA規格の1 TDDバースト期間を８分割した3.422[μ秒]の分割期間ごとに、
　前記TMDS信号の10ビット単位のTMDSキャラクタ、又は前記FRL信号の18ビット単位のFRLキャラクタを含む前記パケットを生成してもよい。
　前記パケットは、前記TMDSキャラクタ又は前記FRLキャラクタの数に関する情報を含んでもよい。
　前記通信部は、前記HDMI信号にDDC (Display Data Channel)信号が含まれる場合、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで、前記DDC信号を含む前記パケットを前記通信相手装置に送信してもよい。
　前記HDMI信号に含まれる前記DDC信号の通信速度は400kbps以上であってもよい。
　前記通信部は、前記HDMI信号にCEC (Consumer Electronics Control)信号が含まれる場合、前記通信相手装置との間で共有するクロック信号に同期させてサンプリングされた前記CEC信号を含む前記パケットを、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで前記通信相手装置に送信してもよい。
　前記通信相手装置から送信された前記CEC信号の応答信号を含むパケットをデコードして、前記CEC信号を送信したHDMI機器が前記CEC信号を送信してから0.35ミリ秒以内に前記応答信号を前記HDMI機器に返すデコーダを備えてもよい。
　前記通信部は、前記HDMI信号に+5V信号が含まれる場合、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで、前記+5V信号を含む前記パケットを前記通信相手装置に送信してもよい。
　前記通信部は、前記HDMI信号にHEC (HDMI Ethernet Channel)信号が含まれる場合、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで、前記HEC信号を含む前記パケットを前記通信相手装置に送信してもよい。
　前記通信部は、前記HDMI信号にTry-byte信号が含まれる場合、前記1 TDDバースト期間内の４つに分割した前記分割期間ごとに、前記Try-byte信号の24ビット単位のTMDSキャラクタを含む前記パケットを前記通信相手装置に送信してもよい。
　前記通信部は、前記HDMI信号に前記Try-byte信号が含まれる場合、前記1 TDDバースト期間内の４つに分割した前記分割期間ごとに、単位時間に送信するTMDSキャラクタの数に関する情報を前記通信相手装置に送信してもよい。
　前記エンコーダは、HPD信号、DDC信号、及びCEC信号を含む制御信号群を、TMDS信号又はFRL信号、及びHEC信号を含むデータ信号群よりも前に配置した前記パケットを生成してもよい。
　前記エンコーダは、前記制御信号群と、前記TMDS信号又は前記FRL信号と、前記HEC信号とに、それぞれ別個に誤り検出符号を付加した前記パケットを生成してもよい。
　本開示によれば、通信相手装置からTDD通信方式にて受信された第１パケットに含まれるHDMI信号をデコードするデコーダと、
　前記通信相手装置からの前記HDMI信号に基づいて、前記通信相手装置宛ての応答信号を含む第２パケットを生成するエンコーダと、
　TDD通信方式における1 TDDバースト期間ごとに、前記第２パケットを前記通信相手装置に送信する通信部と、を備える、通信装置が提供される。
　前記デコーダは、前記通信相手装置からTDD通信方式にて受信された第１パケットに含まれるHDMI信号をデコードし、デコードされた前記HDMI信号に含まれる単位時間当たりのTMDSキャラクタ又はFRLキャラクタの数に関する情報に基づいて、TMDSクロック又はFMLクロックの周波数を再生してもよい。
　前記デコーダは、デコードされた前記HDMI信号に単位時間当たりのTMDSキャラクタの数に関する情報が含まれる場合には、TMDSキャラクタ期間を再生してもよい。
　前記通信部は、前記デコーダでデコードされた前記HDMI信号にCEC信号が含まれる場合、前記通信相手装置に接続されたHDMI機器が前記CEC信号を含む前記HDMI信号を前記通信相手装置に送信してから0.35 [ミリ秒]以内に前記HDMI機器が前記CEC信号に対する応答信号を受信するように、前記応答信号を含む前記第２パケットを前記通信相手装置に送信してもよい。
　前記デコーダでデコードされた前記HDMI信号に+5V信号が含まれる場合、前記HDMI信号の再生装置に対して+5V power信号を供給する電源部を備え、
　前記エンコーダは、前記デコーダでデコードされた前記HDMI信号に前記+5V power信号が含まれる場合、HPD (Hot Plug Detected)信号を含む前記第２パケットを生成してもよい。
　前記エンコーダは、前記通信相手装置にARC (Audio Return Channel)信号を含む前記HDMI信号を送信する場合、タイムスロット０～31で構成される４バイトのサブフレームを含み、タイムスロット０～３を伝送するプリアンブルを４ビットの特定コードに変換し、タイムスロット４には前記ARC信号が入力されたタイムスタンプを入力する前記第２パケットを生成してもよい。
　本開示によれば、第１通信装置と、
　前記第１通信装置との間でTDD (Time Division Duplex)通信方式で割り当てられた期間内に交互に情報を送受する第２通信装置と、を備え、
　前記第１通信装置は、
　HDMI (High-Definition Multimedia Interface)信号を含む前記TDD通信方式の第１パケットを生成するエンコーダと、
　前記TDD通信方式におけるDown linkの1 TDDバースト期間を分割した複数の分割期間のそれぞれごとに、前記第１パケットを前記第２通信装置に送信する通信部と、を有し、
　前記第２通信装置は、
　前記第１通信装置から前記TDD通信方式にて受信された前記第１パケットに含まれるHDMI信号をデコードするデコーダと、
　前記第１通信装置からの前記HDMI信号に基づいて、前記第１通信装置宛ての応答信号を含む第２パケットを生成するエンコーダと、
　前記TDD通信方式におけるUp linkの1 TDDバースト期間ごとに、前記第２パケットを前記第１通信装置に送信する通信部と、を有する、通信システムが提供される。
標準的なHDMIで送受される信号を示す図。 HDMI 1.4bで用いられるTMDS信号のタイミング図。 HDMI2.0で用いられるTMDS信号のタイミング図。 HDMI 2.1で用いられるFRL信号のタイミング図。 FRL信号のデータ速度と使用される伝送レーン数を示す図。 HDMI sourceデバイスの内部構成の一例を示すブロック図。 CEC信号のタイミング図。 SerDesを用いた高速シリアル伝送を行うSerDesシステムのブロック図。 図７のSerDesシステムがASA規格に準拠した高速シリアル伝送を行う場合に送受されるパケットフォーマットを示す図。 ASA規格のDLL payloadの伝送容量を示す図。 伝送容量SG3～SG5のそれぞれが1 TDD期間に伝送するPHYデータブロックの数を示す図。 伝送レーンを２本又は４本に拡張したSerDesシステムのブロック図。 ASA規格に準拠したTDD通信方式を利用してHDMI信号を伝送可能なSerDesシステムのブロック図。 図１２の一変形例に係るSerdesシステムのブロック図。 ASA規格の1 TDDバースト期間に伝送可能なHDMI信号を示す図。 ASA規格に準拠した1 TDDバースト期間内のパケット伝送のタイミング図。 図１５のタイミングに従って伝送されるHDMIの伝送速度とSerDesシステム20の伝送レーン数及び伝送容量との関係を示す図。 ASA規格のDown linkの1 TDDバースト期間に含まれるPHYデータブロックの総数を示す図。 HDMI信号に含まれるTMDS信号をパッキングしてパケットを生成する処理動作を説明する図。 dummy bitを付加してパッキングする例を示す図。 HDMI信号に含まれるTMDS信号をパッキングしてパケットを生成する処理動作を説明する図。 HDMI信号に含まれるFRI信号をパッキングしてパケットを生成する処理動作を説明する図。 dummy bitを付加してパッキングする例を示す図。 HDMI信号に含まれるFRI信号をパッキングしてパケットを生成する処理動作を説明する図。 dummy bitを付加してパッキングする例を示す図。 1 TDDバースト期間の４分の１又は８分の１ごとにパッキングされるFRL characterのうち、最初のFRL characterが入力されるタイミングを示す図。 図９及び図１０を簡略化してHDMI信号に含まれるDDC信号の伝送を行う通信装置及び通信システムのブロック図。 DDCパケットの構成を示す図。 DDC信号を含むパケットを伝送するタイミング図。 図１２と図１３を簡略化したブロック図。 CECパケットの構成を示す図。 CEC信号を含むパケットを伝送するタイミングを示す図。 第４の実施形態に係るSerDes (node1)の内部構成を示すブロック図。 IEC60598パケットの形式を説明する図。 IEC60958規格のARC信号をASA規格のパケットで伝送する場合のタイミング図。 ARCデータパケットの構成を示す図。 ASA規格に準拠するTDD通信方式のDown linkパケットの全体構成を示す図。 ASA規格に準拠するTDD通信方式のUp linkパケットの全体構成を示す図。 Down linkパケットとUp linkパケットのHeaderの構成を示す図。 DDCパケットの構成を示す図。 CECパケットの構成を示す図。 TMDS_FRL_controlの構成を示す図。 HEC_controlパケットの構成を示す図。 ARC_controlパケットの構成を示す図。 図５のHDMI protocol encoderから出力されるTry-byte信号を示す図。 Try-byte信号を含むパケットを伝送する通信装置及び通信システムのブロック図。 Try-byte信号を含むパケットの伝送タイミングを説明する図。 Try-byte信号の伝送時のTMDS_FRL_controlの構成を示す図。
　以下、図面を参照して、通信装置及び通信システムの実施形態について説明する。以下では、通信装置及び通信システムの主要な構成部分を中心に説明するが、通信装置及び通信システムには、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　HDMIは、大容量の映像音声信号、及び双方向の機器間制御信号などを伝送する高速インタフェース規格であり、民生機器を中心に広く普及している。HDMIでは、いくつかの規格が策定されている。現在最も広く普及している規格は、HDMI 1.4bおよびその後継規格であるHDMI 2.0と HDMI 2.1である。
　図１は、標準的なHDMIで送受される信号を示す図である。図１では、映像音声信号のソース源であるHDMI sourceデバイス１と映像音声信号を再生するHDMI sinkデバイス２が、HDMIケーブルを介して接続されている。HDMIで送受される信号（以下、HDMI信号）を伝送可能なデバイス間の距離は、信号速度に依存するが、通常5m程度である。
　HDMIは、TMDS (Transition Minimized Differential Signaling)信号又はFRL (Fixed Rate Link)信号と、DDC (Display Data Channel)信号と、CEC (Consumer Electronics Control)信号と、+5V power信号と、HPD (Hot Plug Detected)信号と、Utility信号とを備える。
　TMDS信号又はFRL信号は、高速大容量の映像音声を伝送する。DDC信号は、EDID ROM（Extended Display Identification Data Read Only Memory)４の読出しとHDCP (High-bandwidth Digital Content Protection system)認証データの送受に用いられる。
　CEC信号は、HDMIデバイス間の連携動作を行うプロトコルを伝送する。+5V power信号は、HDMI sourceデバイス１からHDMI sinkデバイス２のEDID ROM４に電源電圧を供給し、HDMI sinkデバイス２が休止中にEDID ROM４の読出しを可能にする。
　HPD (Hot Plug Detect)信号は、HDMI sinkデバイス２がHDMI sourceデバイス１から供給された+5V power信号をHDMI sourceデバイス１に折り返すことで、HDMIデバイス同士がHDMIケーブルを介して接続されたことを示す。
　Utility信号は、HEC(HDMI Ethernet Channel)とARC(Audio Return Channel)を伝送するために、HPD信号と共に用いられる。例えば、後述するSerDes (node2)内のPHY_Txは、HDMI信号にHEC信号が含まれる場合、1 TDDバースト期間内の４つ又は８つの分割期間のいずれかで、HEC信号を含むパケットをSerDes (node1)に送信する。
　図２ＡはHDMI 1.4bで用いられるTMDS信号のタイミング図、図２ＢはHDMI2.0で用いられるTMDS信号のタイミング図である。TMDS信号は、高速大容量データを伝送する３本のTMDSデータ信号と、そのTMDSデータに同期するTMDSクロック信号で構成される。３本のTMDS信号はそれぞれ、8b10b coding（８ビットから10ビットへのcoding）の一種であるTMDS codingされたTMDS characterと呼ばれる10 bit 単位のデータで構成される。HDMI 1.4bでは、１本のTMDS データの最大レートは3.4 GHzである。
　HDMI 2.0では、１本のTMDS データの最大レートは6GHzである。従って、TMDSの最大データ速度は、HDMI 1.4bでは10.2 Gbps、HDMI 2.0では18.0 Gbpsとなる。
　HDMI 1.4bまでのHDMI規格では、1 TMDS characterがTMDSクロック周期である。HDMI 2.0では、 HDMI 1.4bより高速のTMDSデータを伝送する場合、 4 TMDS characterがTMDSクロック周期である。
　TMDSクロックはTMDSデータが伝送するvideo信号のpixel clockと同期関係にあり、HDMI sinkデバイス２は、受信したTMDSクロックからpixel clockを再生することができる。
　図３は、HDMI 2.1で用いられるFRL信号のタイミング図である。FRL信号は、TMDS信号とは異なり、伝送するvideo信号のpixel clockとは無関係の固定レートの信号である。FRL信号を構成する各FRLデータは、16b18b coding（16ビットから18ビットへのcoding）された18bit単位のFRL characterと呼ばれるデータ単位で伝送される。FRL信号は、３本又は４本の伝送レーンを用いて伝送される。図３に示すように、FRL信号には伝送クロックは存在しない。
　図４は、FRL信号のデータ速度と使用される伝送レーン数を示す図である。HDMI規格では、上位互換性が求められるため、HDMI 2.1はHDMI 2.0やHDMI 1.4bを包含しなければならい。すなわち、HDMI 2.1は、pixelクロックと同期してTMDSクロックを伝送するTMDSモードとFRLモードを切替可能にしなければならい。
　図５はHDMI sourceデバイス１の内部構成の一例を示すブロック図である。図５のHDMI sourceデバイス１は、Video source 11と、HDMI protocol encoder 12と、TMDS encoder 13と、FRL packet encoder 14と、FRL encoder 15と、セレクタ (Sel) 16とを有する。
　Video source 11は、video signal、同期信号Vsynce/Hsync、及びpixel clockを出力する。HDMI protocol encoder 12は、HDMI protocl signalを出力する。TMDS encoder 13は、TMDSデータとTMDSクロックを含むTMDS信号を出力する。FRL encoder 15は、FRLデータとFRL clockを含むFRL信号を出力する。セレクタ16は、TMDS信号とFRL信号のいずれか一方を選択して出力する。
　DDC信号は、機器間制御信号で一般的に用いられているI2C（Internet Integrated circuit）規格の信号である。したがって、DDC信号は、クロック線のSCLとデータ線のSDAの２線で構成される。I2Cのデータ速度は、100kbps (Standard mode)、400kbps( Fast mode)、1Mbps (Fast mode plus)などが、I2C規格で定義されている。HDMI 規格では、DDC信号のデータ速度は、100kbps (Standard mode)を満たすことが求められ、さらに400kbps( Fast mode)も使用してもよいことが示されている。
　CEC信号は、HDMIデバイス間の連携動作を行うプロトコルを伝送するCEC(Consumer Electronics Control)信号である。CEC信号は、データ線のみで構成されるバスである。
　図６はCEC信号のタイミング図である。CEC信号は、クロック線を持たない１ビット信号である。このため、CEC信号は、各信号がＨ状態からＬ状態に立ち下がった時間を起点として、ミリ秒単位で信号変化タイミングを規定する。また、CEC信号の受信側での信号取得タイミングは、各信号がＨ状態からＬ状態に立ち下がった時間を起点として、1.05 ミリ秒後を規定する。また、信号受信応答は、Ack bitを用いて行われるが、元のCEC信号を受信したinitiatorがAck bitを出力してから、Ack bitを含むCEC信号を送信したFollowerからのAck bitを0. 35ミリ秒以内に受信する必要がある (図４ Ack bit timing)。
　+5V power信号は、前述したように、 HDMI sourceデバイス１からHDMI sinkデバイス２のEDID ROM４に電源電圧を供給し、HDMI sinkデバイス２が休止中にEDID ROM４の読出しを可能にするための信号である。
　HPD (Hot Plug Detect)信号は、 HDMI sinkデバイス２が、HDMI sourceデバイス１から供給された+5V power信号をHDMI sourceデバイス１に応答することで、HDMIデバイス1, 2間がHDMIケーブルを介して接続されていることを通知する。HDMI sourceデバイス１は、HPDが lowからHighに遷移することで、HDMIケーブルが接続されていることを検知し、DDC信号を用いて、HDMI sinkデバイス２のEDID ROM４の内容を読み出し、HDMI sinkデバイス２が受信できる映像フォーマットを検出することで、最適なvideo信号を送信する。
　Utility信号線は、HDP信号線と共に用いられる。Utility信号線とHDP信号線は、双方向通信のEthernet 100Base-TX相当の信号とsinkからsourceにデジタルオーディオ信号フォーマットであるIEC60958信号を同時に伝送することができる。これら2つの信号フォーマットを伝送する機能をHDMIではHEAC (HDMI Ethernet and Audio Return Channel)と呼ぶ。
　HDMIとは別に、SerDesを用いた高速シリアル伝送方式が知られている。図７は、FPD linkなどのSerDes (Serializer Deserializer)を用いた高速シリアル伝送を行うSerDesシステム20のブロック図である。
　図７のSerDesシステム20は、SerDes (node1) 21とSerDes (node2) 22とを備える。SerDes (node1) 21は例えばECU 23に接続され、SerDes (node2) 22は例えばカメラモジュール (Camera) 24に接続される。SerDes (node1) 21とSerDes (node2) 22は、例えばTDD (Time Division Duplex)通信方式による高速シリアル伝送を行う。
　SerDes (node1) 21は、PHY_Rx 25、PHY_Tx 26、DLL (Data Link Layer) 27、App packet decoder 28、App packet encoder 29、及びReference time発生器(leader) 30を有する。
　SerDes (node1) 21内のPHY_Rx 25は、SerDes (node2) 22からケーブル10を介して送信されたDown linkパケットを受信する。PHY_Tx 26は、SerDes (node2) 22にUp linkパケットをケーブル10を介して送信する。DLL 27は、Down linkパケットからアプリケーションパケットを抽出するとともに、SerDes (node2) 22側に送信するべきアプリケーションパケットをApp packet encoder 29から受信して、DLLコンテナを生成する。App packet decoder 28は、DLL 27からのアプリケーションパケットをデコードして得られたvideo信号をECU 23に送る。App packet encoder 29は、ECU 23から送信された制御信号を含むアプリケーションパケットを生成してDLL 27に送る。
　SerDes (node2) 22は、App packet encoder 31、App packet decoder 32、DLL 33、PHY_Tx 34、PHY_Rx 35、及びReference time発生器 (follower) 36を有する。
　SerDes (node2) 22内のApp packet encoder 31は、カメラモジュール24からのvideo信号を受信して、video信号を含むアプリケーションパケットを生成する。App packet decoder 32は、DLL 33からのアプリケーションパケットをデコードして得られた制御信号をカメラモジュール24に送信する。DLL 33は、App packet encoder 31で生成されたアプリケーションパケットを含むDLLコンテナを生成してPHY_Tx 34に送信する。また、DLL 33は、PHY_Rx 34が受信したUp linkパケットからアプリケーションパケットを抽出してApp packet decoder 32に送る。
　図７のようなSerDesシステム20は、例えば車載ネットワークに用いられ、特に車両に搭載されたカメラモジュール24からの高速大容量video信号をECU 23に伝送するために用いられる。伝送ケーブル10には、HDMIケーブルよりも安価な同軸ケーブル(Coax)、又はシールドツイストペア線(STP)などが用いられる。
　近年、車載向けのSerDes伝送規格化団体であるAutomotive SerDes Alliance (ASA)により、伝送規格化作業が行われている。
　図８は図７のSerDesシステム20がASA規格に準拠した高速シリアル伝送を行う場合に送受されるパケットフォーマットを示す図である。1 TDDバースト期間に送信されるDown linkパケットは、PHYフォーマットのDLLコンテナを複数有する。各DLLコンテナは、シンクヘッダとPHYデータブロックを有する。PHYデータブロックは、コンテナヘッダは、DLLペイロードとDLLペイロードを有する。DLLペイロードは、様々なアプリケーションパケットを含む。各アプリケーションパケットは、アプリケーションパケットヘッダとアプリケーションパケットペイロードを有する。アプリケーションパケットヘッダは、アプリケーションの種類を表すアプリケーションタイプ、タイムスタンプ、及びフラグメントを有する。タイムスタンプは、アプリケーションの特定のタイミングをSerDesシステム20が共有するクロックで計測した時間を表す。フラグメントは、アプリケーションのサイズが大きくて、一つのアプリケーションパケットで伝送できない場合に、複数のアプリケーションパケットに分割して伝送することを示す。
　ASA規格は、図７に示すvideo信号のような高速大容量データを流すDown linkと制御信号のような低速小容量データを流すUp linkが、時分割多重(TDD)された非対称双方向伝送を採用する。図８に示すように、ASAでは、Down link伝送期間は、Up link伝送期間よりも長く、Down linkパケットの伝送容量は、Up linkパケットの伝送容量もはるかに大きいことを想定している。
　図９は、ASA規格のDLL payloadの伝送容量を示す図である。ASA規格では、SG1からSG5までの5つの伝送容量が規定されている。図８に示すように、Down linkパケットには、複数のPHYデータブロックが含まれる。Down linkパケットに含まれるPHYデータブロックの数は、図９に示すように伝送容量SG3～SG5により異なる。
　図１０は、伝送容量SG3～SG5のそれぞれが1 TDD期間に伝送するPHYデータブロックの数を示す図である。ASAでは、伝送レーンを２本又は４本に増やすことで、最大52[Gbps]まで伝送容量を増やすことを検討している。これは、近年の車両は、メータやコンソールなどを高精細のLCDパネルに置換したり、同乗者用の高精細LCDモニタを設置したりすることから、4kや8k video信号を伝送できるようにするためである。
　図１１は伝送レーンを２本又は４本に拡張したSerDesシステム20のブロック図である。伝送レーンの数に合わせて、SerDes (node1) 21とSerDes (node2) 22のそれぞれに、複数のPHY_Tx 26 (又は34)と複数のPHY_Rx 25 (又は35)が設けられる。
　ASA規格に準拠したSerDesシステム20では、Down linkパケットで大量のvideo信号をカメラモジュール24からECU 23に送信できるようにしている。HDMIの規格は、ASA規格よりも汎用的であり、HDMI信号をASA規格に準拠したSerDesシステム20で伝送できるようにすることは、以下の点で好都合である。
１．HDMI プロトコルはすでに普及しているため、HDMI規格に準拠したsourceデバイスとsinkデバイスは入手しやすく、入手コストも抑えられる。
２．sourceデバイスとsinkデバイスの制御ドライバソフトなどをそのまま使用できる。
３．HDMIの伝送距離は通常５ｍ程度であるが、TDD通信方式を利用してHDMI信号を伝送することで、HDMI信号の伝送距離を15mまで延ばすことができる。
４．HDMIケーブルより安価なCoaxケーブル、STPケーブルを使用できる。
　図１２はASA規格に準拠したTDD通信方式を利用してHDMI信号を伝送可能なSerDesシステム20のブロック図である。図１２のSerDesシステム20は、HDMI sinkデバイス23に接続されたSerDes (node1) 21と、HDMI sourceデバイス24に接続されたSerDes (node2) 22とを備える。SerDes (node1) 21とSerDes (node2) 22は、HDMI信号をASA規格に準拠するパケットで伝送する。HDMI信号は、SerDes (node1) 21とSerDes (node2) 22間の高速シリアル伝送用のゲーブルを介して伝送される。
　図１２のSerDes (node1) 21内のApp packet for HDMI encoder 29hとApp packet for HDMI decoder 28hは、共通のHDMIケーブルを介してHDMI sinkデバイス23と接続される。同様に、SerDes (node2) 22内のApp packet for HDMI encoderとApp packet for HDMI decoderは、共通のケーブルを介してHDMI sourceデバイス24と接続される。
　図１３は図１２の一変形例に係るSerdesシステムのブロック図である。図１３では、SerDes (node1) 21内のApp packet for HDMI encoderとHDMI sinkデバイス23を接続するHDMIケーブルとは別個に、SerDes (node1) 21内のApp packet for HDMI decoderとHDMI sinkデバイス23を接続するHDMIケーブルが設けられる。同様に、SerDes (node2) 22内のApp packet for HDMI encoderとHDMI sourceデバイス24を接続するHDMIケーブルとは別個に、SerDes (node2) 22内のApp packet for HDMI decoderとHDMI sourceデバイス24を接続するHDMIケーブルが設けられる。
　しかしながら、HDMI信号をASA規格に準拠したパケットで伝送する場合、以下のような課題がある。
　１．HDMI信号には、TMDS信号又はFRL信号が含まれるが、TMDS信号とFRL信号では、図２Ａ、図２Ｂ及び図３に示すように、信号形態が互いに相違しており、どちらの信号形態にも対応可能なパケット構成が必要になる。
　２．HDMI sinkデバイス23側でpixel clockを再生するためのTMDSクロック周波数情報を伝送するパケット構成が必要になる。
　３．FRL伝送レート情報を伝送するパケット構成が必要になる。
　４．図２Ａ、図２Ｂ、 図３に示すように、TMDS信号とFRL信号は、時間的に連続した信号であるが、ASA規格に準拠したTDD通信方式では、時分割で信号を伝送するため、時間的に不連続のパケット構成が必要になる。
　５．信号変換のためのバッファ容量と変換レイテンシをできるだけ少なくする必要がある。
　６．DDC信号を、I2C standard mode (100kbps)以上の伝送速度で伝送する必要がある。
　７．CEC信号を送信するinitiatorがAck bitを出力してから、Followerからの信号受信応答のAck bitを0. 35ミリ秒以内に受信する必要がある。
　８．+5V power信号を受信したらHDMI sinkデバイス23のEDID ROM４に電源を供給する必要がある。
　９．ARC機能に対応する場合、図３７のIEC60958パケットを伝送するパケット構成が必要となる。
　本開示に係る通信装置及び通信システムは、前述した１～９の課題を解決した上で、HDMI信号をASA規格に準拠したパケットで伝送することを特徴とする。
　以下では、HDMI信号に含まれるTMDS信号又はFRL信号、DDC信号、CEC信号、+5V power信号、ARC信号のそれぞれをASA規格に準拠したパケットで伝送する手段を順に説明する。
　（第１の実施形態）
　第１の実施形態は、TMDS信号又はFRL信号をASA規格に準拠したパケットで伝送するものである。
　第１の実施形態に係る通信装置及び通信システムは、図１２又は図１３と同様のブロック構成を備える。第１の実施形態に係る通信装置は、図１２又は図１３のSerDes (node1) 21又はSerDes (node2) 22である。第１の実施形態に係る通信システムは、図１２又は図１３のSerDesシステム20と同様の構成を備える。
　HDMI信号は連続信号であるのに対し、図１２又は図１３のSerDesシステム20は、TDD通信方式を採用するため、Up linkとDown linkが交互に、それぞれのTDDバースト期間ごとに不連続にパケットを伝送する。よって、連続信号からなるHDMI信号をパケットに変換して、不連続のTDDバースト期間ごとに伝送しなければならない。
　第１の実施形態では、図１２又は図１３のApp packet for HDMI encoder 29hは、HDMI信号を含むパケットを生成する。SerDes (node2) 22内のPHY_Tx 34は、TDD信方式における1 TDDバースト期間を４分割した6.844 [μ秒]、又は８分割した3.422[μ秒]の分割期間ごとに、パケットをSerDes (node1) 21に送信する。
　より詳細には、App packet for HDMI encoder 31hは、HDMI信号に含まれるTMDS信号又はFRL信号の送信容量が24 [Gbps]以下の場合、ASA規格の、1 TDDバースト期間を４分割した6.844[μ秒]の分割期間ごとに、TMDS信号の10ビット単位のTMDSキャラクタ、又は、FRL信号の18ビット単位のFRLキャラクタを含む、パケットを生成する。また、App packet for HDMI encoder 31hは、HDMI信号に含まれるTMDS信号又はFRL信号の送信容量が24 [Gbps]を超える場合、ASA規格の1 TDDバースト期間を８分割した3.422[μ秒]の分割期間ごとに、TMDS信号の10ビット単位のTMDSキャラクタ、又は、FRL信号の18ビット単位のFRLキャラクタを含む、パケットを生成する。
　上述したパケットは、例えば、TMDSキャラクタ又はFRLキャラクタの数に関する情報を含む。
　図１４は、ASA規格の1 TDDバースト期間に伝送可能なHDMI信号を示す図である。HDMI信号は連続信号であるため、HDMI信号を不連続なTDDバースト期間に送信するには、HDMI信号をいったんバッファメモリに格納し、バッファメモリ内のHDMI信号を古いものから順にASA規格のパケットに変換して、1 TDDバースト期間ごとに伝送する必要がある。
　HDMIには複数の規格があり、規格ごとに伝送速度が異なっており、より新しい規格ほど伝送速度が高くなる。HDMIの伝送速度が高くなるほど、ASA規格に準拠したSerDesシステム20のレーン数と伝送容量を増やす必要がある。
　図１４は、HDMIの規格ごとの伝送速度と、ASA規格のSerDesシステム20の伝送レーン数と伝送容量との対応関係を示している。図１４において、"OK"と記載された組合せのみで、HDMI信号をSerDesシステム20で伝送可能となる。"NA"は、"Non Available"の略であり、HDMI信号を正常に伝送できない伝送形態であることを意味する。
　図１５はASA規格に準拠した1 TDDバースト期間内のパケット伝送のタイミング図である。図１５では、HDMI信号に含まれるTMDS信号又はFRL信号を、ASA規格に準拠したパケットに含めて1 TDDバースト期間に伝送する例を示す。TMDS信号は、8b10bコーディング後のエンコードされた信号である。FRL信号は、16b18bコーディング後のエンコードされた信号である。
　HDMI信号は、1 TDDバースト期間とは非同期であり、ASA規格に準拠したパケットの生成タイミングとも非同期である。
　前述したように、HDMIには複数の規格があり、各規格ごとに伝送速度が異なる。また、ASAは、伝送レーンが１本、２本、又は４本かによって、伝送レートが変わる。
　図１６は、図１５のタイミングに従って伝送されるHDMIの伝送速度とSerDesシステム20の伝送レーン数及び伝送容量との関係を示す図である。図１６では、図１４で"OK"であった一部の組合せを"DU"としている。"DU"は、"don't use"の略であり、伝送条件は満たすものの使用しないことを意味する。
　第１の実施形態に係る通信システムでは、図１２又は図１３のSerDes (node2) 22内のApp packet for HDMI encoder 31hは、入力される TMDS encode信号またはFRL 16b18b encode信号が、24.0 [Gpbs] 以下の場合、ASA TDD cycle (27.376 [usec])の４分の１の時間 6.844 [usec]毎に、TMDS encode信号またはFRL 16b18b encode信号をパッキングする。あるいは、 App packet for HDMI encoder 31hは、入力される TMDS encode信号またはFRL 16b18b encode信号が、24.0 [Gpbs] を超える場合、ASA TDD cycle (27.376 [usec])の８分の１の時間 3.422 [usec]毎に、TMDS encode信号またはFRL 16b18b encode信号をパッキングする。
　TMDS信号とFRL信号を1 TDDバースト期間 あたり４分割してパッキングするか、８分割してパッキングするかは、後述する図４１に示すTMDS_FRL_controlのTMDS_FRL_modeで制御される。TMDS_FRL_modeは、HDMI信号にTMDS信号とFRL信号のいずれか含まれるかを示す。
　図１７はASA規格のDown linkの1 TDDバースト期間に含まれるPHYデータブロックの総数を示す図である。図１７に示すように、Down linkの1 TDDバースト期間に含まれるPHYデータブロックの総数は、SG3、SG4、SG5のそれぞれで36、54、72である。また、ASA規格でHDMI信号を伝送するために必要な伝送レーン数を図１６の"OK"の組合せに制限することで、全PHY data block数は４の倍数又は８の倍数になり、1 TDDバースト期間に含まれるPHYデータブロックの総数は図１７に示すように、前述した総数の１倍、２倍、又は４倍になる。
　これにより、 ASA 規格の基本伝送単位である1 TDDバースト期間(27.376 [usec])内でHDMI TMDS信号又はFRL信号を分割し、1 TDDバースト期間内のPHY data blockにて、過不足なく伝送できる。
　以上より、HDMI信号を一時的に記憶するバッファメモリの容量を削減でき、かつHDMI信号の伝送遅延を短縮できる。
　図１８～図２０はHDMI信号に含まれるTMDS信号をパッキングしてパケットを生成する処理動作を説明する図である。図１８～図２０では、HDMI2.0で３本の伝送レーンを用いてTMDS0～2を伝送する例を示す。TMDSクロックが340MHz以上の場合、1/4の周波数のクロックが生成される。App packet for HDMI encoder 29hには、TMDSクロックの１周期ごとに10バイトのTMDS信号が入力される。App packet for HDMI encoder 31hは、TMDSクロックの立ち上がりを基準にして、TMDS0、TMDS1,TMDS2のそれぞれごとに、byte単位でパッキングする。
　図１８のB1[0]は、TMDS信号のbyte #1のbit 0番目を示す。TMDS characterは、10bit単位であるため、4 TMDS character で、40 bit x 3 lane (TMDS 0,1,2)  = 120 bit となり、これは15 byteとなる。パッキングされるTMDS character数が４の倍数でない場合、byte単位にならないため、図１９に示すようにbyte単位になるようにTMDS characterの末尾にdummy bitを付加してパッキングし、byte単位に揃える。
　各App packet payloadに含まれるTMDS データは、必ずTMDS character単位となる。これにより、受信側は、TMDSクロックを再生する際に、TMDSクロックの立ち上がり位置をTMDS characterの先頭位置に合わせることができる。各App packet payloadが伝送するbyte数およびTMDS character数は、後述する図３５に示すように、制御情報として App packet payloadに格納されて伝送される。詳細は後述する。
　また、図２０に示すように、1 TDDバースト期間の４分の１又は８分の１毎にパッキングされるTMDS characterの一番最初のTMDS characterが App packet for HDMI encoder 31hに入力されたreference timeをtimestampとして取得し、図８に示すApp packet headerに格納される。TMDSクロック周波数は、以下の式（１）又は式（２）で表される。
Figure JPOXMLDOC01-appb-M000001
　式（１）は、1 TDDバースト期間に伝送したTMDS character数とその複数の平均値からTMDSクロック周波数を計算する式である。
　式（２）は、受信側であるSerDes (node1) 21は、伝送された２点のtimestamp情報とその間に伝送されたTMDS character数により、TMDSクロック周波数を計算する式である。
　図２１～図２４はHDMI信号に含まれるFRI信号をパッキングしてパケットを生成する処理動作を説明する図である。FRL信号は、伝送容量によって、FRL lane数が3 laneの場合と4 laneの場合があるが、いずれの場合も、 App packet for HDMI encoder 31hに入力される。 App packet for HDMI encoder 31hは、FRL lane毎に、FRI信号をbyte単位に区切ってパッキングする。このとき、任意の区切り位置から始めて、byte単位でパッキングするが、16b18b encode後のFRL characterの区切りで、byte単位にパッキングしてもよい。いずれの場合も、1 FRL lane 当たり4 FRL character 分の72 bitで、byte単位となる。
　図２１は、FRL 3 laneの場合の App packet payloadへのパッキング例を示す。App packet payloadに伝送する際の、 FRL character数に換算したFRL data数が、４の倍数でない場合、図２２に示すようにbyte単位になるようにdummy data をパッキングし、byte単位とする。dummy dataをパッキングするのは、1 TDDバースト期間の最後に送信されるFRLデータである。
　図２３は、FRL lane数が4 laneの場合を示すが、パッキング方法は 3 laneの場合と同様である。各App packet payloadが伝送するbyte数およびFRL character数は、制御情報として App packet payloadに格納されて伝送される。詳細は後述する。
　図２２と図２４は、1 TDDバースト期間の最後に伝送されるFRLデータが所定のビット数に満たない例を示す。この場合、FRLデータの末尾にdummy dataが付加されて、区切り位置でFRLデータが終わるようにする。
　図２５は、1 TDDバースト期間の４分の１又は８分の１ごとにパッキングされるFRL characterのうち、最初のFRL characterが入力されるタイミングを示す図である。最初のFRL characterがApp packet for HDMI encoder 31hに入力されるreference timeを、timestampとして取得し、図９に示すApp packet headerに格納されて伝送される。
　受信側であるSerDes (node1) 21は、伝送された2点のtimestamp情報とその間に伝送されたFRL character数により、式（３）に基づいてFRL伝送レートを計算することができる。
Figure JPOXMLDOC01-appb-M000002
　あるいは、1 TDDバースト期間区間で伝送したFRL character数とその複数の平均値からもFRL伝送レートを計算してもよい。
　なお、TMDS信号とFRL信号のいずれのモードで伝送するかは以下の手順で決定される。HDMI sourceデバイス24は、TMDS/FRL data packetを伝送する前に、ASAを経由して、後述するDDC信号により、HDMI sinkデバイス23が受信できるモードをEDID ROM４から読み出す。読み出した情報に基づいて、HDMI sourceデバイス24は、TMDS FRL dataの伝送モードを、後述するApp packet payloadに設定する。これにより、TMDS信号とFRL信号のいずれのモードで伝送するかが決定される。
　TMDS信号とFRL信号のどちらを伝送する場合でも、図５のHDMI sourceデバイス24内のTMDS encoder 13とFRL encoder 15には、共通のHDMI protocol signalが入力される。この信号は、HDMI specification ではTry-byte信号と呼ばれており、TMDS character Period 時間毎に伝送される3 byte単位の信号である。このTry-byte信号は、後述する図４７に示すように、Active video pixel data、video blanking period区間に伝送されるControl Period Data、及びisland dataを含んでいる。
　HDMI sink側は、TMDS信号又はFRL信号を受信し、TMDS Decoding処理又はFRL Decoding処理を行って、Tri-byte信号を生成する。従って、TMDS信号又はFRL信号をパッキングして伝送する代わりに、このTri-byte信号を抽出してパッキングして、ASA規格のパケットを伝送することでも、HDMIプロトコル信号を伝送できる。Tri-byte信号のパッキングについては後述する。HDMI sinkデバイス23内のApp packet for HDMI decoder 28hは、HDMI sourceデバイス21からTDD通信方式にて受信されたパケットに含まれるHDMI信号をデコードし、デコードされたHDMI信号に含まれる単位時間当たりのTMDSキャラクタ又はFRLキャラクタの数に関する情報に基づいて、TMDSクロック又はFMLクロックの周波数を再生する。また、App packet for HDMI decoder 28hは、デコードされたHDMI信号に単位時間当たりのTMDSキャラクタの数に関する情報が含まれる場合には、TMDSキャラクタ期間を再生する。
　このように、第１の実施形態では、連続信号であるHDMI信号を、不連続期間である1 TDDバースト期間を１／４又は１／８分割した期間内に送信できる分だけパッキングしたパケットを生成してASA規格に準拠するTDD通信方式で伝送する。これにより、少ないバッファメモリの容量で迅速にHDMI信号を伝送できる。
　HDMIの規格によってHDMIの伝送速度が異なり、また、HDMI信号にTMDS信号が含まれる場合とFRI信号が含まれる場合があり、しかも、TMDS信号とFRI信号では、信号形態と伝送速度が互いに異なる。第１の実施形態によれば、HDMI信号にTMDS信号とFRI信号のいずれが含まれる場合でも支障なく、ASA規格の1 TDDバースト期間ごとに、TMDS信号又はFRI信号を含むパケットを伝送できる。これにより、ASA規格に準拠するTDD通信方式でHDMI信号を伝送できる。
　（第２の実施形態）
　第２の実施形態に係る通信装置は、HDMI信号に含まれるDDC信号をASA規格に準拠する1 TDDバースト期間に伝送するものである。DDC信号の実体は、I2C信号である。
　図２６は、図９及び図１０を簡略化してHDMI信号に含まれるDDC信号の伝送を行う通信装置及び通信システムのブロック図である。図２６の通信システムは、SerDes (node1) 21とSerDes (node2) 22を備える。SerDes (node1) 21はHDMI sinkデバイス23に接続され、SerDes (node2) 22はHDMI sourceデバイス24に接続されている。
　HDMI sourceデバイス24から送信されたDDC信号は、SerDes (node2) 22でASA規格に準拠するTDD通信方式のパケットに変換されて、ケーブルにてSerDes (node1) 21に伝送される。SerDes (node1) 21は、受信されたパケットからDDC信号を復元して、HDMI sinkデバイス23に送信する。同様に、HDMI sinkデバイス23から送信されたDDC信号は、SerDes (node1) 21でASA規格に準拠するTDD通信方式のパケットに変換されて、ケーブルにてSerDes (node2) 22に伝送される。SerDes (node2) 22は、受信されたパケットからDDC信号を復元して、HDMI sourceデバイス24に送信する。
　図２７はDDC信号を含むパケット（以下、DDCパケット）の構成を示す図である。図２７に示すように、DDCパケットは２バイトで構成される。１バイト目の０ビット目はI2CのStart/Restartビットである。１ビット目はI2CのStopビットである。２ビット目はI2CのACKビットである。３ビット目は、I2CのNackビットである。４ビット目は、I2Cのデータフラグビットである。５ビット目は、reservedである。６ビット目は、I2Cのエラービットである。７ビット目は、reservedである。
　図２８はDDC信号を含むパケットを伝送するタイミング図である。以下、図２８に基づいて、DCC信号をI2C standard mode (100kbps)以上の伝送速度で伝送する処理手順を説明する。
　HDMI sourceデバイス24及びSerDes (node2) 22の間と、HDMI sinkデバイス23及びSerDes (node1) 21の間のDDC 通信速度は、少なくともI2C Fast-mode(400kbps)以上とする。このため、DDC通信のマスタデバイスとなるHDMI sourceデバイス24と、スレイブデバイスとなるHDMI sinkデバイス23と、これらデバイスに接続されるASA規格のSerDes (node1) 21及びSerDes (node2) 22は、I2C Fast-mode(400kbps) 以上のI2C 伝送modeに対応する必要がある。
　図１５に示すように、Down linkでは、1 TDDバースト期間を４分の１又は８分の１に分割してHDMI TMDS_FRL dataを伝送するパケットは、図２７に示すDDCパケットを含むことができる。これにより、図２８に示すように、DDC信号をASA規格に準拠するTDDバースト期間に伝送する際の最大のパケット変換遅延時間は、1 TDDバースト期間の４分の１にすることができる。
　Up linkは、2 TDD cycle毎に１回以上 DDCパケットを含むHDMIパケットを伝送しなければならない。
　以上の処理を実行することにより、ASA規格のSerDes (node1) 21とSerDes (node2) 22を介してHDMI sourceデバイス24とHDMI sinkデバイス23の間で、100 kbps以上の伝送速度を満たすことができる。
　このように、第２の実施形態では、HDMI信号に含まれるDDC信号をASA規格に準拠するTDD通信方式のパケットに変換して、SerDes (node1) 21とSerDes (node2) 22間で伝送するため、HDMI sourceデバイス24とHDMI sinkデバイス23の間で遅滞なくDDC信号を伝送できる。
　（第３の実施形態）
　第３の実施形態に係る通信装置は、HDMI信号に含まれるCEC信号をASA規格に準拠する1 TDDバースト期間に伝送するものである。
　図２９は、図１２と図１３を簡略化したブロック図であり、CEC信号の伝送を行う通信装置及び通信システムのブロック図を示す。図２９の通信システムは、SerDes (node1) 21とSerDes (node2) 22を備える。SerDes (node1) 21はHDMI sinkデバイス23に接続され、SerDes (node2) 22はHDMI sourceデバイス24に接続される。
　SerDes (node1) 21は、App packet for HDMI encoder 29hとApp packet for HDMI decoder 28hを有する。同様に、SerDes (node2) 22は、App packet for HDMI encoder 31hとApp packet for HDMI decoder 32hを有する。SerDes (node1) 21とSerDes (node2) 22はいずれも、CEC信号を伝送することができる。CEC信号は、受信した側からの応答信号（例えばACK信号）を、0.35ミリ秒以内に受信しなければならない。0.35ミリ秒をturn around時間と呼ぶ。
　図３０はCEC信号を含むパケット（以下、CECパケット）の構成を示す図である。図３０に示すように、CECパケットは４バイトで構成される。CECパケットの１バイト目の０～３ビットはCEC信号のビットCEC[0]～CEC[3]の値を示す。１バイト目の４～６ビットはreservedである。１バイト目の７ビットは、CEC信号のサンプリングデータ数を表す。２～４バイト目の０～７ビットは、CEC[4]以降の値を示す。
　図３１はCEC信号を含むパケットを伝送するタイミングを示す図である。CECのturn around時間が0.35ミリ秒 以下という条件を満たすようにCECパケットを伝送する必要がある。
　ASA規格では、外部デバイスからのGPIO信号を伝送する機能の追加を検討している。この機能は、入力されるGPIO信号を、1 TDDバースト期間時間毎に、システムが共有するreference timeでサンプリングし、パッキングして伝送する。受信側では、このreference timeを基準にしてGPIO信号を再生する。
　この機能をCEC伝送に利用する。サンプリング周波数は、1.0MHz (1.0 [usec]))とする。これにより、CEC パケットが伝送するCECサンプリングデータ数は27個、もしくは28個となる。CECサンプリングデータ数は、図３０のNum of CEC dataに格納される。
　図１５に示すように、Down linkにおいて、1 TDDバースト期間を４分の１又は８分の１に分割してHDMI TMDS_FRL dataを伝送するパケットは、図３０に示すCECパケットを含めることができるようにする。これにより、DDC信号伝送の場合と同様に、図３１に示すようにCEC 信号をASA TDD cycleに伝送する際の最大のパケット変換遅延時間は、1 TDDバースト期間の４分の１にすることができる。
　これに対して、Up linkは、2 TDD cycle毎に１回以上、図２７に示す DDCパケットを含むHDMIパケットを伝送しなければならい。
　以上の処理を実行することにより、ASA SerDesデバイス21、22を介してHDMI sourceデバイス24、HDMI sinkデバイス23の間で、CEC信号の最も厳しい時間制約であるAck信号のturn around 時間を0.35 ミリ秒 以下にすることができる。
　図３１は、SerDes (node2) 22に接続されたHDMI sourceデバイス24がCEC信号CEC_I1を送信する例を示す。CEC_I1を含むCECパケットは、Down linkの1 TDDバースト期間の４分の１の期間にSerDes (node1) 21に伝送される。SerDes (node1) 21は、CECパケットを復元してCEC信号CEC_O2をHDMI sinkデバイス23に送信する。HDMI sinkデバイス23は、ACK信号であるCEC信号CEC_I2を送信する。CEC_I2を含むCECパケットは、Up linkの1 TDDバースト期間にSerDes (node2) 22に伝送される。SerDes (node2) 22は、CECパケットを復元してCEC信号CEC_O1をHDMI sourceデバイス24に送信する。このとき、本実施形態によれば、CEC_I1の信号遷移タイミングから、CEC_O1の信号遷移タイミングまでの時間差を0.35ミリ秒以内に留めることができる。
　このように、第３の実施形態では、HDMI信号に含まれるCEC信号を、ASA規格に準拠するTDD通信方式のパケットに含めて伝送できる。CEC信号は、0.35ミリ秒以内に応答信号を受信するという制限があるが、本実施形態によれば、この制限を満たすようにパケットを送受できる。
　（第４の実施形態）
　第４の実施形態は、HDMI信号に含まれる+5V信号をASA規格に準拠するパケットで伝送するものである。
　図３２は第４の実施形態に係るSerDes (node1) 21の内部構成を示すブロック図である。図３２のSerDes (node1) 21は、PHY_Rx 25、PHY_Tx 26、DLL 27、App packet for HDMI encoder 29h、App packet for HDMI decoder 28h、及び+5 power source 37を有する。SerDes (node1) 21は、HDMI sinkデバイス23と接続されている。
　SerDes (node1) 21のApp packet for HDMI decoder 28hは、ASA規格に準拠するdown linkを介した+5V信号を含むパケットを受信し、+5V信号がHigh レベルの場合、自身もしくは外部の+5V power source 37をONにし、HDMI規格に従った5V/55mAの+5V power信号をHDMIケーブルを介して、HDMI sinkデバイス23に供給する。この+5V power信号により、HDMI sinkデバイス23が休止中でも、EDID ROM４の読出しが可能になる。
　HDMI sinkデバイス23は、SerDes (node1) 21から供給された+5V power信号を、HPD信号としてSerDes (node1) 21に送り返す。SerDes (node1) 21は、HPD信号を含むパケットを生成して、Up linkの1 TDDバースト期間にSerDes (node2) 22に伝送する。SerDes (node2) 22は、受信されたパケットからHPD信号を復元して、HDMI sourceデバイス24に送信する。HDMI sourceデバイス24は、HPD信号を受信すると、HDMI sinkデバイス23が繋がったことを認識する。
　このように、第４の実施形態では、HDMI信号に含まれる+5V信号又はHPD信号を、ASA規格に準拠するTDD通信方式のパケットに含めて伝送するため、HDMI機器同士でHDMIケーブルを使ってホットプラグ検出を行うのと同様の処理を、TDD通信方式を介して遅滞なく行うことができる。
　（第５の実施形態）
　第５の実施形態は、HDMI信号に含まれるARC信号をASA規格に準拠するパケットで伝送するものである。
　ARC信号は、本来、HDMI sinkデバイス23からHDMI sourceデバイス24に送信される信号である。ARC信号をASA規格に準拠するTDD通信方式のパケットで送信する場合、SerDes (node1) 21からSerDes (node2) 22へのUp linkで送信される。ARC信号をパケット化する場合は、IEC60958パケットの形式を採用する必要がある。
　図３３はIEC60598パケットの形式を説明する図である。IEC60598パケットは、２つのsub-frameを含むframeを備える。各frameは、オーディオサンプリングデータである。frameレートは、リニアオーディオサンプリングデータを伝送する場合には、オーディオサンプリングレートと同じである。各sub-frameは、Sync preamble、Aux、Audio sampling data、Validity flag、User data、Channel status、及びparity bitを有する。IEC 60958のsub-frameは、32のtimeslotを有する。192個のframeで１つのblockが構成される。
　図３４はIEC60958規格のARC信号をASA規格のパケットで伝送する場合のタイミング図である。
　IEC60958は、物理層上では、biphase mark encode されるため、各timeslotは、2 bitデータとなる。また、subframeの先頭の4 timeslotには、biphase mark encode後に、8bitのpreambleパターンが割り当てられる。
　IEC60958データをASA規格に準拠するパケットで伝送する際、biphase mark encode前又はbiphase mark decode後の32 bitで構成されるsubframe単位でパッキングする。図３４に示すように、subframeのtime slot 0から3に割当てられる3パターンの8 bit preambleを、それぞれ4 bitのコードに割当てる。これにより、パッキングされるIEC60958のsubframeは 4byte単位になるため、パッキングしやすくなる。
　受信側は、subframe単位でパッキングされるため、各subframeの区切りは容易に判断できる。また、何らかの原因で4 bitに変換されたpreambleコードに誤りが生じた場合、IEC 60958のblock先頭を示す"B" preambleに割当てた4 bit code "0000"と、それ以外のFrame内のsubframeを区別する"M"、"W"に割当てた4 bit code "1111"と"1110"とは、ハミング距離で３以上離れているため、容易にsubframeの種類を区別することができる。
　図３５はARC信号を含むパケット（以下、ARCデータパケット）の構成を示す図である。より詳細には、図３５は、IEC60958 sub-frameをASA規格に準拠させてパッキングする構成を示す。図３５に示すように、ARCデータパケットは、４バイトである。１バイト目のbit [7:4]のフィールドは、auxiliary sample bit [3:0]である。このフィールドは、IEC60958subframeのtimeslot 4～7の４ビットを伝送する。これら４ビットは、指定されたauxiliary sample bitsである。audio sample wordが24ビットの場合、下位側の４ビットが割り当てられる。１バイト目のbit [3:0]は、sync preamble [3:0]である。プリアンブルコードがＢ又はＺの場合は'0000'、Ｍ又はＸの場合は'1111'、Ｗ又はＹの場合は'1110'になる。
　２バイト目はAudio sample word [7:0]、３バイト目はAudio sample word [15:8]である。subframeのaudio sample wordである。Audio sample wordはsubframeのtimeslot 8～27で伝送される。timeslot 8内のaudio sample wordのLSBは、このフィールドのaudio sample word [0]として伝送される。
　４バイト目のbit 7は、parity bitである。parity bitはsubframeのtimeslot 31で伝送される。bit 6は、channel statusである。channel statusビットは、subframeのtimeslot 30で伝送される。bit 5は、user dataである。user dataは、subframeのtimeslot 29で伝送される。bit 4は、validity flagである。validity flagは、subframeのtimeslot 28で伝送される。bit [3:0]は、Audio sample word [19:16]であり、subframeのaudio sample wordである。Audio sample wordはsubframeのtimeslot 8～27で伝送される。timeslot 27のaudio sample wordのMSBは、このフィールドのaudio sample word [19]として伝送される。
　図３５中の 4番目のbyteに含まれる validity flagは、ASA規格で伝送中にアプリケーションパケットに誤りが生じたことが検出された場合、そのデータが信頼できないことを、後段の処理に知らせるためのbitとして使ってもよい。
　また、受信側でaudio sampling rateを再生するための処理として、各App packetのheaderに、そのパケットに格納される最初のIEC 60958のsubframeのtimeslot 4がApp packet encoder 29に入力された時の時刻のtimestampを格納して伝送する。
　以上の処理を実行することにより、ARC(IEC 60958)信号をASA規格に準拠させて、TDD通信方式のUp linkで伝送することができる。
　このように、第５の実施形態では、HDMI sinkデバイス23がHDMI sourceデバイス24に送信するARC信号を、ASA規格に準拠し、かつIEC60958のデータ形式のパケットで、TDD通信方式のUp linkで伝送できる。
　（第６の実施形態）
　第６の実施形態は、前述した第１～第５の実施形態で説明したHDMI信号に含まれる各信号を含むパケットの全体構成を示すものである。
　図３６は、ASA規格に準拠するTDD通信方式のDown linkで伝送されるパケット（以下、Down linkパケット）の全体構成を示す図である。図３７は、ASA規格に準拠するTDD通信方式のUp linkで伝送されるパケット（以下、Up linkパケット）の全体構成を示す図である。
　図３６と図３７のパケットは、Header、DDCパケット、及びCECパケットを含む。Header、DDCパケット、及びCECパケットの構成は、図３６と図３７で共通する。
　より詳細には、図３６のパケットは、Header、DDCパケット、CECパケット、TMDS_FRL_cnt、HEC_cnt、CRC-32(1)、TMDS_FRL_data、CRC-32(2)、HEC_data、及びCRC-32(3)を有する。CRC-32(1)は、Header、DDCパケット、CECパケット、TMDS_FRL_cnt、及びHEC_cntの誤り検出符号である。CRC-32(2)は、TMDS_FRL_dataの誤り検出符号である。CRC-32(3)は、HEC_dataの誤り検出符号である。TMDS_FRL_cntの９～10バイト目は、TMDS_FRL_dataのpayload sizeである。HEC_cntの13～14バイト目は、HEC_dataのpayload sizeである。
　図３７のパケットは、Header、DDCパケット、CECパケット、HEC_cnt、ARC_cnt、CRC-32(1)、HEC_data、CRC-32(2)、ARC_data、及びCRC-32(3)を有する。CRC-32(1)は、Header、DDCパケット、CECパケット、HEC_cnt、及びARC_cntの誤り検出符号である。CRC-32(2)は、HEC_dataの誤り検出符号である。CRC-32(3)は、ARC_dataの誤り検出符号である。HEC_cntの９～10バイト目は、HEC_dataのpayload sizeである。ARC_cntの13～14バイト目は、ARC_dataのpayload sizeである。このように、CRC-32(1)は、制御系の信号の信頼性を高めるために設けられる。
　図３８はDown linkパケットとUp linkパケットのHeaderの構成を示す図である。Header(Fig 32)のSignal Direction は、CECパケット以降の構造を選択する。+5V_HPDは、sourceからsinkへ向かうパケットでは、HDMI信号の+5V信号を伝送し、sinkから sourceへ向かうパケットでは、HPD信号を伝送する。以降のTMDS_FRL_packets、HEC valid、ARC validは、TMDC/FRLパケット、HECパケット、又はARCパケットが、本app packet payload に含まれているかを示す。CEC validとDDC validは、有効なDDCパケットと CECパケットを含むか否かを示す。
　より詳細には、図３８のbit 7のSignal directionが１の場合、signal directionはsourceからsinkである。HDMIパケットは、TMDS/FRLデータを転送できる。Signal directionが０の場合、signal directionはsinkからsourceである。HDMIパケットは、TMDS/FRLデータを伝送できない。bit 6の＋５V_HPDは、signal directionが１にセットされている場合は、+5Vを伝送し、signal directionが０にセットされている場合は、HPDを伝送する。bit 5のTMDS_FRL_packetsが１の場合、それ以降のパケットはTMDS_FRL data packetsを伝送し、０の場合、それ以降のパケットはTMDS_FRL data packetsを伝送しない。このフィールドは、signal directionが０にセットされる場合は、０にセットされなければならない。bit 4のCEC_Validが１の場合、それ以降のCECパケットは有効であり、０の場合、それ以降のCECパケットは無効である。これは、CEC信号レベルが以前と同じレベルに維持されることを意味する。bit 3のDDC Validが１の場合、それ以降のDDCパケットは有効であり、０の場合、それ以降のDDCパケットは無効である。これは、DDC信号レベルが以前と同じレベルに維持されることを意味する。bit 2のHEC validが１の場合、HECパケットは伝送され、０の場合、HECパケットは存在しない。bit 1のARC validが１の場合、ARCパケットが伝送され、０の場合、ARCパケットは存在しない。signal directionが１にセットされる場合、このフィールドはゼロにセットされなければならない。bit 0は（HEC又はARCにおいて）reservedである。
　図３９はDDCパケットの構成を示す図である。DDCパケットは、Down linkパケットとUp linkパケットの２～３バイト目に配置される。２バイト目のbit [7:6]はreservedである。bit 5はDDC_I2C errorであり、１はI2C busのhangup、０はエラーなしを示す。bit 4はDDC_I2C data_Addr_indicatorであり、１はデータ検出（payload byteが後続）、０はデータ検出なし（後続するpayload dataなし）である。bit 3はDDC_I2C Nackであり、１はNackが検出され、０はNackが検出されないことを示す。bit 2はDDC_I2C Ackであり、１はAckが検出され、０はAckが検出されないことを示す。bit 0はDDC_I２C Start/Restartであり、１はStart/Restartが検出され、０は検出されないことを示す。３バイト目のbit [7:0]はDDC_dataであり、slave address, offset address, wdata, 又はrdataである。
　図４０はCECパケットの構成を示す図である。CECパケットは、Down linkパケットとUp linkパケットの４～７バイト目に配置される。４バイト目のbit 7はNum of CEC dataであり、伝送すべきTDD期間内のサンプルされたCECデータの数であり、１は28データ、０は27データである。bit [6:4]はreservedである。bit [3:0]はCEC [0:3]である。５～７バイト目のbit [7:0]はCEC [8*(n-1)+11]～CEC [8*(n-1)+4]、ｎ＝1, 2, 3である。４バイト目のbit [3:0]と５～７バイト目は、1 TDDサイクルのCEC sampled dataである。サンプリングレートは1 MHzである。TDDサイクル内のサンプルされたCECデータの総数は27又は28サンプルである。CEC [0]はfirst data、CEC [26]又はCEC [27]はこのデータブロックの最後のデータである。
　図３９と図４０のDDCパケットと CECパケットが伝送される場合、図２８と 図３１で示したように、App packet payloadは、1 TDDバースト期間中に４つ又は８つ伝送されるが、そのうちのいずれか1つのApp packet payloadでDDCパケットと CECパケットが伝送される。このとき、CEC validとDDC validは、"1" (valid)となる。
　一方、CEC validとDDC validは、"0"の場合は、無効データからなるDDCパケットとCECパケットが伝送される。受信側は無効データを受け取った場合は、CECパケットとDDCパケットがともにHizを、接続されるHDMI デバイスに出力することになる。
　図４１はTMDS_FRL_controlの構成を示す図である。TMDS_FRL_controlは、Down linkパケットの８～12バイト目に配置される。８バイト目のbit [7:4]はreservedである。bit [3:0]が0000の場合はTMDS_1（TMDSクロック速度＝１×TMDSキャラクタ）、0001の場合はTMDS_2（TMDSクロック速度＝0.25×TMDSキャラクタ）、0010の場合はFRL3lane_3G、0011の場合はFRL3lane_6G、0100の場合はFRL4lane_6G、0101の場合はFRL4lane_8G、0110の場合はFRL4lane_10G、0111の場合はFRL4lane_12G、他のビット列はreservedである。９バイト目のbit [7:0]はTMDS_FRL_packet_size [15:8]、10バイト目のbit [7:0]はTMDS_FRL_packet_size [7:0]である。９～10バイト目は、このパケットのTMDS_FRLデータパケットの数をバイト単位で表す。11バイト目のbit [7:6]はreservedであり、bit [5:0]はTMDS_FRL_character [13:8]、12バイト目のbit [7:0]はTMDS_FRL_character [7:0]である。11～12バイト目において、TMDS_FRLキャラクタの数はこのパケットで伝送される。HDMIがTMDSモードの場合はキャラクタは10ビット、FRLモードの場合はキャラクタは18ビットである。
　TMDS_FRL_modeにより、本App packet payloadが伝送するTMDS_FRL_dataのTMDSの種類又はFRLの種類を示す。TMDS_FRL_controlは、本App packet payloadが伝送するTMDS_FRL_dataのパケット数、およびTMDS又はFRL character数を伝送する。受信側は、本fieldによりTMDS信号又はFRL信号を正しく復号する。
　図４２はHEC_controlパケットの構成を示す図である。HEC_controlパケットは、Down linkパケットの13～14バイト目、Up linkパケットの８～９バイト目である。13 (8)バイト目のbit 7はreservedであり、bit [6:0]はpacket_length [14:8]である。14 (9)バイト目のbit [7:0]はpacket_length [7:0]である。packet_lengthはペイロードのバイト長である。
　図４３はARC_controlパケットの構成を示す図である。ARC_controlパケットは、Up linkパケットの10バイト目に配置される。bit 7はreservedである。bit 6はvaliable bit control enableであり、１の場合はCEC32の計算結果がエラーを示す場合、subframeのvalidity flag (V)を設定可能にする。bit [5:0]はnumber of subframeであり、後続するパケットで伝送されるsubframeの数を表す（オーディオデータの最大サンプリング速度は、このフィールドの最大数により192kbpsである）。
　HEC_controlパケットとARC_controlパケットは、それぞれのパケットが存在する場合に、本App packet payloadが伝送するHEC、ARCのパケット数を示す。
　このように、第６の実施形態では、図３６及び図３７に示す構成のパケットをTDD通信方式で伝送することにより、HDMIの規格で規定された任意の種類の信号をASA規格に準拠したパケットで伝送できる。
　（第７の実施形態）
　第７の実施形態では、TMDS信号とFRI信号の代わりに、Try-byte信号を含むTDD通信方式のパケットを伝送するものである。
　図４４は図５のHDMI protocol encoder 12から出力されるTry-byte信号を示す図である。Try-byte信号は、TMDS ch0 D[7:0]、TMDS ch1 D[7:0]、TMDS ch2 D[7:0]を有する。各チャネルの１バイトの信号をTry-byteデータと呼ぶ。Try-byteデータは、active video dataとvideo blanking period dataを含む。また、Try-byteデータは、control period dataとisland period dataを含む場合もある。
　図４５はTry-byte信号を含むパケットを伝送する通信装置及び通信システムのブロック図である。図４５は、HDMI sourceデバイス24がTMDS/FML信号を出力する代わりにTry-byte信号を出力し、HDMI sinkデバイス23がTMDS/FML信号を受信する代わりにTry-byte信号を受信する点で図１３と異なる。
　図４６はTry-byte信号を含むパケットの伝送タイミングを説明する図である。図４６に示しているように、App packet for HDMI encoder 31hには、TMDS Ch0、ch1、ch2の1byte信号をひとまとまりとした3 byte単位であるTMDS character信号がTMDS character period毎に入力される。このTMDS character periodは、ASA TDD signals及びASAのプロトコル信号処理とは、非同期である。
　図４６に示すように、App packet for HDMI encoder 31hは、TMDS/FRL信号のパッキングと同様に、 ASA TDD cycle (27.376 [usec])の４分の１の期間 6.844 [usec]毎に、入力されるTri-byte信号をパッキングする。
　パッキングする順番は、TMDS character period毎に入力されるTri-byte dataのTMDS ch0、TMDS ch1、TMDS ch2とし、TMDS ch2の後には、次のTMDS character period後に入力されるTri-byte dataのTMDS ch0、TMDS ch1、TMDS ch2であり、この順番にパッキングする。
　この処理を、 ASA TDD cycle の４分の１の期間 6.844 [usec]が経過した時点で、App packet for HDMI encoder 29hに入力されたTMDS ch0、TMDS ch1、TMDS ch2をパッキングするまで繰り返す。Tri-byte dataを格納したApp packetのheader部には、TMDS信号又は FRL信号のパッキングと同様に、一番最初のTri-byte信号が App packet for HDMI encoder 29hに入力されたreference timeをtimestampとして取得し、App packet headerに格納する。
　このtime stamp情報は、受信側でTMDS character periodを再生するために用いられる。具体的には、ある時点のTri-byteを伝送するApp packet headerが格納したtime stamp情報TTS(k+1)と、その後に受信したTri-byteを伝送するApp packet headerが格納したtime stamp情報TTS(l+1)との間に伝送されたすべてのApp packetに含まれるTMDS character信号、すなわちTri-byte信号の個数の総和をNとすると、以下の式（４）に示す簡単な計算でTMDS character period が求められる。
　TMDS character period = (TTS(l+1) - TTS(k+1))/N　　…（４）
　TMDS character period、TMDSクロック、および 伝送しているvideo streamのpixel clock周波数は、HDMI 1.4b およびHDMI 2.xの規格書にてその関係が定義されているため、 TMDS character period が取得できれば、そこから所望のTMDSクロックやpixel clockを計算できる。
　なお、本説明では、TMDS character period毎で説明しているが、TMDS character periodのスピードは数100MHz～数GHzに達するため、数TMDS character信号をパラレルに入力して並列処理することで、入力速度を落としても良い。
　例えば、図４６に示すTMDS character CH0_0、CH1_0、CH2_0と、CH0_1、CH1_1、CH2_1が、6 byte同時にApp packet for HDMI encoder 29hに入力されてもよい。TMDS character period x 2 の時間毎に6 byte単位で入力されることになる。このような場合でも、前述した手順によりTri-byte信号をパッキングして伝送することができる。
　また、アプリケーションパケットは、図１５に示すように分割されて、ASA Down linkのPHY data blockに格納されて伝送される。
　図４５及び図４６で説明したTri-byte信号を伝送する場合でも、図３６に示したApplication packet payload formatの全体構造を用いることができる。すなわち、図４６に示すTri-byte信号は、図３６に示すTMDS_FRL_dataの領域に格納されて伝送される。
　ただし、Tri-byte信号を伝送するための識別情報を伝送する必要があるため、 図４１のTMDS_FRL_controlの代わりに、図４７に示すTB_TMDS_FRL_controlを伝送する。 図４７のTB_TMDS_FRL_controlは、TB_TMDS_FRL_modeにより、本App packet payloadが伝送するTMDS_FRL_dataのTMDS種類、FRL種類およびTri-Byte modeのいずれであるかを示す。
　また、図４７のTB_TMDS_FRL_controlは、本App packet payloadが伝送するTB_TMDS_FRL_dataのパケットサイズ、および伝送しているTMDS、FRLまたはTri-byteの character数を伝送する。受信側は、本fieldによりTMDS、FRLおよびTri-byteを正しく復号する。
　このように、第７の実施形態では、HDMI sourceデバイス24がTMDS信号又はFML信号の代わりに、Try-byte信号を伝送する場合でも、ASA規格に準拠する1 TDDバースト期間を1/4した期間ごとに、Try-byte信号を含むパケットを生成して、SerDes (node2) 22とSerDes (node1) 21の間で伝送できる。
　なお、本技術は以下のような構成を取ることができる。
　（１）HDMI (High-Definition Multimedia Interface)信号を含むTDD (Time Division Duplex)通信方式のパケットを生成するエンコーダと、
　前記TDD通信方式における1 TDDバースト期間を分割した複数の分割期間のそれぞれごとに前記パケットを通信相手装置に送信する通信部と、を備える、
　通信装置。
　（２）前記通信部は、前記1 TDDバースト期間を４分割した6.844 [μ秒]、又は８分割した3.422[μ秒]の前記分割期間ごとに、前記パケットを通信相手装置に送信する、
　（１）に記載の通信装置。
　（３）前記エンコーダは、
　前記HDMI信号に含まれるTMDS (Transition Minimized Differential Signaling)信号又はFRL (Fixed Rate Link)信号の送信容量が、
　(1) 24 [Gbps]以下の場合、ASA (Automotive SerDes Alliance)規格の前記1 TDDバースト期間を４分割した6.844[μ秒]の分割期間ごとに、
　(2) 24 [Gbps]を超える場合、前記ASA規格の1 TDDバースト期間を８分割した3.422[μ秒]の分割期間ごとに、
　前記TMDS信号の10ビット単位のTMDSキャラクタ、又は前記FRL信号の18ビット単位のFRLキャラクタを含む前記パケットを生成する、
　（２）に記載の通信装置。
　（４）前記パケットは、前記TMDSキャラクタ又は前記FRLキャラクタの数に関する情報を含む、
　（３）に記載の通信装置。
　（５）前記通信部は、前記HDMI信号にDDC (Display Data Channel)信号が含まれる場合、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで、前記DDC信号を含む前記パケットを前記通信相手装置に送信する、
　（１）乃至（４）のいずれか一項に記載の通信装置。
　（６）　前記HDMI信号に含まれる前記DDC信号の通信速度は400kbps以上である、
　（５）に記載の通信装置。
　（７）前記通信部は、前記HDMI信号にCEC (Consumer Electronics Control)信号が含まれる場合、前記通信相手装置との間で共有するクロック信号に同期させてサンプリングされた前記CEC信号を含む前記パケットを、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで前記通信相手装置に送信する、
　（１）乃至（４）のいずれか一項に記載の通信装置。
　（８）前記通信相手装置から送信された前記CEC信号の応答信号を含むパケットをデコードして、前記CEC信号を送信したHDMI機器が前記CEC信号を送信してから0.35ミリ秒以内に前記応答信号を前記HDMI機器に返すデコーダを備える、
　（７）に記載の通信装置。
　（９）前記通信部は、前記HDMI信号に+5V信号が含まれる場合、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで、前記+5V信号を含む前記パケットを前記通信相手装置に送信する、
　（１）乃至（４）のいずれか一項に記載の通信装置。
　（１０）前記通信部は、前記HDMI信号にHEC (HDMI Ethernet Channel)信号が含まれる場合、前記1 TDDバースト期間内の４つ又は８つの前記分割期間の少なくとも一つで、前記HEC信号を含む前記パケットを前記通信相手装置に送信する、
　（１）乃至（４）のいずれか一項に記載の通信装置。
　（１１）前記通信部は、前記HDMI信号にTry-byte信号が含まれる場合、前記1 TDDバースト期間内の４つに分割した前記分割期間ごとに、前記Try-byte信号の24ビット単位のTMDSキャラクタを含む前記パケットを前記通信相手装置に送信する、
　（１）乃至（４）のいずれか一項に記載の通信装置。
　（１２）前記通信部は、前記HDMI信号に前記Try-byte信号が含まれる場合、前記1 TDDバースト期間内の４つに分割した前記分割期間ごとに、単位時間に送信するTMDSキャラクタの数に関する情報を前記通信相手装置に送信する、
　（１１）に記載の通信装置。
　（１３）前記エンコーダは、HPD信号、DDC信号、及びCEC信号を含む制御信号群を、TMDS信号又はFRL信号、及びHEC信号を含むデータ信号群よりも前に配置した前記パケットを生成する、
　（１）乃至（１２）のいずれか一項に記載の通信装置。
　（１４）前記エンコーダは、前記制御信号群と、前記TMDS信号又は前記FRL信号と、前記HEC信号とに、それぞれ別個に誤り検出符号を付加した前記パケットを生成する、
　（１３）に記載の通信装置。
　（１５）通信相手装置からTDD通信方式にて受信された第１パケットに含まれるHDMI信号をデコードするデコーダと、
　前記通信相手装置からの前記HDMI信号に基づいて、前記通信相手装置宛ての応答信号を含む第２パケットを生成するエンコーダと、
　TDD通信方式における1 TDDバースト期間ごとに、前記第２パケットを前記通信相手装置に送信する通信部と、を備える、
　通信装置。
　（１６）前記デコーダは、前記通信相手装置からTDD通信方式にて受信された第１パケットに含まれるHDMI信号をデコードし、デコードされた前記HDMI信号に含まれる単位時間当たりのTMDSキャラクタ又はFRLキャラクタの数に関する情報に基づいて、TMDSクロック又はFMLクロックの周波数を再生する、
　（１５）に記載の通信装置。
　（１７）前記デコーダは、デコードされた前記HDMI信号に単位時間当たりのTMDSキャラクタの数に関する情報が含まれる場合には、TMDSキャラクタ期間を再生する、
　（１５）又は（１６）に記載の通信装置。
　（１８）前記通信部は、前記デコーダでデコードされた前記HDMI信号にCEC信号が含まれる場合、前記通信相手装置に接続されたHDMI機器が前記CEC信号を含む前記HDMI信号を前記通信相手装置に送信してから0.35 [ミリ秒]以内に前記HDMI機器が前記CEC信号に対する応答信号を受信するように、前記応答信号を含む前記第２パケットを前記通信相手装置に送信する、
　（１５）乃至（１７）のいずれか一項に記載の通信装置。
　（１９）前記デコーダでデコードされた前記HDMI信号に+5V信号が含まれる場合、前記HDMI信号の再生装置に対して+5V power信号を供給する電源部を備え、
　前記エンコーダは、前記デコーダでデコードされた前記HDMI信号に前記+5V power信号が含まれる場合、HPD (Hot Plug Detected)信号を含む前記第２パケットを生成する、
　（１５）乃至（１８）のいずれか一項に記載の通信装置。
　（２０）前記エンコーダは、前記通信相手装置にARC (Audio Return Channel)信号を含む前記HDMI信号を送信する場合、タイムスロット０～31で構成される４バイトのサブフレームを含み、タイムスロット０～３を伝送するプリアンブルを４ビットの特定コードに変換し、タイムスロット４には前記ARC信号が入力されたタイムスタンプを入力する前記第２パケットを生成する、
　（１５）乃至（１９）のいずれか一項に記載の通信装置。
　（２１）第１通信装置と、
　前記第１通信装置との間でTDD (Time Division Duplex)通信方式で割り当てられた期間内に交互に情報を送受する第２通信装置と、を備え、
　前記第１通信装置は、
　HDMI (High-Definition Multimedia Interface)信号を含む前記TDD通信方式の第１パケットを生成するエンコーダと、
　前記TDD通信方式におけるDown linkの1 TDDバースト期間を分割した複数の分割期間のそれぞれごとに、前記第１パケットを前記第２通信装置に送信する通信部と、を有し、
　前記第２通信装置は、
　前記第１通信装置から前記TDD通信方式にて受信された前記第１パケットに含まれるHDMI信号をデコードするデコーダと、
　前記第１通信装置からの前記HDMI信号に基づいて、前記第１通信装置宛ての応答信号を含む第２パケットを生成するエンコーダと、
　前記TDD通信方式におけるUp linkの1 TDDバースト期間ごとに、前記第２パケットを前記第１通信装置に送信する通信部と、を有する、
　通信システム。
　本開示の態様は、前述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も前述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
　１　HDMI sourceデバイス、２　HDMI sinkデバイス、３　伝送ケーブル、４　EDID ROM、11　Video source、12　HDMI protocol encoder、13　TMDS encoder、14　FRL packet encoder、15　FRL encoder、16　セレクタ、20　SerDesシステム、21　SerDesデバイス、22　ＳｅｒＤｅｓデバイス、23　 HDMI sinkデバイス、24　 HDMI sourceデバイス(カメラモジュール)、28　App packet decoder、28h　App packet for HDMI decoder、29　App packet encoder、29h　App packet for HDMI encoder、30　time発生器、31　App packet encoder、31h　App packet for HDMI encoder、32　App packet decoder、32h　App packet for HDMI decoder、36　time発生器、37　+5V power source

Claims (21)

  1. 　HDMI (High-Definition Multimedia Interface)信号を含むTDD (Time Division Duplex)通信方式のパケットを生成するエンコーダと、
    　前記TDD通信方式における1 TDDバースト期間を分割した複数の分割期間のそれぞれごとに前記パケットを通信相手装置に送信する通信部と、を備える、
    　通信装置。
  2. 　前記通信部は、前記1 TDDバースト期間を４分割した6.844 [μ秒]、又は８分割した3.422[μ秒]の前記分割期間ごとに、前記パケットを通信相手装置に送信する、
    　請求項１に記載の通信装置。
  3. 　前記エンコーダは、
    　前記HDMI信号に含まれるTMDS (Transition Minimized Differential Signaling)信号又はFRL (Fixed Rate Link)信号の送信容量が、
    　(1) 24 [Gbps]以下の場合、ASA (Automotive SerDes Alliance)規格の前記1 TDDバースト期間を４分割した6.844[μ秒]の分割期間ごとに、
    　(2) 24 [Gbps]を超える場合、前記ASA規格の1 TDDバースト期間を８分割した3.422[μ秒]の分割期間ごとに、
    　前記TMDS信号の10ビット単位のTMDSキャラクタ、又は前記FRL信号の18ビット単位のFRLキャラクタを含む前記パケットを生成する、
    　請求項２に記載の通信装置。
  4. 　前記パケットは、前記TMDSキャラクタ又は前記FRLキャラクタの数に関する情報を含む、
    　請求項３に記載の通信装置。
  5. 　前記通信部は、前記HDMI信号にDDC (Display Data Channel)信号が含まれる場合、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで、前記DDC信号を含む前記パケットを前記通信相手装置に送信する、
    　請求項１に記載の通信装置。
  6. 　前記HDMI信号に含まれる前記DDC信号の通信速度は400kbps以上である、
    　請求項５に記載の通信装置。
  7. 　前記通信部は、前記HDMI信号にCEC (Consumer Electronics Control)信号が含まれる場合、前記通信相手装置との間で共有するクロック信号に同期させてサンプリングされた前記CEC信号を含む前記パケットを、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで前記通信相手装置に送信する、
    　請求項１に記載の通信装置。
  8. 　前記通信相手装置から送信された前記CEC信号の応答信号を含むパケットをデコードして、前記CEC信号を送信したHDMI機器が前記CEC信号を送信してから0.35ミリ秒以内に前記応答信号を前記HDMI機器に返すデコーダを備える、
    　請求項７に記載の通信装置。
  9. 　前記通信部は、前記HDMI信号に+5V信号が含まれる場合、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで、前記+5V信号を含む前記パケットを前記通信相手装置に送信する、
    　請求項１に記載の通信装置。
  10. 　前記通信部は、前記HDMI信号にHEC (HDMI Ethernet Channel)信号が含まれる場合、前記1 TDDバースト期間内の前記複数の分割期間の少なくとも一つで、前記HEC信号を含む前記パケットを前記通信相手装置に送信する、
    　請求項１に記載の通信装置。
  11. 　前記通信部は、前記HDMI信号にTry-byte信号が含まれる場合、前記1 TDDバースト期間内の４つに分割した前記分割期間ごとに、前記Try-byte信号の24ビット単位のTMDSキャラクタを含む前記パケットを前記通信相手装置に送信する、
    　請求項１に記載の通信装置。
  12. 　前記通信部は、前記HDMI信号に前記Try-byte信号が含まれる場合、前記1 TDDバースト期間内の４つに分割した前記分割期間ごとに、単位時間に送信するTMDSキャラクタの数に関する情報を前記通信相手装置に送信する、
    　請求項１１に記載の通信装置。
  13. 　前記エンコーダは、HPD信号、DDC信号、及びCEC信号を含む制御信号群を、TMDS信号又はFRL信号、及びHEC信号を含むデータ信号群よりも前に配置した前記パケットを生成する、
    　請求項１に記載の通信装置。
  14. 　前記エンコーダは、前記制御信号群と、前記TMDS信号又は前記FRL信号と、前記HEC信号とに、それぞれ別個に誤り検出符号を付加した前記パケットを生成する、
    　請求項１３に記載の通信装置。
  15. 　通信相手装置からTDD通信方式にて受信された第１パケットに含まれるHDMI信号をデコードするデコーダと、
    　前記通信相手装置からの前記HDMI信号に基づいて、前記通信相手装置宛ての応答信号を含む第２パケットを生成するエンコーダと、
    　TDD通信方式における1 TDDバースト期間ごとに、前記第２パケットを前記通信相手装置に送信する通信部と、を備える、
    　通信装置。
  16. 　前記デコーダは、前記通信相手装置からTDD通信方式にて受信された第１パケットに含まれるHDMI信号をデコードし、デコードされた前記HDMI信号に含まれる単位時間当たりのTMDSキャラクタ又はFRLキャラクタの数に関する情報に基づいて、TMDSクロック又はFMLクロックの周波数を再生する、
    　請求項１５に記載の通信装置。
  17. 　前記デコーダは、デコードされた前記HDMI信号に単位時間当たりのTMDSキャラクタの数に関する情報が含まれる場合には、TMDSキャラクタ期間を再生する、
    　請求項１５に記載の通信装置。
  18. 　前記通信部は、前記デコーダでデコードされた前記HDMI信号にCEC信号が含まれる場合、前記通信相手装置に接続されたHDMI機器が前記CEC信号を含む前記HDMI信号を前記通信相手装置に送信してから0.35 [ミリ秒]以内に前記HDMI機器が前記CEC信号に対する応答信号を受信するように、前記応答信号を含む前記第２パケットを前記通信相手装置に送信する、
    　請求項１５に記載の通信装置。
  19. 　前記デコーダでデコードされた前記HDMI信号に+5V信号が含まれる場合、前記HDMI信号の再生装置に対して+5V power信号を供給する電源部を備え、
    　前記エンコーダは、前記デコーダでデコードされた前記HDMI信号に前記+5V power信号が含まれる場合、HPD (Hot Plug Detected)信号を含む前記第２パケットを生成する、
    　請求項１５に記載の通信装置。
  20. 　前記エンコーダは、前記通信相手装置にARC (Audio Return Channel)信号を含む前記HDMI信号を送信する場合、タイムスロット０～31で構成される４バイトのサブフレームを含み、タイムスロット０～３を伝送するプリアンブルを４ビットの特定コードに変換し、タイムスロット４には前記ARC信号が入力されたタイムスタンプを入力する前記第２パケットを生成する、
    　請求項１５に記載の通信装置。
  21. 　第１通信装置と、
    　前記第１通信装置との間でTDD (Time Division Duplex)通信方式で割り当てられた期間内に交互に情報を送受する第２通信装置と、を備え、
    　前記第１通信装置は、
    　HDMI (High-Definition Multimedia Interface)信号を含む前記TDD通信方式の第１パケットを生成するエンコーダと、
    　前記TDD通信方式におけるDown linkの1 TDDバースト期間を分割した複数の分割期間のそれぞれごとに、前記第１パケットを前記第２通信装置に送信する通信部と、を有し、
    　前記第２通信装置は、
    　前記第１通信装置から前記TDD通信方式にて受信された前記第１パケットに含まれるHDMI信号をデコードするデコーダと、
    　前記第１通信装置からの前記HDMI信号に基づいて、前記第１通信装置宛ての応答信号を含む第２パケットを生成するエンコーダと、
    　前記TDD通信方式におけるUp linkの1 TDDバースト期間ごとに、前記第２パケットを前記第１通信装置に送信する通信部と、を有する、
    　通信システム。
PCT/JP2023/003566 2022-02-04 2023-02-03 通信装置及び通信システム WO2023149545A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023578640A JPWO2023149545A1 (ja) 2022-02-04 2023-02-03
CN202380018909.7A CN118614031A (zh) 2022-02-04 2023-02-03 通信设备和通信系统

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263306633P 2022-02-04 2022-02-04
US63/306,633 2022-02-04
US202263389108P 2022-07-14 2022-07-14
US63/389,108 2022-07-14
US18/100,831 US20230254059A1 (en) 2022-02-04 2023-01-24 Communication apparatus and communication system
US18/100,831 2023-01-24

Publications (1)

Publication Number Publication Date
WO2023149545A1 true WO2023149545A1 (ja) 2023-08-10

Family

ID=87520527

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/003566 WO2023149545A1 (ja) 2022-02-04 2023-02-03 通信装置及び通信システム

Country Status (4)

Country Link
US (1) US20230254059A1 (ja)
JP (1) JPWO2023149545A1 (ja)
CN (1) CN118614031A (ja)
WO (1) WO2023149545A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515343A (ja) * 2004-09-29 2008-05-08 フィニサー コーポレイション 家庭用電化製品のための光ケーブル
JP2011239011A (ja) 2010-05-06 2011-11-24 Hitachi Kokusai Electric Inc 無線基地局装置
WO2017085968A1 (ja) * 2015-11-17 2017-05-26 ソニー株式会社 フレーム生成装置、フレーム生成方法、信号抽出装置、信号抽出方法および画像伝送システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7860398B2 (en) * 2005-09-15 2010-12-28 Finisar Corporation Laser drivers for closed path optical cables
US20080239082A1 (en) * 2007-03-29 2008-10-02 Analogix Semiconductor, Inc. HDMI format video pattern and audio frequencies generator for field test and built-in self test
US9749682B2 (en) * 2015-06-09 2017-08-29 Qualcomm Incorporated Tunneling HDMI data over wireless connections
US10021615B2 (en) * 2016-02-18 2018-07-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Satellite channel and LTE coexistence
US10762875B2 (en) * 2018-04-03 2020-09-01 Intel Corporation Synchronization of a display device in a system including multiple display devices
US20190041918A1 (en) * 2018-06-27 2019-02-07 Intel Corporation Spine assembly for a computing system with multiple computing parts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515343A (ja) * 2004-09-29 2008-05-08 フィニサー コーポレイション 家庭用電化製品のための光ケーブル
JP2011239011A (ja) 2010-05-06 2011-11-24 Hitachi Kokusai Electric Inc 無線基地局装置
WO2017085968A1 (ja) * 2015-11-17 2017-05-26 ソニー株式会社 フレーム生成装置、フレーム生成方法、信号抽出装置、信号抽出方法および画像伝送システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DALMIA KAMAL: "ASA MotionLink - Tutorial", ASA, 29 September 2021 (2021-09-29), XP093082534, Retrieved from the Internet <URL:https://auto-serdes.org/wp-content/uploads/2022/08/ASA-tutorial-Sep-2021.pdf> [retrieved on 20230915] *

Also Published As

Publication number Publication date
US20230254059A1 (en) 2023-08-10
CN118614031A (zh) 2024-09-06
JPWO2023149545A1 (ja) 2023-08-10

Similar Documents

Publication Publication Date Title
US8397272B2 (en) Multi-stream digital display interface
US7555693B2 (en) Auxiliary data transmitted within a display&#39;s serialized data stream
US8718088B2 (en) Signal converter of consumer electronics connection protocols
EP2252028A1 (en) Wireless multimedia transport method and apparatus
CN100418335C (zh) 数据传输控制装置及电子设备
GB2339653A (en) Multiple synchronous data stream format for an optical data link
EP2945392B1 (en) Electronic apparatus, data block transmission method, transmission signal content determination method, and transceiver system
US8872982B2 (en) Transmission device and reception device for baseband video data, and transmission/reception system
KR19980042154A (ko) 1394 직렬 데이터 버스를 통해 에이티엠 셀을 전송하는 방법 및 장치
US7065101B2 (en) Modification of bus protocol packet for serial data synchronization
CN110896431B (zh) 一种无压缩高清视频传输方法和系统
US20220094513A1 (en) Communication apparatus, communications system, and communication method
CN105828014B (zh) 一种音视频传输方法及装置
CN108898983B (zh) 一种视频信号扩展系统及方法
WO2023149545A1 (ja) 通信装置及び通信システム
EP3671720B1 (en) Real-time on-chip data transfer system
CN106464831B (zh) 用于同步传输辅助数据帧的发射机、接收机、系统和方法
US7792152B1 (en) Scheme for transmitting video and audio data of variable formats over a serial link of a fixed data rate
CN112491474B (zh) 用于hdmi低速信号复用后串行传输的方法及帧结构
EP2995080B1 (en) Devices and methods for communicating sideband data with non-compressed video
KR101603674B1 (ko) 긴급 데이터 전송 방법 및 장치
KR20240144962A (ko) 통신 장치 및 통신 시스템
CN105304001A (zh) 一种基于serdes的信号扩展盒
JP2005079963A (ja) 映像信号伝送システム及び方法並びに送信装置及び受信装置
CN111970499A (zh) 一种基于rgif vdma的多路3g-sdi光端机数据解复用方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23749861

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023578640

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20247028710

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2023749861

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2023749861

Country of ref document: EP

Effective date: 20240904