CN111970499A - 一种基于rgif vdma的多路3g-sdi光端机数据解复用方法 - Google Patents

一种基于rgif vdma的多路3g-sdi光端机数据解复用方法 Download PDF

Info

Publication number
CN111970499A
CN111970499A CN202010779839.5A CN202010779839A CN111970499A CN 111970499 A CN111970499 A CN 111970499A CN 202010779839 A CN202010779839 A CN 202010779839A CN 111970499 A CN111970499 A CN 111970499A
Authority
CN
China
Prior art keywords
rgif
data
vdma
sdi
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010779839.5A
Other languages
English (en)
Other versions
CN111970499B (zh
Inventor
周超宇
盛庆华
李贺贺
李竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN202010779839.5A priority Critical patent/CN111970499B/zh
Publication of CN111970499A publication Critical patent/CN111970499A/zh
Application granted granted Critical
Publication of CN111970499B publication Critical patent/CN111970499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/22—Adaptations for optical transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4347—Demultiplexing of several video streams

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Optical Communication System (AREA)

Abstract

本发明公开了一种基于RGIF VDMA的多路3G‑SDI光端机数据解复用方法，至少包括步骤S1：发送端将多路3G‑SDI数据以时分复用的封装为串行数据；步骤S2：通过单根光纤将串行数据发送到接收端；步骤S3：接收端基于RGIF VDMA机制恢复多路3G‑SDI数据并输出；本发明创新地采用RGIF VDMA帧间跨时域恢复方法保证输出同步和绝对稳定，高效率RGIF仲裁器可以同时恢复至少6路3G‑SDI数据。本发明方法具有极好的通用性，同样适用于高于或低于3G‑SDI速率的SDI视频信号。

Description

一种基于RGIF VDMA的多路3G-SDI光端机数据解复用方法
技术领域
本发明涉及片上总线和多路非压缩视频解复用技术，尤其涉及基于RGIF VDMA(Request and Grant Interface Video Direct Memory Access，请求准予接口视频直接内存访问)的多路3G-SDI视频数据的非同源恢复方法。
背景技术
SDI即数字串行接口，这是一种直接在同轴电缆上传输非压缩数字视频的标准，由于采用了无压缩传输，保证了视频极短的传输延时，同时保证了原图像的还原度。随着SDI传输速率的上升，使用同轴电缆的传输距离不断缩短，因此一般使用光纤进行远距离传输。在多路SDI光纤传输时，一般使用波分复用的方法进行传输，系统复杂且昂贵，光纤传输的距离也会缩短，本方法使用一种时分复用的光纤传输方案，传输多路3G-SDI视频数据，同时具备双纤备份功能。
发送端时钟速率与接收端时钟速率存在偏差，而光纤只传输数据，并不传输时钟信号。在接收端，被收到的数据包需要通过本地时钟恢复成3G-SDI数据流，由于3G-SDI数据流无空隙的特点，接收端恢复的3G-SDI速率为：本地时钟148.5MHz乘以20bits，即2970Mbps；在接收端通过光纤，接收到数据包的平均速率为：发送端时钟148.5MHz乘以20bits，即2970Mbps，由于实际晶振存在误差，发送端时钟不等于接收端时钟速率、也不等于2970Mbps，而3G-SDI又要求无空隙输出，输出速率无法改变。因此需要对源端数据进行跨时域处理，以保证输出连续。常规方法包括加入去抖动硬件以及冗余字处理，这些方法并不是理想的选择，加入额外的去抖动硬件增加了传输硬件的设计复杂度，降低系统整体的鲁棒性和容错性，系统偏移会持续累积，难以保证输出持久稳定与连续。增加冗余字的方法增加了后期直接作用于内存的OSD操作的难度，尤其是对多路3G-SDI批量OSD操作，而使用基于RGIF VDMA接口的多路3G-SDI恢复方法可以更加灵活的控制读写每一通道，使得嵌入式处理器直接读取内存图像具有可行性。
发明内容
为解决上述问题，本发明的目的在于提供一种基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，实现多路3G-SDI非同源恢复方法，以及对多路3G-SDI码流复用方法。其中，接收端提出了一种基于连续地址读写的总线接口RGIF、基于RGIF的先入先出优先级仲裁器、以及基于RGIF的VDMA设计。为使得时分复用3G-SDI的AXIS数据流入RGIF以及流出RGIF，本方法涉及一个AXIS-RGIF接口转换器、RGIF-AXIS接口转换器以及AXIS-SDI转换器。为了与外部动态存储器进行数据交换，本方法还包含一个RGIF到DDR3/DDR4的接口转换IP。
为实现上述目的，本发明的技术方案为：
一种基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，包括以下步骤：
步骤S1：发送端将多路3G-SDI数据以时分复用的封装为串行数据；
步骤S2：通过单根光纤将串行数据发送到接收端；
步骤S3：接收端基于RGIF VDMA机制恢复多路3G-SDI数据并输出；
其中，步骤S3包括：
步骤S31：将接收到的串行数据进行解包分发，以区分每一路3G-SDI数据流；
步骤S32：分别设置RGIF VDMA作为每一路3G-SDI数据流独立处理通道，并转换为RGIF码流；
步骤S33：每个RGIF VDMA对RGIF码流进行缓存，其中，至少缓存3帧3G-SDI数据；
步骤S34：每个RGIF VDMA根据同步时钟将缓存中的数据恢复为RGIF码流；
步骤S35：再将多路RGIF码流转换为多路3G-SDI数据进行输出；
所述RGIF VDMA采用RGIF接口实现与缓存的读写，所述RGIF接口至少包含以下信号：
读写请求信号：rd_req或wr_req，读写请求信号，用于限定一次完整的通信过程；
读写地址信号：rd_addr或wr_addr，在请求信号置位时保持不变；
读写数据个数：rd_num或wr_num，在请求信号置位时保持不变；
读写数据：rd_data或wr_data，在写准予信号置位之前保持不变；
写数据掩码：wr_mask，与写数据同时输出；
读写准予信号：rd_grant或wr_grant，从机反馈信号；
读写结束信号：rd_fin或wr_fin，从机反馈信号。
作为进一步的改进方案，所述步骤S1中，先将多路3G-SDI数据封装为AXIS码流后再转换为高速串行数据；
所述步骤S32中，将AXIS码流转换为RGIF码流进行处理；
所述步骤S35中，先将RGIF码流转换为AXIS码流再转换为3G-SDI数据。
作为进一步的改进方案，采用RGIF接口仲裁器实现多个RGIF VDMA实现共享存储器。
作为进一步的改进方案，RGIF接口仲裁器接收来自多个RGIF VDMA的读写请求，使用先入先出固定优先级策略，对请求进行仲裁；所述RGIF接口仲裁器至少包含一个请求缓存FIFO、标准仲裁器、主状态机和RGIF互联。
作为进一步的改进方案，请求缓存FIFO宽度与仲裁通道数相等，请求缓存FIFO深度大于等于4。
作为进一步的改进方案，当行首信号到来后，RGIF VDMA检查上一次写入是否成功，否则，等待下一帧到来后进行同步操作。该操作保证即使光链路有短暂中断，RGIF VDMA也能在一帧图像的时间内进行快速同步。
作为进一步的改进方案，RGIF VDMA根据地址产生器，产生特定地址的写请求信号。
作为进一步的改进方案，通过新增一路RGIF VDMA作为OSD专用通道，OSD专用通道与外部控制器相连接，用于实现使用嵌入式软核CPU在图像上增加自定义的内容。
作为进一步的改进方案，所述RGIF VDMA包含多个可配置参数，至少包括图像大小、多帧首地址、缓存帧数、写入像素比特宽度、写入Burst长度、FIFO深度、是否等待同步输出、写入端FIFO阈值和OSD字符配置。
作为进一步的改进方案，还设置备份光纤，用于当主光纤故障时进行数据传输。
作为进一步的改进方案，3G-SDI时分复用发送方法包括：TRS同步器、宽度变换器、请求器、发送仲裁器、标识符复合方法、并串转化、连接检测器。其中，3G-SDI基于RGIF VDMA帧间跨时域恢复方法，包括：RGIF接口、RGIF VDMA、RGIF接口仲裁器、RGIF内存控制器、3G-SDI同步恢复器、3G-SDI解复用器、串并转换。3G-SDI时分复用发送方法、3G-SDI基于RGIFVDMA帧间跨时域恢复方法。
作为进一步的改进方案，所述TRS同步器使用复位信号开始同步3G-SDI的TRS字段。所述连接检测器用于产生复位信号。
作为进一步的改进方案，所述宽度变换器将20比特宽3G-SDI码流转换为64比特宽码流，并在数据尾加入对齐字节。
作为进一步的改进方案，所述请求器用于缓存码流，并在存满一行数据时产生请求信号，该请求信号与所述发送仲裁器相连。所述发送仲裁器接收来自多个通道的请求信号，根据先入先出策略进行发送仲裁。
作为进一步的改进方案，所述RGIF VDMA对3G-SDI数据进行多帧缓冲，同步输出与输入，保证3G-SDI无差错恢复。RGIF VDMA用于完成帧间跨时域恢复方法。
作为进一步的改进方案，RGIF VDMA包含一个AXIS到RGIF的转换方法、一个RGIF到AXIS的转换方法、一个多帧缓冲地址控制方法、两个缓存FIFO。
作为进一步的改进方案，RGIF内存控制器控制内存读写，上层用户接口采用RGIF与RGIF接口仲裁器相连。
作为进一步的改进方案，3G-SDI同步恢复器完成AXIS到3G-SDI码流的变换，所述3G-SDI同步恢复器至少包含一个缓存FIFO以及位宽转换器。
作为进一步的改进方案，3G-SDI解复用器将复用AXIS数据解封装，并将数据输入RGIF VDMA进行帧间跨时域操作。
在一种优选实施方式，本发明方法的具体执行步骤如下：
1、对多路3G-SDI码流进行TRS数据字同步，使得FIFO(先入先出存储器)内数据与TRS数据字段对齐；
2、使用位宽转接器将FIFO与当前通道请求产生器相连；
3、请求仲裁器接收来自每一路的请求并给予反馈；
4、由请求仲裁器对数据进行多路通道复合；
5、在复合数据头部加入标识符；
6、并行数据被送入并串转换器，输出高速串行数据；
7、高速串行数据通过单根光纤进行传输，同时侦测链路可靠性，以便随时切换到备份光纤；
8、远端模块将串行数据接收，并进行串并转换，恢复为AXIS码流；
9、去除复合数据头部标识符；
10、对视频数据解包分发，以区分每一路3G-SDI视频数据流；
11、优选的，将数据送入RGIF VDMA，RGIF VDMA首先将AXIS码流转换为RGIF码流。
12、随后，RGIF VDMA对RGIF码流进行缓存。当行首信号到来后，RGIF VDMA检查上一次写入是否成功，否则，等待下一帧到来后进行同步操作。该操作保证即使光链路有短暂中断，RGIF VDMA也能在一帧图像的时间内进行快速同步。
13、RGIF VDMA根据地址产生器，产生特定地址的写请求信号。对于每一通道的3G-SDI数据，地址产生器都会产生多块地址区域，用于缓存至少3帧的3G-SDI数据。
14、写请求输入到RGIF仲裁器，RGIF VDMA将等待RGIF仲裁器的响应。
15、当RGIF VDMA得到来自RGIF仲裁器的回应后。来自DDR3的数据输入到RGIFVDMA的缓存FIFO。
16、RGIF VDMA根据rgif2s_fsync引脚决定何时将FIFO内的数据恢复为RGIF码流。
17、RGIF VDMA内的RGIF-AXIS模块将RGIF码流恢复为AXIS码流。
18、3G-SDI同步恢复器将AXIS码流恢复为并行3G-SDI码流。
19、并行3G-SDI码流经过并串转换恢复为原始串行3G-SDI码流。
采用上述技术方案，本发明实现基于RGIF VDMA接口的3G-SDI恢复方法，使用直接内存存取技术，通过开辟三块内存空间对数据进行缓存的同步策略，也即，采用重复输出一帧或覆盖一帧的策略，消除由于时钟速率偏差造成的不同步问题。
由于发送端和接收端晶振不可能完全相同，即便两者误差小于10ppm，晶振频率为148.5MHz时，RGIF VDMA最短需要经过约555.56小时进行一次同步策略，同步策略不影响数据稳定输出。
同步策略是基于三缓冲策略实现的。具体过程如下：在默认配置下，RGIF VDMA内部会形成三缓冲机制，开辟三块内存区域，用于存放单通道的三帧视频数据。RGIF VDMA对三块内存区域的读写是同时进行的，读地址和写地址可以指向三块内存区域中的任意一块。为了进行解释，三块区域给以编号1、2、3。首先RGIF VDMA将一帧数据写入区域1。写入完一帧后，写地址切换到区域2，同时读地址指向区域1，开始读出上一次写入的帧数据。区域2写入完毕后，写地址切换到区域3。区域1读取完毕后，读地址切换到区域2，以此往复。
三缓冲机制的核心是：在地址切换时，写地址永远切到未被读写地址指向的区域，读地址永远切到上一次写入的区域。这种机制保证了读出数据连续。当读出速率高于写入速率时，由于读地址会切到上一次写入的区域，但是写入速度过慢，上一次写入的区域未发生改变，RGIF VDMA会重复读出这块区域。当写入速率高于读出速率时，RGIF VDMA会将数据写入两块空闲区域，但是由于读地址迟迟未切换，RGIF VDMA只能将数据写入刚刚被写入的两块区域，因此新写入的数据覆盖了原始数据。以上两种情况就是RGIF VDMA的同步策略。
在基于RGIF VDMA接口的3G-SDI恢复方法中。接收端需要接收来自远端的数据包，并把数据包转换为无空隙的3G-SDI码流。其中遇到的核心问题是：输入输出速率不同必将导致内部存储器写满或读空，导致3G-SDI数据断流。接收端通过对接收到的光纤数据插入空隙来与发送端速率匹配。但是，无时间空隙的3G-SDI码流依赖于本地晶振进行恢复，速率与本地晶振直接相关。由于码流无时间空隙，我们无法插入时间空隙来与接收到的速率匹配。RGIF VDMA是通过重复一帧或覆盖一帧的策略与输入速率保持一致的。
与二帧缓存结构相比，RGIF VDMA的三缓存结构保证了每一帧图像都能安全输出，输出帧率等于原视频帧率。二帧缓存结构虽然节省了内存空间，但对于相似速率的数据存取，写地址切换时，读地址有两种状态：未切换或已切换。无论是哪种状态，写地址都将会与读地址相同。任何地址交叠的现象都会逐渐破坏数据的整体性。虽然码流输出仍然连续，但是数据本身已被破坏，造成3G-SDI数据失去锁定。
本发明至少具有如下有益效果：
与现有技术相比，使用基于RGIF VDMA接口的3G-SDI恢复方法使用了直接内存存取技术，开辟三块内存空间对数据进行存取，与传统双缓存交替处理相比，RGIF VDMA的三缓存结构保证了每一帧图像都能安全输出，帧率等于原视频速率。传统双缓存结构虽然节省了内存空间，但对于相似速率的数据存取，读出端结束读取时写入端必定会是结束写入与仍在写入两种状态之一。无论读出端的状态是否转换，写入端指针只有保持当前指针与跳转到读出指针两种选择。如果写入端保持当前指针，则新数据将不被读出，重复输出上一帧数据。宏观上，数据发生了丢失，输出帧率降低到了原来的一半。如果写入端准备跳转指针，此刻读出端与写入端指针指向相同区域，读出端指针和写入端指针会发生交叠，输出码流会失去同步。
在本发明中基于RGIF VDMA接口的3G-SDI恢复方法对于其他视频帧大小也有极强的适应性。视频标准并不受限于SMPTE 424M 3G-SDI。通过更改VDMA配置，对于任意视频分辨率都能满足三缓冲的要求，实现非同源数据无差错恢复。
相较于传统非缓存方案，本发明中基于RGIF VDMA接口的3G-SDI恢复方法可以灵活地在视频帧中内嵌OSD，通过新增一路RGIF VDMA OSD专用通道，可以方便的使用嵌入式软核CPU在图像上增加自定义的内容。同时对VDMA缓冲区域的配置，可对相同速率图像进行区块显示。这些独创的特性是传统非缓存同步方案所无法实现的。同时，基于RGIF VDMA接口的仲裁器内存利用率高于基于独立地址映射的AXI4多主机互联器。由于无需考虑独立地址映射，当使用两个主机，单次Burst长度为4096字节，对RGIF仲裁器进行读写时序仿真时，仲裁器输出端对比仲裁器主机端，使用效率大于96％，其中损失的效率为仲裁器必要的处理时钟，通过对单次Burst长度的配置，其效率仍可提升。
附图说明
图1为本发明方法实施例的整体构架；
图2为本发明方法实施例的多路3G-SDI复合方法；
图3为本发明方法实施例的RGIF VDMA接口多路3G-SDI恢复方法；
图4为本发明方法实施例的RGIF仲裁器实施方法；
图5为本发明基于RGIF VDMA的多路3G-SDI光端机数据解复用方法的流程框图；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
相反，本发明涵盖任何由权利要求定义的在本发明的精髓和范围上做的替代、修改、等效方法以及方案。进一步，为了使公众对本发明有更好的了解，在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。
参见图5，所示为本发明基于RGIF VDMA的多路3G-SDI光端机数据解复用方法的流程框图，包括以下步骤：
步骤S1：发送端将多路3G-SDI数据以时分复用的封装为串行数据；
步骤S2：通过单根光纤将串行数据发送到接收端；
步骤S3：接收端基于RGIF VDMA机制恢复多路3G-SDI数据并输出；
其中，步骤S3包括：
步骤S31：将接收到的串行数据进行解包分发，以区分每一路3G-SDI数据流；
步骤S32：分别设置RGIF VDMA作为每一路3G-SDI数据流独立处理通道，并转换为RGIF码流；
步骤S33：每个RGIF VDMA对RGIF码流进行缓存，其中，至少缓存3帧3G-SDI数据；
步骤S34：每个RGIF VDMA根据同步时钟将缓存中的数据恢复为RGIF码流；
步骤S35：再将多路RGIF码流转换为多路3G-SDI数据进行输出。
本发明在发送端采用多路3G-SDI时分复用方法，在接收端基于RGIF VDMA恢复多路3G-SDI方法，如图1所示，多路3G-SDI通过接收模块进入H26：数据封装模块。随后数据进入H27：收发器，进行并串转换。高速串行数据通过光纤传输到远端接收器。接收端使用了H30：RGIF VDMA，进行跨时域操作，恢复多通道3G-SDI数据。
方法实施例1
参见图2，为多路3G-SDI时分复用方法的示意图，该方法描述了在发送端的数据处理过程。为使多路3G-SDI在一路串行链路上传输，本方法基于时分复用思想进行实施。所有方案使用HDL进行描述，并使用FPGA进行具体实施。方法实施例1描述了在发送端的数据的处理过程。在H18：多路3G-SDI复用方法中，SMPTE 424M 3G-SDI数据流首先进入H19：TRS同步器，该模块在上电时进行帧同步和行同步。H25：连接检测，该模块用于检测高速串行数据链路的可靠性，在链路断开和建立时强制对TRS同步器进行复位。H20：宽度变换器，它对数据进行宽度变换和字节补齐。对齐后的数据进入H21：请求器，该模块用于缓存和产生REQ信号。H22：发送仲裁器，对REQ信号进行响应并把数据搬移到H23：复合标识符，多路3G-SDI使用不同的头部标识符以示区别。添加标识符后，该模块还会在头部加入帧长度数据和帧识别码。其中帧识别码用于区分是3G-SDI数据还是其他低速业务的数据。帧长度用于标记时分复用最小单元的长度，使用帧长度标记方便了后续对数据的解码和缓存。
对于其他业务数据，复合方法和3G-SDI的复合方法类似，区别在于接收端，其他低速业务数据并不进入RGIF VDMA进行跨时域操作。
方法实施例2
参见图3，所示为基于RGIF VDMA的恢复多路3G-SDI方法的示意图，本实施例通过HDL进行描述，方法通过FPGA实施。实施例2描述了在接收端的数据处理过程。在接收端，复合码流一般通过高速串行接口进行接收，在Xilinx器件中使用Gigabyte Transceiver，在Intel器件中使用ALTGX收发器。高速收发器将高速串行差分信号并行化，输入到H1：RGIFVDMA进处理。在进入RGIF VDMA前，并行帧数据会进入H3：3G-SDI解复用器。解复用器将时分复用串行数据解包并转换为AXIS接口码流，使得每一通道3G-SDI码流占用独立的AXIS通道。在图3中演示了3通道3G-SDI处理流程，被独立的AXIS流输入H5：RGIF VDMA，进行正式的跨时钟域操作。RGIF VDMA相对于DRAM是一个主设备。它包含一个写入控制逻辑以及读出控制逻辑，控制逻辑对数据进行字节对齐。由于RGIF内存控制器数据位宽与3G-SDI帧比特大小无法整除，对数据尾部进行多字节填补，以满足写入要求是必要的操作。RGIF VDMA的另一任务是对读写地址的控制，为实现跨时域和保证数据输出稳定，默认配置的RGIF VDMA会在DRAM内形成三缓冲结构，即开辟三块帧缓冲区域。其缓冲首地址可在综合前期进行配置，帧缓冲数量也可配置为三帧或以上。RGIF VDMA带有输出同步开关，可以指定何时输出，或配置触发输出。当配置为触发输出时，输出端带有rgif2s_fsync引脚。该引脚连接到输入端的帧结束信号时，可以确保第一帧输出绝对安全，避免上电丢失第一帧的情况。
当RGIF VDMA前期任务处理完毕时，会发出读写请求给模块H7：RGIF仲裁器。RGIF仲裁器会接收来自多个通道的RGIF请求，根据先入先出和固定优先级策略响应请求，随后RGIF仲裁器配置互联器，连接数据链路，获得响应的RGIF通道就获得了DRAM的使用权限。随后通过H8：RGIF内存控制器读写H9：DDR3或者DDR4内存。
在输出通路，RGIF VDMA获取的3G-SDI数据经过H2：3G-SDI同步恢复器，帧数据在其内部进行缓冲，然后合成为20比特不间断3G-SDI数据流。H6：叠加通道RGIF VDMA，该模块与普通RGIF VDMA模块相似，但它的主要目的是叠加字符，它通过AXI4接口与H4：外部控制器通信相连。外部控制器可以是嵌入式软核CPU。同时，控制接口也可以不使用AXI4，而使用NATIVE接口，该接口可以更简单的控制写入内容。
以上方法的实施，依赖于RGIF的接口策略。本发明提出的RGIF是一种基于连续地址读写的总线接口，适合批量数据缓存。RGIF有主从之分，主从由数据传输方向加以区别，该接口由写信号链和读信号链组成，读写信号链相似，下面以写信号链为例进行说明。对于RGIF接口写信号链，应当至少包含以下信号：
1、wr_req：请求信号，一次完整的通信过程由此信号进行限定。
2、wr_addr：写地址信号，在请求信号置位时保持不变。
3、wr_num：写数据个数，在请求信号置位时保持不变。
4、wr_data：写数据，在写准予信号置位之前保持不变。
5、wr_mask：写数据掩码，与写数据同时输出。
6、wr_grant：写准予信号，从机反馈信号。
7、wr_fin：写结束信号，从机反馈信号。
RGIF接口由写信号链和读信号链构成，读写信号链通过前缀名“wr”和“rd”加以区分，除了“wr_mask”是写信号链特有的，其他信号读写信号链组成相同。RGIF接口使用后缀名为“req”的信号标记一次完整的数据传输。主机将“req”置高，并将首地址“addr”、数据个数“num”立即给出。随后，主机等待从机将“grant”信号置高。从机将“grant”置高，表示可以处理请求。主机根据“grant”信号从“data”写入或读出数据。当写入时应当配合“mask”信号，用以告诉从机是否需要屏蔽某字节的写入。当数据传输完毕后，主机根据“fin”信号将“req”置低，完成一次传输。
“num”标记读写“data”的个数，与实际DDR3预取值无关。“addr”标记实际内存地址，对于DDR3需要8个对齐。“addr”在一次通信过程中只给出一次，用来指定读写首地址，读写数据“data”在首地址之后按顺序存放。可见，RGIF接口地址操作简单，适合连续地址读写，但不适合随机地址读写。
该接口使用部分参量进行定制化：
1、RAIFWRDATA_PREFETCH：布尔值，写数据是否需要预取。
2、APPADDR_WIDTH：内存控制器应用端地址宽度。
3、APPDATA_WIDTH：内存控制器应用端数据宽度。
RGIF仲裁器的详细结构参考图4，图4中H15就是图3中H7的详细结构图。
在H15：RGIF仲裁器的例子中，仲裁器以四通道形式进行解释。在每一个RGIF接口数据通路中，都包含一个读请求和一个写请求通道，读写通道分别使用两个RGIF仲裁器进行仲裁。读写通道都含有“req”信号用于申请DRAM使用权，“req”信号首先进入H16：FIFO。在使用4通道的例子中，该FIFO拥有4比特宽度和4比特深度。4通道的“req”信号从顶端进入FIFO，图4中用1和0分别表示“req”信号被置高和置低的情况。“req”被置高表示有请求，置低表示没有请求。FIFO缓存4组请求后，“req”信号进入H17：标准仲裁器，以及H13：主状态机。在标准仲裁器内部，同一时刻到达的“req”信号被固定优先级分批处理，在图4中被标准仲裁器处理的4通道请求分别是1、0、1、0。标准仲裁器优先对靠近右边的请求进行处理，也就是先处理左数第三个通道，然后是左数第一个通道。主状态机依据标准仲裁器的仲裁结果控制H14：RGIF互联，使得对应数据通路相互连接。
从数据传输协议角度，数据本身发生了多次协议转变和位宽转变。以下过程结合图1和图3，给出了一个实例，用以解释3G-SDI数据是如何在发送端和接收端之间进行协议、位宽转变的。
1、H35：3G-SDI接收模块将3GHz单比特串行码流转换为148.5MHz 20bits宽3G-SDI码流。
2、H26：数据封装模块将识别出一行3G-SDI数据，将其打包为156.25MHz64bits宽AXIS数据包。
3、数据包被送入H27：收发器模块。数据包转变成12GHz单比特数据包。通过光纤进行发送。
4、接收端通过H34：收发器模块，将12GHz单比特数据包复原为156.25MHz64bits宽AXIS数据包。H3：3G-SDI解复用器分拣不同通道的数据包，将其送入RGIF VDMA。
5、RGIF VDMA将156.25MHz 64bits宽AXIS数据包转换为200MHz 256bits宽RGIF数据包。RGIF数据包通过RGIF仲裁器、RGIF内存控制器，最终存入内存。
6、当读出内存时，200MHz 256bits宽RGIF数据包复原为156.25MHz 64bits宽AXIS数据包。
7、H2：3G-SDI同步恢复器将AXIS数据包恢复为不间断148.5MHz 20bits宽3G-SDI码流。
8、H11：串并转换器将148.5MHz 20bits宽3G-SDI码流恢复为3GHz单比特3G-SDI码流。
当使用32位宽、等效时钟为1333MHz的DDR3内存作为缓存时，内存总带宽为42.656Gbps。单通道3G-SDI读取和写入各占用3Gbps带宽，合计6Gbps。使用本方法提出的RGIF总线接口、RGIF VDMA以及RGIF仲裁器，测试了6通道3G-SDI数据的恢复，测试结果正确无误，测试带宽达到36Gbps。如果使用等效时钟更高的DDR4内存，可恢复的3G-SDI通道数是DDR3内存的两倍以上。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，包括以下步骤：
步骤S1：发送端将多路3G-SDI数据以时分复用的封装为串行数据；
步骤S2：通过单根光纤将串行数据发送到接收端；
步骤S3：接收端基于RGIF VDMA机制恢复多路3G-SDI数据并输出；
其中，步骤S3包括：
步骤S31：将接收到的串行数据进行解包分发，以区分每一路3G-SDI数据流；
步骤S32：分别设置RGIF VDMA作为每一路3G-SDI数据流独立处理通道，并转换为RGIF码流；
步骤S33：每个RGIF VDMA对RGIF码流进行缓存，其中，至少缓存3帧3G-SDI数据；
步骤S34：每个RGIF VDMA根据同步时钟将缓存中的数据恢复为RGIF码流；
步骤S35：再将多路RGIF码流转换为多路3G-SDI数据进行输出；
所述RGIF VDMA采用RGIF接口实现与缓存的读写，所述RGIF接口至少包含以下信号：
读写请求信号：rd_req或wr_req，读写请求信号，用于限定一次完整的通信过程；
读写地址信号：rd_addr或wr_addr，在请求信号置位时保持不变；
读写数据个数：rd_num或wr_num，在请求信号置位时保持不变；
读写数据：rd_data或wr_data，在写准予信号置位之前保持不变；
写数据掩码：wr_mask，与写数据同时输出；
读写准予信号：rd_grant或wr_grant，从机反馈信号；
读写结束信号：rd_fin或wr_fin，从机反馈信号。
2.根据权利要求1所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，所述步骤S1中，先将多路3G-SDI数据封装为AXIS码流后再转换为高速串行数据；
所述步骤S32中，将AXIS码流转换为RGIF码流进行处理；
所述步骤S35中，先将RGIF码流转换为AXIS码流再转换为3G-SDI数据。
3.根据权利要求1或2所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，采用RGIF接口仲裁器实现多个RGIF VDMA实现共享存储器。
4.根据权利要求3所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，RGIF接口仲裁器接收来自多个RGIF VDMA的读写请求，使用先入先出固定优先级策略，对请求进行仲裁；所述RGIF接口仲裁器至少包含一个请求缓存FIFO、标准仲裁器、主状态机和RGIF互联。
5.根据权利要求4所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，请求缓存FIFO宽度与仲裁通道数相等，请求缓存FIFO深度大于等于4。
6.根据权利要求1或2所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，当行首信号到来后，RGIF VDMA检查上一次写入是否成功，否则，等待下一帧到来后进行同步操作。
7.根据权利要求1或2所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，RGIF VDMA根据地址产生器，产生特定地址的写请求信号。
8.根据权利要求1或2所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，通过新增一路RGIF VDMA作为OSD专用通道，OSD专用通道与外部控制器相连接，用于实现使用嵌入式软核CPU在图像上增加自定义的内容。
9.根据权利要求1或2所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，所述RGIF VDMA包含多个可配置参数，至少包括图像大小、多帧首地址、缓存帧数、写入像素比特宽度、写入Burst长度、FIFO深度、是否等待同步输出、写入端FIFO阈值和OSD字符配置。
10.根据权利要求1或2所述的基于RGIF VDMA的多路3G-SDI光端机数据解复用方法，其特征在于，还设置备份光纤，用于当主光纤故障时进行数据传输。
CN202010779839.5A 2020-08-06 2020-08-06 一种基于rgif vdma的多路3g-sdi光端机数据解复用方法 Active CN111970499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010779839.5A CN111970499B (zh) 2020-08-06 2020-08-06 一种基于rgif vdma的多路3g-sdi光端机数据解复用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010779839.5A CN111970499B (zh) 2020-08-06 2020-08-06 一种基于rgif vdma的多路3g-sdi光端机数据解复用方法

Publications (2)

Publication Number Publication Date
CN111970499A true CN111970499A (zh) 2020-11-20
CN111970499B CN111970499B (zh) 2022-03-01

Family

ID=73364999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010779839.5A Active CN111970499B (zh) 2020-08-06 2020-08-06 一种基于rgif vdma的多路3g-sdi光端机数据解复用方法

Country Status (1)

Country Link
CN (1) CN111970499B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113177009A (zh) * 2021-05-24 2021-07-27 上海航天计算机技术研究所 一种用于深空探测器的多接口复用方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665872B1 (en) * 1999-01-06 2003-12-16 Sarnoff Corporation Latency-based statistical multiplexing
US20110265134A1 (en) * 2009-11-04 2011-10-27 Pawan Jaggi Switchable multi-channel data transcoding and transrating system
CN102497522A (zh) * 2011-12-12 2012-06-13 中国科学院长春光学精密机械与物理研究所 一种智能Camera Link转SDI装置
CN102567261A (zh) * 2010-12-31 2012-07-11 联芯科技有限公司 增强型spi控制器、增强型spi的通讯系统及传送数据方法
CN102595091A (zh) * 2012-03-20 2012-07-18 深圳市鼎盛威电子有限公司 Sdi高清视频信号传输系统及其传输方法
CN202475622U (zh) * 2012-02-23 2012-10-03 深圳市高视数字技术有限公司 编码前端的sdi视频信号自动识别装置
CN104954725A (zh) * 2015-06-16 2015-09-30 广州市奥威亚电子科技有限公司 一种基于sdi的传输双向辅助数据方法
CN109194928A (zh) * 2018-10-20 2019-01-11 中国航空工业集团公司洛阳电光设备研究所 一种任意分辨率Camera link视频转SDI视频的方法及装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665872B1 (en) * 1999-01-06 2003-12-16 Sarnoff Corporation Latency-based statistical multiplexing
US20110265134A1 (en) * 2009-11-04 2011-10-27 Pawan Jaggi Switchable multi-channel data transcoding and transrating system
CN102567261A (zh) * 2010-12-31 2012-07-11 联芯科技有限公司 增强型spi控制器、增强型spi的通讯系统及传送数据方法
CN102497522A (zh) * 2011-12-12 2012-06-13 中国科学院长春光学精密机械与物理研究所 一种智能Camera Link转SDI装置
CN202475622U (zh) * 2012-02-23 2012-10-03 深圳市高视数字技术有限公司 编码前端的sdi视频信号自动识别装置
CN102595091A (zh) * 2012-03-20 2012-07-18 深圳市鼎盛威电子有限公司 Sdi高清视频信号传输系统及其传输方法
CN104954725A (zh) * 2015-06-16 2015-09-30 广州市奥威亚电子科技有限公司 一种基于sdi的传输双向辅助数据方法
CN109194928A (zh) * 2018-10-20 2019-01-11 中国航空工业集团公司洛阳电光设备研究所 一种任意分辨率Camera link视频转SDI视频的方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YANSI YANG等: "Software design of SD card reader and image processor based on FPGA", 《2011 INTERNATIONAL CONFERENCE ON MECHATRONIC SCIENCE, ELECTRIC ENGINEERING AND COMPUTER (MEC)》 *
姜春雷: "基于MPEG-4的视频压缩编码的设计与实现", 《中国优秀硕士学位论文全文数据库(信息科技辑)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113177009A (zh) * 2021-05-24 2021-07-27 上海航天计算机技术研究所 一种用于深空探测器的多接口复用方法及系统

Also Published As

Publication number Publication date
CN111970499B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US7079528B2 (en) Data communication method
KR101514413B1 (ko) 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법
US20070242062A1 (en) EDID pass through via serial channel
KR100881191B1 (ko) 멀티 프로토콜 씨리얼 인터페이스 장치 및 그에 따른ｓｏｃ 장치
US20170187555A1 (en) Pulse amplitude modulation (pam) data communication with forward error correction
EP1130842B1 (en) Communications interface between clock domains with minimal latency
US10826734B2 (en) Data communication systems with forward error correction
CN113132552B (zh) 视频流处理方法及装置
WO2021012846A1 (zh) 一种数据串并转换装置、延时器及数据处理方法
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN111970499B (zh) 一种基于rgif vdma的多路3g-sdi光端机数据解复用方法
US6823137B2 (en) Optical line protection device and optical line protection method
US20200257649A1 (en) Transmitting displayport 2.0 information using usb4
US6868096B1 (en) Data multiplexing apparatus having single external memory
US10764409B2 (en) Data communication device, arithmetic processing device, and control method of data communication device
US8775690B2 (en) Control apparatus, switch, optical transmission apparatus, and control method
JP2009206696A (ja) 伝送システム
CN210927604U (zh) 一种数据串并转换装置、延时器及信号转换处理器
JP3837857B2 (ja) 信号処理回路
EP3671720B1 (en) Real-time on-chip data transfer system
CN114564441B (zh) 片上系统、数据处理方法及计算机设备
KR20030059229A (ko) 감소된 수의 핀을 구비한 직렬 압축 버스 인터페이스
JP5471237B2 (ja) クロックとフレームの乗せ換え方法及び回路
JPH10336252A (ja) シリアルデータ転送制御装置およびシリアルデータ転送方法
Keller et al. Extending arinc 818: The development of an arinc 818 switch architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20201120

Assignee: Hangzhou Bayu Technology Co.,Ltd.

Assignor: HANGZHOU DIANZI University

Contract record no.: X2022330000521

Denomination of invention: A data demultiplexing method for multiple 3G-SDI optical transceivers based on RGIF VDMA

Granted publication date: 20220301

License type: Common License

Record date: 20220914