CN116234385A - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN116234385A
CN116234385A CN202310267768.4A CN202310267768A CN116234385A CN 116234385 A CN116234385 A CN 116234385A CN 202310267768 A CN202310267768 A CN 202310267768A CN 116234385 A CN116234385 A CN 116234385A
Authority
CN
China
Prior art keywords
connection electrodes
transfer connection
pixels
sub
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310267768.4A
Other languages
English (en)
Inventor
于剑伟
袁志东
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310267768.4A priority Critical patent/CN116234385A/zh
Publication of CN116234385A publication Critical patent/CN116234385A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及显示装置，显示基板包括显示区、与显示区连接的绑定区，显示区包括多条沿第二方向延伸的数据信号线、多个沿第一方向延伸的第一转接连接电极、多个沿第二方向延伸的第三转接连接电极、阵列排布的多个子像素；至少一部分第一转接连接电极分别与多条数据信号线连接，并分别与至少一部分第三转接连接电极连接，与第一转接连接电极连接的第三转接连接电极的一端与绑定区连接；多条数据信号线沿第二方向的长度不完全相同；多个子像素形成阵列排布的多个像素，一个像素包括至少三个相邻的子像素，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致。本公开方案可以改善因阳极端差不一致导致发光不均匀的现象。

Description

显示基板及显示装置
技术领域
本公开实施例涉及但不限于显示技术领域，具体涉及一种显示基板及显示装置。
背景技术
随着显示技术的快速发展，异形显示装置开始逐渐占据市场。异形显示装置的出现突破了显示装置单一矩形结构的局限性，使得异形显示装置的应用越来越广泛。例如，目前，异形显示装置已广泛应用在智能穿戴、智能车载等领域中。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开提供了一种显示基板，包括显示区以及与所述显示区连接的绑定区，所述显示区包括多条沿第二方向延伸的数据信号线、多个沿第一方向延伸的第一转接连接电极、多个沿第二方向延伸的第三转接连接电极以及阵列排布的多个子像素，所述多条数据信号线分别与多列子像素连接，所述数据信号线、所述第一转接连接电极、所述第三转接连接电极分别设置于三个导电层；
至少一部分第一转接连接电极分别与所述多条数据信号线电连接，并且分别与至少一部分第三转接连接电极电连接，与所述至少一部分第一转接连接电极连接的第三转接连接电极的一端与所述绑定区电连接；在所述显示区中，所述多条数据信号线沿第二方向的长度不完全相同；
所述多个子像素形成阵列排布的多个像素，一个所述像素包括至少三个相邻的所述子像素，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致。
在示例性实施方式中，所述显示区包括第一显示区和第二显示区，位于所述第二显示区的多个第一转接连接电极沿第一方向贯通所述第二显示区，并且位于所述第二显示区的至少一部分第一转接连接电极分别与所述多条数据信号线电连接，位于所述第一显示区的多个第一转接连接电极沿第一方向未贯通所述显示基板的第一显示区；至少一部分第三转接连接电极分别与位于第二显示区中的多个第一转接连接电极电连接；
位于所述第一显示区与位于所述第二显示区的像素中的第一转接连接电极、第三转接连接电极和数据信号线的排布方式一致。
在示例性实施方式中，显示基板还包括多个沿第二方向延伸的第二初始信号线、多个沿第一方向延伸的第二转接连接电极和多个沿第二方向延伸的第四转接连接电极，所述第二初始信号线与所述多条数据信号线同层设置，所述多个第二转接连接电极与所述多个第一转接连接电极同层设置，所述多个第四转接连接电极与所述多个第三转接连接电极同层设置；
位于所述第二显示区的所述多个第二转接连接电极沿第一方向贯通所述显示基板的第二显示区，并分别与所述多个第二初始信号线电连接，位于所述第一显示区的所述多个第二转接连接电极沿第一方向未贯通所述显示基板的第一显示区；至少一部分第四转接连接电极分别与位于所述第二显示区的多个第二转接连接电极电连接。
在示例性实施方式中，一个像素包括三个子像素，在同一列像素空间中设有三列子像素、三条数据信号线，三列子像素分别与三条数据信号线连接，相邻两列像素共用一个第二初始信号线，第二初始信号线位于相邻两列像素之间；共用一个第二初始信号线的两列像素空间中设有20个第三转接连接电极和1个第四转接连接电极，每列像素空间设有10个第一转接连接电极，1个第二转接连接电极位于两列像素之间；
在同一行像素空间中，设有6个第二转接连接电极和1个第二转接连接电极。
在示例性实施方式中，一个像素包括三个子像素，在同一列像素空间中设有三列子像素、三条数据信号线和9个第三转接连接电极，三列子像素分别与三条数据信号线连接；在同一行像素空间中，设有6个第一转接连接电极。
在示例性实施方式中，一个像素包括三个子像素，在同一列像素空间中设有三列子像素、3条数据信号线和3个第三转接连接电极，三列子像素分别与3个数据信号线连接；在同一行像素空间中，设有2个第一转接连接电极。
在示例性实施方式中，所述子像素包括第一晶体管至第五晶体管以及存储电容，在平行于所述显示基板的平面上，所述第二晶体管、所述第一晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管沿第二方向排布；所述存储电容在所述基底上的正投影与所述第三晶体管在所述基底上的正投影存在重叠区域；
在同一个像素中，相邻两个子像素相对于第一中线对称设置，所述第一中线为相邻两个子像素沿第二方向延伸的中线。
在示例性实施方式中，在同一列子像素中，包括多个子像素组，每个子像素组包括相邻的两个子像素，在同一个子像素组中的两个子像素共用一个第五晶体管。
在示例性实施方式中，至少一个子像素包括像素驱动电路，所述像素驱动电路包括多个氧化物晶体管和存储电容；在垂直于显示基板的平面内，所述显示基板包括基底以及依次叠设在所述基底上的半导体层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层；
所述半导体层包括：所述多个氧化物晶体管的有源层；
所述第一导电层包括：所述多个氧化物晶体管的控制极和所述存储电容的第一极板；
所述第二导电层包括：所述存储电容的第二极板；
所述第三导电层包括：所述多条数据信号线以及所述多个氧化物晶体管的第一极和第二极；
所述第四导电层包括：所述多个第一转接连接电极；
所述第五导电层包括：所述多个第三转接连接电极。
在示例性实施方式中，所述第三导电层还包括：多个沿第二方向延伸的第二初始信号线；相邻两列像素共用一个所述第二初始信号线，共用一个第二初始信号线的两列像素中的多个数据信号线相对于所述第二初始信号线对称；
所述第四导电层还包括：多个沿第一方向延伸的第二转接连接电极，位于所述第二显示区的所述多个第二转接连接电极分别与所述多个第二初始信号线电连接；
所述第五导电层还包括：多个沿第二方向延伸的第四转接连接电极；所述多个第四转接连接电极分别与位于所述第二显示区的所述多个第二转接连接电极电连接。
在示例性实施方式中，所述第一导电层还包括：多个沿第一方向延伸的第一电源连接线；在同一列子像素中，包括多个子像素组，每个子像素组包括相邻的两个子像素，在同一个子像素组中，两个子像素共用一个第一电源连接线，在同一个子像素组中的两个子像素相对于第一电源连接线对称；
所述第三导电层还包括：沿第二方向延伸的第一电源线；所述第一电源线通过过孔与所述第一电源连接线电连接。
在示例性实施方式中，所述显示基板的形状为心形，所述绑定区位于所述显示区的一侧，并且所述第一显示区、所述第二显示区、所述绑定区沿第二方向依次排布。
在示例性实施方式中，所述至少一部分第一转接连接电极分别通过多个第一转接过孔与所述多条数据信号线电连接，所述至少一部分第三转接连接电极分别通过多个第三转接过孔与所述至少一部分第一转接连接电极电连接，所述多个第一转接过孔的排布方向与所述显示基板沿第二方向延伸的中线成第一夹角，所述多个第三转接过孔的排布方向与所述显示基板沿第二方向延伸的中线成第二夹角。
在示例性实施方式中，所述第一夹角为30度至60度，所述第二夹角为15度至45度。
在示例性实施方式中，所述多个第一转接过孔的排布方向相对于显示基板沿第二方向延伸的中线对称设置，所述多个第三转接过孔的排布方向相对于显示基板沿第二方向延伸的中线对称设置。
在示例性实施方式中，位于所述显示基板沿第二方向延伸的中线一侧的显示区，多个第一转接过孔沿至少两个方向排布，且至少两个排布方向相互平行，位于至少两个排布方向上的多个第一转接过孔的连接线沿第二方向排布；多个第三转接过孔沿至少两个方向排布，且至少两个排布方向相互平行，位于至少两个排布方向上的多个第三转接过孔的连接线沿第二方向排布。
在示例性实施方式中，所述第四导电层还包括分别与多个子像素电连接的阳极连接电极，所述第一转接连接电极和所述第三转接连接电极在基底上的正投影与所述多个阳极连接电极在所述基底上的正投影不重叠。
在示例性实施方式中，显示基板还包括阳极导电层，所述阳极导电层包括多个阳极，所述多个阳极分别与所述多个阳极连接电极连接；同一个像素中的多个阳极在所述基底上的正投影与所述多个第一转接连接电极以及所述多个第三转接连接电极在所述基底上的正投影存在第一重叠区域，多个像素对应有多个第一重叠区域，所述多个第一重叠区域的面积一致。
在示例性实施方式中，所述绑定区沿第一方向的尺寸小于所述显示区沿第一方向的尺寸，所述多个第三转接连接电极包括延伸至所述绑定区和未延伸至所述绑定区两部分，其中，延伸至所述绑定区的多个第三转接连接电极分别与位于所述第二显示区中的多个第一转接连接电极电连接。
本公开实施例还提供了一种显示装置，包括前述任意实施例所述的显示基板。
本公开实施例提供的显示基板及显示装置，显示基板中的显示区包括多条数据信号线、多个第一转接连接电极、多个第三转接连接电极以及阵列排布的多个子像素，至少一部分第一转接连接电极分别与多条数据信号线电连接，并且分别与至少一部分第三转接连接电极电连接，与至少一部分第一转接连接电极连接的第三转接连接电极的一端与绑定区电连接；在显示区中，多条数据信号线沿第二方向的长度不完全相同；多个子像素形成阵列排布的多个像素，一个像素包括至少三个相邻的子像素，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致。本公开实施例提供的显示基板，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致，使得多个像素中阳极段差一致，可以有效避免发光不均匀的现象发生。本公开实施例提供的显示基板，在显示区中，多条数据信号线沿第二方向的长度不完全相同，可以适用于异形显示基板，并可以避免异形显示基板因阳极端差不一致导致发光不均匀的现象发生。
当然，实施本公开的任一产品或方法并不一定需要同时达到以上所述的所有优点。本公开的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本公开而了解。本公开实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1所示为一种显示装置的结构示意图；
图2所示为一种显示基板的平面结构示意图；
图3所示为一种显示基板的剖面结构示意图；
图4所示为一种像素驱动电路的等效电路示意图；
图5所示为本公开实施例提供的一种显示基板的平面结构示意图；
图6a所示为本公开示例性实施例提供的一种显示基板的平面结构示意图；
图6b所示为本公开示例性实施例提供的一种显示基板的平面结构示意图；
图6c所示为本公开示例性实施例提供的一种显示基板的平面结构示意图；
图7所示为本公开一种示例性实施例提供的显示基板形成半导体层图案后的示意图；
图8a所示为本公开一种示例性实施例提供的显示基板形成第一导电层图案后的示意图；
图8b所示为本公开一种示例性实施例提供的显示基板中第一导电层的示意图；
图9a所示为本公开一种示例性实施例提供的显示基板形成第二导电层图案后的示意图；
图9b所示为本公开一种示例性实施例提供的显示基板中第二导电层的示意图；
图10所示为本公开一种示例性实施例提供的显示基板形成第四绝缘层图案后的示意图；
图11a所示为本公开一种示例性实施例提供的显示基板形成第三导电层图案后的示意图；
图11b所示为本公开一种示例性实施例提供的显示基板中第三导电层的示意图；
图12a所示为本公开一种示例性实施例提供的显示基板形成第五绝缘层和第一平坦层图案后的示意图；
图12b所示为本公开一种示例性实施例提供的显示基板形成第五绝缘层和第一平坦层图案后的示意图；
图13a所示为本公开一种示例性实施例提供的显示基板形成第四导电层图案后的示意图；
图13b所示为本公开一种示例性实施例提供的显示基板中第四导电层的示意图；
图13c所示为本公开一种示例性实施例提供的显示基板中第四导电层图案后的示意图；
图14所示为本公开一种示例性实施例提供的显示基板形成第六绝缘层和第二平坦层图案后的示意图；
图15a所示为本公开一种示例性实施例提供的显示基板形成第五导电层图案后的示意图；
图15b所示为本公开一种示例性实施例提供的显示基板中第五导电层的示意图；
图15c所示为本公开一种示例性实施例提供的显示基板形成第五导电层图案后的示意图；
图15d所示为本公开一种示例性实施例提供的显示基板形成第五导电层图案后的示意图；
图16所示为本公开一种示例性实施例提供的显示基板形成第三平坦层图案后的示意图；
图17a所示为本公开一种示例性实施例提供的显示基板形成阳极导电层图案后的示意图；
图17b所示为本公开一种示例性实施例提供的显示基板中阳极导电层的示意图；
图18所示为本公开一种示例性实施例提供的显示基板形成像素定义层图案后的示意图；
图19所示为本公开一种示例性实施例提供的显示基板的平面示意图；
图20所示为本公开一种示例性实施例提供的显示基板形成像素定义层图案后的示意图；
图21所示为本公开一种示例性实施例提供的显示基板的平面示意图；
图22所示为本公开一种示例性实施例提供的显示基板的边框区示意图。
具体实施方式
下文中将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：每个膜层的厚度和间距、每个信号线的宽度和间距，可以根据实际情况进行调整。本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述每个构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。在本公开实施例中，栅电极可以称为控制极。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开实施例中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1所示为一种显示装置的结构示意图，显示基板可以包括时序控制器、数据信号驱动器、扫描信号驱动器、发光信号驱动器和像素阵列，时序控制器分别与数据信号驱动器、扫描信号驱动器和发光信号驱动器连接，数据信号驱动器分别与多个数据信号线(D1到Dn)连接，扫描信号驱动器分别与多个扫描信号线(S1到Sm)连接，发光信号驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据信号驱动器的规格的灰度值和控制信号提供到数据信号驱动器，可以将适合于扫描信号驱动器的规格的时钟信号、扫描起始信号等提供到扫描信号驱动器，可以将适合于发光信号驱动器的规格的时钟信号、发射停止信号等提供到发光信号驱动器。数据信号驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据信号驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描信号驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描信号驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描信号驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光信号驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光信号驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P至少一个包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，第一子像素P1、第二子像素P2和第三子像素P3均包括像素驱动电路和发光器件。第一子像素P1、第二子像素P2和第三子像素P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一子像素P1、第二子像素P2和第三子像素P3中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，像素单元P中可以包括红色(R)子像素、绿色(G)子像素和蓝色(B)子像素。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字方式排列，本公开在此不做限定。
图3为一种显示基板的剖面结构示意图，示意了OLED显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括构成像素驱动电路的多个晶体管和存储电容。发光结构层103可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。
在示例性实施方式中，有机发光层303可以包括叠设的空穴注入层(HoleInjection Layer，简称HIL)、空穴传输层(Hole Transport Layer，简称HTL)、电子阻挡层(Electron Block Layer，简称EBL)、发光层(Emitting Layer，简称EML)、空穴阻挡层(HoleBlock Layer，简称HBL)、电子传输层(Electron Transport Layer，简称ETL)和电子注入层(Electron Injection Layer，简称EIL)。在示例性实施方式中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，所有子像素的电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。
在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括5个晶体管(第一晶体管T1到第五晶体管T5)和1个存储电容C，像素驱动电路可以与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第一晶体管T1的第二极、第二晶体管T2的第二极、第三晶体管T3的控制极和存储电容C的第一极板连接，第二节点N2分别与第三晶体管T3的第一极、第五晶体管T5的第二极连接，第三节点N3分别与第三晶体管T3的第二极、第四晶体管T4的第二极和存储电容C的第二极板连接。
在示例性实施方式中，存储电容C的第一极板与第一节点N1连接，存储电容C的第二极板与第三节点N3连接，即存储电容C的第第一极板与第三晶体管T3的控制极连接。
第一晶体管T1的控制极与第一扫描信号线S1连接，第一晶体管T1的第一极与数据信号线D连接，第一晶体管的第二极与第一节点N1连接。当导通电平扫描信号施加到第一扫描信号线S1时，第一晶体管T1使数据信号线D的数据电压输入到像素驱动电路。
第二晶体管T2的控制极与第二扫描信号线S2连接，第二晶体管T2的第一极与第二初始信号线INIT2连接，第二晶体管T2的第二极与第一节点N1连接。当导通电平扫描信号施加到第二扫描信号线S2时，第二晶体管T2将第二初始信号线INIT2的初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。
第三晶体管T3的控制极与第一节点N1连接，即第三晶体管T3的控制极与存储电容C的第一极板连接，第三晶体管T3的第一极与第二节点N2连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。第四晶体管T4的控制极与第三扫描信号线S3连接，第四晶体管T4的第一极与第一初始信号线INIT1连接，第四晶体管T4的第二极与第三节点N3连接。当导通电平扫描信号施加到第三扫描信号线S3时，第四晶体管T4将第一初始信号线INIT1的初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第二节点N2连接。第五晶体管T5可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。
在示例性实施方式中，第一晶体管T1到第五晶体管T5可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第五晶体管T5可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一扫描信号线S1、第二扫描信号线S2、发光信号线E和第一初始信号线INIT1可以沿水平方向延伸，第二电源线VSS、第一电源线VDD、第二初始信号线INIT2和数据信号线D可以沿竖直方向延伸。
在示例性实施方式中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
由于显示基板的定制化产品形状多变，并且为了满足高端客户的需求，边框需要尽可能的小，导致部分像素的数据信号线或者其他纵向信号线必须要跨过显示区(Fanoutin AA，简称FIAA)，这种数据信号走线和其他纵向信号走线经过显示区域的技术称为FIA技术。对于顶发射器件，很多FIA走线需要经过器件的阳极下方，由于平坦层平坦能力有限，这种走线就会导致阳极层存在一定的段差，从而引发发光不均匀。
本公开实施例提供一种显示基板，可以包括显示区以及与显示区连接的绑定区，显示区包括多条沿第二方向延伸数据信号线、多个沿第一方向延伸的第一转接连接电极、多个沿第二方向延伸第三转接连接电极以及阵列排布的多个子像素，多条数据信号线分别与多列子像素连接，数据信号线、第一转接连接电极、第三转接连接电极分别设置于三个导电层；
至少一部分第一转接连接电极分别与多条数据信号线电连接，并且分别与至少一部分第三转接连接电极电连接，与至少一部分第一转接连接电极连接的第三转接连接电极的一端与绑定区电连接；在显示区中，多条数据信号线沿第二方向的长度不完全相同；
多个子像素形成阵列排布的多个像素，一个像素包括至少三个相邻的子像素，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致。
本公开实施例提供的显示基板，显示区包括多条数据信号线、多个第一转接连接电极、多个第三转接连接电极以及阵列排布的多个子像素，至少一部分第一转接连接电极分别与多条数据信号线电连接，并且分别与至少一部分第三转接连接电极电连接，与至少一部分第一转接连接电极连接的第三转接连接电极的一端与绑定区电连接；在显示区中，多条数据信号线沿第二方向的长度不完全相同；多个子像素形成阵列排布的多个像素，一个像素包括至少三个相邻的子像素，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致。本公开实施例提供的显示基板，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致，使得多个像素中阳极段差一致，可以有效避免发光不均匀的现象发生。本公开实施例提供的显示基板，在显示区中，多条数据信号线沿第二方向的长度不完全相同，可以适用于异形显示基板，并可以避免异形显示基板因阳极端差不一致导致发光不均匀的现象发生。
在示例性实施方式中，如图5至图6c所示，显示基板可以包括显示区AA以及与显示区AA连接的绑定区10，显示区AA包括多条沿第二方向Y延伸的数据信号线48、多个沿第一方向X延伸的第一转接连接电极51、多个沿第二方向Y延伸的第三转接连接电极61以及阵列排布的多个子像素，多条数据信号线48分别与多列子像素连接，数据信号线48、第一转接连接连接电极51、第三转接连接电极61分别设置于三个导电层；至少一部分第一转接连接电极51分别与多条数据信号线48电连接，并且分别与至少一部分第三转接连接电极61电连接，与至少一部分第一转接连接电极51电连接的第三转接连接电极61的一端与绑定区10AA电连接；在显示区AA中，多条数据信号线48沿第二方向Y的长度不完全相同；多个子像素形成阵列排布的多个像素P，一个像素P包括至少三个相邻的子像素，位于两个像素P中的多个第一转接连接电极51和多个第三转接连接电极61的排布方式一致。
在示例性实施方式中，位于两个像素P中的多个第一转接连接电极51、多个第三转接连接电极61以及多条数据信号线48的排布方式一致，以提高多个像素阳极下方的走线一致性，避免因多个像素中阳极端差不一致导致发光不均匀。例如，位于两个像素P中的多个第一转接连接电极51、多个第三转接连接电极61以及多条数据信号线48的数量、线宽、面积、延伸方向以及排布方向至少一部分一致。
在示例性实施方式中，如图5所示，显示区AA可以包括第一显示区AA1和第二显示区AA2，位于第二显示区AA2的多个第一转接连接电极51沿第一方向X贯通第二显示区AA2，并且位于第二显示区AA2的至少一部分第一转接连接51电极分别与多条数据信号线48电连接，位于第一显示区AA1的多个第一转接连接电极51沿第一方向X未贯通第一显示区AA1；至少一部分第三转接连接电极61分别与位于第二显示区AA2中的多个第一转接连接电极51电连接；位于第一显示区AA1与位于第二显示区AA2的像素中的第一转接连接电极51、第三转接连接电极61和数据信号线48的排布方式一致。
在示例性实施方式中，位于第一显示区AA1与位于第二显示区AA2的像素中的第一转接连接电极51、第二转接连接电极61和数据信号线48的数量、线宽、面积、延伸方向极排布方向至少一部分一致，以提高位于第一显示区AA1和位于第二显示区AA2中多个像素阳极下方的走线一致性，避免因多个像素中阳极端差不一致导致发光不均匀，从而提高显示区AA发光的均匀性。例如，位于第一显示区AA1与位于第二显示区AA2的像素中的第一转接连接电极51、第二转接连接电极61和数据信号线48的数量、线宽、面积、延伸方向极排布方向均相同。
在示例性实施方式中，如图5所示，位于第二显示区AA2的多个第一转接连接电极51沿第一方向X贯通第二显示区AA2，即位于第二显示区AA2的多个第一转接连接电极51在第一方向X上未断开，在第二显示区AA2是连通的；位于第一显示区AA1的多个第一转接连接电极51沿第一方向X未贯通第一显示区AA1，即位于第一显示区AA1的多个第一转接连接电极51沿第一方向X未断开，在第一显示区AA1是不连通的。
本公开实施例提供的显示基板，位于第一显示区与位于第二显示区的像素中的第一转接连接电极51、第二转接连接电极61和数据信号线48的排布方式一致，使得多个像素中阳极段差一致，可以有效避免发光不均匀的现象发生。本公开实施例提供的显示基板，可以适用于异形显示基板，避免异形显示基板因阳极端差不一致导致发光不均匀的现象发生。
在本公开实施例中，如图5所示，位于第一显示区AA1中的多个第一转接连接电极51可以不参与信号的传输，但可以起到提高多个像素阳极下方的走线一致性，避免因阳极端差不一致导致发光不均匀。
在示例性实施方式中，位于第二显示区AA2的至少一部分第一转接连接51电极分别与多条数据信号线48电连接，可以包括两种情况：一种情况是位于第二显示区AA2的所有的第一转接连接电极51的数量与数据信号线48的数量相同，并且位于第二显示区AA2的所有的第一转接连接电极51分别与多条数据信号线48电连接；另一种情况是，位于第二显示区AA2的所有的第一转接连接电极51的数量比数据信号线48的数量多，位于第二显示区AA2的一部分第一转接连接电极51分别与多条数据信号线48电连接，位于第二显示区AA2的另一部分第一转接连接电极51可以作为第一电源线VDD或者第二电源线VSS的并联结构，以降低第一电源线VDD或者第二电源线VSS的压降。
在示例性实施方式中，如图13b和15b所示，显示基板还可以包括多个沿第二方向Y延伸的第二初始信号线49、多个沿第一方向X延伸的第二转接连接电极52和多个沿第二方向Y延伸的第四转接连接电极62，第二初始信号线49与多条数据信号线48同层设置，多个第二转接连接电极52与多个第一转接连接电极51同层设置，多个第四转接连接电极62与多个第三转接连接电极61同层设置；
位于第二显示区AA2的多个第二转接连接电极52沿第一方向X贯通显示基板的第二显示区AA2，并分别与多个第二初始信号线49电连接，位于第一显示区AA1的多个第二转接连接电极52沿第一方向X未贯通显示基板的第一显示区AA1；至少一部分第四转接连接电极62分别与位于第二显示区AA2的多个第二转接连接电极52电连接。
在示例性实施方式中，位于第二显示区AA2的多个第二转接连接电极52沿第一方向X贯通显示基板的第二显示区AA2，即位于第二显示区AA2的多个第二转接连接电极52在第一方向X上未断开、是连通的；位于第一显示区AA1的多个第二转接连接电极52沿第一方向X未贯通显示基板的第一显示区AA1，即位于第一显示区AA1的多个第二转接连接电极52在第一方向X上是断开的、不连通的。在示例性实施方式中，在平行于显示基板的平面上，多条数据信号线48和多个第二初始信号线49沿第二方向Y延伸，并沿第一方向X排布；多个第一转接连接电极51和多个第二转接连接电极52沿第一方向X延伸，并沿第二方向Y排布；多个第三转接连接电极61和多个第四转接连接电极62沿第二方向Y延伸，并沿第一方向X排布；第一方向X与第二方向Y交叉。
在示例性实施方式中，如图6a至图6c所示，一个像素P可以包括三个子像素P1、P2、P3，在同一列像素空间中可以设有三列子像素、三条数据信号线48，三列子像素分别与三条数据信号线48连接，相邻两列像素共用一个第二初始信号线49，第二初始信号线49位于相邻两列像素之间；共用一个第二初始信号线49的两列像素空间中设有20个第三转接连接电极61和1个第四转接连接电极62，每列像素空间设有10个第三转接连接电极61，1个第四转接连接电极62位于两列像素之间；在同一行像素空间中，设有6个第一转接连接电极51和1个第二转接连接电极52。
在示例性实施方式中，如图15d所示，一个像素可以包括三个子像素，在同一列像素空间中设有三列子像素、三条数据信号线48和9个第三转接连接电极61，三列子像素分别与三条数据信号线48连接；在同一行像素空间中，设有6个第一转接连接电极51。
在示例性实施方式中，如图20所示，一个像素可以包括三个子像素，在同一列像素空间中设有三列子像素、3条数据信号线48和3个第三转接连接电极61，三列子像素分别与3条数据信号线48连接；在同一行像素空间中，设有2个第一转接连接电极51。
在示例性实施方式中，如图13a所示，子像素可以包括第一晶体管T1至第五晶体管T5以及存储电容，在平行于显示基板的平面上，第二晶体管T2、第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5沿第二方向Y排布；存储电容在基底上的正投影与第三晶体管T3在基底上的正投影存在重叠区域；在同一个像素中，相邻两个子像素相对于第一中线对称设置，第一中线为相邻两个子像素沿第二方向Y延伸的中线。
在示例性实施方式中，如图13a所示，在同一列子像素中，可以包括多个子像素组Z，每个子像素组可以包括相邻的两个子像素，在同一个子像素组Z中的两个子像素共用一个第五晶体管T5，可以减少晶体管的数量，节省显示基板的空间。在本公开实施例中，在同一个像素列中，相邻两个子像素组中的四个子像素可以位于4行子像素中。在同一个像素列中，位于相邻两个子像素组Z中的相邻的两个子像素不共用第五晶体管T5，位于同一个子像素组Z中的两个子像素可以共用第五晶体管T5。
在示例性实施方式中，至少一个子像素可以包括像素驱动电路，像素驱动电路可以包括多个氧化物晶体管和存储电容；在垂直于显示基板的平面内，显示基板包括基底以及依次叠设在基底上的半导体层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层；
半导体层包括：多个氧化物晶体管的有源层；
第一导电层包括：多个氧化物晶体管的控制极和存储电容的第一极板；
第二导电层包括：存储电容的第二极板；
第三导电层包括：多条数据信号线48以及多个氧化物晶体管的第一极和第二极，数据信号线48沿第二方向Y延伸；
第四导电层包括：多个第一转接连接电极51，第一转接连接电极51沿第一方向X延伸；
第五导电层包括：多个第三转接连接电极61，第三转接连接电极61沿第二方向Y延伸，在平行于显示基板的平面上，第一方向X与第二方向Y交叉。
在示例性实施方式中，如图11b所示，第三导电层还可以包括：多个沿第二方向Y延伸的第二初始信号线49；相邻两列像素共用一个第二初始信号线49，共用一个第二初始信号线49的两列像素中的多条数据信号线48相对于第二初始信号线49对称；
如图13b所示，第四导电层还可以包括：多个沿第一方向X延伸的第二转接连接电极52，位于第二显示区AA2的多个第二转接连接电极52分别与多个第二初始信号线49电连接；
如图15b所示，第五导电层还可以包括：多个沿第二方向Y延伸的第四转接连接电极62；多个第四转接连接电极62分别与位于第二显示区AA2的多个第二转接连接电极52电连接。
在示例性实施方式中，如图8b所示，第一导电层还可以包括：多个沿第一方向X延伸的第一电源连接线26；如图13a所示，在同一列子像素中，可以包括多个子像素组Z，每个子像素组Z可以包括相邻的两个子像素，在同一个子像素组Z中，两个子像素共用一个第一电源连接线26，在同一个子像素组Z中的两个子像素可以相对于第一电源连接线26对称；
如图11b所示，第三导电层还可以包括：沿第二方向Y延伸的第一电源线47；第一电源线47可以通过过孔与第一电源连接线26电连接。
在示例性实施方式中，如图5所示，显示基板的形状可以为心形，显示区AA可以包括第一显示区AA1和第二显示区AA2，绑定区10可以位于显示区AA的一侧，并且第一显示区AA1、第二显示区AA2、绑定区10可以沿第二方向Y依次排布。
在示例性实施方式中，如图12b、图13c、图14、图15c、图21所示，至少一部分第一转接连接电极51可以分别通过多个第一转接过孔Vm1与多条数据信号线48电连接，至少一部分第三转接连接电极61可以分别通过多个第三转接过孔Vm3与至少一部分第一转接连接电极51电连接，多个第一转接过孔Vm1的排布方向与显示基板沿第二方向Y延伸的中线Q1-Q1成第一夹角F1，多个第三转接过孔Vm3的排布方向成与显示基板沿第二方向Y延伸的中线Q1-Q1成第二夹角F2。
在示例性实施方式中，第一夹角F1为30度至60度，第二夹角F2为15度至45度，例如，第一夹角F1可以为45度，第二夹角F2可以为30度。
在示例性实施方式中，如图21所示，多个第一转接过孔Vm1的排布方向可以相对于显示基板沿第二方向Y延伸的中线Q1-Q1对称设置，多个第三转接过孔Vm3的排布方向可以相对于显示基板沿第二方向Y延伸的中线Q1-Q1对称设置。
在示例性实施方式中，如图21所示，位于显示基板沿第二方向Y延伸的中线一侧的显示区AA，多个第一转接过孔Vm1沿至少两个方向排布，且至少两个排布方向相互平行，位于至少两个排布方向上的多个第一转接过孔Vm1的连接线C1、C2沿第二方向Y排布；多个第三转接过孔Vm3沿至少两个方向排布，且至少两个排布方向相互平行，位于至少两个排布方向上的多个第三转接过孔Vm3的连接线D1、D2沿第二方向Y排布。
在示例性实施方式中，如图13a至图15d所示，第四导电层还可以包括分别与多个子像素电连接的阳极连接电极53，第一转接连接电极51和第三转接连接电极61在基底上的正投影与多个阳极连接电极53在基底上的正投影不重叠，以避免对后续形成的阳极产生遮挡。
在示例性实施方式中，如图6a、图17a和图17b所示，显示基板还可以包括阳极导电层，阳极导电层可以包括多个阳极71，多个阳极71分别与多个阳极连接电极53连接；同一个像素中的多个阳极71在基底上的正投影与多个第一转接连接电极51以及多个第三转接连接电极61在基底上的正投影存在第一重叠区域，多个像素对应有多个第一重叠区域，多个第一重叠区域的面积一致，可以使得多个阳极71的端差保持一致，避免因阳极端差不一致导致发光不均匀的问题。例如，多个第一重叠区域的面积可以相同。在示例性实施方式中，如图5所示，显示基板可以包括位于显示区AA周边的边框BB，边框BB可以包括第一边框BB1和第二边框BB2，其中，绑定区10可以位于第一边框BB1(即下边框)。
在示例性实施方式中，如图5所示，绑定区10沿第一方向X的尺寸可以小于显示区AA沿第一方向X的尺寸，多个第三转接连接电极61可以包括延伸至绑定区10和未延伸至绑定区10两部分，其中，延伸至绑定区10的多个第三转接连接电极61分别与位于第二显示区AA2中的多个第一转接连接电极51电连接。在示例性实施方式中，未延伸至绑定区10的多个第三转接连接电极61可以不与位于第二显示区AA2中的多个第一转接连接电极51电连接。在示例性实施方式中，延伸至绑定区10的多个第三转接连接电极61与绑定区电连接，未延伸至绑定区10的多个第三转接连接电极61可以不与绑定区10电连接。未延伸至绑定区10的多个第三转接连接电极61以及位于第一显示区AA1的多个第一转接连接电极51可以不参与信号的传输，但可以起到提高多个像素阳极下方的走线一致性，避免因阳极端差不一致导致发光不均匀。
在另一些实施方式中，绑定区10沿第一方向X的尺寸可以不小于显示区AA沿第一方向X的尺寸，绑定区10的设置方式可以根据显示基板的形状来确定。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底(或衬底基板)上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，以显示区域(AA)中的12个子像素(2个子像素行、6个子像素列)为例，显示基板的制备过程可以包括如下操作。
(101)在玻璃载板上制备基底。在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性基底可以包括但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、粘结层、第二柔性材料层和第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一、第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，第一、第二无机材料层也称为阻挡(Barrier)层，粘结层的材料可以采用非晶硅(a-si)。在示例性实施方式中，以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程可以包括：先在玻璃载板上涂布一层聚酰亚胺，固化成膜后形成第一柔性材料(PI1)层；随后在第一柔性层上沉积一层阻挡薄膜，形成覆盖第一柔性材料层的第一阻挡(Barrier1)层；然后在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si)层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二柔性材料(PI2)层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻挡(Barrier2)层，完成基底的制备。
(102)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成设置在第一绝缘层上的半导体层图案，如图7所示，图7为十二个子像素中半导体层的平面示意图。
在示例性实施方式中，每个子像素的半导体层图案可以包括第一晶体管T1的有源层11至第五晶体管T5的有源层15。
在示例性实施方式中，在第二方向Y上，在同一个子像素中，第二晶体管T2的有源层12、第一晶体管T1的有源层11、第三晶体管T3的有源层13、第四晶体管T4的有源层14、第五晶体管T5的有源层依次排布。
在示例性实施方式中，第三晶体管T3的有源层13的形状可以呈“Ω”形，第一晶体管T1的有源层11、第五晶体管T5的有源层25的形状可以呈“n”字形，并设有背离第二晶体管T2的有源层12，第二晶体管T2的有源层12、第四晶体管T4的有源层14的形状可以呈“L”字形。
在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，位于同一个子像素行中的多个第二晶体管T2的有源层12的第一区11-1可以相互连接，使得位于同一个子像素行中的多个第二晶体管T2的有源层12为一体成型结构。在示例性实施方式中，由于每个子像素中的第二晶体管T2的有源层的第一区与后续形成的第二初始信号线连接，通过将同一个子像素行的第二晶体管T2的有源层的第一区形成相互连接的一体结构，可以保证相邻子像素的第二晶体管T2的第一极具有相同的电位，有利于提高面板显示的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，位于同一个子像素列中，相邻两个子像素可以共用一个第五晶体管T5，例如，第N列中第M行子像素与第M+1行子像素可以共用一个第五晶体管T5，第N列中第M行子像素与第M+1行子像素可以共用一个第五晶体管T5的有源层15，以节省版图空间。在示例性实施方式中，位于同一个子像素列中，可以包括多个子像素组，每个子像素组可包括一个奇数行的子像素和一个偶数行的子像素，相邻两个子像素组中的四个子像素位于四个子像素行。
在示例性实施方式中，第N列的半导体层和第N+1列的半导体层可以相对于第一中心线镜像对称，第N+1列的半导体层和第N+2列的半导体层可以相对于第二中心线镜像对称，第N+3列的半导体层和第N+4列的半导体层可以相对于第三中心线镜像对称。第N+4列的半导体层和第N+5列的半导体层可以相对于第四中心线镜像对称。其中，第一中心线为第N列的半导体层和第N+1列的半导体层沿第二方向Y延伸的中心线，第二中心线为第N+1列的半导体层和第N+2列的半导体层沿第二方向Y延伸的中心线，第三中心线为第N+3列的半导体层和第N+4列的半导体层沿第二方向Y延伸的中心线，第四中心线为第N+4列的半导体层和第N+5列的半导体层沿第二方向Y延伸的中心线。
在示例性实施方式中，半导体层可以采用氧化物，即第一晶体管T1至第五晶体管T5为氧化物薄膜晶体管。在示例性实施方式中，氧化物可以是如下任意一种或多种：铟镓锌氧化物(InGaZnO)、铟镓锌氮氧化物(InGaZnON)、氧化锌(ZnO)、氮氧化锌(ZnON)、锌锡氧化物(ZnSnO)、镉锡氧化物(CdSnO)、镓锡氧化物(GaSnO)、钛锡氧化物(TiSnO)、铜铝氧化物(CuAlO)、锶铜氧化物(SrCuO)、镧铜硫氧化物(LaCuOS)、氮化镓(GaN)、铟镓氮化物(InGaN)、铝镓氮化物(AlGaN)和铟镓铝氮化物(InGaAlN)。在一些可能的实现方式中，半导体薄膜可以采用氧化铟镓锌(IGZO)，氧化铟镓锌(IGZO)的电子迁移率高于非晶硅。
(103)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图8a和图8b所示，图8b为图8a中第一导电层的平面示意图。在示例性实施方式中，第一导电层可以称为第一栅金属(GATE1)层。
在示例性实施方式中，第一导电层图案可以至少包括：第一扫描信号线21、第二扫描信号线22、第三扫描信号线23、发光控制线24、存储电容的第一极板25、第一电源连接线26，第二扫描信号线22、第一扫描信号线21、第三扫描信号线23、发光控制线24、第一电源连接线26的主体部分可以沿着第一方向X延伸，在同一个子像素中，第二扫描信号线22、第一扫描信号线21、存储电容的第一极板25、第三扫描信号线23沿第二方向Y排布，发光控制线24和第一电源连接线26沿第二方向Y排布。
在示例性实施方式中，相邻两行子像素可以共用一个发光控制线24和一个第一电源连接线26，发光控制线24和第一电源连接线26可以位于相邻两个子像素行的第三扫描信号线23之间。在示例性实施方式中，位于同一个子像素列中，相邻两个子像素可以共用一个第五晶体管T5，例如，第N列中第M行子像素与第M+1行子像素可以共用一个第五晶体管T5，第M行子像素与第M+1行子像素可以共用一个发光控制线24和一个第一电源连接线26，以节省版图空间。
以第M行、第N列子像素为例进行说明：在第二方向Y上，第一扫描信号线21可以位于存储电容的第一极板25远离第M+1行子像素的一侧，第二扫描信号线22可以位于第一扫描信号线21远离存储电容的第一极板25的一侧，第三扫描信号线23可以位于存储电容的第一极板25远离第一扫描信号线21的一侧，发光控制线24可以位于第三扫描信号线23远离存储电容的第一极板25的一侧，第一电源连接线26可以位于发光控制线24远离第三扫描信号线23的一侧。
在示例性实施方式中，第一极板25可以位于第三扫描信号线23和第一扫描信号线21之间，第一极板25可以为矩形状，第一极板25在基底上的正投影与第三晶体管T3的有源层在基底上的正投影存在重叠区域。在示例性实施例中，第一极板25可以同时作为存储电容的一个极板和第三晶体管T3的控制极。在示例性实施方式中，第一极板25可以设置开口27，开口27可以位于第一极板25的边缘位置，开口27可以为矩形，使第一极板25形成n形结构，开口27在基底上的正投影与第三晶体管T3的有源层13的第二区13-2在基底上的正投影存在重叠区域。在示例性实施例中，开口27配置为容置后续形成的第五过孔，第五过孔位于开口27内并暴露出第三晶体管T3的有源层13的第二区13-2，使后续形成的第三晶体管T3的第二极与第三晶体管T3的有源层13的第二区13-2连接。
在示例性实施方式中，发光控制线24与第五晶体管T5的有源层相重叠的区域作为第五晶体管T5的控制极，第一扫描信号线21与第一晶体管T1的有源层相重叠的区域作为第一晶体管T1的控制极，第二扫描信号线22与第二晶体管T2的有源层相重叠的区域作为第二晶体管T2的控制极，第三扫描信号线23与第四晶体管T4的有源层相重叠的区域作为第四晶体管T4的控制极。在示例性实施方式中，第一扫描信号线21设有第一凸起部21-1和第二凸起部21-2，第一凸起部21-1和第二凸起部21-2沿第一方向X排布，第一凸起部21-1和第二凸起部21-2均与第一晶体管T1的有源层重叠，使第一晶体管T1形成双栅结构；在示例性实施方式中，第二扫描信号线22设有第一凸起结构22-1和第二凸起结构22-2，第一凸起结构22-1和第二凸起结构22-2沿第一方向X排布，第一凸起结构22-1和第二凸起结构22-2均与第二晶体管T2的有源层重叠，使第二晶体管T2形成双栅结构。本公开实施例中的第一晶体管T1和第二晶体管T2为双沟道晶体管。
在示例性实施方式中，第一扫描信号线21、第二扫描信号线22、第三扫描信号线23、发光控制线24、第一电源连接线26可以为等宽度设计，或者可以为非等宽度设计，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容。
(104)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图9a至图9b所示，图9a为十二个子像素的平面结构图，图9b为图9a中第二导电层的平面示意图。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE2)层。
在示例性实施方式中，第二导电层图案至少包括：第一初始信号线31、存储电容的第二极板32，第一初始信号线31的主体部分可以沿着第一方向X延伸。存储电容的第二极板43作为存储电容的另一个极板。
在示例性实施方式中，在同一个子像素组中，在第二方向Y上，在其中一个子像素中，存储电容的第二极板32、第一初始信号线31沿第二方向Y依次排布，在另一个子像素中，存储电容的第二极板32、第一初始信号线31沿第二方向Y的反方向依次排布。例如，在第M行、第N列的子像素中，存储电容的第二极板32、第一初始信号线31沿第二方向Y依次排布；在第M+1行、第N列的子像素中，存储电容的第二极板32、第一初始信号线31沿第二方向Y的反方向依次排布。
在示例性实施方式中，第二极板32的轮廓可以为矩形，第二极板32在基底上的正投影与第一极板25在基底上的正投影存在重叠区域，第一极板25和第二极板32构成像素驱动电路的存储电容。
(105)形成第四绝缘层图案。在示例性实施例中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，如图10所示，图10为十二个子像素的平面结构图。
在示例性实施方式中，每个子像素中的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十过孔V10和第十一过孔V11、第十二过孔V12、第十三过孔V13、第十四过孔V14、第十五过孔V15、第十六过孔V16。
在示例性实施方式中，第一过孔V1在基底上的正投影位于第一晶体管T1的有源层11在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一晶体管T1的有源层11的第一区11-1的表面。第一过孔V1配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一晶体管T1的有源层11连接。
在示例性实施方式中，第二过孔V2在基底上的正投影位于第一晶体管T1的有源层11在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一晶体管T1的有源层11的第二区11-2的表面。第二过孔V2配置为使后续形成的第一晶体管T1的第二极通过该过孔与第一晶体管T1的有源层11连接。
在示例性实施方式中，第三过孔V3在基底上的正投影位于第二晶体管T2的有源层12在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二晶体管T2的有源层12的第一区22-1的表面。第三过孔V3配置为使后续形成的第一初始信号线通过该过孔与第二晶体管T2的有源层12连接。
在示例性实施方式中，第四过孔V4在基底上的正投影位于第二晶体管T2的有源层12在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二晶体管T2的有源层12的第二区12-2。第四过孔V4配置为使后续形成的第一晶体管T2的第二极通过该过孔与第二晶体管T2的有源层12连接。
在示例性实施方式中，第五过孔V5在基底上的正投影位于第三晶体管T3的有源层13在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第三晶体管T3的有源层13的第二区13-2的表面。第五过孔V5配置为使后续形成的第三晶体管T3的第二极通过该过孔与第三晶体管T3的有源层13连接。
在示例性实施方式中，第六过孔V6在基底上的正投影位于第三晶体管T3的有源层13在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第三晶体管T3的有源层13的第一区13-1的表面。第六过孔V6配置为使后续形成的第三晶体管T3的第一极通过该过孔与第三晶体管T3的有源层13连接。
在示例性实施方式中，第七过孔V7在基底上的正投影位于第四晶体管T4的有源层14在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四晶体管T4的有源层14的第二区14-2的表面。第七过孔V7配置为使后续形成的第四晶体管T4的第二极通过该过孔与第四晶体管T4的有源层14连接。
在示例性实施方式中，第八过孔V8在基底上的正投影位于第四晶体管T4的有源层14在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四晶体管T4的有源层14的第一区14-1的表面。第八过孔V8配置为使后续形成的第四晶体管T4的第一极通过该过孔与第四晶体管T4的有源层14连接。
在示例性实施方式中，第九过孔V9在基底上的正投影位于第五晶体管T5的有源层15在基底上的正投影的范围之内，第九过孔V9内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五晶体管T5的有源层15的第一区15-1的表面。第九过孔V9配置为使后续形成的第五晶体管T5的第一极通过该过孔与第五晶体管T5的有源层15连接。
在示例性实施方式中，第十过孔V10在基底上的正投影位于第五晶体管T5的有源层15在基底上的正投影的范围之内，第十过孔V10内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五晶体管T5的有源层15的第二区15-2的表面。第十过孔V10配置为使后续形成的第五晶体管T5的第二极通过该过孔与第五晶体管T5的有源层15连接。
在示例性实施方式中，第十一过孔V11在基底上的正投影位于第一极板25在基底上的正投影的范围之内，第十一过孔V11内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出存储电容的第一极板25的表面。第十一过孔V11配置为使后续形成的第三晶体管T3的第二极通过该过孔与存储电容的第一极板25连接。
在示例性实施方式中，第十二过孔V12在基底上的正投影位于第一电源连接线26在基底上的正投影的范围之内，第十二过孔V12内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一电源连接线26的表面。第十二过孔V12配置为使后续形成的第五晶体管T5的第一极通过该过孔与第一电源连接线26连接。
在示例性实施方式中，第十三过孔V13在基底上的正投影位于第一电源连接线26在基底上的正投影的范围之内，第十三过孔V13内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一电源连接线26的表面。第十三过孔V13配置为使后续形成的第一电源线通过该过孔与第一电源连接线26连接。
在示例性实施方式中，第十四过孔V14在基底上的正投影位于存储电容的第二极板32在基底上的正投影的范围之内，第十四过孔V14内的第四绝缘层被刻蚀掉，暴露出存储电容的第二极板32的表面。第十四过孔V14配置为使后续形成的第三晶体管T3的第二极与存储电容的第二极板32连接。
在示例性实施方式中，第十五过孔V15在基底上的正投影位于存储电容的第二极板32在基底上的正投影的范围之内，第十五过孔V15内的第四绝缘层被刻蚀掉，暴露出存储电容的第二极板32的表面。第十五过孔V15配置为使后续形成的第四晶体管T4的第二极与存储电容的第二极板32连接。
在示例性实施方式中，第十六过孔V16在基底上的正投影位于第一初始信号线31在基底上的正投影的范围之内，第十六过孔V16内的第四绝缘层被刻蚀掉，暴露出第一初始信号线31的表面。第十六过孔V16配置为使后续形成的第四晶体管T4的第一极与第一初始信号线31连接。
(106)形成第三导电层图案。在示例性实施例中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图11a至图11b所示，图11a为十二个子像素的平面结构图，图11b为图11a中第三导电层的平面示意图。在示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。
在示例性实施方式中，第三导电层至少包括：第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第五连接电极45、第六连接电极46、第一电源线47、数据信号线48、第二初始信号线49。
在示例性实施方式中，第一连接电极41为主体部分沿着第二方向Y延伸的折线形，其第一端通过第二过孔V2与第一晶体管T1的有源层11的第二区11-2连接，通过第十一过孔V11与存储电容的第一极板25连接，其第二端通过第四过孔V4与第二晶体管T2的第二区12-2连接，使第一极板25、第一晶体管T1的第二极和第二晶体管T2的第二极具有相同的电位。在示例性实施例中，第一连接电极41可以作为第一晶体管T1的第二极和第二晶体管T2的第二极，使第一晶体管T1的第二极和第二晶体管T2的第二极具有相同的电位。
在示例性实施方式中，第二连接电极42可以为主体部分沿着第一方向X延伸的条形状，第二连接电极42通过第五过孔V5与第三晶体管T3的有源层13的第二区13-2连接，通过第十四过孔V14与存储电容的第二极板23连接。在示例性实施例中第二连接电极42可以作为第三晶体管T13的第二极，第二连接电极42配置为使第三晶体管T3的有源层13的第二区13-2与存储电容的第二极板23连接。
在示例性实施方式中，第三连接电极43的一端通过第六过孔V6与第三晶体管T3的有源层13的第一区13-1连接，第三连接电极43的另一端通过第十过孔V10与第五晶体管T5的有源层15的第二区15-2连接。在示例性实施例中，第三连接电极43可以同时作为第三晶体管T3的第一极、第五晶体管T5的第二极，使第三晶体管T3的第一极、第五晶体管T5的第二极具有相同的电位。
在示例性实施方式中，同一个子像素中的相邻两行的第三连接电极43可以为一体成型结构。同一个子像素组中的第三连接电极43可以通过第十过孔V10与同一个第五晶体管T5的有源层15的第二区15-2连接。
在示例性实施方式中，第四连接电极44通过第七过孔V7与第四晶体管T4的有源层14的第二区14-2连接，第四连接电极44通过第十五过孔V15与存储电容的第二极板32连接。在示例性实施例中，第四连接电极44可以作为第四晶体管T4的第二极。
在示例性实施方式中，第五连接电极45通过第八过孔V8与第四晶体管T4的有源层14的第一区14-2连接，第五连接电极45通过第十六过孔V16与一个子像素行中第一初始信号线31连接。在示例性实施例中，第五连接电极45可以作为第四晶体管T4的第一极，第五连接电极45配置为使第四晶体管T4的第一极与第一初始信号线31连接。
在示例性实施方式中，第六连接电极46通过第九过孔V9与第五晶体管T5的有源层15的第一区15-1连接，第六连接电极46通过第十二过孔V13与一个子像素行中的第一电源连接线26连接。在示例性实施例中，第六连接电极46可以作为第五晶体管T5的第一极，配置为与第一电源连接线26连接。
在示例性实施方式中，同一个子像素中的相邻两行的第六连接电极46可以通过第九过孔V9与同一个第五晶体管T5的有源层15的第一区15-1连接。
在示例性实施方式中，第一电源线47可以为主体部分沿着第二方向Y延伸的条状，第一电源线47通过一子像素列多个第十三过孔V13与多个第一电源连接线26连接，将第一电源电压通过第一电源连接26写入第五晶体管T5的第一极。在示例性实施例中，由于第一电源线47与一个子像素列中所有的第一电源连接线26连接，可以保证一个子像素列中所有的第一电源连接线26(即第五晶体管T5的第一极)具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，数据信号线48可以为主体部分沿第二方向Y延伸的条状结构，数据信号线48通过第一过孔V1与第一晶体管T1的有源层11的第一区11-1连接，可以将数据信号提供至第一晶体管T1的有源层11的第一区11-1。在示例性实施方式中，数据信号线48可以包括与发红色光的子像素连接的数据信号线r、与发绿色光的子像素连接的数据信号线g、与发蓝色光的子像素连接的数据信号线b。
在示例性实施方式中，第二初始信号线49可以为主体部分沿第二方向Y延伸的条状结构，第二初始信号线49可以通过第三过孔V3与多行子像素中第二晶体管T2的有源层12的第一区12-1连接，可以将初始信号提供至第二晶体管T2的有源层。在示例性实施方式中，相邻两列像素可以共用一个第二初始信号线49，以减少走线数量，节省版图空间，进而可以减小边框的宽度。
(107)形成第五绝缘层和第一平坦层图案。在示例性实施例中，形成第五绝缘层和第一平坦层图案可以包括：在形成前述图案的基底上，先涂覆第一平坦薄膜，然后沉积第五绝缘薄膜，采用图案化工艺对第一平坦薄膜和第五绝缘薄膜进行图案化，形成覆盖第三导电层图案的第一平坦层以及设置在第一平坦层上的第五绝缘层，第五绝缘层和第一平坦层上设置有多个过孔，如图12a所示，为十二个子像素的平面结构图。
在示例性实施方式中，每个子像素中的多个过孔至少包括：第十七过孔V17。
在示例性实施方式中，第十七过孔V17在基底上的正投影位于第四连接电极44在基底上的正投影的范围之内，第十七过孔V17内的第一平坦层和第五绝缘层被刻蚀掉，暴露出第四连接电极44的表面。第十七过孔V17配置为使后续形成的阳极连接电极通过该过孔与第四连接电极44连接。
如图12b所示，第五绝缘层和第一平坦层上还可以设置多个第一转接过孔Vm1和第二转接过孔Vm2。
在示例性实施方式中，第一转接过孔Vm1在基底上的正投影与数据信号线48在基底上的正投影范围之内，第一转接过孔Vm1内的第一平坦层和第五绝缘层被刻蚀掉，暴露出数据信号线48的表面。第一转接过孔Vm1配置为使数据信号线48与后续形成的第一转接连接电极连接。
在示例性实施方式中，第二转接过孔Vm2在基底上的正投影与第二初始信号线49在基底上的正投影范围之内，第二转接过孔Vm2内的第一平坦层和第五绝缘层被刻蚀掉，暴露出第二初始信号线49表面。第二转接过孔Vm2配置为使第二初始信号线49与后续形成的第二转接连接电极连接。
(108)形成第四导电层图案。在示例性实施例中，形成第四导电层可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第五绝缘层上的第四导电层，如图13a至图13b所示，图13a为十二个子像素的平面结构图，图13b为图13a中第四导电层的平面示意图。在示例性实施方式中，第四导电层可以称为第二源漏金属(SD2)层。
在示例性实施例中，第四导电层至少包括：第一转接连接电极51、第二转接连接电极52、阳极连接电极53。在示例性实施例中，阳极连接电极53为发光元件的阳极连接电极。
在示例性实施例中，第一转连接电极51可以为沿第一方向X延伸的条状结构，多个第一转接连接电极51可以沿第二方向Y排布。如图13c所示，多个第一转接连接电极51可以通过第一转接过孔Vm1与对应的数据信号线48电连接。
在示例性实施方式中，第二转接连接电极52可以为沿第一方向X延伸的条状结构，如图13c所示，第二转接连接电极52可以通过第二转接过孔Vm2与第二初始信号线49电连接。
在示例性实施例中，阳极连接电极53可以为沿第二方向Y延伸的条状结构，阳极连接电极51可以通过第十七过孔V17与第四连接电极44连接。
(109)形成第六绝缘层和第二平坦层图案。在示例性实施例中，形成第六绝缘层和第二平坦层图案可以包括：在形成前述图案的基底上，先涂覆第二平坦薄膜，然后沉积第六绝缘薄膜，采用图案化工艺对第二平坦薄膜和第六绝缘薄膜进行图案化，形成覆盖第四导电层图案的第二平坦层以及设置在第二平坦层上的第六绝缘层，第六绝缘层和第二平坦层上设置有多个过孔，如图14所示，为十二个子像素的平面结构图。
在示例性实施方式中，第六绝缘层和第二平坦层上的过孔至少包括：第三转接过孔Vm3、第四转接过孔Vm4。
在示例性实施方式中，第三转接过孔Vm3在基底上的正投影与第一转接连接电极51在基底上的正投影的范围之内。第三转接过孔Vm3设置为使第一转接连接电极51与后续形成的第三转接连接电极连接。
在示例性实施方式中，第四转接过孔Vm4在基底上的正投影与第二转接连接电极52在基底上的正投影的范围之内。第四转接过孔Vm4设置为使第二转接连接电极52与后续形成的第四转接连接电极连接。
(110)形成第五导电层图案。在示例性实施例中，形成第五导电层可以包括：在形成前述图案的基底上，沉积第五导电薄膜，采用图案化工艺对第五导电薄膜进行图案化，形成设置在第五绝缘层上的第五导电层，如图15a至图15b所示，图15a为十二个子像素的平面结构图，图15b为图15a中第五导电层的平面示意图。在示例性实施方式中，第五导电层可以称为第二源漏金属(SD3)层。
在示例性实施方式中，第五导电层可以包括：第三转接连接电极61和第四转接连接电极62。
在示例性实施方式中，第三转连接电极61和第四转连接电极62可以为沿第二方向Y延伸的折线结构，多个第三转接连接点连接61和多个第二转连接电极62可以沿第一方向排布。
在示例性实施方式中，如图15c所示，多个第三转接连接电极61可以通过第三转接过孔Vm3分别与多个第一转连接电极51连接，多个第四转接连接电极62可以通过第四转接过孔Vm4分别与多个第二转接连接电极52连接。
在示例性实施方式中，第三转连接电极61和第四转连接电极62在基底上的正投影与阳极连接电极53在基底上的正投影不重叠，以避免对阳极连接电极53以及后续形成的阳极产生遮挡。
在示例性实施方式中，如图15d所示，为了减少第四导电层和第五导电层中走线数量，第二初始信号线49中的信号可以通过pass line走线引入，不通过第四导电层中的第二转接连接电极52和第五导电层中的第四转接连接电极62进行信号转接，以减小显示基板的边框。
(111)形成第三平坦层图案。在示例性实施例中，形成第三平坦层图案可以包括：在形成前述图案的基底上，涂覆第三平坦薄膜，采用图案化工艺对第三平坦薄膜进行图案化，形成覆盖第四导电层图案的第二平坦层以及设置在第二平坦层上的第六绝缘层，第六绝缘层和第二平坦层上设置有多个过孔，如图16所示，为十二个子像素的平面结构图。
在示例性实施方式中，每个子像素中的过孔至少包括：第十八过孔V18。
在示例性实施方式中，第十八过孔V18在基底上的正投影位于阳极连接电极53在基底上的正投影的范围之内，第十八过孔V18内的第六绝缘层、第二平坦层、第三平坦层被刻蚀掉，暴露出阳极连接电极53的表面。第十八过孔V18配置为使后续形成的发光二极管的阳极与阳极连接电极53连接。
在示例性实施方式中，制备完成驱动电路层后，在驱动电路层上制备发光结构层，发光结构层的制备过程可以包括如下操作：
(112)形成阳极导电层图案。在示例性实施方式中，形成阳极导电层图案可以包括：在形成前述图案的基底上，沉积阳极导电薄膜，采用图案化工艺对阳极导电薄膜进行图案化，形成设置在平坦层上的阳极导电层图案，如图17A和图17B所示，图17B为图17A中阳极导电层的平面示意图。
在示例性实施方式中，阳极导电层至少包括：多个阳极71。
在示例性实施方式中，阳极71通过第十八过孔V18与阳极连接电极53连接。
在示例性实施方式中，阳极71在基底上的正投影可以覆盖阳极连接电极53在基底上的正投影。
(113)形成像素定义层图案。在示例性实施方式中，形成像素定义层图案可以包括：在形成前述图案的基底上，沉积像素定义层薄膜，采用图案化工艺对像素定义层进行图案化，形成设置在阳极导电层上的像素定义层图案，如图18所示。
在示例性实施方式中，像素定义层图案可以包括多个像素开口81，像素开口暴露出阳极71。在示例性实施方式中，像素开口81在基底上的正投影位于阳极71在基底上的正投影的范围之内。
在示例性实施方式中，后续制备流程可以包括：采用蒸镀或喷墨打印工艺形成有机发光层，有机发光层通过像素开口与阳极连接，在有机发光层上形成阴极，阴极与有机发光层连接。形成封装结构层，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
本公开实施例提供的显示基板可以适用于异形的显示基板，可以使每一个像素中的走线形状相一致，从而避免阳极下方的走线不一致导致阳极导电层存在端差，很好的避免了因阳极端差不一致导致发光不均匀的现象发生。对于阳极导电层的平坦度是由两个因此决定的：平坦层(PLN)平坦能力以及平阳极下方平坦层以外的其他膜层的平坦度，通常情况下平坦层的平坦度比较好，只需要将多个像素的平坦层以外的膜层的平坦度设置成一致即可，也就是将阳极下方的多个子像素中的走线尽量保持一致，可以使得多个子像素的阳极端差尽量保持一致，避免因阳极端差不一致导致发光不均匀的现象发生。
对于异形显示基板，在第四导电层中，每行像素行的空间设置a个沿第一方向X延伸的信号走线(可以包括第四导电层中的第一转接连接电极51和第二转接连接电极52中的至少一种)；在第五导电层中，每列像素列的空间设置b条沿第二方向Y延伸的走线(可以包括第五导电层中的第三转接连接电极61和第四转接连接电极62中的至少一种)。一个像素中包括三个子像素(即出射红、绿、蓝三个颜色光的子像素)，对应的一列像素列空间需要设置分别与三个子像素连接的三条数据信号线48，对于不同的显示驱动芯片(驱动IC)可以包括三种情况：第一种情况，可以将第二初始信号线49经由第二转接连接电极52和第四转接连接电极62接入驱动IC，这种情况下需要在第五导电层设置第二转接连接电极52，则一列像素的空间需要设置沿第二方向Y延伸的信号走线的数量为4(3条数据信号线对应的3个第一转接连接电极51和个第二初始信号线49对应的第四转连接电极62)；第二种情况，如果驱动芯片的型号不需要将第二初始信号线49经由经由第二转接连接电极52和第四转接连接电极62接入，则一个列像素的空间需要设置沿第二方向Y延伸的信号走线的数量为3(3条数据信号线对应的第一转接连接电极51和1个第二初始信号线49对应的第四转连接电极62)；第三种情况，如果相邻两个像素列共用一个第二初始信号线49，则一列像素空间需要设置沿第二方向Y延伸的信号走线的数量为3.5(3条数据信号线对应的第一转接连接电极51和0.5个第二初始信号线49对应的第四转连接电极62)。
在示例性实施方式中，在第四导电层中，每行像素空间设置沿第一方向X延伸的走线数量为a，在第五导电层中每列像素空间沿第二方向Y延伸的走线数量为b。
异形显示基板的分辨率为H*V，则根据不同的驱动IC型号，异形显示基板设置的沿第二方向Y延伸的走线数量可以设置为3H(不需要将初始信号线49接入IC)、3.5H(两个像素列共用一个第二初始信号线49)、4H中的其中一种，即b的取值可以为3、3.5、4中的其中一个。异形显示基板靠近Source In侧的像素个数为H/x(x为异形显示基板最大像素列数H和Source In侧像素列数的比值，一般为整数，最小值为1)，则有：b*H/x≥4*H，可以简化为b≥4*x，为了方便说明可以用参数p表示一列像素列空间中沿第二方向Y的走线个数，则可以将不等式b*H/x≥4*H写成b≥p*x，一列像素空间内沿第二方向Y的走线的个数就是第五导电层中一个像素列中沿第二方向Y延伸的转接连接电极的个数。在本公开示例性实施方式中，Source In侧像素列数可以理解为显示基板中第三转接连接电极61延伸至绑定区10的像素列数。
对于异形显示基板，沿第一方向X延伸的信号走线，主要目的是将第三导电层中的数据信号线48和第二初始信号线49转接到第四导电层中沿第一方向X延伸的转接连接电极中，位于第五导电层中沿第二方向Y延伸的转接连接电极主要是将位于第四导电层中的信号走线转接后接入驱动IC中，以便驱动芯片(驱动IC)向数据信号线48提供相应的驱动信号、向第二初始信号线49提供相应的初始信号。
对于分辨率为H*V的异形显示基板，第四导电层沿第一方向X延伸的信号走线中，在第一方向X上贯通异形显示基板显示区域AA的信号走线的数量为V/y，其中，y是异形显示基板最大行数V和Source in侧行数的比值，为了方便解释y，以心形的显示基板为例进行说明，如图19所示，第四导电层中有V/y行像素行中的转接连接电极贯通心形显示基板的显示区域AA，则第四导电层中能够传输信号的(可以理解为有效的)转接连接电极的总数量为a*V/y，第四导电层中沿第一方向X延伸的有效走线总数量与第五导电层中沿第二方向Y延伸的走线总数量相一致(第五导电层的走线是为了将第四导电层的有效走线与驱动芯片连接，因此这两个导电层中的走线总数量需要一致)，在实际设计过程中，将第四导电层中沿第一方向X延伸的有效走线总数量设置为不少于第五导电层中沿第二方向Y延伸的走线的总数量，第四导电层沿第一方向X延伸的走线总数量为a*V/y，第五导电层中沿第二方向Y延伸的走线的总数量为p*H，则a*V/y≥p*H，整理后可以得到a≥p*y*H/V。在本公开示例性实施方式中，Source in侧行数可以理解为位于第二显示区AA2的像素行数(即第四导电层中位于第二显示区AA2的转接连接电极最终能够通过第五导电层的转接连接电极接入驱动IC的信号)。
考虑到a和b的数量均为整数，同时为了后续第四导电层与第三导电层过孔连接，第五导电层与第四导电层过孔连接，p的值可以设置为a和b的公约数，这里面有可能p为小数(如第二初始信号线为两列像素共用情况下，p＝3.5)，则需要按照2p计算，因此尽量减小p的值可以达到减小a和b的值。考虑到最小化a和b的原则，根据以上分析可以得到a和b的值：
a＝[y*H/V]*p；b＝[x]*p；
若2p为整数，p为小数，则上面公式可以写成：2a＝[y*H/V]*2p；2b＝[x]*2p。以分辨率为H*V为1440*1440的心形显示基板为例，设置p＝3.5、y＝1、x＝3，将H＝1440，V＝1440带入上面公式，得到2a＝14，2b＝21，对应的显示基板平面结构示意图可以如图15a所示。
本公开实施方式中，第四导电层中的走线数量a和第五导电层中的走形数量b与p值直接相关，第二初始信号线49可以通过Pass line方式减小p值，则设置P＝3、y＝1、x＝3，将H＝1440，V＝1440带入上面公式，得到2a＝12，2b＝18，对应的显示基板平面结构示意图可以如图15d所示，图15d所示的结构中，第二初始信号线49不经过驱动IC提供信号，而是经过覆晶薄膜(英文全称为Chip On Film，简写为COF)的信号路径(第二初始信号线49不经过IC芯片提供信号，但是通过COF提供信号的方式可以称为Pass line)，减少了第四导电层和第五导电层中走线数量(减少了第四导电层中的第二转接连接电极52和第五导电层中的第四转接连接电极62)。
在示例性实施方式中，可以根据显示基板的形状，将一个像素中三个子像素的数据信号线49进行合并(这种设计方式可以称为Triple gate原理)，可以减少第四导电层和第五导电层中走线的数量(即减少p值)，这种设计方案中，p＝1，a＝2，b＝3，即每行像素的空间在第四导电层设置2条沿第一方向X延伸的第一转接连接电极，每列像素空间在第五导电层设置3条沿第二方向Y延伸的第三转接连接电极61，显示基板的平面结构示意图可以如图20所示。
在示例性实施方式中，对于异形显示基板，如图12b、图13c、图14、图15c所示，第三导电层与第四导电层通过的第一转接过孔Vm1、第二转接过孔Vm2电连接，第四导电层与第五导电层通过第三转接过孔Vm3、第四转接过孔Vm4电连接，第一转接过孔Vm1至第四转接过孔Vm4并不是每个像素都有，而是根据异形显示基板的形状来确定在哪个位置设置转接过孔可以确保将所有数据信号线和初始信号线通过第四导电层和第五导电层中的走线连接到显示基板的绑定区10，可以通过绑定区域10实现将第五导电层中的走线与驱动装置20电连接，驱动装置20可以包括COF、IC芯片中的至少一种。对于心形显示基板，第一过孔至第四过孔的设置位置可以如图21所示，在显示区AA中第一转接过孔Vm1和第二转接过孔Vm2的排布方向可以与显示基板沿第二方向Y延伸的中线Q1-Q1呈第一夹角F1，第三转接过孔Vm3至第四过孔Vm4的排布方向可以可以与显示基板沿第二方向Y延伸的中线Q1-Q1呈第二夹角F2，对于心形显示基板，第一夹角F1的值可以为45度，受到异形显示基板形状的影响，第四导电层需要将第三导电层中所有数据信号线和第二初始信号线的信号转接到第四导电层的转接连接电极上，通常按照子像素之间的节距(Pitch)进行转接过孔的设计，也就是多个转接过孔的排布方向基本是45度，但是受到异形屏的影响，这个方向不能够全部将第三导电层的数据信号线和转接连接电极转接到第四导电层，因此可以将一部分转接过孔按垂直方向(图21中第一方向X或者第一方向X的反方向)移入到显示基板的显示区AA之内，因此会形成如图21所示的形成上下两部分转接过孔的排布。
在示例性实施方式中，第四导电层还可以设有第二电源线，显示基板还可以包括边框区30，第二电源线VSS可以位于边框区30，如图22所示，位于第四导电层的第二电源线VSS可以通过第二电源连接线50与显示区中的第四导电层电连接，第二电源线VSS可以由第三导电层和第四导电层双层结构构成，双层结构可以减小第二电源线VSS的压降，由于第四导电层设有第二电源线VSS，因此，第二电源线VSS可以直接与位于显示区AA的第四导电层电连接。图22中40为封装结构区，60为初始信号线。
本公开实施例还提供了一种显示装置，包括前述的显示基板。显示装置可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开实施例提供的显示基板及显示装置，显示基板中的显示区包括多条数据信号线、多个第一转接连接电极、多个第三转接连接电极以及阵列排布的多个子像素，至少一部分第一转接连接电极分别与多条数据信号线电连接，并且分别与至少一部分第三转接连接电极电连接，与至少一部分第一转接连接电极连接的第三转接连接电极的一端与绑定区电连接；在显示区中，多条数据信号线沿第二方向的长度不完全相同；多个子像素形成阵列排布的多个像素，一个像素包括至少三个相邻的子像素，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致。本公开实施例提供的显示基板，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致，使得多个像素中阳极段差一致，可以有效避免发光不均匀的现象发生。本公开实施例提供的显示基板，在显示区中，多条数据信号线沿第二方向的长度不完全相同，可以适用于异形显示基板，并可以避免异形显示基板因阳极端差不一致导致发光不均匀的现象发生。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (19)

1.一种显示基板，其特征在于，包括显示区以及与所述显示区连接的绑定区，所述显示区包括多条沿第二方向延伸的数据信号线、多个沿第一方向延伸的第一转接连接电极、多个沿第二方向延伸的第三转接连接电极以及阵列排布的多个子像素，所述多条数据信号线分别与多列子像素连接，所述数据信号线、所述第一转接连接电极、所述第三转接连接电极分别设置于三个导电层；
至少一部分第一转接连接电极分别与所述多条数据信号线电连接，并且分别与至少一部分第三转接连接电极电连接，与所述至少一部分第一转接连接电极连接的第三转接连接电极的一端与所述绑定区电连接；在所述显示区中，所述多条数据信号线沿第二方向的长度不完全相同；
所述多个子像素形成阵列排布的多个像素，一个所述像素包括至少三个相邻的所述子像素，位于两个像素中的多个第一转接连接电极和多个第三转接连接电极的排布方式一致。
2.根据权利要求1所述的显示基板，其特征在于，所述显示区包括第一显示区和第二显示区，位于所述第二显示区的多个第一转接连接电极沿第一方向贯通所述第二显示区，并且位于所述第二显示区的至少一部分第一转接连接电极分别与所述多条数据信号线电连接，位于所述第一显示区的多个第一转接连接电极沿第一方向未贯通所述显示基板的第一显示区；至少一部分第三转接连接电极分别与位于第二显示区中的多个第一转接连接电极电连接；
位于所述第一显示区与位于所述第二显示区的像素中的第一转接连接电极、第三转接连接电极和数据信号线的排布方式一致。
3.根据权利要求2所述的显示基板，其特征在于，还包括多个沿第二方向延伸的第二初始信号线、多个沿第一方向延伸的第二转接连接电极和多个沿第二方向延伸的第四转接连接电极，所述第二初始信号线与所述多条数据信号线同层设置，所述多个第二转接连接电极与所述多个第一转接连接电极同层设置，所述多个第四转接连接电极与所述多个第三转接连接电极同层设置；
位于所述第二显示区的所述多个第二转接连接电极沿第一方向贯通所述显示基板的第二显示区，并分别与所述多个第二初始信号线电连接，位于所述第一显示区的所述多个第二转接连接电极沿第一方向未贯通所述显示基板的第一显示区；至少一部分第四转接连接电极分别与位于所述第二显示区的多个第二转接连接电极电连接。
4.根据权利要求3所述的显示基板，其特征在于，一个像素包括三个子像素，在同一列像素空间中设有三列子像素、三条数据信号线，三列子像素分别与三条数据信号线连接，相邻两列像素共用一个第二初始信号线，第二初始信号线位于相邻两列像素之间；共用一个第二初始信号线的两列像素空间中设有20个第三转接连接电极和1个第四转接连接电极，每列像素空间设有10个第三转接连接电极，1条第四转接连接电极位于两列像素之间；
在同一行像素空间中，设有6个第一转接连接电极和1个第二转接连接电极。
5.根据权利要求2所述的显示基板，其特征在于，一个像素包括三个子像素，在同一列像素空间中设有三列子像素、三条数据信号线和9个第三转接连接电极，三列子像素分别与三条数据信号线连接；在同一行像素空间中，设有6个第一转接连接电极。
6.根据权利要求2所述的显示基板，其特征在于，一个像素包括三个子像素，在同一列像素空间中设有三列子像素、3条数据信号线和3个第三转接连接电极，三列子像素分别与3条数据信号线连接；在同一行像素空间中，设有2个第一转接连接电极。
7.根据权利要求1至6任一项所述的显示基板，其特征在于，所述子像素包括第一晶体管至第五晶体管以及存储电容，在平行于所述显示基板的平面上，所述第二晶体管、所述第一晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管沿第二方向排布；所述存储电容在所述基底上的正投影与所述第三晶体管在所述基底上的正投影存在重叠区域；
在同一个像素中，相邻两个子像素相对于第一中线对称设置，所述第一中线为相邻两个子像素沿第二方向延伸的中线。
8.根据权利要求7所述的显示基板，其特征在于，在同一列子像素中，包括多个子像素组，每个子像素组包括相邻的两个子像素，在同一个子像素组中的两个子像素共用一个第五晶体管。
9.根据权利要求2所述的显示基板，其特征在于，至少一个子像素包括像素驱动电路，所述像素驱动电路包括多个氧化物晶体管和存储电容；
在垂直于显示基板的平面内，所述显示基板包括基底以及依次叠设在所述基底上的半导体层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层；
所述半导体层包括：所述多个氧化物晶体管的有源层；
所述第一导电层包括：所述多个氧化物晶体管的控制极和所述存储电容的第一极板；
所述第二导电层包括：所述存储电容的第二极板；
所述第三导电层包括：所述多条数据信号线以及所述多个氧化物晶体管的第一极和第二极；
所述第四导电层包括：所述多个第一转接连接电极；
所述第五导电层包括：所述多个第三转接连接电极。
10.根据权利要求9所述的显示基板，其特征在于，所述第三导电层还包括：多个沿第二方向延伸的第二初始信号线；相邻两列像素共用一个所述第二初始信号线，共用一个第二初始信号线的两列像素中的多条数据信号线相对于所述第二初始信号线对称；
所述第四导电层还包括：多个沿第一方向延伸的第二转接连接电极，位于所述第二显示区的所述多个第二转接连接电极分别与所述多个第二初始信号线电连接；
所述第五导电层还包括：多个沿第二方向延伸的第四转接连接电极；所述多个第四转接连接电极分别与位于所述第二显示区的所述多个第二转接连接电极电连接。
11.根据权利要求9所述的显示基板，其特征在于，所述显示基板的形状为心形，所述绑定区位于所述显示区的一侧，并且所述第一显示区、所述第二显示区、所述绑定区沿第二方向依次排布。
12.根据权利要求11所述的显示基板，其特征在于，所述至少一部分第一转接连接电极分别通过多个第一转接过孔与所述多条数据信号线电连接，所述至少一部分第三转接连接电极分别通过多个第三转接过孔与所述至少一部分第一转接连接电极电连接，所述多个第一转接过孔的排布方向与所述显示基板沿第二方向延伸的中线成第一夹角，所述多个第三转接过孔的排布方向与所述显示基板沿第二方向延伸的中线成第二夹角。
13.根据权利要求12所述的显示基板，其特征在于，所述第一夹角为30度至60度，所述第二夹角为15度至45度。
14.根据权利要求12所述的显示基板，其特征在于，所述多个第一转接过孔的排布方向相对于显示基板沿第二方向延伸的中线对称设置，所述多个第三转接过孔的排布方向相对于显示基板沿第二方向延伸的中线对称设置。
15.根据权利要求14所述的显示基板，其特征在于，位于所述显示基板沿第二方向延伸的中线一侧的显示区，多个第一转接过孔沿至少两个方向排布，且至少两个排布方向相互平行，位于至少两个排布方向上的多个第一转接过孔的连接线沿第二方向排布；多个第三转接过孔沿至少两个方向排布，且至少两个排布方向相互平行，位于至少两个排布方向上的多个第三转接过孔的连接线沿第二方向排布。
16.根据权利要求8所述的显示基板，其特征在于，所述第四导电层还包括分别与多个子像素电连接的阳极连接电极，所述第一转接连接电极和所述第三转接连接电极在基底上的正投影与所述多个阳极连接电极在所述基底上的正投影不重叠。
17.根据权利要求16所述的显示基板，其特征在于，还包括阳极导电层，所述阳极导电层包括多个阳极，所述多个阳极分别与所述多个阳极连接电极连接；同一个像素中的多个阳极在所述基底上的正投影与所述多个第一转接连接电极以及所述多个第三转接连接电极在所述基底上的正投影存在第一重叠区域，多个像素对应有多个第一重叠区域，所述多个第一重叠区域的面积一致。
18.根据权利要求1至6、9至17任一项所述的显示基板，其特征在于，所述绑定区沿第一方向的尺寸小于所述显示区沿第一方向的尺寸，所述多个第三转接连接电极包括延伸至所述绑定区和未延伸至所述绑定区两部分，其中，延伸至所述绑定区的多个第三转接连接电极分别与位于所述第二显示区中的多个第一转接连接电极电连接。
19.一种显示装置，其特征在于，包括如权利要求1至18任一项所述的显示基板。
CN202310267768.4A 2023-03-15 2023-03-15 显示基板及显示装置 Pending CN116234385A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310267768.4A CN116234385A (zh) 2023-03-15 2023-03-15 显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310267768.4A CN116234385A (zh) 2023-03-15 2023-03-15 显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN116234385A true CN116234385A (zh) 2023-06-06

Family

ID=86585698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310267768.4A Pending CN116234385A (zh) 2023-03-15 2023-03-15 显示基板及显示装置

Country Status (1)

Country Link
CN (1) CN116234385A (zh)

Similar Documents

Publication Publication Date Title
CN114784082A (zh) 显示基板和显示装置
CN114730538B (zh) 显示基板及其制备方法、显示装置
CN117156907A (zh) 显示基板和显示装置
CN113555404A (zh) 显示基板及其制备方法、显示装置
CN115398641B (zh) 显示基板及其制备方法、显示装置
CN113594220B (zh) 显示基板及其测试方法、制备方法、显示装置
CN115398639B (zh) 显示基板及其制备方法、显示装置
CN116234385A (zh) 显示基板及显示装置
CN116322168A (zh) 显示基板及其制作方法、显示装置
CN221057129U (zh) 显示基板和显示装置
CN116686414B (zh) 显示基板及其驱动方法、显示装置
CN115835701B (zh) 显示基板及其制备方法、显示装置
CN117916883A (zh) 显示基板及其制备方法、显示装置
CN118020401A (zh) 显示基板、显示装置
CN115004375B (zh) 显示基板及其制备方法、显示装置
WO2024065629A1 (zh) 显示基板及其制备方法、显示装置
CN117202704A (zh) 显示基板及其制备方法、显示装置
CN118120353A (zh) 显示基板及其制备方法、显示装置
CN117796177A (zh) 显示基板及其工作方法、显示装置
CN117296476A (zh) 显示基板及其制备方法、显示装置
CN117882509A (zh) 显示基板及其制备方法、显示装置
CN117918029A (zh) 显示基板及其驱动方法、显示装置
CN117652231A (zh) 显示基板和显示装置
CN117859415A (zh) 显示基板及其制备方法、显示装置
CN117204138A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination