CN116209245B - 一种动态存储器及其制作方法、存储装置 - Google Patents
一种动态存储器及其制作方法、存储装置 Download PDFInfo
- Publication number
- CN116209245B CN116209245B CN202210442185.6A CN202210442185A CN116209245B CN 116209245 B CN116209245 B CN 116209245B CN 202210442185 A CN202210442185 A CN 202210442185A CN 116209245 B CN116209245 B CN 116209245B
- Authority
- CN
- China
- Prior art keywords
- layer
- memory
- electrode
- semiconductor layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000010410 layer Substances 0.000 claims description 305
- 239000004065 semiconductor Substances 0.000 claims description 154
- 239000003990 capacitor Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 20
- 238000003491 array Methods 0.000 claims description 15
- 238000005137 deposition process Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 4
- 230000004048 modification Effects 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 15
- 230000010354 integration Effects 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 229910007667 ZnOx Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本申请提供一种动态存储器及其制作方法、存储装置，动态存储器包括衬底和层叠的设置在衬底上的多个存储阵列，存储阵列包括多个阵列排布的存储单元，存储单元包括晶体管和电容。动态存储器的字线位于晶体管的栅极处并与晶体管连接，位线贯穿多个存储单元，多个存储单元中的晶体管通过位线连接。通过将包括多个存储单元的存储阵列层叠设置，形成了具有立体结构的动态存储器，在提高了动态存储器存储容量的同时，使得存储单元的结构布局更加紧凑。另一方面，通过使位线贯穿多个存储单元，多个层叠设置的晶体管通过一个位线即可实现连接，由此简化了动态存储器的结构和制作工艺。
Description
技术领域
本申请涉及半导体器件技术领域，具体而言，本申请涉及一种动态存储器及其制作方法、存储装置。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器越来越广泛地被应用于服务器、智能手机、个人电脑等电子装置之中。
DRAM存储器通常包括多个存储单元，为了提高DRAM存储器的存储容量，需要增加存储单元的数量。然而，增加存储单元的数量又占用较大的面积，使得结构不够紧凑，不利于器件的集成。
发明内容
本申请针对现有方式的缺点，提出一种动态存储器及其制作方法，用以解决现有技术中DRAM存储器存在的占用面积较大的问题。
第一个方面，本申请实施例提供了一种动态存储器，包括衬底和层叠的设置在所述衬底上的多个存储阵列，所述存储阵列包括多个阵列排布的存储单元，所述存储单元包括：
晶体管，包括半导体层，所述半导体层包括源极、漏极以及位于所述源极和所述漏极之间的沟道，所述半导体层的材料包括IGZO；所述晶体管还包括栅极；
电容，与所述晶体管电连接，所述电容位于所述晶体管的漏极处；
字线，位于所述栅极处，所述字线与所述晶体管电连接；
所述动态存储器还包括位线，所述位线贯穿所述多个存储单元中晶体管的半导体层，所述位线位于所述源极处，所述多个存储单元中的晶体管通过所述位线电连接。
可选的，所述电容包括位于所述漏极处的内电极、介质层和外电极，所述内电极、所述介质层和所述外电极均围绕所述半导体层的漏极，所述内电极、所述介质层和所述外电极沿远离所述半导体层的方向依次分布。
可选的，相邻两层所述存储阵列中所述存储单元的电容共用所述外电极。
可选的，所述晶体管包括栅极和栅绝缘层，所述栅极和所述栅绝缘层围绕所述半导体层，所述栅极和所述栅绝缘层沿远离所述半导体层的方向依次分布。
可选的，在同一层存储阵列中，至少两个所述晶体管共用位线。
可选的，所述字线的材料包括ITO；和/或，所述位线的材料包括钨。
第二个方面，本申请实施例提供了一种存储装置，包括本申请实施例中的动态存储器。
第三个方面，本申请实施例提供了一种动态存储器的制作方法，包括：
提供一衬底；
在所述衬底的一侧制作多个晶体管，所述晶体管包括半导体层，所述半导体层包括源极和漏极，以及位于所述源极和所述漏极之间的沟道；
在所述半导体层的栅极处制作字线，所述字线与所述晶体管电连接；
在所述半导体层的漏极处依次制作环绕所述半导体层的内电极层、介质层和外电极层，以形成电容；
在所述半导体层的源极处制作位线，并使所述位线贯穿多个所述半导体层，多个所述晶体管通过所述位线电连接。
可选的，所述在所述衬底的一侧制作多个晶体管，包括：
在所述衬底的一侧制作多个半导体层，所述半导体层包括相对设置的源极和漏极；
依次制作环绕所述半导体层的栅绝缘层、栅极和层间绝缘层，所述栅绝缘层、所述栅极、所述层间绝缘层和所述半导体层构成晶体管。
可选的，所述在所述衬底的一侧制作多个半导体层，包括：
通过沉积工艺在衬底的一侧层叠地制作多层氧化物薄膜，每一层氧化物薄膜包括依次层叠设置的牺牲层和半导体层；
对多层所述牺牲层和多层所述半导体层进行刻蚀，以形成多个间隔设置的半导体层；
对所述牺牲层位于所述半导体层两端的部分进行刻蚀，以形成沟槽；
通过沉积工艺在所述半导体层的两端制作支撑层，并使所述支撑层填充沟槽；
去除所述半导体层之间的牺牲层。
本申请实施例提供的技术方案带来的有益技术效果包括：
本申请实施例中的动态存储器包括衬底和层叠的设置在衬底上的多个存储阵列，存储阵列包括多个阵列排布的存储单元。存储单元包括晶体管和电容，电容与晶体管电连接，电容位于晶体管的漏极处。动态存储器还包括字线和位线，字线位于晶体管的栅极处并与晶体管电连接，位线贯穿多个存储单元中晶体管的半导体层，位线位于源极处，多个存储单元中的晶体管通过位线电连接。通过将包括多个存储单元的存储阵列层叠设置，形成了具有立体结构的动态存储器，在提高了动态存储器存储容量的同时，避免了将存储单元设置在同一个平面上时造成动态存储器的面积过大，使得存储单元的结构布局更加紧凑，在提高了存储密度的同时更加有利于器件的集成。另一方面，通过使位线贯穿多个存储单元中晶体管的半导体层，多个层叠设置的晶体管通过一个位线即可实现电连接，由此简化了动态存储器的结构和制作工艺。
本申请实施例的优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的动态存储器的俯视结构示意图；
图2为图1中截面AA处的结构示意图；
图3为图1中截面BB处的结构示意图；
图4为图3中截面CC处的结构示意图；
图5为图3中截面DD处的结构示意图；
图6为本申请实施例提供的动态存储器的制作流程示意图；
图7a至图7j为本申请实施例提供的制作动态存储器的不同过程的结构示意图。
图中：
10-动态存储器；11-衬底；12-存储阵列；120-存储单元；
121-晶体管；123-字线；124-位线；125-栅极；126-栅绝缘层；127-电容；1271-内电极；1272-介质层；1273-外电极；128-层间绝缘层；
20-氧化物薄膜；21-牺牲层；22-半导体层；23-沟槽；24a-支撑层；24b-隔离层；25-通孔；
31-沟道；32-源极；33-漏极。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
DRAM存储器中的存储单元通常包括MOS管(金属-氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)以及一个电容，其结构较为简单，单位体积的容量较高。DRAM存储器的主要工作原理是利用电容存储电荷，通过电容内所存储电荷的多少来判断一个二进制比特是1还是0。DRAM存储器也可以采用无电容的设计，即在存储单元中设置读取MOS管和写入MOS管两个MOS管，读取MOS管的栅极与写入MOS管的源漏极电连接。因此无需再另外设置电容器件，进一步简化了存储器的结构。
本领域的发明人考虑到，在现有的1T1C存储器(即存储单元中设置一个MOS管和一个电容)中，存储单元通常采用平面布局，当存储器采用大容量设计时，需要增加存储单元的数量，导致占用较大的面积，使得结构不够紧凑，不利于器件的集成。
本申请实施例提供的动态存储器以及存储装置，旨在解决现有技术的如上技术问题。
下面结合附图详细介绍一下本申请实施例提供的动态存储器以及存储装置。
结合图1、图2和图3所示，本申请实施例中的动态存储器10包括衬底11和层叠的设置在衬底11(画长些)上的多个存储阵列12，存储阵列12包括多个阵列排布的存储单元120，存储单元120包括：
晶体管121，包括半导体层22，半导体层22包括源极32、漏极33以及设置在源极32和漏极33之间的沟道31，半导体层22的材料包括IGZO；晶体管121还包括栅极125；
电容127，与晶体管121电连接，电容127位于晶体管121的漏极33处；
字线123，位于栅极125处，字线123与晶体管121电连接；
动态存储器10还包括位线124，位线124贯穿多个存储单元120中晶体管121的半导体层22，位线124位于源极32处，多个存储单元120中的晶体管121通过位线124电连接。
具体的，衬底11的材料包括硅，在衬底11之上设置有多层存储阵列12，每一层存储阵列12中包括多个阵列排布的存储单元120。需要说明的是，存储阵列12的层数，以及每一层存储阵列12中存储单元120的数量可根据实际情况进行调整。每一存储单元120中包括1个晶体管121和1个电容127。如图1所示，晶体管121中包括半导体层22，半导体层22的材料可以是铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)，也可以是其他的金属氧化物，具体可根据实际情况进行确定。需要说明的是，半导体层22的材料也可以是ITO，IWO、ZnOx、InOx、In2O3、InWO、SnO2、TiOx、InSnOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO等材料。当半导体层22的材料采用IGZO时，在动态存储器10的制作过程中有通过沉积工艺制作多层半导体层22，并且可以使半导体层22层叠的层数较多，有利于提高动态存储器10的存储密度。半导体层22包括源极32、漏极33以及设置在源极32和漏极33之间的沟道。在动态存储器10的制作过程中，在制作了半导体层22后，通过原位掺杂工艺在半导体层22上形成源极32，沟道31和漏极33。存储单元120中包括电容127，电容127设置在晶体管121的漏极33处。动态存储器10中包括多个字线123，每一层存储阵列12中有多个存储单元120(沿同一方向排列的存储单元120)共用一个字线123，即每一层存储阵列12中多个存储单元120的晶体管121通过字线123电连接(字线123连接晶体管121的栅极125)，字线123的延伸方向与半导体层22的延伸方向互相垂直，字线123的材料包括氧化铟锡(Indium tin oxide，ITO)。动态存储器10中还包括多个位线124，结合图1、图2和图3所示，位线124位于半导体层22的源极32处，每一个位线124贯穿多层存储阵列12中的晶体管121，被位线124贯穿的多个晶体管121通过位线124电连接。位线124的材料包括钨等具有良好导电性能的材料，具体可根据实际情况进行确定。
结合图1、图2和图3所示，在动态存储器10处于写入模式时，通过字线123对晶体管121的栅极125施加高电压，半导体层22的源极32以及漏极33之间的沟道31导通，使晶体管121处于开启状态，数据信号通过位线124传输至晶体管121，然后通过晶体管121传输至电容127，以实现将数据写入存储单元120。数据信号电压的高低决定电容127上电荷的多少，进而决定了写入的数据信号的二进制是0还是1。在动态存储器10处于读取模式时，通过字线123对晶体管121的栅极125施加高电压，使晶体管121处于开启状态，电容127中的电信号通过位线124传输至外部读写电路(图1至图3中未示出)，即读写电路通过位线124将存储单元120中的数据读出。需要说明的是，使半导体层22直接与电容127以及位线124接触连接即可实现半导体层22的漏极33与电容127电连接、半导体层22的源极32与位线124电连接，因此不需要再在半导体层22上设置金属电极(源极或漏极)。
在本申请的实施例中，通过将包括多个存储单元120的存储阵列12层叠设置，形成了具有立体结构的动态存储器10，在提高了动态存储器10存储容量的同时，避免了将存储单元120设置在同一个平面上时造成动态存储器10的面积过大，因此使得存储单元120的结构布局更加紧凑，在提高了存储密度的同时更加有利于器件的集成。另一方面，通过使位线124贯穿多个存储单元120中晶体管121的半导体层，多个层叠设置的晶体管121通过一个位线124即可实现电连接，即多个层叠设置的晶体管121共用一个位线124，因此有利于简化动态存储器的结构和制作工艺。
可选的，在本申请的实施例中，结合图1、图3和图4所示，电容127包括位于漏极33处的内电极1271、介质层1272和外电极1273，内电极1271、介质层1272和外电极1273均围绕半导体层22的漏极33，内电极1271、介质层1272和外电极1273沿远离半导体层22的方向依次分布。
具体的，在动态存储器10的制作过程中，在半导体层22的漏极33处依次生长出内电极1271、介质层1272和外电极1273，内电极1271、介质层1272和外电极1273均环绕半导体层22设置，且沿远离半导体层22的方向依次分布。外电极1273，内电极1271、介质层1272互相重叠，以形成电容127。通过使外电极1273、内电极1271、介质层1272环绕半导体层22设置，可以增大外电极1273与内电极1271互相交叠的面积，有利于提高电容127的容量。另外，介质层1272的厚度也不需要很薄(介质层1272厚度越小，电容127容量越大，为提高电容127的容量可以减小介质层1272的厚度)，因此有利于降低动态存储器10的制作难度。内电极1271以及外电极1273的材料包括氮化钛等具有良好导电性能的材料，介质层1272的材料选用具有高介电常数的材料，具体可根据实际情况进行确定。
可选的，在本申请的实施例中，相邻两层存储阵列12中存储单元120的电容127共用外电极1273。具体的，如图3所示，位于两层存储单元120之间的外电极1273既是位于上一层的存储单元120中电容127的外电极1273，也是位于下一层的存储单元120中电容127的外电极1273，因此简化了动态存储器10的结构，并且有利于降低动态存储器10在图3中第一方向上的厚度。另一方面，在动态存储器10的制作过程中，相邻两层存储单元120之间只需要制作一层外电极1273，由此简化了动态存储器10的制作工艺。
在本申请的实施例中，晶体管121包括栅极125和栅绝缘层126，栅极125和栅绝缘层126围绕半导体层22，栅极125和栅绝缘层126沿远离半导体层22的方向依次分布。具体的，结合图1、图2、图3和图5所示，栅极125和栅绝缘层126围绕半导体层22，栅极125和栅绝缘层126沿远离半导体层22的方向依次分布。位于不同层的晶体管121的栅极125通过层间绝缘层128互相绝缘。通过使栅绝缘层126和栅极125环绕半导体层22设置，可以增大栅极125与半导体层22交叠的面积，因此可以使对晶体管121开闭的控制更加容易。
可选的，在本申请的实施例中，在同一层存储阵列12中，至少两个晶体管121共用位线124。具体的，结合图1和图3所示，在同一层存储阵列12中，相邻的两个存储单元120中(图1中位于同一条直线上的晶体管121)的晶体管121共用位线124，因此在增加了存储单元120数量、提高存储密度的同时，也避免了占用过多的面积，有利于提高器件的集成度。需要说明的是，同一层存储阵列12中，共用位线124的晶体管121的数量可根据实际情况进行调整，共用位线124的晶体管121的数量越多，越有利于减小动态存储器10的面积，提高动态存储器10的集成度。
基于同一发明构思，本申请实施例还提供了一种存储装置，该存储装置包括上述实施例中的动态存储器10，具有上述实施例中的动态存储器10的有益效果，在此不再赘述。具体地，本申请实施例中的存储装置可以为计算机的主存等，具体可根据实际情况进行确定，此处不作限定。
基于同一种发明构思，本申请实施例还提供了一种动态存储器10的制作方法，如图6所示，包括：
S101、提供一衬底；
S102、在衬底的一侧制作多个晶体管，晶体管包括半导体层，半导体层包括相对设置的源极和漏极，以及位于源极和漏极之间的沟道；
S103、在半导体层的栅极处制作字线，字线与晶体管电连接；
S104、在半导体层的漏极处依次制作环绕半导体层的内电极层、介质层和外电极层，以形成电容；
S105、在半导体层的源极处制作位线，并使位线贯穿多个半导体层，多个晶体管通过位线电连接。
在本申请的实施例中提供的制作方法中，动态存储器10包括衬底11和层叠的设置在衬底11上的多个存储阵列12，存储阵列12包括多个阵列排布的存储单元120，存储单元120包括晶体管121和电容127。动态存储器10还包括字线123和位线124，字线123位于晶体管121的栅极125处并与晶体管121电连接，位线124贯穿多个存储单元120中晶体管121的半导体层22，位线124位于源极32处，多个存储单元120中的晶体管121通过位线124电连接。通过将包括多个存储单元120的存储阵列12层叠设置，形成了具有立体结构的动态存储器10，在提高了动态存储器10存储容量的同时，避免了将存储单元120设置在同一个平面上时造成动态存储器10的面积过大，使得存储单元120的结构布局更加紧凑，在提高了存储密度的同时更加有利于器件的集成。
需要说明的是，在动态存储器10的制作过程中，可通过修饰刻蚀工艺对字线123进行刻蚀，使位于不同层的字线123的程度不一致，即使不同层的字线123呈阶梯状。结合图1和图2所示，沿图2中第一方向上，字线123在图2中第二方向(逐渐远离衬底1111)上的长度逐渐减小，因此可以方便地使位于不同层的字线123通过走线与读写电路(图1和图2中未示出)。
可选的，在本申请的一个具体的实施例中，在衬底11的一侧制作多个晶体管121，包括：
在衬底的一侧制作多个半导体层，半导体层包括相对设置的源极和漏极；
依次制作环绕半导体层的栅绝缘层、栅极和层间绝缘层，栅绝缘层、栅极、层间绝缘层和半导体层构成晶体管。
可选的，在本申请的一个具体的实施例中，在衬底11的一侧制作多个半导体层22，包括：
通过沉积工艺在衬底的一侧层叠地制作多层氧化物薄膜，每一层氧化物薄膜包括依次层叠设置的牺牲层和半导体层22；
对多层牺牲层和多层半导体层进行刻蚀，以形成多个间隔设置的半导体层；
对牺牲层位于半导体层两端的部分进行刻蚀，以形成沟槽；
通过沉积工艺在半导体层的两端制作支撑层，并使支撑层填充沟槽；
去除半导体层之间的牺牲层。
下面结合附图详细介绍本申请实施例中动态存储器10的制作方法。
如图7a所示，首先，提供一衬底11，衬底11的材料包括硅。
如图7b所示，接着，通过沉积工艺(可以是原子沉积工艺、或者化学气相沉积工艺等)在衬底11的一侧层叠地制作多层氧化物薄膜20，每一层氧化物薄膜20包括沿图7b中第一方向分布的牺牲层21和半导体层22，牺牲层21的材料包括铝锌氧化物(AZO)，半导体层22的材料包括IGZO。在制作半导体层22的同时，通过半导体氧化物原位掺杂工艺形成源极32和漏极33，以及源极32和漏极33的沟道31。氧化物薄膜20的层数可根据实际情况进行确定，例如，可以是8层、16层或者32层。当半导体层22的材料采用IGZO时，在动态存储器10的制作过程中有通过沉积的工艺制作多层半导体层22，并且可以使半导体层22层叠的层数较多，有利于提高动态存储器10的存储密度。需要说明的是，如图7b中仅示出了三层牺牲层21作为示意，并不代表实际的情况。
如图7c所示，接着，对多层牺牲层21和半导体层22进行刻蚀，去除部分牺牲层21和半导体层22的材料，以使半导体层22形成间隔设置的结构。半导体层22的数量以及半导体层22之间的距离d可根据实际情况进行调整。
如图7d所示，接着，对牺牲层21位于半导体层22两端的部分进行刻蚀，以形成沟槽23。沟槽23在图7d中第三方向上的宽度w可根据实际情况进行调整。
如图7e所示，接着，通过原子沉积工艺或者化学气相沉积工艺沉积支撑层24a(支撑层24a位于半导体层22的两端)以及隔离层24b，并使支撑层24a填充沟槽23。支撑层24a的材料包括氮化硅，隔离层24b的材料包括氧化硅等具有良好绝缘性能的材料，具体可根据实际情况进行确定。需要说明的是，制作沟槽23以及支撑层24a的目的是为了后续去除牺牲层21后，支撑层24a能够对多层半导体层22进行支撑，防止结构坍塌。支撑层24a的材料包括氧化物和氮化物等(例如氧化硅和氮化硅)，具体可根据实际情况进行调整。
如图7f所示，接着，通过调整牺牲层21和半导体层22的蚀刻选择比(使牺牲层21被蚀刻的速率大于半导体层22被蚀刻的速率)，将半导体层22之间的牺牲层21刻蚀并去除，留下的半导体层22作为多个半导体层22。半导体层22两端的支撑层24a可以对半导体层22起到支撑作用。
如图7g所示，接着，在半导体层22上依次生长出围绕半导体层22的栅绝缘层126、栅极125和层间绝缘层128，在位于同层的栅极125之间继续生长导电材料，以形成连接字线123。通过修饰刻蚀工艺对字线123进行刻蚀，使位于不同层的字线123的长度不一致，即使不同层的字线123呈阶梯状。
如图7h所示，接着，在半导体层22上待制作电容127的区域(即半导体层22的漏极33处)依次生长环绕半导体层22的内电极1271、介质层1272和外电极1273，内电极1271、介质层1272和外电极1273构成电容127。位于两层半导体层22之间的外电极1273既是位于上一层的半导体层22所对应的电容127的外电极1273，也是位于下一层的半导体层22所对应的电容127的外电极1273，由此简化了动态存储器的结构，也简化动态存储器的制作工艺。内电极1271和外电极1273的材料包括氮化钛，具体可根据实际情况进行确定。
如图7i所示，接着，通过刻蚀工艺在半导体层22的源极32处开设通孔25，并使通孔25贯穿多层半导体层22。
如图7j所示，接着，在通孔25中填充金属材料，以形成位线124。位于不同层的晶体管121的源极32通过位线124电连接。需要说明的是，字线123和位线124之间的空白区域还可以填充具有良好绝缘性能的隔离材料(图7j中未示出)，避免动态存储器10的结构中出现空隙。
采用本申请实施例中的制作方法，制作层叠结构的动态存储器10在工艺上较为容易，使得层叠结构动态存储器10的大规模量产成为可能。
应用本申请实施例，至少能够实现如下有益效果：
1.在本申请的实施例中，动态存储器10包括衬底11和层叠的设置在衬底11上的多个存储阵列12，存储阵列12包括多个阵列排布的存储单元120，存储单元120包括晶体管121和电容127。动态存储器10还包括字线123和位线124，字线123位于晶体管121的栅极125处并与晶体管121电连接，位线124贯穿多个存储单元120中晶体管121的半导体层22，位线124位于源极32处，多个存储单元120中的晶体管121通过位线124电连接。通过将包括多个存储单元120的存储阵列12层叠设置，形成了具有立体结构的动态存储器10，在提高了动态存储器10存储容量的同时，避免了将存储单元120设置在同一个平面上时造成动态存储器10的面积过大，使得存储单元120的结构布局更加紧凑，在提高了存储密度的同时更加有利于器件的集成。另一方面，通过使位线贯穿多个存储单元中晶体管的半导体层22，多个层叠设置的晶体管通过一个位线即可实现电连接，由此简化了动态存储器的结构和制作工艺。
2.在本申请的实施例中，电容127包括位于漏极33处的内电极1271、介质层1272和外电极1273，内电极1271、介质层1272和外电极1273均围绕半导体层22的漏极33，内电极1271、介质层1272和外电极1273沿远半导体层22的方向依次分布。通过使外电极1273、内电极1271、介质层1272环绕半导体层22设置，可以增大外电极1273与内电极1271的面积，有利于提高电容127的容量。
3.在本申请的实施例中，相邻两层存储阵列12中存储单元120的电容127共用外电极1273，即位于两层存储单元120之间的外电极1273既是位于上一层的存储单元120中电容127的外电极1273，也是位于下一层的存储单元120中电容127的外电极1273，因此可以简化动态存储器10的结构和制作工艺。
4.在本申请的实施例中，在同一层存储阵列12中，至少两个晶体管121共用位线124，因此在增加了存储单元120数量、提高存储密度的同时，也避免了占用过多的面积，有利于提高器件的集成度。
5.通过使半导体层22的材料采用IGZO，在动态存储器10的制作过程中有通过沉积工艺制作多层半导体层22，并且可以使半导体层22层叠的层数较多，有利于提高动态存储器10的存储密度。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (7)
1.一种动态存储器，其特征在于，包括衬底和层叠的设置在所述衬底上的多个存储阵列，所述存储阵列包括多个阵列排布的存储单元，所述存储单元包括：
晶体管，包括半导体层，所述半导体层包括源极、漏极以及位于所述源极和所述漏极之间的沟道，所述半导体层的材料包括IGZO；所述晶体管还包括栅极；
电容，与所述晶体管电连接，所述电容位于所述晶体管的漏极处；
字线，位于所述栅极处，所述字线与所述晶体管电连接；
所述动态存储器还包括位线，所述位线贯穿所述多个存储单元中晶体管的半导体层，所述位线位于所述源极处，所述多个存储单元中的晶体管通过所述位线电连接；
所述晶体管包括栅极和栅绝缘层，所述栅极和所述栅绝缘层围绕所述半导体层，所述栅极和所述栅绝缘层沿远离所述半导体层的方向依次分布；位于不同层的晶体管的栅极通过层间绝缘层互相绝缘；
字线的延伸方向与半导体层的延伸方向互相垂直；位于不同层的字线呈阶梯状；
所述半导体层的两端设有支撑层，相邻两个所述半导体层的端部之间设有隔离层，所述支撑层用于对多层半导体层进行支撑。
2.根据权利要求1所述的动态存储器，其特征在于，所述电容包括位于所述漏极处的内电极、介质层和外电极，所述内电极、所述介质层和所述外电极均围绕所述半导体层的漏极，所述内电极、所述介质层和所述外电极沿远离所述半导体层的方向依次分布。
3.根据权利要求2所述的动态存储器，其特征在于，相邻两层所述存储阵列中所述存储单元的电容共用所述外电极。
4.根据权利要求1所述的动态存储器，其特征在于，在同一层存储阵列中，至少两个所述晶体管共用位线。
5.根据权利要求1至4中任一项所述的动态存储器，其特征在于，所述字线的材料包括ITO；和/或，所述位线的材料包括钨。
6.一种存储装置，其特征在于，包括权利要求1至5中任一项所述的动态存储器。
7.一种动态存储器的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底的一侧制作多个晶体管，所述晶体管包括半导体层，所述半导体层包括源极、漏极以及位于所述源极和所述漏极之间的沟道，所述半导体层的材料包括IGZO；所述晶体管还包括栅极；
在所述栅极处制作字线，所述字线与所述晶体管电连接；
在所述半导体层的漏极处依次制作环绕所述半导体层的内电极层、介质层和外电极层，以形成电容；
在所述半导体层的源极处制作位线，并使所述位线贯穿多个所述半导体层，多个所述晶体管通过所述位线电连接；
在所述衬底的一侧制作多个晶体管，包括：
在所述衬底的一侧制作多个半导体层，所述半导体层包括相对设置的源极和漏极；
依次制作环绕所述半导体层的栅绝缘层、栅极和层间绝缘层，所述栅绝缘层、所述栅极、所述层间绝缘层和所述半导体层构成晶体管；位于不同层的晶体管的栅极通过层间绝缘层互相绝缘；
在位于同层的栅极之间继续生长导电材料，以形成连接字线；字线的延伸方向与半导体层的延伸方向互相垂直；通过修饰刻蚀工艺对字线进行刻蚀，使位于不同层的字线呈阶梯状；
在所述衬底的一侧制作多个半导体层，包括：
通过沉积工艺在衬底的一侧层叠地制作多层氧化物薄膜层，每一层氧化物薄膜层包括依次层叠设置的牺牲层和半导体层；
对多层所述牺牲层和多层所述半导体层进行刻蚀，以形成多个间隔设置的半导体层；
对所述牺牲层位于所述半导体层两端的部分进行刻蚀，以形成沟槽；
通过沉积工艺在所述半导体层的两端制作支撑层以及隔离层，并使所述支撑层填充沟槽以对多层半导体层进行支撑；
去除所述半导体层之间的牺牲层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210442185.6A CN116209245B (zh) | 2022-04-25 | 2022-04-25 | 一种动态存储器及其制作方法、存储装置 |
| PCT/CN2022/137299 WO2023207109A1 (zh) | 2022-04-25 | 2022-12-07 | 一种动态存储器及其制作方法、存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210442185.6A CN116209245B (zh) | 2022-04-25 | 2022-04-25 | 一种动态存储器及其制作方法、存储装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116209245A CN116209245A (zh) | 2023-06-02 |
| CN116209245B true CN116209245B (zh) | 2024-06-18 |
Family
ID=86515212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210442185.6A Active CN116209245B (zh) | 2022-04-25 | 2022-04-25 | 一种动态存储器及其制作方法、存储装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116209245B (zh) |
| WO (1) | WO2023207109A1 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977580A (en) * | 1995-12-29 | 1999-11-02 | Lg Semicon Co., Ltd. | Memory device and fabrication method thereof |
| CN109616474A (zh) * | 2017-09-29 | 2019-04-12 | 三星电子株式会社 | 半导体存储器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207719208U (zh) * | 2017-10-30 | 2018-08-10 | 睿力集成电路有限公司 | 存储器 |
| JP7361730B2 (ja) * | 2019-01-29 | 2023-10-16 | 株式会社半導体エネルギー研究所 | 記憶装置 |
| KR102634622B1 (ko) * | 2019-02-28 | 2024-02-08 | 에스케이하이닉스 주식회사 | 수직형 메모리 장치 |
| KR20220005866A (ko) * | 2020-07-07 | 2022-01-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR20220049866A (ko) * | 2020-10-15 | 2022-04-22 | 에스케이하이닉스 주식회사 | 메모리셀 및 그를 구비한 반도체 장치 |
| KR20220120006A (ko) * | 2021-02-22 | 2022-08-30 | 에스케이하이닉스 주식회사 | 메모리 셀 및 그를 구비한 반도체 메모리 장치 |
-
2022
- 2022-04-25 CN CN202210442185.6A patent/CN116209245B/zh active Active
- 2022-12-07 WO PCT/CN2022/137299 patent/WO2023207109A1/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977580A (en) * | 1995-12-29 | 1999-11-02 | Lg Semicon Co., Ltd. | Memory device and fabrication method thereof |
| CN109616474A (zh) * | 2017-09-29 | 2019-04-12 | 三星电子株式会社 | 半导体存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116209245A (zh) | 2023-06-02 |
| WO2023207109A1 (zh) | 2023-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191509A (en) | Textured polysilicon stacked trench capacitor | |
| CN114709211A (zh) | 动态存储器及其制作、读写方法、电子设备、存储电路 | |
| CN115996570B (zh) | 存储器、存储器的制作方法及电子设备 | |
| CN114342065A (zh) | 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法 | |
| KR100704252B1 (ko) | 반도체 장치 | |
| WO2024046021A1 (zh) | 半导体结构及其制作方法 | |
| CN116209245B (zh) | 一种动态存储器及其制作方法、存储装置 | |
| CN116261323B (zh) | 动态存储器及其制作方法、存储装置 | |
| CN115332255A (zh) | 半导体结构及其制作方法以及存储阵列结构 | |
| CN115188714A (zh) | 存储器及其形成方法 | |
| CN116133405A (zh) | 一种动态存储器及其制作方法、存储装置 | |
| CN116261323A (zh) | 动态存储器及其制作方法、存储装置 | |
| CN100339949C (zh) | 沟槽电容器及制造沟槽电容器之方法 | |
| CN116209244B (zh) | 动态存储器及存储装置 | |
| US11895831B2 (en) | Manufacturing method for memory and memory | |
| CN116234299B (zh) | 动态存储器及其制作方法、soc芯片 | |
| US20240107739A1 (en) | Dynamic random-access memory device and method of fabricating same | |
| WO2022142178A1 (zh) | 存储器及其制作方法 | |
| CN116367539B (zh) | 半导体器件、存储器及其制备方法、电子设备 | |
| CN116234298B (zh) | 动态存储器及soc芯片 | |
| US20230013060A1 (en) | Semiconductor device and method for forming same | |
| EP4276882A1 (en) | Semiconductor structure and manufacturing method therefor and memory | |
| EP4319528A1 (en) | Semiconductor structure as well as manufacturing method therefor, storage chip, and electronic device | |
| WO2024031741A1 (zh) | 阵列结构、半导体结构及其制造方法 | |
| CN117222223A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |