CN116194546A - 半导体用黏合剂、以及半导体装置及其制造方法 - Google Patents

半导体用黏合剂、以及半导体装置及其制造方法 Download PDF

Info

Publication number
CN116194546A
CN116194546A CN202080105009.2A CN202080105009A CN116194546A CN 116194546 A CN116194546 A CN 116194546A CN 202080105009 A CN202080105009 A CN 202080105009A CN 116194546 A CN116194546 A CN 116194546A
Authority
CN
China
Prior art keywords
semiconductor
adhesive
acid
heating
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080105009.2A
Other languages
English (en)
Inventor
秋吉利泰
上野惠子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Lishennoco Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lishennoco Co ltd filed Critical Lishennoco Co ltd
Publication of CN116194546A publication Critical patent/CN116194546A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/4007—Curing agents not provided for by the groups C08G59/42 - C08G59/66
    • C08G59/4014—Nitrogen containing compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/50—Amines
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L71/00—Compositions of polyethers obtained by reactions forming an ether link in the main chain; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L75/00—Compositions of polyureas or polyurethanes; Compositions of derivatives of such polymers
    • C08L75/04—Polyurethanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体用黏合剂，其为包含热塑性树脂、热固性树脂、固化剂及具有酸基的助熔剂化合物的半导体用黏合剂，其中，通过以10℃/分钟的升温速度对半导体用黏合剂进行加热的差示扫描热量测量而得到的DSC曲线的60至155℃的发热量为20J/g以下，通过以10℃/分钟的升温速度对半导体用黏合剂进行加热的剪切粘度测量而得到的粘度曲线的最低熔融粘度为2000Pa·s以上。

Description

半导体用黏合剂、以及半导体装置及其制造方法
技术领域
本发明有关一种半导体用黏合剂、以及半导体装置及其制造方法。
背景技术
以往，连接半导体芯片与基板时，广泛应用使用金导线等金属细线的导线接合方式。
近年来，为了应对对半导体装置的高功能化、高积体化、高速化等要求，在半导体芯片或基板上形成称为凸块的导电性突起，直接连接半导体芯片与基板的倒装芯片(flipchip)连接方式(FC连接方式)正在普及。
例如，关于半导体芯片与基板之间的连接，在BGA(Ball Grid Array：球栅阵列)、CSP(Chip Size Package：芯片尺寸封装)等中广泛使用的COB(Chip On Board：板上芯片)型连接方式也符合FC连接方式。并且，FC连接方式也广泛使用于在半导体芯片上形成连接部(凸块或配线)来连接半导体芯片之间的COC(Chip On Chip：层叠式芯片)型及在半导体晶圆上形成连接部(凸块或配线)来连接半导体芯片与半导体晶圆之间的COW(Chip OnWafer：晶圆上芯片)型连接方式中(例如，参考专利文献1)。
并且，在强烈要求进一步的小型化、薄型化及高功能化的封装中，将上述连接方式层叠·多级化而成的芯片堆叠型封装、POP(Package On Package：叠层封装)、TSV(Through-Silicon Via：硅穿孔)等也开始广泛普及。这种层叠·多级化技术三维地配置半导体芯片等，因此与二维地配置的方法相比，能够减小封装。并且，层叠·多级化技术由于在提高半导体的性能、减少干扰、减少安装面积、省电等中也有效，因此作为下一代的半导体配线技术受到关注。
其中，从充分确保连接可靠性(例如，绝缘可靠性)的观点而言，一般在连接部彼此的连接中使用金属接合。作为在上述连接部(例如，凸块及配线)中使用的主要金属，有焊料、锡、金、银、铜、镍等，也使用包含这些多种的导电材料。用于连接部的金属由于表面氧化而生成氧化膜及在表面附着氧化物等杂质，从而有时在连接部的连接面产生杂质。若这种杂质残留，则半导体芯片与基板之间或两个半导体芯片之间的连接可靠性(例如，绝缘可靠性)降低，有可能损害采用上述连接方式的优点。
并且，作为抑制这些杂质的发生的方法，有OSP(Organic SolderbilityPreservatives：有机可焊性保护层)处理等中已知的利用抗氧化膜对连接部进行涂布的方法，但该抗氧化膜有时会成为连接工艺时的焊料润湿性的降低、连接性的降低等的原因。
因此，作为去除上述氧化膜及杂质的方法，提出有一种使半导体用黏合剂含有助熔剂的方法(例如，参考专利文献2)。
以往技术文献
专利文献
专利文献1：日本特开2008-294382号公报
专利文献2：国际公开第2013/125086号
发明内容
发明要解决的技术课题
近年来，从提高生产率的观点而言，提出有一种经由半导体用黏合剂将多个半导体芯片装载于被装载部件(半导体芯片、半导体晶圆、配线电路基板等)上并临时固定之后，一并进行固化和密封的工艺。在该工艺中，通过以半导体用黏合剂能够流动的程度对工作台进行加热(60至155℃左右)，在被装载部件上临时固定半导体芯片之后，再次以连接部(凸块或配线)的熔点以上的温度(例如260℃程度)进行高温压接并进行金属接合，然后一并固化半导体用黏合剂。根据该工艺，能够效率良好地制作多个半导体封装。
在上述工艺中，有在半导体用黏合剂中残留空隙的情况，为了防止该空隙的产生，提出有一种在加压条件下进行一并固化的方法。然而，若半导体芯片的数量增多，则即使采用上述方法，有时也会残留空隙，明确了有进一步改良的余地。
因此，本发明的目的之一在于，在经由半导体用黏合剂将多个半导体芯片临时固定于被装载部件上，将它们进行高温压接并进行金属接合之后，一并进行固化和密封的工艺中，减少可能残留于半导体用黏合剂中的空隙。
即，本发明的目的在于提供一种能够减少上述空隙的半导体用黏合剂、以及使用上述半导体用黏合剂的半导体装置及其制造方法。
用于解决技术课题的手段
本发明人等推测，在上述工艺的高温压接时产生较多空隙，其结果，空隙容易残留于半导体用黏合剂中。即，认为在上述高温压接时，由于对半导体用黏合剂急剧地施加高温的热，因此半导体用黏合剂中所包含的挥发成分通过发泡、膨胀而产生较多的空隙。也有该高温压接之后，通过一并固化时的加压去除空隙的工序，但推测为若固化前的空隙量过多，则即使进行加压，也无法完全破坏空隙而会导致一部分残留。
并且，推测为当半导体晶圆上的半导体芯片的装载数量多的情况下，由于在临时固定及高温压接时半导体用黏合剂局部固化，因此作为结果，空隙容易残留于半导体用黏合剂中。即，在上述工艺中，由于依序装载半导体芯片，因此对初期装载的半导体芯片及半导体用黏合剂持续施加基于工作台的热履历，直到完成最后的半导体芯片的装载为止。因此，推测若半导体芯片的数量增多，则导致临时固定初期所装载的半导体芯片的半导体用黏合剂的固化会局部进行，空隙无法通过一并固化时的加压被去除而残留。本发明人等根据上述推测进行进一步探讨，从而完成了本发明。
本发明的几个方面提供以下。
[1]本发明提供一种半导体用黏合剂，其为包含热塑性树脂、热固性树脂、固化剂及具有酸基的助熔剂化合物的半导体用黏合剂，其中，通过以10℃/分钟的升温速度对上述半导体用黏合剂进行加热的差示扫描热量测量而得到的DSC曲线的60至155℃的发热量为20J/g以下，通过以10℃/分钟的升温速度对上述半导体用黏合剂进行加热的剪切粘度测量而得到的粘度曲线的最低熔融粘度为2000Pa·s以上。
[2]根据上述[1]所述的半导体用黏合剂，其中，上述最低熔融粘度为3000Pa·s以上。
[3]根据上述[1]所述的半导体用黏合剂，其中，上述最低熔融粘度为4000Pa·s以上。
[4]根据上述[1]至[3]中任一项所述的半导体用黏合剂，其中，上述最低熔融粘度为20000Pa·s以下。
[5]根据上述[1]至[3]中任一项所述的半导体用黏合剂，其中，上述最低熔融粘度为15000Pa·s以下。
[6]根据上述[1]至[3]中任一项所述的半导体用黏合剂，其中，上述最低熔融粘度为10000Pa·s以下。
[7]根据上述[1]至[6]中任一项所述的半导体用黏合剂，其中，通过以10℃/分钟的升温速度对上述半导体用黏合剂进行加热的差示扫描热量测量而得到的DSC曲线的起始温度为155℃以上。
[8]根据上述[1]至[7]中任一项所述的半导体用黏合剂，其中，示出上述最低熔融粘度的温度为135℃以上。
[9]根据上述[1]至[7]中任一项所述的半导体用黏合剂，其中，示出上述最低熔融粘度的温度为140℃以上。
[10]根据上述[1]至[7]中任一项所述的半导体用黏合剂，其中，示出上述最低熔融粘度的温度为145℃以上。
[11]根据上述[1]至[10]中任一项所述的半导体用黏合剂，其中，通过以10℃/分钟的升温速度对上述半导体用黏合剂进行加热的剪切粘度测量而得到的粘度曲线的在80℃的粘度为10000Pa·s以上。
[12]根据上述[1]至[11]中任一项所述的半导体用黏合剂，其中，上述热塑性树脂的重均分子量为10000以上。
[13]根据上述[1]至[12]中任一项所述的半导体用黏合剂，其中，上述热塑性树脂的含量以上述半导体用黏合剂的固体成分总量为基准，为1～30质量％。
[14]根据上述[1]至[13]中任一项所述的半导体用黏合剂，其中，上述热塑性树脂的含量以上述半导体用黏合剂的固体成分总量为基准，为5质量％以上。
[15]根据上述[1]至[14]中任一项所述的半导体用黏合剂，其中，上述固化剂含有胺类固化剂。
[16]根据上述[1]至[15]中任一项所述的半导体用黏合剂，其中，上述固化剂含有咪唑类固化剂。
[17]根据上述[1]至[16]中任一项所述的半导体用黏合剂，其中，上述固化剂的含量以上述半导体用黏合剂的固体成分总量为基准，为2.3质量％以下。
[18]根据上述[1]至[17]中任一项所述的半导体用黏合剂，其中，上述助熔剂化合物的熔点为25至230℃。
[19]根据上述[1]至[18]中任一项所述的半导体用黏合剂，其中，上述助熔剂化合物的熔点为100至170℃。
[20]根据上述[1]至[19]中任一项所述的半导体用黏合剂，其中，上述热固性树脂含有环氧树脂。
[21]根据上述[1]至[20]中任一项所述的半导体用黏合剂，其中，上述热固性树脂实质上不含有在35℃下为液态的环氧树脂。
[22]根据上述[1]至[21]中任一项所述的半导体用黏合剂，其为膜状。
[23]根据上述[1]至[22]中任一项所述的半导体用黏合剂，其通过在加压氛围气下加热来固化。
[24]一种半导体装置的制造方法，所述半导体装置为半导体芯片及配线电路基板各自的连接部彼此电连接而成的半导体装置或多个半导体芯片各自的连接部彼此电连接而成的半导体装置，所述半导体装置的制造方法包括通过加热而使上述[1]至[23]的任一项所述的半导体用黏合剂固化，并通过固化的上述半导体用黏合剂密封上述连接部的至少一部分的密封工序。
[25]根据上述[24]所述的半导体装置的制造方法，其在上述密封工序之前还包括：在工作台上配置多个半导体芯片的工序；以及将上述工作台加热至60～155℃，并且在配置于上述工作台上的上述多个半导体芯片的各自上，经由上述半导体用黏合剂依序配置其他半导体芯片，得到多个依序层叠上述半导体芯片、上述半导体用黏合剂及上述其他半导体芯片而成的层叠体的临时固定工序。
[26]根据上述[25]所述的半导体装置的制造方法，其中，在上述临时固定工序之后且在上述密封工序之前还包括：将上述半导体芯片与上述其他半导体芯片加热至各自的连接部中的至少一者的连接部的熔点以上的温度并且进行压接，由此在各自的连接部之间形成金属接合的接合工序。
[27]根据上述[24]所述的半导体装置的制造方法，其中，在上述密封工序之前还包括：在工作台上配置配线电路基板或半导体晶圆的工序；以及将上述工作台加热至60～155℃，并且在配置于上述工作台上的上述配线电路基板或半导体晶圆上，经由上述半导体用黏合剂依序配置多个半导体芯片，得到依序层叠上述配线电路基板、上述半导体用黏合剂及多个上述半导体芯片而成的层叠体或依序层叠上述半导体晶圆、上述半导体用黏合剂及多个上述半导体芯片而成的层叠体的临时固定工序。
[28]根据上述[27]所述的半导体装置的制造方法，其中，在上述临时固定工序之后且在上述密封工序之前还包括：将上述配线电路基板或半导体晶圆与上述半导体芯片加热至各自的连接部中的至少一者的连接部的熔点以上的温度并且进行压接，由此在各自的连接部之间形成金属接合的接合工序。
[29]一种半导体装置，其为半导体芯片及配线电路基板各自的连接部彼此电连接而成的半导体装置、或多个半导体芯片各自的连接部彼此电连接而成的半导体装置，且上述连接部的至少一部分被在加压氛围气下加热固化的上述[1]至[23]中任一项所述的半导体用黏合剂的固化物密封。
发明效果
根据本发明，在经由半导体用黏合剂将多个半导体芯片临时固定于被装载部件上，将它们进行高温压接并进行金属接合之后，一并进行固化和密封的工艺中，能够减少可能残留于半导体用黏合剂中的空隙。根据本发明，能够提供一种能够减少这种空隙的半导体用黏合剂、以及减少了这种空隙的半导体装置及其制造方法。
附图说明
图1是表示半导体装置的一实施方式的示意剖视图。
图2是表示半导体装置的一实施方式的示意剖视图。
图3是表示半导体装置的一实施方式的示意剖视图。
图4是表示半导体装置的制造方法的一实施方式的示意剖视图。
具体实施方式
以下，根据情况，参考附图对本发明的一实施方式进行详细说明。另外，在附图中，对相同或相应部分标注相同符号，并省略重复的说明。并且，只要没有特别说明，上下左右等位置关系基于附图所示的位置关系。而且，附图的尺寸比例并不限于图示的比例。
本说明书中所记载的数值范围的上限值及下限值能够任意组合。实施例中所记载的数值也能够用作数值范围的上限值或下限值。在本说明书中，“(甲基)丙烯酸”是指丙烯酸或与其对应的甲基丙烯酸。
＜半导体用黏合剂及其制造方法＞
本实施方式的半导体用黏合剂含有热塑性树脂(以下，根据情况称为“(a)成分”。)、热固性树脂(以下，根据情况称为“(b)成分”。)、固化剂(以下，根据情况称为“(c)成分”。)及具有酸基的助熔剂化合物(以下，根据情况称为“(d)成分”。)。本实施方式的半导体用黏合剂根据需要也可以含有填料(以下，根据情况称为“(e)成分”。)。
本实施方式的半导体用黏合剂的通过差示扫描热量测量(DSC：Differentialscanning calorimetry)得到的DSC曲线的60至155℃的发热量为20J/g以下。其中，差示扫描热量测量通过如下方式进行：将作为样品的半导体用黏合剂的重量设为10mg，将测量温度范围设为30至300℃，将升温速度设为10℃/分钟，在空气或氮气氛围气中对半导体用黏合剂进行加热。发热量通过峰面积的积分来计算。
以往的半导体用黏合剂在DSC曲线的60至155℃的温度区域具有发热峰。推测该温度区域中的发热为来自于半导体用黏合剂中的热固性树脂与助熔剂化合物的反应的发热，并且推测若该反应进行，则半导体用黏合剂局部固化，流动性降低。另一方面，一般，利用半导体用黏合剂的半导体芯片的临时固定通过将半导体用黏合剂加热至例如60至155℃，并使其适当流动来进行。因此，推测在经由半导体用黏合剂将多个半导体芯片装载于被装载部件(半导体芯片、半导体晶圆、配线电路基板等)上并临时固定之后，在加压条件下一并进行固化和密封的工艺中，若使用以往的半导体用黏合剂，则在临时固定半导体芯片时，通过半导体用黏合剂中的热固性树脂与助熔剂化合物进行反应，从而半导体用黏合剂的固化局部进行，在加压条件下的一并固化时不会充分地流动。另一方面，关于本实施方式的半导体用黏合剂，DSC曲线的60至155℃的发热量为20J/g以下，在进行上述半导体芯片的临时固定的温度区域(例如，60至155℃)中难以进行固化。因此，通过在上述工艺中使用本实施方式的半导体用黏合剂，能够维持半导体用黏合剂的充分的流动性并且临时固定多个半导体芯片，并能够实现减少在密封工序中一并固化时的空隙的发生及在之前的工序中发生的空隙的消失。而且，减少空隙的产生的结果，可期待即使在吸湿后的回焊工序中以连接部的熔点以上的温度(例如，260℃)进行加热，也不易发生不良情况(半导体用黏合剂的剥离、连接部的电连接不良等)。即，根据本实施方式的半导体用黏合剂，具有能够提高半导体装置的制造中的吸湿回焊可靠性(耐回焊性)的倾向。
关于上述DSC曲线的60至155℃的发热量，从本发明的效果的观点而言，优选为15J/g以下，更优选为10J/g以下。关于上述DSC曲线的60至155℃的发热量，从容易得到本发明的效果的观点而言，也可以为60至280℃的发热量的20％以下，15％以下或10％以下。关于上述DSC曲线的60至280℃的发热量，从容易得到本发明的效果的观点而言，可以为50J/g以上或100J/g以上，也可以为200J/g以下或180J/g以下，也可以为50至200J/g、100至200J/g或100至180J/g。关于上述DSC曲线，从容易得到本发明的效果的观点而言，优选不具有起始温度在155℃以下的发热峰。即，关于上述DSC曲线的发热峰的起始温度，从本发明的效果的观点而言，优选为155℃以上，更优选为165℃以上，进一步优选为170℃以上。
关于示出上述DSC曲线的本实施方式的半导体用黏合剂，例如能够通过以助熔剂化合物总量中的酸基的摩尔数相对于固化剂总量中的反应基团(与助熔剂化合物的酸基进行反应的基团)的摩尔数的比成为0.01至4.8的方式，调配固化剂及助熔剂化合物而得到。即，本实施方式的半导体用黏合剂的制造方法包括混合热塑性树脂、热固性树脂、固化剂及具有酸基的助熔剂化合物的工序，在该工序中，以助熔剂化合物总量中的酸基的摩尔数相对于固化剂总量中的反应基团的摩尔数的比成为0.01至4.8的方式，调配固化剂及助熔剂化合物。
本发明人等对通过将固化剂与助熔剂化合物的摩尔比设在上述范围内而得到示出上述DSC曲线的半导体用黏合剂的理由推测为如下。即，如上所述，在60至155℃的温度区域中，半导体用黏合剂中的热固性树脂与助熔剂化合物进行反应。然而，推测若固化剂与助熔剂化合物的摩尔比在上述范围内，则助熔剂化合物能够在与热固性树脂进行反应之前与固化剂形成盐而稳定化。因此，推测为热固性树脂与助熔剂化合物的反应得到抑制，其结果得到示出上述DSC曲线的半导体用黏合剂。
并且，通过基于本实施方式的半导体用黏合剂的旋转式流变仪的剪切粘度测量而得到的粘度曲线的最低熔融粘度为2000Pa·s以上。关于这里所表示的基于旋转式流变仪的剪切粘度测量，通过将半导体用黏合剂的固化前的样品设为200至1500μm的厚度、测量温度范围设为30至180℃、升温速度设为10℃/分钟，并对半导体用黏合剂进行加热来进行。另外，当示出半导体用黏合剂的最低熔融粘度的温度(熔融温度)高于180℃的情况下，测量温度范围设定在包含该熔融温度的范围。关于最低熔融粘度，更具体而言，能够以实施例所记载的方法进行测量。
关于以往的半导体用黏合剂，当起始温度为155℃以上的情况下，最低熔融粘度小于2000Pa·s。如此，推测为若高温状态下的粘度低，则通过半导体用黏合剂中所包含的挥发成分的发泡、膨胀，空隙会变多。另一方面，关于连接部的金属接合，通过临时固定后的高温压接，在以连接部的熔点以上的温度(例如260℃)对半导体用黏合剂加热的容易流动的状态下进行。然而，若在经由半导体用黏合剂将多个半导体芯片装载于被装载部件(半导体芯片、半导体晶圆、配线电路基板等)上并临时固定之后，再次以连接部的熔点以上的温度(例如260℃程度)进行高温压接并进行金属接合的工艺中使用以往的半导体用黏合剂，则随着树脂的流动进行金属接合，并且对半导体用黏合剂中所包含的挥发成分也急剧地施加高温，由此半导体用黏合剂的固化反应开始且凝胶化，在达到钳制空隙的粘度之前，挥发成分有可能发泡、膨胀而发生较多空隙。
相对于此，本实施方式的半导体用黏合剂的最低熔融粘度为2000Pa·s以上，在伴随上述连接部的金属接合的高温压接工艺中，容易抑制挥发成分的发泡、膨胀。因此，通过在上述工艺中使用本实施方式的半导体用黏合剂，能够维持半导体用黏合剂的充分的流动性并且临时固定多个半导体芯片，在高温压接时也能够抑制空隙的量，减少在密封工序中一并固化时的空隙的发生及实现在之前的工序中发生的空隙的消失。而且，减少空隙的产生的结果，可期待即使在吸湿后的回焊工序中以连接部的熔点以上的温度(例如，260℃)进行加热，也不易发生不良情况(半导体用黏合剂的剥离、连接部的电连接不良等)。即，根据本实施方式的半导体用黏合剂，具有能够提高半导体装置的制造中的吸湿回焊可靠性(耐回焊性)的倾向。
上述粘度曲线的最低熔融粘度为2000Pa·s以上，但从更容易得到本发明的效果的观点而言，优选为3000Pa·s以上，更优选为4000Pa·s以上。并且，从防止基于树脂的流动不足而发生的咬合、容易形成金属接合的观点而言，最低熔融粘度优选为20000Pa·s以下，更优选为15000Pa·s以下，进一步优选为10000Pa·s以下。关于半导体用黏合剂示出最低熔融粘度的温度(熔融温度)，从热时稳定性的观点而言，优选为135℃以上，更优选为140℃以上，进一步优选为145℃以上。
以下，对构成本实施方式的半导体用黏合剂的各成分进行说明。
(a)热塑性树脂
作为(a)成分，并没有特别限定，例如可以举出苯氧基树脂、聚酰亚胺树脂、聚酰胺树脂、聚碳二酰亚胺树脂、氰酸酯树脂、丙烯酸树脂、聚酯树脂、聚乙烯树脂、聚醚砜树脂、聚醚酰亚胺树脂、聚乙烯缩醛树脂、胺酯树脂及丙烯酸橡胶。其中，从耐热性及膜形成性优异的观点而言，优选为苯氧基树脂、聚酰亚胺树脂、丙烯酸树脂、丙烯酸橡胶、氰酸酯树脂及聚碳二酰亚胺树脂，更优选为苯氧基树脂、聚酰亚胺树脂及丙烯酸树脂。这些(a)成分能够单独使用，也能够作为2种以上的混合物或共聚物使用。
关于(a)成分的重均分子量(Mw)，优选为10000以上，更优选为40000以上，进一步优选为60000以上。根据这种(a)成分，能够进一步提高膜形成性及黏合剂的耐热性。并且，若重均分子量为10000以上，则容易对膜状的半导体用黏合剂赋予柔软性，因此容易得到更优异的加工性。并且，关于(a)成分的重均分子量，优选为1000000以下，更优选为500000以下。根据这种(a)成分，由于膜的粘度降低，因此对凸块的埋入性变得良好，能够进一步无空隙地安装。从这些观点而言，关于(a)成分的重均分子量，优选为10000至1000000，更优选为40000至500000，进一步优选为60000至500000。
另外，在本说明书中，上述重均分子量表示使用GPC(凝胶渗透色谱法、GelPermeation Chromatography)测量的聚苯乙烯换算的重均分子量。以下示出GPC法的测量条件的一例。
装置：HCL-8320GPC、UV-8320(产品名、TOSOH CORPORATION制造)或HPLC-8020(产品名、TOSOH CORPORATION制造)
管柱：TSKgel superMultiporeHZ-M×2或2pieces of GMHXL+1piece of G-2000XL
检测器：RI或UV检测器
管柱温度：25至40℃
溶析液：选择溶解高分子成分的溶剂。作为溶剂，例如可以举出THF(四氢呋喃)、DMF(N,N-二甲基甲酰胺)、DMA(N,N-二甲基乙酰胺)、NMP(N-甲基吡咯啶酮)、甲苯等。另外，当选择具有极性的溶剂的情况下，也可以将磷酸的浓度调整为0.05至0.1mol/L(一般为0.06mol/L)，将LiBr的浓度调整为0.5至1.0mol/L(一般为0.63mol/L)。
流速：0.30至1.5mL/分钟
标准物质：聚苯乙烯
关于(b)成分的含量Cb相对于(a)成分的含量Ca的比Cb/Ca(质量比)，优选为0.01以上、更优选为0.1以上、进一步优选为1以上，优选为5以下，更优选为4.5以下，进一步优选为4以下。通过将比Cb/Ca设为0.01以上，可以得到更良好的固化性及黏合力，通过将比Cb/Ca设为5以下，可以得到更良好的膜形成性。从这些观点而言，比Cb/Ca优选为0.01至5，更优选为0.1至4.5，进一步优选为1至4。
关于(a)成分的玻璃化转变温度，从提高连接可靠性等观点而言，优选为-50℃以上、更优选为-40℃以上、进一步优选为-30℃以上，从层叠性等观点而言，优选为220℃以下，更优选为200℃以下，进一步优选为180℃以下。关于(a)成分的玻璃化转变温度，优选为-50至220℃，更优选为-40至200℃，进一步优选为-30至180℃。根据含有这种(a)成分的半导体用黏合剂，在晶圆级的安装工艺时，能够进一步减少晶圆翘曲量，并且能够进一步提高半导体用黏合剂的耐热性及膜形成性。(a)成分的玻璃化转变温度能够通过差示扫描热量计(DSC)测量。
关于(a)成分的含量，以半导体用黏合剂的固体成分总量为基准，优选为30质量％以下，更优选为25质量％以下，进一步优选为20质量％以下。若(a)成分的含量为30质量％以下，则半导体用黏合剂在温度循环试验时能够得到良好的可靠性，即使在吸湿后也能够在260℃前后的回焊温度下得到良好的黏合力。并且，关于(a)成分的含量，以半导体用黏合剂的固体成分总量为基准，优选为1质量％以上，更优选为3质量％以上，进一步优选为5质量％以上。若(a)成分的含量为1质量％以上，则半导体用黏合剂在晶圆级的安装工艺时，能够进一步减少晶圆翘曲量，并且能够进一步提高半导体用黏合剂的耐热性及膜形成性。并且，若(a)成分的含量为5质量％以上，则能够抑制外形加工成晶圆形状时的毛边及缺口的产生。关于(a)成分的含量，从上述观点及容易对膜状的半导体用黏合剂赋予柔软性，且容易得到更优异的加工性的观点而言，以半导体用黏合剂的固体成分总量为基准，优选为1至30质量％、更优选为3至30质量％、进一步优选为5至30质量％。另外，“半导体用黏合剂的固体成分总量”是指从半导体用黏合剂的总量减去半导体用黏合剂中所含有的溶剂的量而得的量。在本说明书中，也可以将“半导体用黏合剂的固体成分总量”改称为“(a)至(e)成分的合计量”。
(b)热固性树脂
作为(b)成分，只要是在分子内具有2个以上的反应基团的成分，则能够没有特别限制地使用。半导体用黏合剂含有热固性树脂，由此能够通过加热使黏合剂固化，固化的黏合剂显现出高耐热性和对芯片的黏合力，可得到优异的耐回焊性。
作为(b)成分，例如可以举出环氧树脂、酚树脂、酰亚胺树脂、脲树脂、三聚氰胺树脂、硅树脂、(甲基)丙烯氧化合物、乙烯基化合物。其中，从耐热性(耐回焊性)及保存稳定性优异的观点而言，优选为环氧树脂、酚树脂及酰亚胺树脂，更优选为环氧树脂及酰亚胺树脂，进一步优选为环氧树脂。这些(b)成分能够单独使用，也能够作为2种以上的混合物或共聚物使用。在以往的半导体用黏合剂中，尤其当热固性树脂为环氧树脂、三聚氰胺树脂或脲树脂的情况下，在60至155℃的温度区域中也容易进行与后述的助熔剂化合物的反应，且具有在一并固化之前进行局部固化的倾向，但在本实施方式中，即使当热固性树脂含有选自由环氧树脂、三聚氰胺树脂及脲树脂组成的组中的至少一种树脂的情况下，也不易发生这种反应及局部固化。
作为环氧树脂及酰亚胺树脂，例如能够使用双酚A型环氧树脂、双酚F型环氧树脂、萘型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、苯酚芳烷基型环氧树脂、联苯型环氧树脂、三苯基甲烷型环氧树脂、二环戊二烯型环氧树脂及各种多官能环氧树脂、纳迪酰亚胺(nadimide)树脂、烯丙基纳迪酰亚胺树脂、马来酰亚胺树脂、酰胺酰亚胺树脂、酰亚胺丙烯酸酯树脂、各种多官能酰亚胺树脂及各种聚酰亚胺树脂。这些能够单独使用或作为2种以上的混合物使用。
关于(b)成分，从抑制在高温下连接时分解而产生挥发成分的观点而言，当连接时的温度为250℃的情况下，优选使用250℃时的热重量减少量率为5％以下的成分，当连接时的温度为300℃的情况下，优选使用300℃时的热重量减少量率为5％以下的成分。
关于(b)成分，优选实质上不含有在35℃下液态的环氧树脂(例如相对于(b)成分100质量份，在35℃下液态的环氧树脂的含量为0.1质量份以下)。此时，液态的环氧树脂在热压接时不分解、不挥发而能够进行安装，抑制芯片周边部的除气污染，因此容易得到进一步优异的封装吞吐量性。
关于(b)成分的含量，以半导体用黏合剂的固体成分总量为基准，例如为5质量％以上，优选为15质量％以上，更优选为30质量％以上。关于(b)成分的含量，以半导体用黏合剂的固体成分总量为基准，例如为80质量％以下，优选为70质量％以下，更优选为60质量％以下。关于(b)成分的含量，以半导体用黏合剂的固体成分总量为基准，例如为5至80质量％，优选为15至70质量％，更优选为30至60质量％。
(c)固化剂
(c)成分可以为能够与后述的助熔剂形成盐的固化剂。作为(c)成分，例如，可以举出胺类固化剂(胺类)及咪唑类固化剂(咪唑类)。当(c)成分含有胺类固化剂或咪唑类固化剂时，示出抑制在连接部产生氧化膜的助熔剂活性，能够提高连接可靠性·绝缘可靠性。并且，当(c)成分含有胺类固化剂或咪唑类固化剂时，保存稳定性进一步提高，具有不易发生由吸湿引起的分解或劣化的倾向。而且，若(c)成分含有胺类固化剂或咪唑类固化剂，则容易调整固化速度，并且通过潜在固化性，容易实现以提高生产率为目的的短时间连接。
以下，对各固化剂进行说明。
(i)胺类固化剂
作为胺类固化剂，例如能够使用二氰二胺。
关于胺类固化剂的含量，相对于上述(b)成分100质量份，优选为0.1质量份以上，优选为10质量份以下，更优选为5质量份以下。若胺类固化剂的含量为0.1质量份以上，则存在固化性提高的倾向，若为10质量份以下，则存在在形成金属接合之前半导体用黏合剂不会固化而难以发生连接不良的倾向。从这些观点而言，关于胺类固化剂的含量，相对于(b)成分100质量份，优选为0.1至10质量份，更优选为0.1至5质量份。
(ii)咪唑类固化剂
作为咪唑类固化剂，例如可以举出2-苯基咪唑、2-苯基-4-甲基咪唑、1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、1-氰基乙基-2-十一基咪唑、1-氰基-2-苯基咪唑、1-氰基乙基-2-十一基咪唑偏苯三酸酯、1-氰基乙基-2-苯基咪唑鎓偏苯三酸酯、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-十一基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪异三聚氰酸加成物、2-苯基咪唑异三聚氰酸加成物、2-苯基-4,5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑及环氧树脂与咪唑类的加成物。其中，从优异的固化性、保存稳定性及连接可靠性的观点而言，优选为1-氰基乙基-2-十一基咪唑、1-氰基-2-苯基咪唑、1-氰基乙基-2-十一基咪唑偏苯三酸酯、1-氰基乙基-2-苯基咪唑鎓偏苯三酸酯、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪异三聚氰酸加成物、2-苯基咪唑异三聚氰酸加成物、2-苯基-4,5-二羟基甲基咪唑及2-苯基-4-甲基-5-羟基甲基咪唑。这些能够单独使用或同时使用2种以上。并且，也可以将它们作为微胶囊化的潜在性固化剂。
关于咪唑类固化剂的含量，相对于(b)成分100质量份，优选为0.1质量份以上，优选为10质量份以下，更优选为5质量份以下，进一步优选为2.3质量份以下。若咪唑类固化剂的含量为0.1质量份以上，则具有固化性提高的倾向。若咪唑类固化剂的含量为10质量份以下，则半导体用黏合剂在形成金属接合之前不会固化，不易产生连接不良，并且在加压氛围气下的固化工艺中，容易抑制空隙的产生。从这些观点而言，咪唑类固化剂的含量相对于(b)成分100质量份，优选为0.1至10质量份，更优选为0.1至5质量份，更优选为0.1至2.3质量份。
(c)成分能够分别单独使用1种或作为2种以上的混合物来使用。例如，咪唑类固化剂可以单独使用，也可以与胺类固化剂一同使用。作为(c)成分，也能够使用作为(b)成分的固化剂发挥作用的除上述以外的固化剂。
关于(c)成分的含量，相对于(b)成分100质量份，优选为0.5质量份以上，优选为20质量份以下，更优选为6质量份以下，进一步优选为4质量份以下。当(c)成分的含量为0.5质量份以上的情况下，具有充分进行固化的倾向。当(c)成分的含量为20质量份以下的情况下，具有能够抑制固化急剧进行而反应点增多，防止分子链变短或残留未反应基团而可靠性降低的倾向，而且，容易抑制在加压氛围气下固化时残留空隙。从这些观点而言，关于(c)成分的含量，相对于(b)成分100质量份，优选为0.2至20质量份，更优选为0.5至6质量份，进一步优选为0.5至4质量份。
关于(c)成分的含量，以半导体用黏合剂的固体成分总量为基准，优选为0.5质量％以上，优选为2.3质量％以下，更优选为2.0质量％以下，进一步优选为1.5质量％以下。当(c)成分的含量为0.5质量％以上的情况下，具有充分进行固化的倾向。当(c)成分的含量为2.3质量％以下的情况下，具有能够抑制固化急剧进行而反应点增多，防止分子链变短或残留未反应基团而可靠性降低的倾向，而且，容易抑制在加压氛围气下固化时残留空隙。从这些观点而言，关于(c)成分的含量，以半导体用黏合剂的固体成分总量为基准，优选为0.5至2.3质量％，更优选为0.5至2.0质量％。
当半导体用黏合剂含有胺类固化剂作为(c)成分的情况下，表示去除氧化膜的助熔剂活性，能够进一步提高连接可靠性。
(d)助熔剂化合物
(d)成分为具有助熔剂活性(去除氧化物及杂质的活性)的化合物，例如为有机酸。通过半导体用黏合剂含有(d)成分，能够去除连接部的金属的氧化膜及基于OSP处理的涂层，因此容易得到优异的连接可靠性。作为(d)成分，可以单独使用1种助熔剂化合物(例如，有机酸)，也可以同时使用2种以上助熔剂化合物(例如，有机酸)。
(d)成分具有1个以上的酸基。酸基优选为羧基。当(d)成分为具有羧基的化合物(例如，羧酸)的情况下，容易得到更优异的连接可靠性。当(d)成分为具有羧基的化合物(例如，羧酸)的情况下，从容易得到本发明的效果的观点而言，优选(b)成分为选自由环氧树脂、胺酯树脂及脲树脂组成的组中的至少一种热固性树脂，优选(c)成分为选自由胺类固化剂及咪唑类固化剂组成的组中的至少一种固化剂。
(d)成分优选为具有1～3个酸基的化合物，更优选为作为酸基具有1～3个羧基的化合物。(d)成分优选包含选自由单羧酸、二羧酸及三羧酸组成的组中的至少一种。当使用具有1至3个羧基的(d)成分的情况下，与使用具有4个以上羧基的化合物的情况相比，能够进一步抑制保管时·连接作业时等的半导体用黏合剂的粘度上升，能够进一步提高半导体装置的连接可靠性。
(d)成分更优选含有选自由单羧酸及二羧酸组成的组中的至少一种。例如，当热固性树脂为环氧树脂、胺酯树脂或脲树脂的情况下，进行基于热的聚合(固化)时，一部分的(b)成分与一部分的(d)成分进行反应而生成酯。当使用具有1个羧基的单羧酸的情况下，来自于该酯的酯键结很难存在于聚合主锁中。因此，即使因吸湿而引起酯水解，分子链也不会大幅减少。因此，能够以高水准维持吸湿后的附着力(例如，对硅的附着力)及固化物的体强度，能够进一步提高半导体装置的耐回焊性及连接可靠性。并且，当使用具有2个羧基的二羧酸的情况下，一部分的(b)成分与一部分的(d)成分进行反应并积极地并入聚合主锁中，从而(d)成分难以作为残渣残留于最终的固化物中，因此固化物中的酸基的数量变少。然而，能够抑制半导体装置的电极部分的腐蚀及离子迁移，且能够使耐HAST性进一步提高。
关于(d)成分的熔点，优选为25℃以上、更优选为90℃以上、进一步优选为100℃以上，优选为230℃以下，更优选为180℃以下，进一步优选为170℃以下，尤其优选为160℃以下。当(d)成分的熔点为230℃以下的情况下，在热固性树脂与固化剂发生固化反应之前，容易充分显现出助熔剂活性。因此，根据含有这种(d)成分的半导体用黏合剂，在装载芯片时(d)成分熔融，焊料表面的氧化膜被去除，由此能够实现连接可靠性进一步优异的半导体装置。并且，当(d)成分的熔点为25℃以上的情况下，室温下的反应难以开始，保存稳定性更优异。从这些观点而言，关于(d)成分的熔点，优选为25至230℃，更优选为90至180℃以下，进一步优选为100至170℃，尤其优选为100至160℃。
(d)成分的熔点能够使用一般的熔点测量装置进行测量。对于测量熔点的试样，要求通过粉碎成微粉末且使用微量来减少试样内的温度的偏差。作为试样的容器，大多使用一端封闭的毛细管，但根据测量装置，也有将其夹在2片显微镜用盖玻片之间作为容器的容器。并且，若使温度急剧上升，则在试样与温度计之间产生温度梯度而产生测量误差，因此优选在测量熔点的时点的加热以每分钟1℃以下的上升率进行测量。
由于如所述那样制备成微粉末，因此通过表面上的不规则反射，熔化前的试样不透明。一般将试样的外观开始透明化的温度作为熔点的下限点，将完全熔化的温度作为上限点。存在各种方式的测量装置，但最经典的装置使用在双管式温度计上安装填充了试样的毛细管并在热浴中加热的装置。为了将毛细管贴附到双管式温度计，作为热浴的液体使用粘性高的液体，并且大多使用浓硫酸或硅油，以试样到达温度计前端的储液部的附近的方式进行安装。并且，作为熔点测量装置，也能够使用利用金属的加热块进行加热，测量透光率并且调整加热，并自动确定熔点的装置。
另外，本说明书中，熔点为230℃以下是指熔点的上限点为230℃以下，熔点为25℃以上是指熔点的下限点为25℃以上。
作为具体的(d)成分，例如，可以举出丙二酸、甲基丙二酸、二甲基丙二酸、乙基丙二酸、烯丙基丙二酸、2,2’-硫二乙酸、3,3’-硫二丙酸、2,2’-(伸乙基二硫基)二乙酸、3,3’-二硫二丙酸、2-乙基-2-羟基丁酸、二硫基二乙醇酸、二乙醇酸、乙炔二羧酸、马来酸、苹果酸、2-异丙基苹果酸、酒石酸、衣康酸、1,3-丙酮二羧酸、三胺基甲酸、粘康酸、β-氢粘康酸、琥珀酸、甲基琥珀酸、二甲基琥珀酸、戊二酸、α-酮戊二酸、2-甲基戊二酸、3-甲基戊二酸、2,2-二甲基戊二酸、3,3-二甲基戊二酸、2,2-双(羟基甲基)丙酸、柠檬酸、己二酸、3-三级丁基己二酸、庚二酸、苯草酸、苯乙酸、硝基苯乙酸、苯氧基乙酸、硝基苯氧基乙酸、苯硫基乙酸、羟基苯乙酸、二羟基苯乙酸、苯乙醇酸、羟基苯乙醇酸、二羟基苯乙醇酸、1,2,3,4-丁烷四羧酸、辛二酸、4,4’-二硫基二丁酸、桂皮酸、硝基桂皮酸、羟基桂皮酸、二羟基桂皮酸、香豆素酸、苯丙酮酸、羟基苯丙酮酸、咖啡酸、升酞酸、甲苯乙酸、苯氧基丙酸、羟基苯基丙酸、苄氧基乙酸、苯基乳酸、颠茄醇酸、3-(苯磺酰基)丙酸、3,3-四亚甲基戊二酸、5-氧杂壬二酸、壬二酸、苯基琥珀酸、1,2-伸苯基二乙酸、1,3-伸苯基二乙酸、1,4-伸苯基二乙酸、苄基丙二酸、癸二酸、十二烷二酸、十一烷二酸、二苯乙酸、二苯羟乙酸、二环己基乙酸、十四烷二酸、2,2-二苯基丙酸、3,3-二苯基丙酸、4,4-双(4-羟基苯基)戊酸(二酚酸)、庚二酸、长叶松酸、异海松酸、松脂酸、脱氢松脂酸、新松脂酸、玛瑙酸(Agathic acid)、安息香酸、2-羟基安息香酸、3-羟基安息香酸、4-羟基安息香酸、2,3-二羟基安息香酸、2,4-二羟基安息香酸、2,5-二羟基安息香酸、2,6-二羟基安息香酸、3,4-二羟基安息香酸、2,3,4-三羟基安息香酸、2,4,6-三羟基安息香酸、3,4,5-三羟基安息香酸、1,2,3-苯三羧酸、1,2,4-苯三羧酸、1,3,5-苯三羧酸、2-[双(4-羟基苯基)甲基]安息香酸、1-萘甲酸、2-萘甲酸、1-羟基-2-萘甲酸、2-羟基-1-萘甲酸、3-羟基-2-萘甲酸、6-羟基-2-萘甲酸、1,4-二羟基-2-萘甲酸、3,5-二羟基-2-萘甲酸、3,7-二羟基-2-萘甲酸、2,3-萘二羧酸、2,6-萘二羧酸、2-苯氧基安息香酸、联苯-4-羧酸、联苯-2-羧酸、2-苯甲酰基安息香酸等。其中，从容易得到优异的助熔剂活性的观点及容易得到本发明的效果的观点而言，优选为二苯羟乙酸及二苯乙酸。
关于(d)成分的含量，以半导体用黏合剂的固体成分总量为基准，优选为0.1质量％以上，优选为10质量％以下，更优选为5质量％以下，进一步优选为2质量％以下。关于(d)成分的含量，从半导体装置作制时的连接可靠性与耐回焊性的观点而言，以半导体用黏合剂的固体成分总量为基准，优选为0.1至10质量％，更优选为0.1至5质量％，进一步优选为0.1至2质量％。另外，当具有助熔剂活性的化合物符合(a)至(c)成分的情况下，该化合物作为也符合(d)成分的化合物，计算(d)成分的含量。对后述的酸基的摩尔数等也相同。
在本实施方式中，(d)成分总量中的酸基的摩尔数相对于(c)成分总量中的反应基团的摩尔数的比优选为0.01以上，优选为4.8以下。关于上述摩尔比，更优选为0.1以上，进一步优选为0.5以上，更优选为4.0以下，进一步优选为3.0以下。
当(d)成分含有选自由单羧酸、二羧酸及三羧酸组成的组中的至少一种的情况下，优选(d)成分总量中的酸基的摩尔数相对于(c)成分总量中的反应基的摩尔数的比为0.01～4.8，且单羧酸的摩尔数相对于(c)成分总量中的反应基的摩尔数的比为0.01～4.8，二羧酸的摩尔数相对于(c)成分总量中的反应基的摩尔数的比为0.01～2.4，三羧酸的摩尔数相对于(c)成分总量中的反应基的摩尔数的比为0.01～1.6，优选单羧酸的摩尔数相对于(c)成分总量中的反应基团的摩尔数的比为0.5至3.0，二羧酸的摩尔数相对于(c)成分总量中的反应基团的摩尔数的比为0.25至1.5，三羧酸的摩尔数相对于(c)成分总量中的反应基团的摩尔数的比为0.5/3至1.0。
(e)填料
根据需要，本实施方式的半导体用黏合剂也可以含有填料((e)成分)。通过(e)成分，能够控制半导体用黏合剂的粘度、半导体用黏合剂的固化物的物性等。具体而言，根据(e)成分，例如能够实现抑制连接时产生空隙、降低半导体用黏合剂的固化物的吸湿率等。
作为(e)成分，能够使用绝缘性无机填料、晶须、树脂填料等。并且，作为(e)成分，可以单独使用1种，也可以同时使用2种以上。
作为绝缘性无机填料，例如可以举出玻璃、二氧化硅、氧化铝、氧化钛、碳黑、云母及氮化硼。其中，优选为二氧化硅、氧化铝、氧化钛及氮化硼，更优选为二氧化硅、氧化铝及氮化硼。
作为晶须，例如可以举出硼酸铝、钛酸铝、氧化锌、硅酸钙、硫酸镁及氮化硼。
作为树脂填料，例如可以举出由聚胺酯、聚酰亚胺等树脂构成的填料。
树脂填料与有机成分(环氧树脂及固化剂等)相比，热膨胀系数小，因此连接可靠性的提高效果优异。并且，根据树脂填料，能够容易进行半导体用黏合剂的粘度调整。树脂填料与无机填料相比，缓和应力的功能优异。
无机填料与树脂填料相比，热膨胀系数小，因此根据无机填料，能够实现黏合剂组成物的低热膨胀系数化。并且，无机填料中大多为通用品且粒径受到控制，因此也有利于粘度调整。
树脂填料及无机填料分别具有有利的效果，因此可以根据用途使用任一者，也可以为了显现出两者的功能而混合使用两者。
(e)成分的形状、粒径及含量并没有特别限制。并且，(e)成分也可以通过表面处理适当调整物性。
关于(e)成分的含量，以半导体用黏合剂的固体成分总量基准计，优选为10质量％以上，更优选为15质量％以上，优选为80质量％以下，更优选为60质量％以下。关于(e)成分的含量，以半导体用黏合剂的固体成分总量基准计，优选为10至80质量％，更优选为15至60质量％。
(e)成分优选由绝缘物构成。若(e)成分由导电性物质(例如，焊料、金、银、铜等)构成，则绝缘可靠性(尤其HAST耐性)有可能降低。
(其他成分)
在本实施方式的半导体用黏合剂中，也可以调配抗氧化剂、硅烷偶联剂、钛偶联剂、调平剂、离子捕获剂等添加剂。这些能够单独使用1种或组合2种以上来使用。对于这些的调配量，适当调整即可，以显现出各添加剂的效果。
本实施方式的半导体用黏合剂可以为膜状。此时，能够提高通过预涂(Pre-applied)方式密封半导体芯片与配线基板的空隙或多个半导体芯片之间的空隙时的作业性。以下示出成形为膜状的本实施方式的半导体用黏合剂(膜状黏合剂)的制作方法的一例。
首先，将(a)成分、(b)成分、(c)成分及(d)成分、以及根据需要添加的(e)成分等添加到有机溶剂中，通过搅拌混合、混炼等，使其溶解或分散来制备树脂清漆。然后，在实施了脱模处理的基材膜上，使用刀式涂布机、辊涂机、涂抹器等涂布树脂清漆之后，通过加热去除有机溶剂，能够在基材膜上形成膜状黏合剂。
关于膜状黏合剂的厚度，并没有特别限制，例如，优选为连接前的凸块的高度的0.5至1.5倍，更优选为0.6至1.3倍，进一步优选为0.7至1.2倍。
若膜状黏合剂的厚度为凸块高度的0.5倍以上，则能够充分抑制由未填充黏合剂而引起的空隙的产生，能够进一步提高连接可靠性。并且，若厚度为1.5倍以下，则能够充分抑制连接时从芯片连接区域挤出的黏合剂的量，因此能够充分防止黏合剂附着于不必要的部分。当膜状黏合剂的厚度大于1.5倍时，凸块不得不排除大量的黏合剂，容易产生导通不良。并且，相对于基于窄间距化·多销(pin)化的凸块的弱化(凸块径的微小化)，排出多余的树脂，会对凸块的损伤变大，因此不优选。
若凸块的高度一般为5至100μm，则膜状黏合剂的厚度优选为2.5至150μm，更优选为3.5至120μm。
作为树脂清漆的制备中所使用的有机溶剂，优选具有能够均匀地溶解或分散各成分的特性，例如，可以举出二甲基甲酰胺、二甲基乙酰胺、N-甲基-2-吡咯啶酮、二甲基亚砜、二乙二醇二甲基醚、甲苯、苯、二甲苯、甲基乙基酮、四氢呋喃、乙赛路苏、乙酸乙赛路苏、丁赛路苏、二恶烷、环己酮及乙酸乙酯。这些有机溶剂能够单独使用或组合2种以上来使用。制备树脂清漆时的搅拌混合及混炼例如能够使用搅拌机、擂碎机、三辊、球磨机、珠磨机或高速分散机进行。
作为基材膜，只要具有能够承受使有机溶剂挥发时的加热条件的耐热性，则并没有特别限制，能够例示出聚丙烯膜、聚甲基戊烯膜等聚烯烃膜、聚对苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜等聚酯膜、聚酰亚胺膜及聚醚酰亚胺膜。基材膜并不限于由这些膜构成的单层膜，也可以为由2种以上的材料构成的多层膜。
关于使有机溶剂从涂布于基材膜的树脂清漆挥发时的干燥条件，优选设为有机溶剂充分挥发，具体而言，优选进行50至200℃、0.1至90分钟的加热。有机溶剂优选被去除至相对于膜状黏合剂总量为1.5质量％以下。
并且，本实施方式的半导体用黏合剂也可以在晶圆上直接形成。具体而言，例如也可以在晶圆上直接旋涂上述树脂清漆而形成膜之后，去除有机溶剂，由此在晶圆上直接形成由半导体用黏合剂构成的层。
关于本实施方式的半导体用黏合剂，从60至155℃的温度领域中的半导体芯片的临时固定变得容易的观点而言，优选在80℃下的熔融粘度为5000至30000Pa·s，优选在130℃下的熔融粘度为2500至20000Pa·s，更优选在80℃下的熔融粘度为8000至27000Pa·s，且130℃下的熔融粘度为3500至15000Pa·s，进一步优选在80℃下的熔融粘度为10000至25000Pa·s，且130℃下的熔融粘度为4500至10000Pa·s。上述熔融粘度能够通过实施例中所记载的方法进行测量。
关于以上所说明的本实施方式的半导体用黏合剂，能够优选地用于通过在加压氛围气下进行加热而固化的工艺中，尤其能够优选地用于经由半导体用黏合剂将多个半导体芯片装载于被装载部件(半导体芯片、半导体晶圆、配线电路基板等)上并临时固定之后，再次以连接部的熔点以上的温度(例如260℃程度)进行高温压接并进行金属接合之后，一并对半导体用黏合剂进行固化和密封的工艺中。当在该工艺中使用本实施方式的半导体用黏合剂的情况下，能够抑制临时固定时及基于高温压接的金属接合时的空隙的发生，并且通过加压容易去除黏合剂内部的空隙，容易获得进一步优异的耐回焊性。
＜半导体装置＞
本实施方式的半导体装置为半导体芯片及配线电路基板各自的连接部彼此电连接而成的半导体装置或多个半导体芯片各自的连接部彼此电连接而成的半导体装置。在该半导体装置中，连接部的至少一部分被在加压氛围气下加热而固化的上述半导体用黏合剂的固化物密封。以下，参考图1、图2及图3对本实施方式的半导体装置进行说明。图1、图2及图3分别是表示能够通过后述的实施方式的方法制造的半导体装置的一实施方式的剖视图。
图1是表示半导体芯片及基板的COB型连接方式的示意剖视图。图1所示的半导体装置100具备半导体芯片1及基板2(配线电路基板)、以及存在于这些之间的黏合剂层40。半导体装置100的情况下，半导体芯片1具有：半导体芯片主体10；配置于半导体芯片主体10的基板2侧的面上的配线或凸块15；及配置于配线或凸块15上的作为连接部的焊料30。基板2具有：基板主体20；及配置于基板主体20的半导体芯片1侧的面上的作为连接部的配线或凸块16。半导体芯片1的焊料30与基板2的配线或凸块16通过金属接合电连接。半导体芯片1及基板2通过配线或凸块16及焊料30被倒装芯片连接。配线或凸块15、16及焊料30被黏合剂层40密封，从而与外部环境隔绝。
图2表示半导体芯片彼此的COC型连接方式。关于图2所示的半导体装置300的结构，除了2个半导体芯片1经由配线或凸块15及焊料30倒装芯片连接的点以外，与半导体装置100相同。
在图1及图2中，配线或凸块15等连接部可以为称为垫(pad)的金属膜(例如，镀金)，也可以为柱电极(例如，铜柱)。
作为半导体芯片主体10，并没有特别限制，能够使用各种半导体，该各种半导体为由硅、锗等相同种类的元素构成的元素半导体、砷化镓、磷化铟等化合物半导体等。
作为基板2，只要为配线电路基板则并没有特别限制，能够使用对在以玻璃环氧、聚酰亚胺、聚酯、陶瓷、环氧、双马来酰亚胺三嗪等为主要成分的绝缘基板的表面上形成的金属层的不需要的部分进行蚀刻去除而形成有配线(配线图案)的电路基板、在上述绝缘基板的表面上通过金属电镀等形成有配线(配线图案)的电路基板及在上述绝缘基板的表面上印刷导电性物质而形成有配线(配线图案)的电路基板等。
作为配线或凸块15及配线或凸块16、焊料30等连接部的材质，作为主要成分，使用金、银、铜、焊料(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等，可以仅由单一的成分构成，也可以由多个成分构成。连接部也可以具有这些金属层叠而成的结构。金属材料中，铜、焊料相对廉价，因此优选。从提高连接可靠性及抑制翘曲的观点而言，连接部也可以含有焊料。
作为垫的材质，作为主要成分，使用金、银、铜、焊料(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等，可以仅由单一的成分构成，也可以由多个成分构成。垫也可以具有这些金属层叠而成的结构。从连接可靠性的观点而言，垫也可以含有金或焊料。
在配线或凸块15、16(配线图案)的表面上，也可以形成以金、银、铜、焊料(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜)、锡、镍等为主成分的金属层。该金属层可以仅由单一成分构成，也可以由多个成分构成。金属层也可以具有多个金属层层叠而成的结构。金属层也可以含有相对廉价的铜或焊料。从提高连接可靠性及抑制翘曲的观点而言，金属层也可以含有焊料。
可以层叠如图1或图2所示那样的半导体装置(封装)，并通过金、银、铜、焊料(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等进行电连接。用于连接的金属也可以为相对廉价的铜或焊料。例如，如在TSV技术中所见，也可以将黏合剂层存在于半导体芯片之间而进行倒装芯片连接或层叠，形成贯穿半导体芯片的孔，与图案面的电极连接。
图3是表示半导体装置的另一实施方式(半导体芯片层叠型的方式(TSV))的示意剖视图。在图3所示的半导体装置500中，通过形成于作为基板的中介层主体50上的配线或凸块15与半导体芯片1的焊料30连接，半导体芯片1与中介层5被倒装芯片连接。黏合剂层40存在于半导体芯片1与中介层5之间。在上述半导体芯片1的与中介层5相反的一侧的表面上，隔着配线或凸块15、焊料30及黏合剂层40重复层叠半导体芯片1。半导体芯片1的正面和背面的图案面的配线或凸块15通过填充于贯穿半导体芯片主体10的内部的孔内的贯穿电极34彼此连接。作为贯穿电极34的材质，能够使用铜、铝等。
通过这种TSV技术，也能够从一般不使用的半导体芯片的背面获取信号。而且，由于贯穿电极34垂直地通过半导体芯片1内，因此能够缩短对置的半导体芯片1之间、以及半导体芯片1与中介层5之间的距离，能够进行灵活的连接。黏合剂层在这种TSV技术中，能够作为对置的半导体芯片1之间、以及半导体芯片1与中介层5之间的密封材料应用。
＜半导体装置的制造方法＞
半导体装置的制造方法的一实施方式包括：层叠工序，将具有连接部的第一部件和具有连接部的第二部件以第一部件的连接部与第二部件的连接部对置配置的方式，经由半导体用黏合剂进行层叠；以及密封工序，通过在加压氛围气下加热该半导体用黏合剂而使其固化，并通过所固化的半导体用黏合剂密封连接部的至少一部分。其中，第一部件例如为配线电路基板、半导体芯片或半导体晶圆，第二部件为半导体芯片。并且，关于本实施方式的制造方法，在层叠工序与密封工序之间还可以包括：将层叠工序中所得到的层叠体的第一部件和第二部件加热至各自的连接部中的至少一者的连接部的熔点以上的温度并且进行压接，由此在各自的连接部之间形成金属接合的接合工序。
当第一部件为半导体芯片的情况下，层叠工序例如包括：在工作台上配置多个半导体芯片的工序；以及加热工作台，并且在配置于工作台上的多个半导体芯片各自上，经由半导体用黏合剂依序配置其他半导体芯片，得到多个依序层叠半导体芯片、半导体用黏合剂及其他半导体芯片而成的层叠体(临时固定体)的临时固定工序。
当第一部件为配线电路基板或半导体晶圆的情况下，层叠工序例如包括：在工作台上配置配线电路基板或半导体晶圆的工序；以及加热工作台并且在配置于工作台上的配线电路基板或半导体晶圆上，经由半导体用黏合剂依序配置多个半导体芯片，得到依序层叠配线电路基板、半导体用黏合剂及多个上述半导体芯片而成的层叠体(临时固定体)或依序层叠半导体晶圆、半导体用黏合剂及多个上述半导体芯片而成的层叠体(临时固定体)的临时固定工序。
在临时固定工序中，例如，首先，在第一部件上或第二部件上配置半导体用黏合剂(例如贴附膜状的半导体用黏合剂)。接着，拾取在切割胶带上被单片化的半导体芯片，吸附于压接机的压接工具(压接头)上，临时固定于配线电路基板、其他半导体芯片或半导体晶圆上。
配置半导体用黏合剂的方法并没有特别限定，例如，当半导体用黏合剂为膜状的情况下，也可以为加热压制、辊层叠、真空层叠等方法。所配置的半导体用黏合剂的面积及厚度根据第一部件及第二部件的尺寸、连接部(凸块)的高度等适当设定。可以将半导体用黏合剂配置于半导体芯片上，也可以将配置有半导体用黏合剂的半导体晶圆进行切割之后，将其单片化成半导体芯片。
在临时固定工序中，为了使连接部彼此电连接，需要对准位置。因此，一般使用倒装芯片接合器等压接机。
优选当压接工具拾取半导体芯片以用于临时固定时，压接工具为低温，以免热转印到半导体芯片上的半导体黏合剂等。另一方面，优选在压接(临时压接)时，半导体芯片加热至高温，以能够提高半导体用黏合剂的流动性，有效地排除卷入的空隙。其中，优选低于半导体用黏合剂的固化反应的开始温度的加热。为了缩短冷却时间，优选拾取半导体芯片时的压接工具的温度与临时固定时的压接工具的温度的差小。关于该温度差，优选为100℃以下，更优选为60℃以下，进一步优选实质上为0℃。若温度差为100℃以上，则压接工具的冷却花费时间，因此具有生产率降低的倾向。半导体用黏合剂的固化反应的开始温度是指，使用DSC(PerkinElmer Co.,Ltd.制造、DSC-Pyirs1)，在样品量10mg、升温速度10℃/分钟、空气或氮气氛围气的条件下测量时的起始温度。
为了临时固定而施加的荷重考虑连接部(凸块)的数量、连接部(凸块)的高度偏差的吸收、连接部(凸块)的变形量等的控制而适当设定。在临时固定工序中，优选在压接(临时压接)之后，对置的连接部彼此接触。若在压接后连接部彼此接触，则在接合工序中的高温压接中容易形成连接部的金属接合，并且具有半导体用黏合剂的咬入较少的倾向。为了排除空隙、接触连接部，优选荷重大，例如，每1个连接部(凸块)优选为0.0001至0.2N，更优选为0.0005至0.15N，进一步优选为0.001至0.1N。
关于临时固定工序的压接时间，从生产率提高的观点而言，时间越短越好，例如，可以为5秒以下，3秒以下或2秒以下。
工作台的加热温度为比第一部件的连接部的熔点及第二部件的连接部的熔点低的温度，一般可以为60至150℃或70至100℃。通过在这种温度下进行加热，能够有效地排除卷入半导体用黏合剂中的空隙。
关于临时固定时的压接工具的温度，如上所述，优选以与拾取半导体芯片时的压接工具的温度的温度差小的方式进行设定，例如，可以为80至350℃或100至170℃。
在接合工序中，将临时固定工序中所得到的层叠体(临时固定体)中的第一部件和第二部件加热至各自的连接部(凸块)中的至少一者的连接部的熔点以上的温度并且进行压接，由此在各自的连接部之间形成金属接合。在接合工序中，使用倒装芯片接合器等压接机。
在接合工序中，将压接机的压接工具(压接头)的温度设为第一部件的连接部的熔点及第二部件的连接部的熔点中的至少一者的熔点以上的温度。关于压接工具的温度，从在各自的连接部之间充分地形成金属接合的观点而言，可以为180℃以上、220℃以上或250℃以上。另一方面，从抑制通过对半导体用黏合剂急剧地施加高温的热导致半导体用黏合剂中所包含的挥发成分发泡、膨胀而产生较多空隙的观点而言，压接工具的温度可以为350℃以下，320℃以下或300℃以下。
为了压接而施加的荷重考虑连接部(凸块)的数量、连接部(凸块)的高度偏差的吸收、连接部(凸块)的变形量等的控制而适当设定。从排除空隙并有效进行连接部的金属接合的观点而言，优选荷重大，例如，每1个连接部(凸块)优选为0.0001至0.2N，更优选为0.0005至0.15N，进一步优选为0.001至0.1N。
关于接合工序的压接时间，从提高生产率及抑制半导体用黏合剂的固化的进行的观点而言，例如，也可以为10秒以下，5秒以下或4秒以下。另一方面，从在各自的连接部之间充分地形成金属接合的观点而言，压接时间也可以为1秒以上、2秒以上或3秒以上。
关于工作台的加热温度，一般可以为60至150℃或70至100℃。通过在这种温度下进行加热，能够有效地排除卷入半导体用黏合剂中的空隙。
当层叠工序包括上述临时固定工序及上述接合工序的情况下，在接合工序之后的密封工序中，也可以使多个层叠体或具备多个半导体芯片(高温压接层叠体)的层叠体中的半导体用黏合剂一并固化，将多个连接部一并密封。通过密封工序，一般，通过半导体用黏合剂填充连接部之间的空隙。并且，对置的连接部之间的金属接合变得更牢固。密封工序使用能够进行加热及加压的装置进行。作为装置的例，可以举出加压回焊炉及加压烘箱。
关于密封工序的加热温度(连接温度)，优选以小于对置的连接部(例如，凸块-凸块、凸块-垫、凸块-配线)的熔点，且半导体用黏合剂能够固化的温度进行加热。关于加热温度，例如，可以为150至450℃或170至200℃。
若在密封工序中使用压接机进行加压，则压接机的热难以传递至在连接部的侧面突出的半导体用黏合剂(圆角)，因此在压接(正式压接)之后，大多进一步需要用于使半导体用黏合剂的固化充分进行的加热处理。因此，密封工序中的加压优选不使用压接机而通过加压回焊炉、加压烘箱等内的气压来进行。若为基于气压的加压，则能够对整体进行加热，能够缩短或消除压接(正式压接)后的加热处理，从而生产率提高。并且，若为基于气压的加压，则容易一并进行具备多个层叠体(高温压接层叠体)或多个半导体芯片的层叠体(高温压接层叠体)的正式压接。而且，从圆角抑制的观点而言，优选基于气压的加压，而不是使用压接机的直接加压。圆角抑制对于半导体装置的小型化及高密度化的倾向非常重要。
关于密封工序中的进行压接的氛围气，并没有特别限制，优选为包含空气、氮气、蚁酸等的氛围气。
密封工序中的压接的压力根据所连接的部件的尺寸及数量等适当设定。压力例如也可以为超过大气压且1MPa以下。从空隙抑制、连接性提高的观点而言，优选压力大，从圆角抑制的观点而言，优选压力小。因此，加压层叠体时的装置的壳体压力更优选为0.05至1.0MPa。
关于压接时间，从使空隙充分地消失且使半导体用黏合剂充分地固化的观点而言，可以为0.1至3小时、0.2至2小时或0.25至1小时。
如TSV结构的半导体装置那样，当立体地层叠多个半导体芯片的情况下，也可以将多个半导体芯片逐个堆叠而成为临时固定及高温压接的状态，然后对所层叠的多个半导体芯片一并加热及加压，由此得到半导体装置。
图4是表示半导体装置的制造方法的一实施方式的示意剖视图。以下，参考图4并且对各工序进行说明。另外，在图4中，第一部件为半导体晶圆，第二部件为半导体芯片。
关于层叠工序，如图4(a)所示，包括：在工作台60上配置半导体晶圆3的工序；及经由半导体用黏合剂44依序配置多个半导体芯片1，得到并依序层叠半导体晶圆3、半导体用黏合剂44及多个半导体芯片1而成的层叠体(临时固定体)的临时固定工序。临时固定工序使用具备压接工具70的压接机进行。层叠工序的各条件如上所述。
在这里，半导体晶圆3具有：半导体晶圆主体11；配置于半导体晶圆主体11的半导体芯片1侧的面上的配线或凸块15；及作为配置于配线或凸块15上的连接部的凸块38。并且，以保护其表面的目的，半导体晶圆3具备钝化膜46。作为钝化膜的构成材料，可以举出聚酰亚胺树脂、氮化硅(SiN)、氧化硅(SiO2)等。另外，半导体晶圆3也可以不具备钝化膜46。
半导体芯片1具有：半导体芯片主体10；作为配置于半导体芯片主体10的半导体晶圆3侧的面上的连接部的凸块或铜柱17；及作为配置于凸块或铜柱17上的连接部的焊料36。另外，如图3所示，当将多个半导体芯片1多级化的情况下，可以在层叠的半导体芯片1的内部设置贯穿电极34。
在本实施方式中，在进行临时固定时，在半导体芯片1的面上配置半导体用黏合剂44。作为半导体用黏合剂44，使用本实施方式的半导体用黏合剂。
当在临时固定工序中半导体晶圆3上的半导体芯片1的装载数量多的情况下，如图4(b)所示，对在初期所装载的半导体芯片1及半导体用黏合剂44持续施加基于工作台60的热履历，直到最后的半导体芯片1的装载完成为止。装载所有的半导体芯片1为止的时间(对最初所装载的半导体芯片持续施加热履历的时间)根据半导体芯片1的装载数量而变动，例如，为1至3小时。
在接合工序中，如图4的(c)所示，将临时固定工序中所得到的层叠体(临时固定体)中的半导体晶圆3和半导体芯片1加热至各自的连接部(焊料36或凸块38)中的至少一者的连接部的熔点以上的温度并且进行压接，由此在焊料36及凸块38之间形成金属接合。接合工序使用具备压接工具80的压接机进行。接合工序的各条件如上所述。并且，通过该接合工序中的加热，半导体用黏合剂44在后述的密封工序中，可以以确保流动性的程度稍微固化(半固化)。但是，接合工序中的加热时间较短，因此半导体用黏合剂44不会完全固化。经过接合工序，半导体用黏合剂44成为半固化的半导体用黏合剂42。
当半导体晶圆3上的半导体芯片1的压接数量多的情况下，在接合工序中，如图4的(d)所示，对在初期所压接的半导体芯片1及半固化的半导体用黏合剂42持续施加基于工作台60的热履历，直到最后的半导体芯片1的装载完成为止。压接全部半导体芯片1为止的时间(对最初所压接的半导体芯片持续施加热履历的时间)根据半导体芯片1的装载数量而变动，例如，为1至3小时。
在密封工序中，如图4的(e)所示，通过将接合工序中所得到的层叠体(高温压接层叠体)在加压烘箱90内进行加热及加压，一并固化半固化的半导体用黏合剂42而形成黏合剂层40，并一并密封多个连接部。密封工序的各条件如上所述。
通过在上述工艺中使用本实施方式的半导体用黏合剂44，能够维持半导体用黏合剂44的充分的流动性并且临时固定多个半导体芯片1，在接合工序中的高温压接时也能够抑制空隙的量，减少在密封工序中一并固化时的空隙的发生及实现在之前的工序中发生的空隙的消失。并且，即使在临时固定工序及接合工序中对半导体用黏合剂施加长时间的热履历的情况下，也能够减少空隙的发生。
实施例
以下，根据实施例，对本发明进行更具体地说明，但本发明并不限定于实施例。
各实施例及比较例中使用的化合物为如下。
(a)成分：热塑性树脂
·聚胺酯(DIC Covestro Polymer Ltd.制造、商品名“T-8175N”、Tg：-23℃、Mw：120000)
·苯氧基树脂(NIPPON STEEL&SUMIKIN CHEMICAL CO.,LTD.制造、商品名“ZX1356-2”、Tg：大约71℃、Mw：大约63000)
·苯氧基树脂(NIPPON STEEL&SUMIKIN CHEMICAL CO.,LTD.制造、商品名“FX293”、Tg：约160℃、Mw：约40000)
(b)成分：热固性树脂
·具有三酚甲烷骨架的多官能固体环氧树脂(Mitsubishi ChemicalCorporation.制造、商品名“EP1032H60”)
·双酚F型液态环氧树脂(Mitsubishi Chemical Corporation.制造、商品名“YL983U”)
(c)成分：固化剂
·2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪异三聚氰酸加成物(SHIKOKU CHEMICALS CORPORATION.制造、商品名“2MAOK-PW”、Mw：384)
·2-苯基-4,5-二羟基甲基咪唑((SHIKOKU CHEMICALS CORPORATION.制造、商品名“2PHZ-PW”、Mw：204)
(d)成分：助熔剂化合物
·二酚酸(Tokyo Chemical Industry Co.,Ltd.制造、熔点：177℃、Mw：286)
·戊二酸(FUJIFILM Wako Pure Chemical Corporation制造、熔点：98℃、Mw：132)
(e)填料
·二氧化硅填料(Admatechs Corporation制造、商品名“SE2030”、平均粒径0.5μm)
·环氧硅烷表面处理二氧化硅填料(Admatechs Corporation制造、商品名“SE2030-SEJ”、平均粒径0.5μm)
·甲基丙烯酸表面处理二氧化硅填料(Admatechs Corporation制造、商品名“YA050C-SM1”、平均粒径约0.05μm)
(a)成分的重均分子量(Mw)通过GPC法求出。GPC法的详细内容如下。
装置名：HPLC-8020(产品名、TOSOH CORPORATION制造)
管柱：2pieces of GMHXL+1piece of G-2000XL
检测器：RI检测器
管柱温度：35℃
流速：1mL/分钟
标准物质：聚苯乙烯
＜膜状半导体用黏合剂的制作＞
将表1所示的调配量(单位：质量份)的热塑性树脂、热固性树脂、固化剂、助熔剂化合物及填料以NV值([干燥后的涂料质量]/[干燥前的涂料质量]×100)成为50％的方式添加到有机溶剂(环己酮)中。之后，向相同容器内添加与固体成分(热塑性树脂、热固性树脂、固化剂、助熔剂化合物及填料)的调配量相同质量的Φ1.0mm的氧化锆珠及Φ2.0mm的氧化锆珠，并利用球磨机(Fritsch Japan Co.,Ltd.、行星式微粉碎机P-7)搅拌了30分钟。搅拌后，通过过滤去除氧化锆珠，制作了涂布清漆。
利用小型精密涂布装置(Yasui Seiki Inc.制造)，将所得到的涂布清漆涂布于基材膜(Teijin Dupont Film Japan Limited.制造、商品名“purex A55”)上，用清洁烘箱(ESPEC CORP.制造)进行干燥(100℃/10分钟)，从而得到了膜厚20μm的膜状黏合剂(膜状半导体用黏合剂)。
以下，示出在实施例及比较例中得到的膜状黏合剂的评价方法。将评价结果示于表1中。
＜DSC测量＞
将所得到的膜状黏合剂在铝盘(Epolead Service Inc.制造)上称量10mg，覆盖铝盖，使用压接器将评价样品密闭在样品盘内。使用差示扫描热量计(Thermo plusDSC8235E、Rigaku Corporation制造)，在氮气氛围气下、升温速度10℃/分钟、测量温度范围30至300℃下进行了测量。作为发热量的分析方法，使用部分面积的分析方法，通过在各DSC曲线的60℃～280℃的温度范围内进行分析指示，进行分析温度范围的基线指定及峰面积的积分，从而计算出总发热量(单位：J/g)。接着，通过将155℃作为分割温度进行指示，对60至155℃及155至280℃各自的部分面积进行积分，计算出各发热量(单位：J/g)。另一方面，作为起始温度的分析方法，使用总面积(JIS法)的分析方法，通过在60℃至280℃的温度范围内进行分析指示，计算各DSC曲线中的峰的基线与最大倾斜点的交点，求出了起始温度(单位：℃)。
＜高温放置稳定性评价＞
进行上述中得到的DSC曲线的分析，计算出60至280℃的发热量(单位：J/g)。将其作为初期发热量。
将在实施例及比较例中得到的膜状黏合剂(初期样品)放入到设定为100℃的烘箱中，进行1小时的加热处理之后取出样品，得到了100℃热处理后的评价用样品A。
将在实施例及比较例中得到的膜状黏合剂(初期样品)放入到设定为80℃的烘箱中，进行6小时的加热处理之后取出样品，得到了80℃热处理后的评价用样品B。
使用评价用样品A和评价用样品B，按照与加热前相同的工序计算出60～280℃的发热量(单位：J/g)。将其作为热处理后发热量。
使用所得到的2个发热量(初期样品的发热量和评价用样品A的发热量或初期样品的发热量和评价用样品B的发热量)利用下述式计算出反应率。
反应率(％)＝(初期发热量-热处理后发热量)/初期发热量×100
将反应率小于10％的情况判定为“A”，将10％以上且小于20％的情况判定为“B”，将20％以上的情况判定为“C”。
＜粘度测量＞
使用在实施例及比较例中得到的膜状黏合剂(初期样品)，并使用桌上贴合机(产品名：Hotdog GK-13DX、LAMI CORPORATION INC.制造)，重叠多次膜状黏合剂，层叠直至400μm，制作了粘度测量用样品。关于层叠条件，在装置设定温度50℃、装置传送速度等级9的条件下进行了实施。
利用10mm方形的打孔机对所层叠的粘度测量用样品进行打孔，并利用旋转式流变仪(TAInstruments公司制造、商品名：ARES-G2)，对示出80℃下的熔融粘度(80℃粘度)、130℃下的熔融粘度(130℃粘度)、最低熔融粘度及最低熔融粘度的温度(熔融温度)进行了粘度测量。
[测量条件]
测量工具尺寸：9mmΦ
样品厚度：400μm
升温速度：10℃/分钟
频率：10Hz
温度范围：30至180℃
＜空隙评价＞
(半导体装置的制作)
利用桌上贴合机(产品名：Hotdog GK-13DX、LAMI CORPORATION INC.制造)，将在实施例及比较例中得到的膜状黏合剂(初期样品)制成膜厚40μm之后，切割成7.5mm四方尺寸，并将它们在80℃下贴附于多个带有焊料凸块的半导体芯片(芯片尺寸：7.3mm×7.3mm、厚度0.1mm、凸块(连接部)高度：约45μm(铜柱与焊料的合计)、凸块数量：1048销、间距80μm、产品名：WALTS-TEG CC80、WALTS CO.,LTD.制造)上。利用倒装芯片接合器(FCB3、PanasonicCorporation制造)进行加热及加压，由此将贴附有膜状黏合剂的半导体用芯片依序压接于其他半导体芯片(芯片尺寸：10mm×10mm、厚度0.1mm、凸块数：1048销、间距80μm、产品名：WALTS-TEG IP80、WALTS CO.,LTD.制造)上，并进行了临时固定。将临时固定时的工作台温度设为70℃，将压接条件设为工具温度：130℃、荷重：25N(每1个凸块为0.024N)、时间：3秒，制作了临时压接后的层叠体(临时固定体)。
利用倒装芯片接合器(FCB3、WALTS CO.,LTD.制造)对上述临时压接后的层叠体(临时固定体)进行了高温压接。将高温压接时的工作台温度设为70℃，将压接条件设为工具温度：260℃、荷重：35N(每1个凸块为0.033N)、时间：3秒，得到了金属接合了连接部的评价用样品C(高温压接层叠体)。
将作为高温压接后的层叠体的评价用样品C(高温压接层叠体)在加压烘箱内，以升温速度20℃/分钟升温至190℃，并在190℃、0.8MPa的条件下进行1小时加热及加压，由此得到了评价用样品D(加压层叠体)。
另一方面，将作为高温压接后的层叠体的评价用样品C(高温压接层叠体)在80℃的烘箱内进行6小时热处理之后，暂时取出，在加压烘箱内，以升温速度20℃/分钟升温至190℃，并在190℃、0.8MPa的条件下进行1小时加热及加压，由此得到了评价用样品E(热履历加压层叠体)。
(分析·评价)
使用上述评价用样品C、评价用样品D和评价用样品E，并通过超声波影像诊断装置(Insight-300、Insight CO.,LTD.制造)对评价用样品内部的图像进行了拍摄。从所得到的图像中，利用扫描仪(GT-9300UF、Seiko Epson Corporation制造)读取了芯片之间的黏合剂层的图像。在读取到的图像中，利用图像处理软件(Adobe Photoshop(商品名))，通过色调校正、二级配化识别空隙部分，通过直方图计算出空隙部分的所占比例。将包含空隙部分的黏合剂层整体的面积设为100面积％。将空隙的面积比例小于5％的情况设为“A”，将空隙的面积比例为5％以上且小于20％的情况设为“B”，将20％以上的情况设为“C”。将评价结果示于表1中。
[表1]
Figure BDA0004118289030000341
符号说明
1-半导体芯片，2-基板，3-半导体晶圆，10-半导体芯片主体，11-半导体晶圆主体，15、16-配线或凸块，17-凸块或铜柱，20-基板主体，30、36-焊料，34-贯穿电极，38-凸块，40-黏合剂层，42-半固化的半导体用黏合剂，44-半导体用黏合剂，46-钝化膜，50-中介层主体，60-工作台，70、80-压接工具，90-加压烘箱，100、300、500-半导体装置。

Claims (29)

1.一种半导体用黏合剂，其为包含热塑性树脂、热固性树脂、固化剂及具有酸基的助熔剂化合物的半导体用黏合剂，其中，
通过以10℃/分钟的升温速度对所述半导体用黏合剂进行加热的差示扫描热量测量而得到的DSC曲线的60～155℃的发热量为20J/g以下，
通过以10℃/分钟的升温速度对所述半导体用黏合剂进行加热的剪切粘度测量而得到的粘度曲线的最低熔融粘度为2000Pa·s以上。
2.根据权利要求1所述的半导体用黏合剂，其中，
所述最低熔融粘度为3000Pa·s以上。
3.根据权利要求1所述的半导体用黏合剂，其中，
所述最低熔融粘度为4000Pa·s以上。
4.根据权利要求1至3中任一项所述的半导体用黏合剂，其中，
所述最低熔融粘度为20000Pa·s以下。
5.根据权利要求1至3中任一项所述的半导体用黏合剂，其中，
所述最低熔融粘度为15000Pa·s以下。
6.根据权利要求1至3中任一项所述的半导体用黏合剂，其中，
所述最低熔融粘度为10000Pa·s以下。
7.根据权利要求1至6中任一项所述的半导体用黏合剂，其中，
通过以10℃/分钟的升温速度对所述半导体用黏合剂进行加热的差示扫描热量测量而得到的DSC曲线的起始温度为155℃以上。
8.根据权利要求1至7中任一项所述的半导体用黏合剂，其中，
示出所述最低熔融粘度的温度为135℃以上。
9.根据权利要求1至7中任一项所述的半导体用黏合剂，其中，
示出所述最低熔融粘度的温度为140℃以上。
10.根据权利要求1至7中任一项所述的半导体用黏合剂，其中，
示出所述最低熔融粘度的温度为145℃以上。
11.根据权利要求1至10中任一项所述的半导体用黏合剂，其中，
通过以10℃/分钟的升温速度对所述半导体用黏合剂进行加热的剪切粘度测量而得到的粘度曲线的80℃的粘度为10000Pa·s以上。
12.根据权利要求1至11中任一项所述的半导体用黏合剂，其中，
所述热塑性树脂的重均分子量为10000以上。
13.根据权利要求1至12中任一项所述的半导体用黏合剂，其中，
所述热塑性树脂的含量以所述半导体用黏合剂的固体成分总量为基准，为1至30质量％。
14.根据权利要求1至13中任一项所述的半导体用黏合剂，其中，
所述热塑性树脂的含量以所述半导体用黏合剂的固体成分总量为基准，为5质量％以上。
15.根据权利要求1至14中任一项所述的半导体用黏合剂，其中，
所述固化剂含有胺类固化剂。
16.根据权利要求1至15中任一项所述的半导体用黏合剂，其中，
所述固化剂含有咪唑类固化剂。
17.根据权利要求1至16中任一项所述的半导体用黏合剂，其中，
所述固化剂的含量以所述半导体用黏合剂的固体成分总量为基准，为2.3质量％以下。
18.根据权利要求1至17中任一项所述的半导体用黏合剂，其中，
所述助熔剂化合物的熔点为25至230℃。
19.根据权利要求1至18中任一项所述的半导体用黏合剂，其中，
所述助熔剂化合物的熔点为100至170℃。
20.根据权利要求1至19中任一项所述的半导体用黏合剂，其中，
所述热固性树脂含有环氧树脂。
21.根据权利要求1至20中任一项所述的半导体用黏合剂，其中，
所述热固性树脂实质上不含有在35℃下为液态的环氧树脂。
22.根据权利要求1至21中任一项所述的半导体用黏合剂，其为膜状。
23.根据权利要求1至22中任一项所述的半导体用黏合剂，其通过在加压氛围气下加热来固化。
24.一种半导体装置的制造方法，其中，
所述半导体装置为半导体芯片及配线电路基板各自的连接部彼此电连接而成的半导体装置或多个半导体芯片各自的连接部彼此电连接而成的半导体装置，
所述半导体装置的制造方法包括：通过在加压氛围气下对权利要求1至23中任一项所述的半导体用黏合剂进行加热而使其固化，并通过所固化的所述半导体用黏合剂密封所述连接部的至少一部分的密封工序。
25.根据权利要求24所述的半导体装置的制造方法，其在所述密封工序之前还包括：
在工作台上配置多个半导体芯片的工序；以及
将所述工作台加热至60～155℃，并且在配置于所述工作台上的所述多个半导体芯片各自上，经由所述半导体用黏合剂依序配置其他半导体芯片，得到多个依序层叠所述半导体芯片、所述半导体用黏合剂及所述其他半导体芯片而成的层叠体的临时固定工序。
26.根据权利要求25所述的半导体装置的制造方法，其在所述临时固定工序之后且在所述密封工序之前还包括：
将所述半导体芯片与所述其他半导体芯片加热至各自的连接部中的至少一者的连接部的熔点以上的温度，并且进行压接，由此在各自的连接部之间形成金属接合的接合工序。
27.根据权利要求24所述的半导体装置的制造方法，其在所述密封工序之前还包括：
在工作台上配置配线电路基板或半导体晶圆的工序；以及
将所述工作台加热至60～155℃，并且在配置于所述工作台上的所述配线电路基板或半导体晶圆上，经由所述半导体用黏合剂依序配置多个半导体芯片，得到依序层叠所述配线电路基板、所述半导体用黏合剂及多个所述半导体芯片而成的层叠体或依序层叠所述半导体晶圆、所述半导体用黏合剂及多个所述半导体芯片而成的层叠体的临时固定工序。
28.根据权利要求27所述的半导体装置的制造方法，其在所述临时固定工序之后且在所述密封工序之前还包括：
将所述配线电路基板或半导体晶圆与所述半导体芯片加热至各自的连接部中的至少一者的连接部的熔点以上的温度并且进行压接，由此在各自的连接部之间形成金属接合的接合工序。
29.一种半导体装置，其为半导体芯片及配线电路基板各自的连接部彼此电连接而成的半导体装置、或多个半导体芯片各自的连接部彼此电连接而成的半导体装置，
所述连接部的至少一部分被在加压氛围气下加热固化而成的权利要求1至23中任一项所述的半导体用黏合剂的固化物密封。
CN202080105009.2A 2020-09-16 2020-09-16 半导体用黏合剂、以及半导体装置及其制造方法 Pending CN116194546A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/035093 WO2022059095A1 (ja) 2020-09-16 2020-09-16 半導体用接着剤、並びに、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN116194546A true CN116194546A (zh) 2023-05-30

Family

ID=80776557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080105009.2A Pending CN116194546A (zh) 2020-09-16 2020-09-16 半导体用黏合剂、以及半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US20230352436A1 (zh)
JP (1) JPWO2022059095A1 (zh)
KR (1) KR20230068398A (zh)
CN (1) CN116194546A (zh)
TW (1) TW202219220A (zh)
WO (1) WO2022059095A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053232A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 積層フィルム及び半導体装置の製造方法
CN115820180B (zh) * 2022-11-10 2024-04-02 烟台德邦科技股份有限公司 一种芯片级环氧底部填充胶及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
KR101666101B1 (ko) 2012-02-24 2016-10-13 히타치가세이가부시끼가이샤 반도체용 접착제, 플럭스제, 반도체 장치의 제조 방법 및 반도체 장치
JP6229528B2 (ja) * 2014-02-17 2017-11-15 日立化成株式会社 半導体装置の製造方法、半導体装置及び接着剤組成物
JP2018141106A (ja) * 2017-02-28 2018-09-13 住友ベークライト株式会社 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置
JP6827851B2 (ja) * 2017-03-08 2021-02-10 リンテック株式会社 回路部材接続用シートおよび半導体装置の製造方法
WO2018235854A1 (ja) * 2017-06-21 2018-12-27 日立化成株式会社 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2019019248A (ja) * 2017-07-19 2019-02-07 住友ベークライト株式会社 熱硬化性樹脂組成物

Also Published As

Publication number Publication date
WO2022059095A1 (ja) 2022-03-24
TW202219220A (zh) 2022-05-16
KR20230068398A (ko) 2023-05-17
JPWO2022059095A1 (zh) 2022-03-24
US20230352436A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
TWI595062B (zh) Adhesives for semiconductor, flux, manufacturing method of semiconductor device, and semiconductor device
TWI580754B (zh) Semiconductor device and manufacturing method thereof
WO2021065518A1 (ja) 半導体用接着剤及びその製造方法、並びに、半導体装置及びその製造方法
US20150014842A1 (en) Semiconductor device and production method therefor
TW202219220A (zh) 半導體用接著劑、以及半導體裝置及其製造方法
CN111480218B (zh) 半导体装置、半导体装置的制造方法和粘接剂
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP7363798B2 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
WO2022059639A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
WO2022059640A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP7238453B2 (ja) 半導体用接着剤
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
JP2019160839A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination