WO2022059095A1 - 半導体用接着剤、並びに、半導体装置及びその製造方法 - Google Patents

半導体用接着剤、並びに、半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2022059095A1
WO2022059095A1 PCT/JP2020/035093 JP2020035093W WO2022059095A1 WO 2022059095 A1 WO2022059095 A1 WO 2022059095A1 JP 2020035093 W JP2020035093 W JP 2020035093W WO 2022059095 A1 WO2022059095 A1 WO 2022059095A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
adhesive
semiconductor adhesive
acid
adhesive according
Prior art date
Application number
PCT/JP2020/035093
Other languages
English (en)
French (fr)
Inventor
利泰 秋吉
恵子 上野
Original Assignee
昭和電工マテリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工マテリアルズ株式会社 filed Critical 昭和電工マテリアルズ株式会社
Priority to US18/043,730 priority Critical patent/US20230352436A1/en
Priority to PCT/JP2020/035093 priority patent/WO2022059095A1/ja
Priority to KR1020237008819A priority patent/KR20230068398A/ko
Priority to CN202080105009.2A priority patent/CN116194546A/zh
Priority to JP2022550093A priority patent/JP7544132B2/ja
Priority to TW110134322A priority patent/TW202219220A/zh
Publication of WO2022059095A1 publication Critical patent/WO2022059095A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/4007—Curing agents not provided for by the groups C08G59/42 - C08G59/66
    • C08G59/4014—Nitrogen containing compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/50—Amines
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L71/00—Compositions of polyethers obtained by reactions forming an ether link in the main chain; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L75/00—Compositions of polyureas or polyurethanes; Compositions of derivatives of such polymers
    • C08L75/04—Polyurethanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • This disclosure relates to an adhesive for semiconductors, a semiconductor device, and a method for manufacturing the same.
  • connection method FC connection method
  • a COB (Chip On Board) type connection method that is actively used in BGA (Ball Grid Array), CSP (Chip Size Package), etc. also corresponds to an FC connection method.
  • the FC connection method is a COC (Chip On Chip) type in which a connection portion (bump or wiring) is formed on a semiconductor chip to connect the semiconductor chips, and a connection portion (bump or wiring) on a semiconductor wafer. Is also widely used in a COW (Chip On Wafer) type connection method for connecting a semiconductor chip and a semiconductor wafer (see, for example, Patent Document 1).
  • a chip stack type package in which the above-mentioned connection methods are stacked and multi-staged, POP (Package On Package), TSV (Through Silicon Via), etc. Is also beginning to spread widely. Since such a stacking / multi-stage technology arranges semiconductor chips and the like three-dimensionally, the package can be made smaller than the method of arranging them two-dimensionally. It is also attracting attention as a next-generation semiconductor wiring technology because it is effective in improving semiconductor performance, reducing noise, reducing the mounting area, and saving power.
  • connection reliability for example, insulation reliability
  • the main metals used for the connection portion include solder, tin, gold, silver, copper, nickel and the like, and a conductive material containing a plurality of these types is also used.
  • the surface of the metal used for the connection part may be oxidized to form an oxide film, and impurities such as oxides may adhere to the surface, so that impurities may be generated on the connection surface of the connection part. be. If such impurities remain, the connection reliability (for example, insulation reliability) between the semiconductor chip and the substrate or between the two semiconductor chips is lowered, and the merit of adopting the above-mentioned connection method is impaired. Is a concern.
  • connection portion known by OSP (Organic Solderbility Preservatives) treatment with an antioxidant film, and this antioxidant film has solder wettability during the connection process. May cause deterioration of connectivity, deterioration of connectivity, etc.
  • OSP Organic Solderbility Preservatives
  • Patent Document 2 As a method for removing the above-mentioned oxide film and impurities, a method of incorporating a flux agent in the semiconductor adhesive has been proposed (see, for example, Patent Document 2).
  • voids may remain in the semiconductor adhesive, and in order to prevent the occurrence of these voids, a method of performing batch curing under pressurized conditions has been proposed. However, as the number of semiconductor chips increases, voids may remain even with the above method, and it has become clear that there is room for further improvement.
  • one of the purposes of the present disclosure is to temporarily fix a plurality of semiconductor chips on the mounted member via a semiconductor adhesive, press them at a high temperature to perform metal bonding, and then cure them all at once.
  • the purpose is to reduce the voids that may remain in the semiconductor adhesive in the sealing process.
  • the present inventors have speculated that many voids are generated during high-temperature crimping in the above process, and as a result, voids are likely to remain in the semiconductor adhesive. That is, it is considered that a large amount of voids are generated by foaming and expanding the volatile components contained in the semiconductor adhesive because the semiconductor adhesive is rapidly heated to a high temperature during the high temperature pressure bonding. After this high-temperature crimping, there is also a process of removing voids by pressurizing during batch curing, but if the amount of voids before curing is too large, the voids cannot be completely crushed even if pressed, and some of them remain. It is inferred that.
  • the semiconductor adhesive is partially cured during temporary fixing and high-temperature crimping, and as a result, voids are likely to remain in the semiconductor adhesive. Inferred. That is, since semiconductor chips are sequentially mounted in the above process, the heat history of the stage is continuously given to the initially mounted semiconductor chips and the semiconductor adhesive until the final mounting of the semiconductor chips is completed. It becomes. Therefore, when the number of semiconductor chips increases, the curing of the semiconductor adhesive that temporarily fixes the initially mounted semiconductor chips partially progresses, and the voids remain without being removed by the pressurization during batch curing. It is inferred that. The present inventors further studied based on the above inference and completed the present invention.
  • the calorific value of the DSC curve obtained by measurement at 60 to 155 ° C. is 20 J / g or less, and the lowest viscosity curve obtained by the shear viscosity measurement in which the above-mentioned semiconductor adhesive is heated at a heating rate of 10 ° C./min.
  • thermoplastic resin has a weight average molecular weight of 10,000 or more.
  • thermoplastic resin 1 to 30% by mass based on the total solid content of the semiconductor adhesive. Agent.
  • thermoplastic resin 5% by mass or more based on the total solid content of the semiconductor adhesive.
  • thermosetting resin contains an epoxy resin
  • thermosetting resin does not substantially contain a liquid epoxy resin at 35 ° C.
  • Other semiconductor chips are sequentially arranged on the semiconductor chip via the semiconductor adhesive, and a plurality of laminates obtained by laminating the semiconductor chip, the semiconductor adhesive, and the other semiconductor chips in this order are temporarily fixed.
  • the semiconductor chip and the other semiconductor chip are brought to a temperature equal to or higher than the melting point of at least one of the connecting portions.
  • a plurality of semiconductor chips are sequentially arranged on a semiconductor wafer via the semiconductor adhesive, and the wiring circuit board, the semiconductor adhesive, and the plurality of semiconductor chips are laminated in this order, or a laminate.
  • the wiring circuit board or the semiconductor wafer and the semiconductor chip are connected to each other at a temperature equal to or higher than the melting point of at least one of the connecting portions.
  • the voids that may remain in the semiconductor adhesive can be reduced.
  • (meth) acrylic means acrylic or the corresponding methacrylic acid.
  • the semiconductor adhesive of the present embodiment includes a thermoplastic resin (hereinafter, sometimes referred to as “(a) component”), a thermosetting resin (hereinafter, sometimes referred to as “(b) component”), and a curing agent ( Hereinafter, it contains "(c) component”) and a flux compound having an acid group (hereinafter, sometimes referred to as “(d) component”).
  • the semiconductor adhesive of the present embodiment may contain a filler (hereinafter, in some cases, referred to as “component (e)”), if necessary.
  • the calorific value of the DSC curve obtained by differential scanning calorimetry (DSC) of the semiconductor adhesive of the present embodiment at 60 to 155 ° C. is 20 J / g or less.
  • the weight of the sample adhesive for semiconductors is 10 mg
  • the measurement temperature range is 30 to 300 ° C.
  • the temperature rise rate is 10 ° C./min
  • the adhesive for semiconductors is adhered in an air or nitrogen atmosphere. This is done by heating the agent.
  • the calorific value is calculated by integrating the peak area.
  • the conventional adhesive for semiconductors has a heat generation peak in the temperature range of 60 to 155 ° C. on the DSC curve. It is presumed that the heat generated in this temperature range is generated by the reaction between the thermosetting resin and the flux compound in the semiconductor adhesive, and as this reaction proceeds, the semiconductor adhesive is partially cured and flows. It is presumed that the sex will decrease.
  • the temporary fixing of the semiconductor chip with the semiconductor adhesive is usually performed by heating the semiconductor adhesive to, for example, 60 to 155 ° C. and allowing it to flow appropriately. Therefore, a plurality of semiconductor chips are mounted on a mounted member (semiconductor chip, semiconductor wafer, wiring circuit board, etc.) via a semiconductor adhesive, temporarily fixed, and then cured and sealed collectively under pressure conditions.
  • the heat-curable resin in the semiconductor adhesive reacts with the flux compound when the semiconductor chip is temporarily fixed, thereby curing the semiconductor adhesive. It is presumed that this partially progresses and does not flow sufficiently during batch curing under pressurized conditions.
  • the semiconductor adhesive of the present embodiment has a calorific value of 20 J / g or less at 60 to 155 ° C. on the DSC curve, and is cured in a temperature range (for example, 60 to 155 ° C.) at which the semiconductor chip is temporarily fixed. It's hard to progress.
  • the semiconductor adhesive of the present embodiment in the above process, it is possible to temporarily fix a plurality of semiconductor chips while maintaining sufficient fluidity of the semiconductor adhesive, and at the time of batch curing in the sealing step. It is possible to reduce the generation of voids in the above and to eliminate the voids generated in the previous steps. Further, as a result of reducing the generation of voids, even if heating is performed at a temperature equal to or higher than the melting point of the connection portion (for example, 260 ° C.) in the reflow process after moisture absorption, there is a problem (peeling of the semiconductor adhesive, electrical at the connection portion). It is expected that poor connection, etc.) will be less likely to occur. That is, according to the semiconductor adhesive of the present embodiment, there is a tendency that the moisture absorption reflow reliability (reflow resistance) in the manufacture of the semiconductor device can be improved.
  • the calorific value of the DSC curve at 60 to 155 ° C. is preferably 15 J / g or less, more preferably 10 J / g or less, from the viewpoint that the effects of the present disclosure can be easily obtained.
  • the calorific value of the DSC curve at 60 to 155 ° C. may be 20% or less, 15% or less, or 10% or less of the calorific value at 60 to 280 ° C. from the viewpoint that the effects of the present disclosure can be easily obtained.
  • the DSC curve preferably does not have an exothermic peak at an onset temperature of 155 ° C. or lower, from the viewpoint that the effects of the present disclosure can be easily obtained. That is, the onset temperature of the exothermic peak of the DSC curve is preferably 155 ° C. or higher, more preferably 165 ° C. or higher, and 170 ° C. or higher from the viewpoint that the effects of the present disclosure can be easily obtained. Is even more preferable.
  • the semiconductor adhesive of the present embodiment showing the DSC curve has, for example, the number of moles of acid groups in the total amount of the flux compound with respect to the number of moles of the reactive groups (groups that react with the acid groups of the flux compound) in the total amount of the curing agent. It can be obtained by blending a curing agent and a flux compound so that the ratio of the above is 0.01 to 4.8. That is, the method for producing an adhesive for semiconductors of the present embodiment includes a step of mixing a thermoplastic resin, a thermosetting resin, a curing agent, and a flux compound having an acid group, and in the step, curing is performed. The curing agent and the flux compound are blended so that the ratio of the number of moles of the acid group in the total amount of the flux compound to the number of moles of the reactive group in the total amount of the agent is 0.01 to 4.8.
  • the present inventors speculate that the reason why the semiconductor adhesive showing the DSC curve can be obtained by setting the molar ratio of the curing agent to the flux compound in the above range is as follows. That is, as described above, in the temperature range of 60 to 155 ° C., the thermosetting resin in the semiconductor adhesive reacts with the flux compound. However, when the molar ratio of the curing agent to the flux compound is in the above range, it is presumed that the flux compound can form and stabilize the curing agent and the salt before reacting with the thermosetting resin. Therefore, it is presumed that the reaction between the thermosetting resin and the flux compound is suppressed, and as a result, an adhesive for semiconductors showing the DSC curve is obtained.
  • the minimum melt viscosity of the viscosity curve obtained by measuring the shear viscosity of the semiconductor adhesive of the present embodiment with a rotary rheometer is 2000 Pa ⁇ s or more.
  • the sample before curing of the semiconductor adhesive has a thickness of 200 to 1500 ⁇ m, a measurement temperature range of 30 to 180 ° C., and a temperature rise rate of 10 ° C./min for semiconductors. This is done by heating the adhesive.
  • the measurement temperature range is set to the range including the melt temperature. The minimum melt viscosity can be measured more specifically by the method described in the examples.
  • the conventional semiconductor adhesive had a minimum melt viscosity of less than 2000 Pa ⁇ s when the onset temperature was 155 ° C. or higher.
  • the viscosity at a high temperature is low as described above, it is presumed that the number of voids increases due to the foaming and expansion of the volatile components contained in the semiconductor adhesive.
  • the metal bonding of the connecting portion is performed in a state where the semiconductor adhesive is heated at a temperature equal to or higher than the melting point of the connecting portion (for example, 260 ° C.) by high temperature pressure bonding after temporary fixing and is easily flown.
  • the temperature is higher than the melting point of the connection portion (for example, 260).
  • a conventional semiconductor adhesive is used in the process of high-temperature crimping at (around °C) to perform metal bonding, metal bonding is performed with the flow of resin, and the volatile components contained in the semiconductor adhesive are also rapidly heated to a high temperature. As a result, the volatile components foam and expand to generate many voids before the curing reaction of the semiconductor adhesive is started and gels to reach the viscosity at which the voids are suppressed.
  • the semiconductor adhesive of the present embodiment has a minimum melt viscosity of 2000 Pa ⁇ s or more, and easily suppresses foaming and expansion of volatile components in a high-temperature crimping process involving metal bonding of the connection portion. Therefore, by using the semiconductor adhesive of the present embodiment in the above process, it is possible to temporarily fix a plurality of semiconductor chips while maintaining sufficient fluidity of the semiconductor adhesive, and the amount of voids even during high temperature crimping. It is possible to reduce the generation of voids during batch curing in the sealing process and to eliminate the voids generated in the previous steps.
  • the minimum melt viscosity of the viscosity curve is 2000 Pa ⁇ s or more, but from the viewpoint that the effects of the present disclosure can be more easily obtained, 3000 Pa ⁇ s or more is preferable, and 4000 Pa ⁇ s or more is more preferable. Further, from the viewpoint of preventing biting due to insufficient flow of the resin and facilitating the formation of a metal bond, the minimum melt viscosity is preferably 20000 Pa ⁇ s or less, more preferably 15000 Pa ⁇ s or less, and further preferably 10000 Pa ⁇ s or less.
  • the temperature (melting temperature) at which the semiconductor adhesive exhibits the minimum melt viscosity is preferably 135 ° C. or higher, more preferably 140 ° C. or higher, still more preferably 145 ° C. or higher, from the viewpoint of thermal stability.
  • Thermoplastic resin (a) Thermoplastic resin
  • the component is not particularly limited, but for example, a phenoxy resin, a polyimide resin, a polyamide resin, a polycarbodiimide resin, a cyanate ester resin, an acrylic resin, a polyester resin, a polyethylene resin, and the like.
  • examples thereof include polyether sulfone resin, polyetherimide resin, polyvinyl acetal resin, urethane resin and acrylic rubber.
  • phenoxy resin, polyimide resin, acrylic resin, acrylic rubber, cyanate ester resin and polycarbodiimide resin are preferable, and phenoxy resin, polyimide resin and acrylic resin are more preferable from the viewpoint of excellent heat resistance and film forming property.
  • These components (a) can be used alone, or can be used as a mixture of two or more kinds or a copolymer.
  • the weight average molecular weight (Mw) of the component (a) is preferably 10,000 or more, more preferably 40,000 or more, and further preferably 60,000 or more. According to such a component (a), the film-forming property and the heat resistance of the adhesive can be further improved. Further, when the weight average molecular weight is 10,000 or more, it is easy to impart flexibility to the film-shaped adhesive for semiconductors, so that more excellent processability can be easily obtained.
  • the weight average molecular weight of the component (a) is preferably 1,000,000 or less, and more preferably 500,000 or less. According to such a component (a), since the viscosity of the film is lowered, the embedding property in the bump is improved, and the film can be mounted without any voids. From these viewpoints, the weight average molecular weight of the component (a) is preferably 10,000 to 1,000,000, more preferably 40,000 to 500,000, still more preferably 60,000 to 500,000.
  • the weight average molecular weight means a polystyrene-equivalent weight average molecular weight measured by GPC (Gel Permeation Chromatography).
  • GPC Gel Permeation Chromatography
  • Equipment HCL-8320GPC, UV-8320 (product name, manufactured by Tosoh Corporation), or HPLC-8020 (product name, manufactured by Tosoh Corporation)
  • Eluent Select a solvent in which the polymer component dissolves.
  • the solvent examples include THF (tetrahydrofuran), DMF (N, N-dimethylformamide), DMA (N, N-dimethylacetamide), NMP (N-methylpyrrolidone), toluene and the like.
  • concentration of phosphoric acid is 0.05 to 0.1 mol / L (usually 0.06 mol / L)
  • the concentration of LiBr is 0.5 to 1.0 mol / L (usually 0.06 mol / L). Usually, it may be adjusted to 0.63 mol / L).
  • Flow velocity 0.30 to 1.5 mL / min Standard material: Polystyrene
  • the ratio of the content C b of the component ( b) to the content C a of the component C b / C a is preferably 0.01 or more, more preferably 0.1 or more, still more preferably. It is 1 or more, preferably 5 or less, more preferably 4.5 or less, and further preferably 4 or less.
  • the ratio C b / C a is preferably 0.01 to 5, more preferably 0.1 to 4.5, and even more preferably 1 to 4.
  • the glass transition temperature of the component (a) is preferably ⁇ 50 ° C. or higher, more preferably ⁇ 40 ° C. or higher, still more preferably ⁇ 30 ° C. or higher, from the viewpoint of improving connection reliability and the like, and from the viewpoint of laminating property and the like. Therefore, it is preferably 220 ° C. or lower, more preferably 200 ° C. or lower, and further preferably 180 ° C. or lower.
  • the glass transition temperature of the component (a) is preferably ⁇ 50 to 220 ° C., more preferably ⁇ 40 to 200 ° C., and even more preferably ⁇ 30 to 180 ° C.
  • the amount of wafer warpage can be further reduced in the mounting process at the wafer level, and the heat resistance and film formability of the semiconductor adhesive can be further improved.
  • the glass transition temperature of the component (a) can be measured by a differential scanning calorimeter (DSC).
  • the content of the component (a) is preferably 30% by mass or less, more preferably 25% by mass or less, and more preferably 20% by mass or less, based on the total solid content of the semiconductor adhesive. More preferred.
  • the content of the component (a) is preferably 1% by mass or more, more preferably 3% by mass or more, and 5% by mass or more, based on the total solid content of the semiconductor adhesive. Is even more preferable.
  • the semiconductor adhesive can further reduce the wafer warpage amount in the mounting process at the wafer level, and the heat resistance of the semiconductor adhesive and the film.
  • the formability can be further improved.
  • the content of the component (a) is 5% by mass or more, it is possible to suppress the occurrence of burrs and chips when the outer shape is processed into a wafer shape.
  • the content of the component (a) is the total mass of the solid content of the semiconductor adhesive from the above viewpoints and from the viewpoint of easily imparting flexibility to the film-shaped semiconductor adhesive and obtaining more excellent processability.
  • 1 to 30% by mass is preferable, 3 to 30% by mass is more preferable, and 5 to 30% by mass is further preferable.
  • total solid content of the semiconductor adhesive is an amount obtained by subtracting the amount of the solvent contained in the semiconductor adhesive from the total amount of the semiconductor adhesive.
  • the total amount of solid content of the semiconductor adhesive may be paraphrased as "the total amount of the components (a) to (e)”.
  • thermosetting resin (b) component can be used without particular limitation as long as it has two or more reactive groups in the molecule. Since the semiconductor adhesive contains a thermosetting resin, the adhesive can be cured by heating, and the cured adhesive exhibits high heat resistance and adhesive strength to chips, and has excellent reflow resistance. can get.
  • the component (b) examples include epoxy resin, phenol resin, imide resin, urea resin, melamine resin, silicon resin, (meth) acrylic compound, and vinyl compound.
  • epoxy resin, phenol resin and imide resin are preferable, epoxy resin and imide resin are more preferable, and epoxy resin is further preferable, from the viewpoint of excellent heat resistance (reflow resistance) and storage stability.
  • These components (b) can be used alone or as a mixture or copolymer of two or more kinds.
  • the thermosetting resin is an epoxy resin, a melamine resin, or a urea resin
  • the reaction with the flux compound described later is likely to proceed in the temperature range of 60 to 155 ° C. Partial curing tends to proceed before curing, but in the present embodiment, the thermosetting resin contains at least one resin selected from the group consisting of epoxy resin, melamine resin, and urea resin. However, such reactions and partial curing are unlikely to occur.
  • epoxy resin and imide resin examples include bisphenol A type epoxy resin, bisphenol F type epoxy resin, naphthalene type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, phenol aralkyl type epoxy resin, and biphenyl type epoxy resin.
  • Triphenylmethane type epoxy resin, dicyclopentadiene type epoxy resin and various polyfunctional epoxy resins, nadiimide resin, allylnadiimide resin, maleimide resin, amidimide resin, imide acrylate resin, various polyfunctional imide resins and various polyimide resins are used. be able to. These can be used alone or as a mixture of two or more.
  • thermogravimetric reduction rate at 250 ° C is 5% or less.
  • the temperature at the time of connection is 300 ° C., it is preferable to use one having a thermogravimetric reduction rate of 5% or less at 300 ° C.
  • the component (b) does not substantially contain a liquid epoxy resin at 35 ° C. (for example, the content of the epoxy resin liquid at 35 ° C. is 0.1 part by mass or less with respect to 100 parts by mass of the component (b)). ) Is preferable.
  • the liquid epoxy resin can be mounted without being decomposed and volatilized during thermocompression bonding, and outgas contamination around the chip is suppressed, so that even better package throughput can be easily obtained.
  • the content of the component (b) is, for example, 5% by mass or more, preferably 15% by mass or more, and more preferably 30% by mass or more, based on the total solid content of the semiconductor adhesive.
  • the content of the component (b) is, for example, 80% by mass or less, preferably 70% by mass or less, and more preferably 60% by mass or less, based on the total solid content of the semiconductor adhesive.
  • the content of the component (b) is, for example, 5 to 80% by mass, preferably 15 to 70% by mass, and more preferably 30 to 60% by mass, based on the total solid content of the semiconductor adhesive. be.
  • the component (c) may be a curing agent capable of forming a salt with a flux agent described later.
  • the component (c) include amine-based curing agents (amines) and imidazole-based curing agents (imidazoles).
  • amines amines
  • imidazole-based curing agents imidazoles
  • the component (c) contains an amine-based curing agent or an imidazole-based curing agent, it exhibits flux activity that suppresses the formation of an oxide film at the connection portion, and can improve connection reliability and insulation reliability.
  • the component (c) contains an amine-based curing agent or an imidazole-based curing agent, the storage stability is further improved, and decomposition or deterioration due to moisture absorption tends to be less likely to occur.
  • component (c) contains an amine-based curing agent or an imidazole-based curing agent, it is easy to adjust the curing rate, and it is easy to realize short-time curing for the purpose of improving productivity due to the potential curing property. Become.
  • Amine-based curing agent for example, dicyandiamide can be used.
  • the content of the amine-based curing agent is preferably 0.1 part by mass or more, preferably 10 parts by mass or less, and more preferably 5 parts by mass or less with respect to 100 parts by mass of the component (b). ..
  • the content of the amine-based curing agent is 0.1 parts by mass or more, the curability tends to be improved, and when it is 10 parts by mass or less, the semiconductor adhesive may be cured before the metal bond is formed. There is no tendency for poor connection to occur.
  • the content of the amine-based curing agent is preferably 0.1 to 10 parts by mass, more preferably 0.1 to 5 parts by mass with respect to 100 parts by mass of the component (b).
  • Imidazole-based curing agent examples include 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 1-.
  • 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimeri from the viewpoint of excellent curability, storage stability and connection reliability.
  • Tate 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6- [2'-methylimidazolyl- (1')]-ethyl-s-triazine, 2,4-diamino-6- [2'-Ethyl-4'-methylimidazolyl- (1')]-ethyl-s-triazine, 2,4-diamino-6- [2'-methylimidazolyl- (1')]-ethyl-s-triazine
  • Isocyanuric acid adduct 2-phenylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxymethylimidazole and 2-phenyl-4-methyl-5-hydroxymethylimidazole are preferred. These can be used alone or in combination of two or more. Further, these may be used as a latent curing agent in which they are microencapsulated.
  • the content of the imidazole-based curing agent is preferably 0.1 part by mass or more, preferably 10 parts by mass or less, and more preferably 5 parts by mass or less with respect to 100 parts by mass of the component (b). More preferably, it is 2.3 parts by mass or less.
  • the content of the imidazole-based curing agent is 0.1 parts by mass or more, the curability tends to be improved.
  • the content of the imidazole-based curing agent is 10 parts by mass or less, the semiconductor adhesive does not cure before the metal bond is formed, connection failure is unlikely to occur, and the curing process under a pressurized atmosphere. In, it is easy to suppress the generation of voids.
  • the content of the imidazole-based curing agent is preferably 0.1 to 10 parts by mass, more preferably 0.1 to 5 parts by mass, and 0.1 to 5 parts by mass with respect to 100 parts by mass of the component (b). 2.3 parts by mass is more preferable.
  • one type can be used alone or as a mixture of two or more types.
  • the imidazole-based curing agent may be used alone or in combination with the amine-based curing agent.
  • a curing agent other than the above that functions as a curing agent for the component (b) can also be used.
  • the content of the component (c) is preferably 0.5 parts by mass or more, preferably 20 parts by mass or less, and more preferably 6 parts by mass or less with respect to 100 parts by mass of the component (b). More preferably, it is 4 parts by mass or less.
  • the content of the component (c) is preferably 0.2 to 20 parts by mass, more preferably 0.5 to 6 parts by mass, and 0.5 to 0.5 parts by mass with respect to 100 parts by mass of the component (b). 4 parts by mass is more preferable.
  • the content of the component (c) is preferably 0.5% by mass or more, preferably 2.3% by mass or less, and more preferably 2.0% by mass or less, based on the total solid content of the semiconductor adhesive. It is more preferably 1.5% by mass or less.
  • the semiconductor adhesive contains an amine-based curing agent as the component (c), it exhibits flux activity for removing the oxide film and can further improve connection reliability.
  • the component (d) is a compound having flux activity (activity to remove oxides and impurities), and is, for example, an organic acid. Since the semiconductor adhesive contains the component (d), the metal oxide film at the connection portion and the coating by the OSP treatment can be removed, so that excellent connection reliability can be easily obtained.
  • one kind of flux compound for example, organic acid
  • two or more kinds of flux compound for example, organic acid
  • the component (d) has one or more acid groups.
  • the acid group is preferably a carboxyl group.
  • the component (d) is a compound having a carboxyl group (for example, a carboxylic acid)
  • more excellent connection reliability can be easily obtained.
  • the component (d) is a compound having a carboxyl group (for example, a carboxylic acid)
  • the component (b) is selected from the group consisting of an epoxy resin, a urethane resin and a urea resin from the viewpoint of facilitating the effect of the present disclosure.
  • the resin is at least one kind of thermosetting resin
  • the component (c) is preferably at least one kind of curing agent selected from the group consisting of an amine-based curing agent and an imidazole-based curing agent.
  • the component (d) is preferably a compound having 1 to 3 acid groups, and more preferably a compound having 1 to 3 carboxyl groups as an acid group.
  • the component (d) preferably contains at least one selected from the group consisting of monocarboxylic acids, dicarboxylic acids and tricarboxylic acids.
  • the component (d) having 1 to 3 carboxyl groups is used, the increase in viscosity of the semiconductor adhesive during storage and connection work is further suppressed as compared with the case of using a compound having 4 or more carboxyl groups. It is possible to further improve the connection reliability of the semiconductor device.
  • the component (d) contains at least one selected from the group consisting of monocarboxylic acid and dicarboxylic acid.
  • the thermosetting resin is an epoxy resin, a urethane resin, or a urea resin
  • a part (b) component and a part (d) component react with each other when polymerizing (curing) by heat. Produces an ester.
  • the ester bond derived from this ester is less likely to exist in the polymerization main chain. Therefore, even if ester hydrolysis occurs due to moisture absorption, the molecular chain does not decrease significantly.
  • the adhesion after moisture absorption for example, the adhesion to silicon
  • the bulk strength of the cured product can be maintained at a high level, and the reflow resistance and connection reliability of the semiconductor device can be further improved.
  • a dicarboxylic acid having two carboxyl groups when used, a part (b) component and a part (d) component react with each other and are positively incorporated into the main chain of polymerization, and finally. Since the component (d) is less likely to remain as a residue in the cured product, the number of acid groups in the cured product is reduced. Therefore, corrosion and ion migration of the electrode portion of the semiconductor device can be suppressed, and HAST resistance can be further improved.
  • the melting point of the component (d) is preferably 25 ° C. or higher, more preferably 90 ° C. or higher, still more preferably 100 ° C. or higher, preferably 230 ° C. or lower, more preferably 180 ° C. or lower, still more preferably 170 ° C. or lower. Particularly preferably, it is 160 ° C. or lower.
  • D When the melting point of the component is 230 ° C. or lower, the flux activity is likely to be sufficiently developed before the curing reaction between the thermosetting resin and the curing agent occurs. Therefore, according to the semiconductor adhesive containing the component (d), the component (d) is melted at the time of mounting the chip and the oxide film on the solder surface is removed, so that the semiconductor has further excellent connection reliability.
  • the melting point of the component (d) is 25 ° C. or higher, the reaction at room temperature is less likely to start, and the storage stability is further improved. From these viewpoints, the melting point of the component (d) is preferably 25 to 230 ° C, more preferably 90 to 180 ° C or lower, further preferably 100 to 170 ° C, and particularly preferably 100 to 160 ° C.
  • the melting point of the component (d) can be measured using a general melting point measuring device.
  • the sample for which the melting point is to be measured is required to be pulverized into a fine powder and to reduce the deviation in temperature in the sample by using a small amount.
  • a capillary tube with one end closed is often used as the sample container, but some measuring devices are sandwiched between two microscope cover glasses to form a container.
  • the heating at the time of measuring the melting point is measured at a rate of increase of 1 ° C or less per minute. Is desirable.
  • the sample before melting is opaque due to diffused reflection on the surface.
  • the temperature at which the appearance of the sample begins to become transparent is set as the lower limit of the melting point
  • the temperature at which the sample is completely melted is set as the upper limit.
  • the most classic device is a device in which a capillary tube filled with a sample is attached to a double-tube thermometer and heated in a hot bath. A highly viscous liquid is used as the liquid for the hot bath for the purpose of attaching capillaries to the double-tube thermometer, and concentrated sulfuric acid or silicon oil is often used so that the sample comes near the reservoir at the tip of the thermometer. Install.
  • the melting point measuring device a device that heats using a metal heat block and automatically determines the melting point while adjusting the heating while measuring the light transmittance can also be used.
  • a melting point of 230 ° C. or lower means that the upper limit of the melting point is 230 ° C. or lower, and a melting point of 25 ° C. or higher means that the lower limit of the melting point is 25 ° C. or higher. means.
  • component (d) examples include malonic acid, methylmalonic acid, dimethylmalonic acid, ethylmalonic acid, allylmalonic acid, 2,2'-thiodiacetic acid, 3,3'-thiodipropionic acid, 2, 2'-(ethylenedithio) diacetic acid, 3,3'-dithiodipropionic acid, 2-ethyl-2-hydroxybutyric acid, dithiodiglycolic acid, diglycolic acid, acetylenedicarboxylic acid, maleic acid, malic acid, 2- Isopropylaroic acid, tartrate acid, itaconic acid, 1,3-acetone dicarboxylic acid, tricarbaphosphate, muconic acid, ⁇ -hydromuconic acid, succinic acid, methylsuccinic acid, dimethylsuccinic acid, glutaric acid, ⁇ -ketoglutaric acid, 2-methyl Glutalic acid, 3-methylglutaric acid, 2,2-dimethylglucos
  • the content of the component (d) is preferably 0.1% by mass or more, preferably 10% by mass or less, more preferably 5% by mass or less, still more preferably more preferably 0.1% by mass or more, based on the total solid content of the semiconductor adhesive. It is 2% by mass or less.
  • the content of the component (d) is preferably 0.1 to 10% by mass based on the total solid content of the semiconductor adhesive from the viewpoint of connection reliability and reflow resistance at the time of manufacturing a semiconductor device. It is more preferably 0.1 to 5% by mass, and even more preferably 0.1 to 2% by mass.
  • the ratio of the number of moles of the acid group in the total amount of the (d) component to the number of moles of the reactive group in the total amount of the component (c) is preferably 0.01 or more, preferably 4.8 or less. It is preferable to have.
  • the molar ratio is more preferably 0.1 or more, still more preferably 0.5 or more, still more preferably 4.0 or less, still more preferably 3.0 or less.
  • the ratio of the number of moles of the monocarboxylic acid is 0.01 to 4.8, and the ratio of the number of moles of the monocarboxylic acid to the number of moles of the reactive group in the total amount of the component (c) is 0.01 to 4.8.
  • the ratio of the number of moles of the dicarboxylic acid to the number of moles of the reactive group in the total amount of the component (c) is 0.01 to 2.4, and (c) the tricarboxylic acid to the number of moles of the reactive group in the total amount of the component.
  • the ratio of the number of moles of the monocarboxylic acid is preferably 0.01 to 1.6, and the ratio of the number of moles of the monocarboxylic acid to the number of moles of the reactive group in the total amount of the component (c) is 0.5 to 3.0.
  • the ratio of the number of moles of the dicarboxylic acid to the number of moles of the reactive group in the total amount of the component (c) is 0.25 to 1.5, and (c) the tricarboxylic acid to the number of moles of the reactive group in the total amount of the component.
  • the ratio of the number of moles of the above is preferably 0.5 / 3 to 1.0.
  • the semiconductor adhesive of the present embodiment may contain a filler (component (e)), if necessary.
  • the component (e) can control the viscosity of the semiconductor adhesive, the physical properties of the cured product of the semiconductor adhesive, and the like. Specifically, according to the component (e), for example, it is possible to suppress the generation of voids at the time of connection, reduce the hygroscopicity of the cured product of the semiconductor adhesive, and the like.
  • an insulating inorganic filler, a whiskers, a resin filler, or the like can be used as the component (e). Further, as the component (e), one type may be used alone, or two or more types may be used in combination.
  • Examples of the insulating inorganic filler include glass, silica, alumina, titanium oxide, carbon black, mica and boron nitride. Among these, silica, alumina, titanium oxide and boron nitride are preferable, and silica, alumina and boron nitride are more preferable.
  • whiskers examples include aluminum borate, aluminum titanate, zinc oxide, calcium silicate, magnesium sulfate and boron nitride.
  • Examples of the resin filler include fillers made of resins such as polyurethane and polyimide.
  • the resin filler has a smaller coefficient of thermal expansion than organic components (epoxy resin, curing agent, etc.), so it has an excellent effect of improving connection reliability. Further, according to the resin filler, the viscosity of the semiconductor adhesive can be easily adjusted. Further, the resin filler is superior in the function of relieving stress as compared with the inorganic filler.
  • the inorganic filler has a smaller coefficient of thermal expansion than the resin filler, the inorganic filler can realize a low coefficient of thermal expansion of the adhesive composition.
  • many inorganic fillers are general-purpose products and whose particle size is controlled, they are also preferable for viscosity adjustment.
  • the resin filler and the inorganic filler have advantageous effects, either one may be used depending on the application, or both may be mixed and used in order to exhibit both functions.
  • the shape, particle size and content of the component are not particularly limited. Further, the component (e) may have its physical properties adjusted appropriately by surface treatment.
  • the content of the component (e) is preferably 10% by mass or more, more preferably 15% by mass or more, preferably 80% by mass or less, and more preferably, based on the total solid content of the semiconductor adhesive. Is 60% by mass or less.
  • the content of the component (e) is preferably 10 to 80% by mass, more preferably 15 to 60% by mass, based on the total solid content of the semiconductor adhesive.
  • the component (e) is preferably composed of an insulating material. If the component (e) is composed of a conductive substance (for example, solder, gold, silver, copper, etc.), the insulation reliability (particularly HAST resistance) may decrease.
  • a conductive substance for example, solder, gold, silver, copper, etc.
  • Additives such as antioxidants, silane coupling agents, titanium coupling agents, leveling agents, and ion trapping agents may be added to the semiconductor adhesive of the present embodiment. These can be used alone or in combination of two or more. The blending amount of these may be appropriately adjusted so that the effect of each additive is exhibited.
  • the semiconductor adhesive of this embodiment may be in the form of a film. In this case, it is possible to improve workability when the gap between the semiconductor chip and the wiring board or the gap between the plurality of semiconductor chips is sealed by the Pre-applied method.
  • An example of a method for producing a semiconductor adhesive (film-like adhesive) of the present embodiment molded into a film shape is shown below.
  • the component (a), the component (b), the component (c) and the component (d), and the component (e) added as needed are added to an organic solvent, and the mixture is stirred and mixed, kneaded, or the like. , Dissolve or disperse to prepare a resin varnish. Then, a resin varnish is applied to the release-treated base film using a knife coater, a roll coater, an applicator, etc., and then the organic solvent is removed by heating to adhere the resin varnish onto the base film.
  • the agent can be formed.
  • the thickness of the film-like adhesive is not particularly limited, but is preferably 0.5 to 1.5 times, more preferably 0.6 to 1.3 times the height of the bump before connection, for example. , 0.7 to 1.2 times, more preferably.
  • the thickness of the film-shaped adhesive is 0.5 times or more the height of the bump, the generation of voids due to the unfilled adhesive can be sufficiently suppressed, and the connection reliability can be further improved. .. Further, when the thickness is 1.5 times or less, the amount of the adhesive extruded from the chip connection region at the time of connection can be sufficiently suppressed, so that the adhesion of the adhesive to unnecessary portions is sufficiently prevented. be able to. If the thickness of the film-like adhesive is larger than 1.5 times, the bumps have to eliminate a lot of adhesive, and poor continuity is likely to occur. Further, it is not preferable to eliminate a large amount of resin for the weakening of the bump (miniaturization of the bump diameter) due to the narrowing of the pitch and the increase of the number of pins, because the damage to the bump becomes large.
  • the thickness of the film-like adhesive is preferably 2.5 to 150 ⁇ m, more preferably 3.5 to 120 ⁇ m.
  • the organic solvent used for the preparation of the resin varnish is preferably one having the property of uniformly dissolving or dispersing each component, and for example, dimethylformamide, dimethylacetamide, N-methyl-2-pyrrolidone, dimethyl sulfoxide, diethylene glycol dimethyl ether, etc.
  • examples thereof include toluene, benzene, xylene, methyl ethyl ketone, tetrahydrofuran, ethyl cellosolve, ethyl cellosolve acetate, butyl cellosolve, dioxane, cyclohexanone, and ethyl acetate.
  • These organic solvents can be used alone or in combination of two or more.
  • Stirring and mixing and kneading at the time of preparing the resin varnish can be performed by using, for example, a stirrer, a raider, a three-roll, a ball mill, a bead mill or a homodisper.
  • the base film is not particularly limited as long as it has heat resistance that can withstand the heating conditions when the organic solvent is volatilized, and is a polypropylene film, a polyolefin film such as a polymethylpentene film, a polyethylene terephthalate film, and a polyethylene naphthalate. Examples thereof include polyester films such as films, polyimide films and polyetherimide films.
  • the base film is not limited to a single-layer film made of these films, and may be a multilayer film made of two or more kinds of materials.
  • the drying conditions for volatilizing the organic solvent from the resin varnish applied to the base film are preferably conditions in which the organic solvent volatilizes sufficiently, specifically, 50 to 200 ° C. for 0.1 to 90 minutes. It is preferable to heat the film.
  • the organic solvent is preferably removed up to 1.5% by mass or less based on the total amount of the film-like adhesive.
  • the semiconductor adhesive of the present embodiment may be formed directly on the wafer.
  • the resin varnish may be directly spin-coated on the wafer to form a film, and then the organic solvent may be removed to form a layer made of a semiconductor adhesive directly on the wafer. ..
  • the semiconductor adhesive of the present embodiment preferably has a melt viscosity at 80 ° C. of 5000 to 30000 Pa ⁇ s from the viewpoint of facilitating temporary fixing of the semiconductor chip in a temperature range of 60 to 155 ° C., 130.
  • the melt viscosity at ° C. is preferably 2500 to 20000 Pa ⁇ s
  • the melt viscosity at 80 ° C. is 8000 to 27000 Pa ⁇ s
  • the melt viscosity at 130 ° C. is 3500 to 15000 Pa ⁇ s.
  • the melt viscosity at 80 ° C. is 10,000 to 25,000 Pa ⁇ s
  • the melt viscosity at 130 ° C. is 4500 to 10,000 Pa ⁇ s.
  • the melt viscosity can be measured by the method described in Examples.
  • the semiconductor adhesive of the present embodiment described above can be suitably used for a process of curing by applying heat in a pressurized atmosphere, and in particular, a plurality of semiconductor chips are mounted via the semiconductor adhesive. After mounting on a member (semiconductor chip, semiconductor wafer, wiring circuit board, etc.) and temporarily fixing it, it is again pressure-bonded at a temperature higher than the melting point of the connection part (for example, about 260 ° C.) to perform metal bonding, and then the semiconductor is formed. It can be suitably used in the process of curing and sealing the adhesive in a batch.
  • the semiconductor adhesive of the present embodiment When the semiconductor adhesive of the present embodiment is used in this process, it is possible to suppress the generation of voids at the time of temporary fixing and metal bonding by high temperature crimping, and the voids inside the adhesive are easily removed by pressurization, which is more excellent. Reflow resistance is easy to obtain.
  • the semiconductor device of the present embodiment is a semiconductor device in which each connection portion of a semiconductor chip and a wiring circuit board is electrically connected to each other, or a semiconductor in which each connection portion of a plurality of semiconductor chips is electrically connected to each other. It is a device.
  • this semiconductor device at least a part of the connection portion is sealed with a cured product of the above-mentioned semiconductor adhesive which is cured by applying heat under a pressurized atmosphere.
  • FIGS. 1, 2 and FIG. 3 are cross-sectional views showing an embodiment of a semiconductor device that can be manufactured by the method according to the embodiment described later, respectively.
  • FIG. 1 is a schematic cross-sectional view showing a COB type connection mode of a semiconductor chip and a substrate.
  • the semiconductor device 100 shown in FIG. 1 includes a semiconductor chip 1 and a substrate 2 (wiring circuit board), and an adhesive layer 40 interposed between them.
  • the semiconductor chip 1 is a semiconductor chip main body 10, a wiring or a bump 15 arranged on the surface of the semiconductor chip main body 10 on the substrate 2 side, and a connection portion arranged on the wiring or the bump 15. Has a solder 30 and.
  • the substrate 2 has a substrate main body 20 and wiring or bumps 16 as connection portions arranged on the surface of the substrate main body 20 on the semiconductor chip 1 side.
  • the solder 30 of the semiconductor chip 1 and the wiring or bump 16 of the substrate 2 are electrically connected by metal bonding.
  • the semiconductor chip 1 and the substrate 2 are flip-chip connected by wiring or bumps 16 and solder 30.
  • the wiring or bumps 15, 16 and the solder 30 are sealed from the external environment by being sealed by the adhesive layer 40.
  • FIG. 2 shows a COC type connection mode between semiconductor chips.
  • the configuration of the semiconductor device 300 shown in FIG. 2 is the same as that of the semiconductor device 100, except that the two semiconductor chips 1 are flip-chip connected via wiring or bumps 15 and solder 30.
  • connection portion of the wiring or the bump 15 or the like may be a metal film called a pad (for example, gold plating) or a post electrode (for example, a copper pillar).
  • the semiconductor chip main body 10 is not particularly limited, and various semiconductors such as elemental semiconductors composed of elements of the same type such as silicon and germanium, and compound semiconductors such as gallium arsenide and indium phosphorus can be used.
  • the substrate 2 is not particularly limited as long as it is a wiring circuit board, and does not require a metal layer formed on the surface of an insulating substrate containing glass epoxy, polyimide, polyester, ceramic, epoxy, bismaleimide triazine and the like as main components.
  • a circuit board on which wiring (wiring pattern) is formed by removing etching at a location a circuit board on which wiring (wiring pattern) is formed by metal plating or the like on the surface of the insulating substrate, and a conductive substance on the surface of the insulating substrate.
  • a circuit board or the like on which wiring (wiring pattern) is formed by printing can be used.
  • the main components are gold, silver, copper, and solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-. Copper, tin-silver-copper), tin, nickel and the like are used and may be composed of only a single component or may be composed of a plurality of components.
  • the connecting portion may have a structure in which these metals are laminated. Of the metal materials, copper and solder are relatively inexpensive and preferable. From the viewpoint of improving connection reliability and suppressing warpage, the connection portion may contain solder.
  • the main components of the pad are gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin-silver-copper), tin, and nickel. Etc. may be used and may be composed of only a single component or may be composed of a plurality of components.
  • the pad may have a structure in which these metals are laminated. From the viewpoint of connection reliability, the pad may contain gold or solder.
  • a metal layer containing the above as a main component may be formed.
  • This metal layer may be composed of only a single component, or may be composed of a plurality of components.
  • the metal layer may have a structure in which a plurality of metal layers are laminated.
  • the metal layer may contain relatively inexpensive copper or solder. From the viewpoint of improving connection reliability and suppressing warpage, the metal layer may contain solder.
  • the semiconductor devices (packages) as shown in FIGS. 1 or 2 are laminated, and gold, silver, copper, and solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin). -Silver-copper), tin, nickel, etc. may be electrically connected.
  • the metal for connection may be relatively inexpensive copper or solder.
  • an adhesive layer may be flip-chip connected or laminated between semiconductor chips to form holes penetrating the semiconductor chips and connected to the electrodes on the patterned surface.
  • FIG. 3 is a cross-sectional view showing another embodiment of the semiconductor device (semiconductor chip laminated type mode (TSV)).
  • TSV semiconductor chip laminated type mode
  • the wiring or bump 15 formed on the interposer main body 50 as a substrate is connected to the solder 30 of the semiconductor chip 1, so that the semiconductor chip 1 and the interposer 5 are flip-chips. It is connected.
  • An adhesive layer 40 is interposed between the semiconductor chip 1 and the interposer 5.
  • the semiconductor chip 1 is repeatedly laminated on the surface of the semiconductor chip 1 opposite to the interposer 5 via wiring or bumps 15, solder 30, and an adhesive layer 40.
  • the wiring or bumps 15 on the pattern surface on the front and back of the semiconductor chip 1 are connected to each other by a through electrode 34 filled in a hole penetrating the inside of the semiconductor chip main body 10.
  • a through electrode 34 filled in a hole penetrating the inside of the semiconductor chip main body 10.
  • the material of the through electrode 34 copper, aluminum, or the like can be used.
  • the adhesive layer can be applied as a sealing material between the semiconductor chips 1 facing each other and between the semiconductor chips 1 and the interposer 5.
  • a first member having a connecting portion and a second member having a connecting portion are arranged so that the connecting portion of the first member and the connecting portion of the second member face each other.
  • the semiconductor adhesive is cured by applying heat in a pressurized atmosphere, and at least a part of the connection portion is formed by the cured semiconductor adhesive. It is provided with a sealing step of sealing.
  • the first member is, for example, a wiring circuit board, a semiconductor chip or a semiconductor wafer
  • the second member is a semiconductor chip.
  • a joining step of forming a metal joint between the respective connecting portions may be provided by crimping while heating to a temperature equal to or higher than the melting point of one of the connecting portions.
  • the laminating step is, for example, a step of arranging a plurality of semiconductor chips on the stage and a step of arranging the plurality of semiconductor chips on the stage while heating the stage.
  • a temporary fixing step another semiconductor chip is sequentially arranged via a semiconductor adhesive, and a plurality of laminated bodies (temporary fixed bodies) in which the semiconductor chip, the semiconductor adhesive, and other semiconductor chips are laminated in this order are obtained. And, including.
  • the laminating step includes, for example, a step of arranging the wiring circuit board or the semiconductor wafer on the stage and a wiring circuit arranged on the stage while heating the stage.
  • a laminate temporaryly fixed in which a plurality of semiconductor chips are sequentially arranged on a substrate or a semiconductor wafer via a semiconductor adhesive, and a wiring circuit board, a semiconductor adhesive, and the plurality of semiconductor chips are laminated in this order.
  • Body or a temporary fixing step of obtaining a laminated body (temporary fixed body) in which a semiconductor wafer, a semiconductor adhesive, and a plurality of the above-mentioned semiconductor chips are laminated in this order.
  • a semiconductor adhesive is placed on the first member or the second member (for example, a film-shaped semiconductor adhesive is attached).
  • the semiconductor chips separated on the dicing tape are picked up, adsorbed on the crimping tool (crimping head) of the crimping machine, and temporarily fixed to the wiring circuit board, another semiconductor chip, or the semiconductor wafer.
  • the method of arranging the semiconductor adhesive is not particularly limited, and for example, when the semiconductor adhesive is in the form of a film, a method such as heat pressing, roll laminating, or vacuum laminating may be used.
  • the area and thickness of the semiconductor adhesive to be arranged are appropriately set according to the sizes of the first member and the second member, the height of the connecting portion (bump), and the like.
  • the semiconductor adhesive may be arranged on the semiconductor chip, or the semiconductor wafer on which the semiconductor adhesive is arranged may be diced and then individualized into the semiconductor chip.
  • a crimping machine such as a flip chip bonder is generally used.
  • the crimping tool When the crimping tool picks up the semiconductor chip for temporary fixing, it is preferable that the crimping tool has a low temperature so that heat is not transferred to the semiconductor adhesive or the like on the semiconductor chip.
  • the semiconductor chip is heated to a high temperature so that the fluidity of the semiconductor adhesive can be increased and the entrained voids can be efficiently eliminated.
  • heating at a lower temperature than the starting temperature of the curing reaction of the semiconductor adhesive is preferable.
  • the difference between the temperature of the crimping tool when picking up the semiconductor chip and the temperature of the crimping tool at the time of temporary fixing is small.
  • This temperature difference is preferably 100 ° C. or lower, more preferably 60 ° C. or lower, and even more preferably substantially 0 ° C. If the temperature difference is 100 ° C. or higher, it takes time to cool the crimping tool, so that the productivity tends to decrease.
  • the starting temperature of the curing reaction of the semiconductor adhesive is measured using DSC (PerkinElmer Co., Ltd., DSC-Pyrs1) under the conditions of a sample amount of 10 mg, a temperature rise rate of 10 ° C./min, and an air or nitrogen atmosphere. The onset temperature of.
  • the load applied for temporary fixing is appropriately set in consideration of control of the number of connecting portions (bumps), absorption of height variation of the connecting portions (bumps), deformation amount of the connecting portions (bumps), and the like.
  • the connecting portions facing each other are in contact with each other after crimping (temporary crimping).
  • temporary crimping temporary crimping
  • the load is preferably large because of the elimination of voids and contact of the connecting portion, for example, 0.0001 to 0.2N, preferably 0.0005 to 0.15N per connecting portion (bump). More preferably, 0.001 to 0.1N is even more preferable.
  • the crimping time in the temporary fixing step is preferably as short as possible from the viewpoint of improving productivity, and may be, for example, 5 seconds or less, 3 seconds or less, or 2 seconds or less.
  • the heating temperature of the stage is lower than the melting point of the connection portion of the first member and the melting point of the connection portion of the second member, and may be usually 60 to 150 ° C. or 70 to 100 ° C. By heating at such a temperature, voids caught in the semiconductor adhesive can be efficiently eliminated.
  • the temperature of the crimping tool at the time of temporary fixing is preferably set so that the temperature difference from the temperature of the crimping tool at the time of picking up the semiconductor chip becomes small as described above, but for example, it is 80 to 350 ° C. or , 100-170 ° C.
  • the first member and the second member in the laminated body (temporarily fixed body) obtained in the temporary fixing step are connected to each other at a temperature equal to or higher than the melting point of at least one of the connecting portions (bumps).
  • a metal joint is formed between the respective connections.
  • a crimping machine such as a flip chip bonder is used.
  • the temperature of the crimping tool (crimping head) of the crimping machine is set to a temperature equal to or higher than the melting point of at least one of the melting point of the connecting portion of the first member and the melting point of the connecting portion of the second member.
  • the temperature of the crimping tool may be 180 ° C. or higher, 220 ° C. or higher, or 250 ° C. or higher from the viewpoint of sufficiently forming a metal joint between the respective connections.
  • the temperature of the crimping tool is set from the viewpoint of suppressing the foaming and expansion of the volatile components contained in the semiconductor adhesive due to the sudden application of high-temperature heat to the semiconductor adhesive and the generation of many voids. It may be 350 ° C. or lower, 320 ° C. or lower, or 300 ° C. or lower.
  • the load applied for crimping is appropriately set in consideration of control of the number of connecting portions (bumps), absorption of height variation of the connecting portions (bumps), deformation amount of the connecting portions (bumps), and the like.
  • the load is preferably large from the viewpoint of eliminating voids and efficiently joining the metal of the connecting portion, for example, 0.0001 to 0.2N per connecting portion (bump), preferably 0.0005. ⁇ 0.15N is more preferable, and 0.001 to 0.1N is even more preferable.
  • the crimping time in the joining step may be, for example, 10 seconds or less, 5 seconds or less, or 4 seconds or less from the viewpoint of improving productivity and suppressing the progress of curing of the semiconductor adhesive.
  • the crimping time may be 1 second or longer, 2 seconds or longer, or 3 seconds or longer.
  • the heating temperature of the stage may be usually 60 to 150 ° C, or 70 to 100 ° C. By heating at such a temperature, voids caught in the semiconductor adhesive can be efficiently eliminated.
  • the sealing step following the joining step the semiconductor adhesive in a laminated body having a plurality of laminated bodies or a plurality of semiconductor chips (high temperature crimping laminated body) is collectively applied. It may be cured and the plurality of connections may be sealed together.
  • the sealing process usually fills the voids between the connections with a semiconductor adhesive.
  • the metal joint between the opposing connection portions becomes stronger.
  • the sealing step is performed using a device capable of heating and pressurizing. Examples of the apparatus include a pressure reflow furnace and a pressure oven.
  • connection temperature of the sealing step is lower than the melting point of the facing connection portion (for example, bump-bump, bump-pad, bump-wiring), and the temperature is such that the semiconductor adhesive can be cured. Is preferable.
  • the heating temperature may be, for example, 150 to 450 ° C. or 170 to 200 ° C.
  • the pressurization in the sealing step is performed not by the crimping machine but by the air pressure in the pressurizing reflow furnace, the pressurizing oven, or the like. If the pressurization is performed by atmospheric pressure, heat can be applied to the whole, and the heat treatment after crimping (main crimping) can be shortened or eliminated, and the productivity is improved.
  • the pressure is applied by atmospheric pressure, it is easy to perform the main crimping of a plurality of laminated bodies (high temperature crimping laminated body) or a laminated body including a plurality of semiconductor chips (high temperature crimping laminated body) at once.
  • pressurization by atmospheric pressure is preferable from the viewpoint of fillet suppression, rather than direct pressurization using a crimping machine. Fillet suppression is important for the tendency of semiconductor devices to become smaller and denser.
  • the atmosphere in which crimping is performed in the sealing step is not particularly limited, but an atmosphere containing air, nitrogen, formic acid, etc. is preferable.
  • the crimping pressure in the sealing process is appropriately set according to the size and number of members to be connected.
  • the pressure may be, for example, above atmospheric pressure and 1 MPa or less.
  • a large pressure is preferable from the viewpoint of void suppression and connectivity improvement, and a small pressure is preferable from the viewpoint of fillet suppression. Therefore, the gauge pressure of the device when the laminate is pressurized is more preferably 0.05 to 1.0 MPa.
  • the crimping time may be 0.1 to 3 hours, 0.2 to 2 hours, or 0.25 to 1 hour from the viewpoint of sufficiently eliminating voids and sufficiently curing the semiconductor adhesive. ..
  • a plurality of semiconductor chips are three-dimensionally laminated, such as a semiconductor device having a TSV structure
  • the plurality of semiconductor chips are stacked one by one to be in a state of temporary fixing and high-temperature crimping, and then a plurality of laminated semiconductors.
  • a semiconductor device may be obtained by heating and pressurizing the chips all at once.
  • FIG. 4 is a schematic cross-sectional view showing an embodiment of a method for manufacturing a semiconductor device.
  • the first member is a semiconductor wafer and the second member is a semiconductor chip.
  • the present invention includes a temporary fixing step of obtaining a laminated body (temporary fixed body) in which the semiconductor adhesive 44 and a plurality of semiconductor chips 1 are laminated in this order.
  • the temporary fixing step is performed using a crimping machine equipped with a crimping tool 70. Each condition of the laminating process is as described above.
  • the semiconductor wafer 3 is a semiconductor wafer main body 11, a wiring or a bump 15 arranged on the surface of the semiconductor wafer main body 11 on the semiconductor chip 1 side, and a bump as a connection portion arranged on the wiring or the bump 15. It has 38 and. Further, the semiconductor wafer 3 is provided with a passivation film 46 for the purpose of protecting the surface thereof. Examples of the constituent material of the passivation film include polyimide resin, silicon nitride (SiN), silicon oxide (SiO 2 ) and the like. The semiconductor wafer 3 does not have to include the passivation film 46.
  • the semiconductor chip 1 includes a semiconductor chip main body 10, a bump or copper pillar 17 as a connection portion arranged on the surface of the semiconductor chip main body 10 on the semiconductor wafer 3 side, and a connection portion arranged on the bump or copper pillar 17. With the solder 36 as.
  • a through electrode 34 may be provided inside the semiconductor chips 1 to be stacked.
  • the semiconductor adhesive 44 is arranged on the surface of the semiconductor chip 1 at the time of temporary fixing.
  • the semiconductor adhesive 44 the semiconductor adhesive of the present embodiment is used.
  • the semiconductor chips 1 and the semiconductor adhesive 44 mounted at the initial stage are not allowed to be mounted.
  • the thermal history of the stage 60 will continue to be given until the final mounting of the semiconductor chip 1 is completed.
  • the time until all the semiconductor chips 1 are mounted (the time during which the heat history is continuously given to the initially mounted semiconductor chips) varies depending on the number of mounted semiconductor chips 1, but is, for example, 1 to 3 hours. ..
  • the semiconductor wafer 3 and the semiconductor chip 1 in the laminated body (temporarily fixed body) obtained in the temporary fixing step are connected to their respective connection portions (solder 36 or bump 38).
  • a metal bond is formed between the solder 36 and the bump 38.
  • the joining step is performed using a crimping machine equipped with a crimping tool 80. Each condition of the joining process is as described above.
  • the semiconductor adhesive 44 may be slightly cured (semi-cured) by heating in this bonding step to the extent that the fluidity is still maintained in the sealing step described later. However, since the heating time in the bonding step is short, the semiconductor adhesive 44 is not completely cured. After the joining step, the semiconductor adhesive 44 becomes a semi-cured semiconductor adhesive 42.
  • the initially crimped semiconductor chip 1 and the semi-cured semiconductor adhesive 42 are used.
  • the thermal history by the stage 60 will continue to be given until the final mounting of the semiconductor chip 1 is completed.
  • the time until all the semiconductor chips 1 are crimped (the time during which the heat history is continuously given to the first crimped semiconductor chip) varies depending on the number of mounted semiconductor chips 1, but is, for example, 1 to 3 hours. ..
  • the laminate (high temperature pressure-bonded laminate) obtained in the bonding step is heated and pressed in a pressure oven 90 to achieve semi-cured bonding for semiconductors.
  • the agents 42 are collectively cured to form the adhesive layer 40, and the plurality of connecting portions are collectively sealed.
  • Each condition of the sealing step is as described above.
  • the semiconductor adhesive 44 of the present embodiment in the above process, it is possible to temporarily fix a plurality of semiconductor chips 1 while maintaining sufficient fluidity of the semiconductor adhesive 44, and during high temperature crimping in the joining step. It is also possible to suppress the amount of voids, reduce the generation of voids during batch curing in the sealing process, and realize the disappearance of voids generated in the previous steps. Further, even when a long heat history is given to the semiconductor adhesive in the temporary fixing step and the joining step, it is possible to reduce the generation of voids.
  • the weight average molecular weight (Mw) of the component is obtained by the GPC method.
  • the details of the GPC method are as follows.
  • thermoplastic resin, thermosetting resin, curing agent, flux compound and filler The amount (unit: parts by mass) of the thermoplastic resin, thermosetting resin, curing agent, flux compound and filler shown in Table 1 is the NV value ([Paint content mass after drying] / [Paint content mass before drying]. ] ⁇ 100) was added to the organic solvent (cyclohexanone) so as to be 50%. After that, ⁇ 1.0 mm zirconia beads and ⁇ 2.0 mm zirconia beads having the same mass as the amount of the solid content (thermoplastic resin, thermosetting resin, curing agent, flux compound and filler) were added into the same container, and a ball mill was added. The mixture was stirred for 30 minutes with (Fritsch Japan Co., Ltd., planetary pulverizer P-7). After stirring, the zirconia beads were removed by filtration to prepare a coated varnish.
  • the obtained coating varnish is coated on a base film (manufactured by Teijin DuPont Film Co., Ltd., trade name "Purex A55") with a small precision coating device (manufactured by Yasui Seiki Co., Ltd.) in a clean oven (manufactured by Yasui Seiki Co., Ltd.).
  • a film-like adhesive adheresive for film-like semiconductor having a film thickness of 20 ⁇ m was obtained.
  • ⁇ DSC measurement> The obtained film-like adhesive was weighed in an aluminum pan (manufactured by Epolide Service Co., Ltd.) in an amount of 10 mg, covered with an aluminum lid, and the evaluation sample was sealed in the sample pan using a crimper. Using a differential scanning calorimeter (Thermo plus DSC8235E, manufactured by Rigaku Co., Ltd.), measurements were taken under a nitrogen atmosphere at a heating rate of 10 ° C./min and a measurement temperature range of 30 to 300 ° C.
  • a partial area analysis method is used, and by instructing the analysis in the temperature range of 60 ° C to 280 ° C of each DSC curve, the baseline of the analysis temperature range is specified and the peak area is integrated. By doing so, the total calorific value (unit: J / g) was calculated. Subsequently, by designating 155 ° C as the divided temperature, the respective partial areas of 60 to 155 ° C and 155 to 280 ° C were integrated, and each calorific value (unit: J / g) was calculated.
  • the onset temperature analysis means the analysis method of the entire area (JIS method) is used, and by instructing the analysis in the temperature range of 60 ° C to 280 ° C, the baseline and the maximum slope point of the peak in each DSC curve are instructed. The intersection of the above was calculated, and the onset temperature (unit: ° C.) was obtained.
  • the film-like adhesive (initial sample) obtained in Examples and Comparative Examples was placed in an oven set at 100 ° C., heat-treated for 1 hour, then the sample was taken out, and the evaluation sample A after heat treatment at 100 ° C. was obtained. Obtained.
  • the film-like adhesive (initial sample) obtained in Examples and Comparative Examples was placed in an oven set at 80 ° C., heat-treated for 6 hours, then the sample was taken out, and the evaluation sample B after heat treatment at 80 ° C. was obtained. Obtained.
  • the calorific value (unit: J / g) at 60 to 280 ° C. was calculated by the same procedure as before heating. This was taken as the calorific value after the heat treatment.
  • reaction rate was calculated by the following formula using the two calorific values obtained (the calorific value of the initial sample and the calorific value of the evaluation sample A, or the calorific value of the initial sample and the calorific value of the evaluation sample B).
  • reaction rate (%) (initial calorific value-calorific value after heat treatment) / initial calorific value x 100
  • the film-like adhesive (initial sample) obtained in Examples and Comparative Examples, the film-like adhesive was layered multiple times using a desktop laminator (product name: Hotdog GK-13DX, manufactured by Lamy Corporation). Together, they were laminated to a thickness of 400 ⁇ m to prepare a sample for viscosity measurement.
  • the laminating conditions were the device set temperature of 50 ° C. and the device transfer speed level 9.
  • the laminated viscosity measurement sample is punched out using a 10 mm square punch, and the temperature indicates the melt viscosity at 80 ° C (80 ° C viscosity), the melt viscosity at 130 ° C (130 ° C viscosity), the minimum melt viscosity, and the minimum melt viscosity.
  • Melting temperature was measured for viscosity using a rotary rheometer (manufactured by TA Instruments, trade name: ARES-G2). [Measurement condition] Measuring tool size: 9mm ⁇ Sample thickness: 400 ⁇ m Temperature rise rate: 10 ° C / min Frequency: 10Hz Temperature range: 30-180 ° C
  • ⁇ Void evaluation> Manufacturing of semiconductor devices
  • the film-like adhesive (initial sample) obtained in Examples and Comparative Examples was made into a film thickness of 40 ⁇ m using a desktop laminator (product name: Hotdog GK-13DX, manufactured by Lamy Corporation), and then 7.5 mm.
  • a semiconductor chip to which a film-like adhesive is attached is replaced with another semiconductor chip (chip size: 10 mm ⁇ 10 mm, thickness 0.1 mm, number of bumps: 1048 pins, pitch 80 ⁇ m, product name: WALTS-TEG IP80, Co., Ltd.
  • the laminated body (temporary fixed body) after the above temporary crimping was high temperature crimped with a flip chip bonder (FCB3, manufactured by Panasonic Corporation).
  • the stage temperature during high-temperature crimping was 70 ° C, the crimping conditions were tool temperature: 260 ° C, load: 35N (0.033N per bump), time: 3 seconds, and evaluation sample C with metal joints at the connection. (High temperature crimp laminate) was obtained.
  • evaluation sample C high temperature crimping laminate
  • evaluation sample D pressurized laminate
  • the evaluation sample C which is a laminate after high temperature crimping, is heat-treated in an oven at 80 ° C. for 6 hours, then taken out once, and taken out once in a pressure oven at a heating rate of 20 ° C./min. The temperature was raised to 190 ° C., and the mixture was heated and pressurized at 190 ° C. and 0.8 MPa for 1 hour to obtain an evaluation sample E (heat history pressurized laminate).
  • an image of the inside of the evaluation sample was taken by an ultrasonic diagnostic imaging device (Insight-300, manufactured by Insight Co., Ltd.). From the obtained image, an image of the adhesive layer between the chips was captured by a scanner (GT-9300UF, manufactured by Seiko Epson Corporation). In the captured image, the void portion was identified by color tone correction and two-gradation using image processing software (Adobe Photoshop (trade name)), and the proportion of the void portion was calculated from the histogram. The area of the entire adhesive layer including the void portion was set to 100 area%.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

熱可塑性樹脂、熱硬化性樹脂、硬化剤及び酸基を有するフラックス化合物を含む半導体用接着剤であって、半導体用接着剤を１０℃／分の昇温速度で加熱する示差走査熱量測定により得られるＤＳＣ曲線の６０～１５５℃の発熱量が、２０Ｊ／ｇ以下であり、半導体用接着剤を１０℃／分の昇温速度で加熱するずり粘度測定により得られる粘度曲線の最低溶融粘度が、２０００Ｐａ・ｓ以上である、半導体用接着剤。

Description

半導体用接着剤、並びに、半導体装置及びその製造方法
　本開示は、半導体用接着剤、並びに、半導体装置及びその製造方法に関する。
　従来、半導体チップと基板とを接続するには、金ワイヤ等の金属細線を用いるワイヤーボンディング方式が広く適用されてきた。
　近年、半導体装置に対する高機能化、高集積化、高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板とを直接接続するフリップチップ接続方式（ＦＣ接続方式）が広まりつつある。
　例えば、半導体チップ及び基板間の接続に関して、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）等に盛んに用いられているＣＯＢ（Ｃｈｉｐ　Ｏｎ　Ｂｏａｒｄ）型の接続方式もＦＣ接続方式に該当する。また、ＦＣ接続方式は、半導体チップ上に接続部（バンプ又は配線）を形成して、半導体チップ間を接続するＣＯＣ（Ｃｈｉｐ　Ｏｎ　Ｃｈｉｐ）型、及び、半導体ウェハ上に接続部（バンプ又は配線）を形成して、半導体チップと半導体ウェハとの間を接続するＣＯＷ（Ｃｈｉｐ　Ｏｎ　Ｗａｆｅｒ）型の接続方式にも広く用いられている（例えば、特許文献１参照）。
　また、さらなる小型化、薄型化及び高機能化が強く要求されるパッケージでは、上述した接続方式を積層・多段化したチップスタック型パッケージ、ＰＯＰ（Ｐａｃｋａｇｅ　Ｏｎ　Ｐａｃｋａｇｅ）、ＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）等も広く普及し始めている。このような積層・多段化技術は、半導体チップ等を三次元的に配置することから、二次元的に配置する手法と比較してパッケージを小さくできる。また、半導体の性能向上、ノイズ低減、実装面積の削減、省電力化等にも有効であることから、次世代の半導体配線技術として注目されている。
　ところで、一般に接続部同士の接続には、接続信頼性（例えば絶縁信頼性）を充分に確保する観点から、金属接合が用いられている。上記接続部（例えば、バンプ及び配線）に用いられる主な金属としては、はんだ、スズ、金、銀、銅、ニッケル等があり、これらの複数種を含んだ導電材料も用いられている。接続部に用いられる金属は、表面が酸化して酸化膜が生成してしまうこと、及び、表面に酸化物等の不純物が付着してしまうことにより、接続部の接続面に不純物が生じる場合がある。このような不純物が残存すると、半導体チップと基板との間、又は２つの半導体チップの間における接続信頼性（例えば絶縁信頼性）が低下し、上述した接続方式を採用するメリットが損なわれてしまうことが懸念される。
　また、これらの不純物の発生を抑制する方法として、ＯＳＰ（Ｏｒｇａｎｉｃ　Ｓｏｌｄｅｒｂｉｌｉｔｙ　Ｐｒｅｓｅｒｖａｔｉｖｅｓ）処理等で知られる接続部を酸化防止膜でコーティングする方法があるが、この酸化防止膜は接続プロセス時のはんだ濡れ性の低下、接続性の低下等の原因となる場合がある。
　そこで上述の酸化膜及び不純物を除去する方法として、半導体用接着剤にフラックス剤を含有させる方法が提案されている（例えば、特許文献２参照）。
特開２００８－２９４３８２号公報 国際公開第２０１３／１２５０８６号
　近年、生産性を向上させる観点から、半導体用接着剤を介して複数の半導体チップを被搭載部材（半導体チップ、半導体ウェハ、配線回路基板等）の上に搭載し仮固定した後、一括して硬化と封止を行うプロセスが提案されている。このプロセスでは、半導体用接着剤が流動可能な程度にステージに熱（６０～１５５℃程度）を加えることで、被搭載部材に半導体チップを仮固定した後、再び接続部（バンプ又は配線）の融点以上の温度（例えば２６０℃程度）で高温圧着し金属接合を行った上で、半導体用接着剤を一括して硬化する。このプロセスによれば、複数個のパッケージを効率良く作製することができる。
　上記プロセスでは、半導体用接着剤中にボイドが残存する場合があり、このボイドの発生を防止するため、一括硬化を加圧条件下で行う方法が提案されている。しかしながら、半導体チップの数が多くなると、上記方法であってもボイドが残存する場合があり、更なる改良の余地があることが明らかになった。
　そこで、本開示の目的の一つは、半導体用接着剤を介して複数の半導体チップを被搭載部材上に仮固定し、それらを高温圧着して金属接合を行った後、一括して硬化と封止を行うプロセスにおいて、半導体用接着剤中に残存し得るボイドを低減することである。
　すなわち、本開示は、上記ボイドを低減することができる半導体用接着剤、並びに、上記半導体用接着剤を用いた半導体装置及びその製造方法を提供することを目的とする。
　本発明者らは、上記プロセスの高温圧着時にボイドが多く発生し、結果として半導体用接着剤中にボイドが残存しやすくなると推察した。すなわち、上記高温圧着時に、半導体用接着剤には急激に高温の熱がかかる為、半導体用接着剤に含有される揮発成分が発泡、膨張することによりボイドが多く発生するものと考えられる。この高温圧着の後、一括硬化時の加圧によってボイドを除去する工程もあるが、硬化前のボイド量が多すぎると、加圧してもボイドを潰しきれずに一部が残存してしまうものと推察される。
　また、半導体ウェハ上への半導体チップの搭載数が多い場合、仮固定及び高温圧着の際に半導体用接着剤が部分的に硬化するため、結果として半導体用接着剤中にボイドが残存しやすくなると推察される。すなわち、上記プロセスでは半導体チップが順次搭載されるため、初期に搭載された半導体チップ及び半導体用接着剤に対しては、最後の半導体チップの搭載が完了するまでステージによる熱履歴が与えられ続けることとなる。そのため、半導体チップの数が多くなると、初期に搭載された半導体チップを仮固定する半導体用接着剤の硬化が部分的に進行してしまい、一括硬化時の加圧によってボイドが除去されずに残存すると推察される。本発明者らは、上記推察に基づき更なる検討を行い、本発明を完成させた。
　本開示のいくつかの側面は、以下を提供する。
　［１］可塑性樹脂、熱硬化性樹脂、硬化剤及び酸基を有するフラックス化合物を含む半導体用接着剤であって、上記半導体用接着剤を１０℃／分の昇温速度で加熱する示差走査熱量測定により得られるＤＳＣ曲線の６０～１５５℃の発熱量が、２０Ｊ／ｇ以下であり、上記半導体用接着剤を１０℃／分の昇温速度で加熱するずり粘度測定により得られる粘度曲線の最低溶融粘度が、２０００Ｐａ・ｓ以上である、半導体用接着剤。
　［２］上記最低溶融粘度が３０００Ｐａ・ｓ以上である、上記［１］に記載の半導体用接着剤。
　［３］上記最低溶融粘度が４０００Ｐａ・ｓ以上である、上記［１］に記載の半導体用接着剤。
　［４］上記最低溶融粘度が２００００Ｐａ・ｓ以下である、上記［１］～［３］のいずれかに記載の半導体用接着剤。
　［５］上記最低溶融粘度が１５０００Ｐａ・ｓ以下である、上記［１］～［３］のいずれかに記載の半導体用接着剤。
　［６］上記最低溶融粘度が１００００Ｐａ・ｓ以下である、上記［１］～［３］のいずれかに記載の半導体用接着剤。
　［７］上記半導体用接着剤を１０℃／分の昇温速度で加熱する示差走査熱量測定により得られるＤＳＣ曲線のオンセット温度が１５５℃以上である、上記［１］～［６］のいずれかに記載の半導体用接着剤。
　［８］上記最低溶融粘度を示す温度が１３５℃以上である、上記［１］～［７］のいずれかに記載の半導体用接着剤。
　［９］上記最低溶融粘度を示す温度が１４０℃以上である、上記［１］～［７］のいずれかに記載の半導体用接着剤。
　［１０］上記最低溶融粘度を示す温度が１４５℃以上である、上記［１］～［７］のいずれかに記載の半導体用接着剤。
　［１１］上記半導体用接着剤を１０℃／分の昇温速度で加熱するずり粘度測定により得られる粘度曲線の８０℃における粘度が、１００００Ｐａ・ｓ以上である、上記［１］～［１０］のいずれかに記載の半導体用接着剤。
　［１２］上記熱可塑性樹脂の重量平均分子量が、１００００以上である、上記［１］～［１１］のいずれかに記載の半導体用接着剤。
　［１３］上記熱可塑性樹脂の含有量が、上記半導体用接着剤の固形分全量を基準として、１～３０質量％である、上記［１］～［１２］のいずれかに記載の半導体用接着剤。
　［１４］上記熱可塑性樹脂の含有量が、上記半導体用接着剤の固形分全量を基準として、５質量％以上である、上記［１］～［１３］のいずれかに記載の半導体用接着剤。
　［１５］上記硬化剤が、アミン系硬化剤を含む、上記［１］～［１４］のいずれかに記載の半導体用接着剤。
　［１６］上記硬化剤が、イミダゾール系硬化剤を含む、上記［１］～［１５］のいずれかに記載の半導体用接着剤。
　［１７］上記硬化剤の含有量が、上記半導体用接着剤の固形分全量を基準として、２．３質量％以下である、上記［１］～［１６］のいずれかに記載の半導体用接着剤。
　［１８］上記フラックス化合物の融点が、２５～２３０℃である、上記［１］～［１７］のいずれかに記載の半導体用接着剤。
　［１９］上記フラックス化合物の融点が、１００～１７０℃である、上記［１］～［１８］のいずれかに記載の半導体用接着剤。
　［２０］上記熱硬化性樹脂が、エポキシ樹脂を含有する、上記［１］～［１９］のいずれかに記載の半導体用接着剤。
　［２１］上記熱硬化性樹脂が、３５℃で液状のエポキシ樹脂を実質的に含有しない、上記［１］～［２０］のいずれかに記載の半導体用接着剤。
　［２２］フィルム状である、上記［１］～［２１］のいずれかに記載の半導体用接着剤。
　［２３］加圧雰囲気下で熱を加えることにより硬化させる、上記［１］～［２２］のいずれかに記載の半導体用接着剤。
　［２４］半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、上記［１］～［２３］のいずれかに記載の半導体用接着剤を加圧雰囲気下に熱を加えることにより硬化させ、硬化した上記半導体用接着剤により上記接続部の少なくとも一部を封止する封止工程を備える、半導体装置の製造方法。
　［２５］上記封止工程の前に、ステージ上に複数の半導体チップを配置する工程と、上記ステージを６０～１５５℃に加熱しながら、上記ステージ上に配置された上記複数の半導体チップのそれぞれの上に、上記半導体用接着剤を介して他の半導体チップを順次配置し、上記半導体チップ、上記半導体用接着剤及び上記他の半導体チップがこの順に積層されてなる積層体を複数得る仮固定工程と、を更に備える、上記［２４］に記載の半導体装置の製造方法。
　［２６］上記仮固定工程の後、且つ、上記封止工程の前に、上記半導体チップと上記他の半導体チップとを、それぞれの接続部のうちの少なくとも一方の接続部の融点以上の温度に加熱しながら圧着することで、それぞれの接続部間に金属接合を形成する接合工程を更に備える、上記［２５］に記載の半導体装置の製造方法。
　［２７］上記封止工程の前に、ステージ上に配線回路基板又は半導体ウェハを配置する工程と、上記ステージを６０～１５５℃に加熱しながら、上記ステージ上に配置された上記配線回路基板又は半導体ウェハの上に、上記半導体用接着剤を介して複数の半導体チップを順次配置し、上記配線回路基板、上記半導体用接着剤及び複数の上記半導体チップがこの順に積層されてなる積層体、又は、上記半導体ウェハ、上記半導体用接着剤及び複数の上記半導体チップがこの順に積層されてなる積層体を得る仮固定工程と、を更に備える、上記［２４］に記載の半導体装置の製造方法。
　［２８］上記仮固定工程の後、且つ、上記封止工程の前に、上記配線回路基板又は半導体ウェハと上記半導体チップとを、それぞれの接続部のうちの少なくとも一方の接続部の融点以上の温度に加熱しながら圧着することで、それぞれの接続部間に金属接合を形成する接合工程を更に備える、上記［２７］に記載の半導体装置の製造方法。
　［２９］半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置であって、上記接続部の少なくとも一部が、加圧雰囲気下で熱を加えて硬化された上記［１］～［２３］のいずれかに記載の半導体用接着剤の硬化物によって封止されている、半導体装置。
　本開示によれば、半導体用接着剤を介して複数の半導体チップを被搭載部材上に仮固定し、それらを高温圧着して金属接合を行った後、一括して硬化と封止を行うプロセスにおいて、半導体用接着剤中に残存し得るボイドを低減することができる。本開示によれば、このようなボイドを低減することができる半導体用接着剤、並びに、このようなボイドが低減された半導体装置及びその製造方法を提供することができる。
半導体装置の一実施形態を示す模式断面図である。 半導体装置の一実施形態を示す模式断面図である。 半導体装置の一実施形態を示す模式断面図である。 半導体装置の製造方法の一実施形態を示す模式断面図である。
　以下、場合により図面を参照しつつ本開示の一実施形態について詳細に説明する。なお、図面中、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
　本明細書に記載される数値範囲の上限値及び下限値は、任意に組み合わせることができる。実施例に記載される数値も、数値範囲の上限値又は下限値として用いることができる。本明細書において、「（メタ）アクリル」とは、アクリル又はそれに対応するメタクリルを意味する。
＜半導体用接着剤及びその製造方法＞
　本実施形態の半導体用接着剤は、熱可塑性樹脂（以下、場合により「（ａ）成分」という。）、熱硬化性樹脂（以下、場合により「（ｂ）成分」という。）、硬化剤（以下、場合により「（ｃ）成分」という。）及び酸基を有するフラックス化合物（以下、場合により「（ｄ）成分」という。）を含有する。本実施形態の半導体用接着剤は、必要に応じて、フィラー（以下、場合により「（ｅ）成分」という。）を含有していてもよい。
　本実施形態の半導体用接着剤の示差走査熱量測定（ＤＳＣ：Ｄｉｆｆｅｒｅｎｔｉａｌ　ｓｃａｎｎｉｎｇ　ｃａｌｏｒｉｍｅｔｒｙ）により得られるＤＳＣ曲線の６０～１５５℃の発熱量は、２０Ｊ／ｇ以下である。ここで、示差走査熱量測定は、サンプルとなる半導体用接着剤の重量を１０ｍｇとし、測定温度範囲を３０～３００℃とし、昇温速度を１０℃／ｍｉｎとして、空気又は窒素雰囲気で半導体用接着剤を加熱することにより行う。発熱量は、ピーク面積の積分により算出される。
　従来の半導体用接着剤は、ＤＳＣ曲線の６０～１５５℃の温度領域に発熱ピークを有している。この温度領域における発熱は、半導体用接着剤中の熱硬化性樹脂とフラックス化合物の反応に由来する発熱であると推察され、この反応が進行すると、半導体用接着剤が部分的に硬化し、流動性が低下すると推察される。一方、通常、半導体用接着剤による半導体チップの仮固定は、半導体用接着剤を例えば６０～１５５℃に加熱して適度に流動させることにより行われる。したがって、半導体用接着剤を介して複数の半導体チップを被搭載部材（半導体チップ、半導体ウェハ、配線回路基板等）の上に搭載し仮固定した後、加圧条件下で一括して硬化と封止を行うプロセスにおいて従来の半導体用接着剤を用いると、半導体チップを仮固定する際に、半導体用接着剤中の熱硬化性樹脂とフラックス化合物とが反応することで、半導体用接着剤の硬化が部分的に進行し、加圧条件下での一括硬化時に充分に流動しなくなると推察される。一方、本実施形態の半導体用接着剤は、ＤＳＣ曲線の６０～１５５℃の発熱量が２０Ｊ／ｇ以下であり、上記半導体チップの仮固定を行う温度領域（例えば６０～１５５℃）において硬化が進行し難い。そのため、上記プロセスにおいて本実施形態の半導体用接着剤を用いることで、半導体用接着剤の充分な流動性を維持しながら複数の半導体チップを仮固定することができ、封止工程において一括硬化時のボイドの発生の低減及びそれ以前の工程で発生したボイドの消失を実現することが可能となる。さらに、ボイドの発生が低減される結果、吸湿後のリフロー工程において接続部の融点以上の温度（例えば２６０℃）で加熱したとしても、不具合（半導体用接着剤の剥離、接続部での電気的な接続不良等）が起こり難くなることが期待される。すなわち、本実施形態の半導体用接着剤によれば、半導体装置の製造における吸湿リフロー信頼性（耐リフロー性）を向上させることができる傾向がある。
　上記ＤＳＣ曲線の６０～１５５℃の発熱量は、本開示の効果が得られやすい観点から、１５Ｊ／ｇ以下が好ましく、１０Ｊ／ｇ以下がより好ましい。上記ＤＳＣ曲線の６０～１５５℃の発熱量は、本開示の効果が得られやすい観点から、６０～２８０℃の発熱量の２０％以下、１５％以下又は１０％以下であってよい。上記ＤＳＣ曲線の６０～２８０℃の発熱量は、本開示の効果が得られやすい観点から、５０Ｊ／ｇ以上又は１００Ｊ／ｇ以上であってよく、２００Ｊ／ｇ以下又は１８０Ｊ／ｇ以下であってよく、５０～２００Ｊ／ｇ、１００～２００Ｊ／ｇ又は１００～１８０Ｊ／ｇであってよい。上記ＤＳＣ曲線は、本開示の効果が得られやすい観点から、オンセット温度が１５５℃以下にある発熱ピークを有しないことが好ましい。すなわち、上記ＤＳＣ曲線の発熱ピークのオンセット温度は、本開示の効果が得られやすい観点から、１５５℃以上であることが好ましく、１６５℃以上であることがより好ましく、１７０℃以上であることがより一層好ましい。
　上記ＤＳＣ曲線を示す本実施形態の半導体用接着剤は、例えば、硬化剤全量中の反応基（フラックス化合物の酸基と反応する基）のモル数に対する、フラックス化合物全量中の酸基のモル数の比が０．０１～４．８となるように、硬化剤及びフラックス化合物を配合することで得ることができる。すなわち、本実施形態の半導体用接着剤の製造方法は、熱可塑性樹脂と、熱硬化性樹脂と、硬化剤と、酸基を有するフラックス化合物と、を混合する工程を備え、当該工程では、硬化剤全量中の反応基のモル数に対する、フラックス化合物全量中の酸基のモル数の比が０．０１～４．８となるように、硬化剤及びフラックス化合物を配合する。
　硬化剤とフラックス化合物のモル比を上記範囲とすることで、上記ＤＳＣ曲線を示す半導体用接着剤が得られる理由を本発明者らは次のように推察している。すなわち、上述のとおり、６０～１５５℃の温度領域では、半導体用接着剤中の熱硬化性樹脂とフラックス化合物とが反応する。しかしながら、硬化剤とフラックス化合物のモル比が上記範囲であると、フラックス化合物が、熱硬化性樹脂と反応する前に硬化剤と塩を形成し安定化することができると推察される。そのため、熱硬化性樹脂とフラックス化合物との反応が抑制され、結果として、上記ＤＳＣ曲線を示す半導体用接着剤が得られると推察している。
　また、本実施形態の半導体用接着剤の回転式レオメータによるずり粘度測定によって得られる粘度曲線の最低溶融粘度は２０００Ｐａ・ｓ以上である。ここで示す回転式レオメータによるずり粘度測定は、半導体用接着剤の硬化前のサンプルを２００～１５００μｍの厚みとし、測定温度範囲３０～１８０℃とし、昇温速度を１０℃／ｍｉｎとして、半導体用接着剤を加熱することにより行う。なお、半導体用接着剤の最低溶融粘度を示す温度（溶融温度）が１８０℃よりも高い場合には、測定温度範囲は当該溶融温度が含まれる範囲に設定する。最低溶融粘度は、より具体的には実施例に記載の方法で測定することができる。
　従来の半導体用接着剤は、オンセット温度が１５５℃以上である場合、最低溶融粘度が２０００Ｐａ・ｓ未満であった。このように高温状態での粘度が低いと、半導体用接着剤中に含まれる揮発成分の発泡、膨張により、ボイドが多くなることが推察される。一方、接続部の金属接合は、仮固定後の高温圧着により、半導体用接着剤を接続部の融点以上の温度（例えば２６０℃）で加熱した流動しやすい状態で行われる。したがって、半導体用接着剤を介して複数の半導体チップを被搭載部材（半導体チップ、半導体ウェハ、配線回路基板等）の上に搭載し仮固定した後、再び接続部の融点以上の温度（例えば２６０℃程度）で高温圧着し金属接合を行うプロセスにおいて従来の半導体用接着剤を用いると、樹脂の流動を伴い金属接合が行われると共に、半導体用接着剤中に含まれる揮発成分にも急激に高温がかかることで、半導体用接着剤の硬化反応が開始されゲル化してボイドを抑え込む粘度に到達する前に、揮発成分が発泡、膨張して多くのボイドを発生させてしまう。
　これに対し、本実施形態の半導体用接着剤は、最低溶融粘度が２０００Ｐａ・ｓ以上であり、上記接続部の金属接合を伴う高温圧着プロセスにおいて揮発成分の発泡、膨張を抑制しやすい。そのため、上記プロセスにおいて本実施形態の半導体用接着剤を用いることで、半導体用接着剤の充分な流動性を維持しながら複数の半導体チップを仮固定することができ、高温圧着時もボイドの量を抑制でき、封止工程において一括硬化時のボイドの発生の低減及びそれ以前の工程で発生したボイドの消失を実現することが可能となる。さらに、ボイドの発生が低減される結果、吸湿後のリフロー工程において接続部の融点以上の温度（例えば２６０℃）で加熱したとしても、不具合（半導体用接着剤の剥離、接続部での電気的な接続不良等）が起こり難くなることが期待される。すなわち、本実施形態の半導体用接着剤によれば、半導体装置の製造における吸湿リフロー信頼性（耐リフロー性）を向上させることができる傾向がある。
　上記粘度曲線の最低溶融粘度は、２０００Ｐａ・ｓ以上であるが、本開示の効果がより得られやすい観点から、３０００Ｐａ・ｓ以上が好ましく、４０００Ｐａ・ｓ以上がより好ましい。また、樹脂の流動不足による噛みこみを防ぎ、金属接合を形成しやすくするという観点から、最低溶融粘度は２００００Ｐａ・ｓ以下が好ましく、１５０００Ｐａ・ｓ以下がより好ましく、１００００Ｐａ・ｓ以下が更に好ましい。半導体用接着剤が最低溶融粘度を示す温度（溶融温度）は、熱時安定性の観点から、１３５℃以上が好ましく、１４０℃以上がより好ましく、１４５℃以上が更に好ましい。
　以下、本実施形態の半導体用接着剤を構成する各成分について説明する。
（ａ）熱可塑性樹脂
　（ａ）成分としては、特に限定されるものではないが、例えば、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂及びアクリルゴムが挙げられる。これらの中でも耐熱性及びフィルム形成性に優れる観点から、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴム、シアネートエステル樹脂及びポリカルボジイミド樹脂が好ましく、フェノキシ樹脂、ポリイミド樹脂及びアクリル樹脂がより好ましい。これらの（ａ）成分は単独で使用することができ、２種以上の混合物又は共重合体として使用することもできる。
　（ａ）成分の重量平均分子量（Ｍｗ）は、好ましくは１００００以上であり、４００００以上であることがより好ましく、６００００以上であることが更に好ましい。このような（ａ）成分によれば、フィルム形成性及び接着剤の耐熱性を一層向上させることができる。また、重量平均分子量が１００００以上であると、フィルム状の半導体用接着剤に柔軟性を付与しやすいため、一層優れた加工性が得られやすい。また、（ａ）成分の重量平均分子量は、１００００００以下であることが好ましく、５０００００以下であることがより好ましい。このような（ａ）成分によれば、フィルムの粘度が低下するため、バンプへの埋め込み性が良好になり、より一層ボイド無く実装することができる。これらの観点から、（ａ）成分の重量平均分子量は、１００００～１００００００が好ましく、４００００～５０００００がより好ましく、６００００～５０００００が更に好ましい。
　なお、本明細書において、上記重量平均分子量とは、ＧＰＣ（ゲル浸透クロマトグラフィー、Ｇｅｌ　Ｐｅｒｍｅａｔｉｏｎ　Ｃｈｒｏｍａｔｏｇｒａｐｈｙ）を用いて測定された、ポリスチレン換算の重量平均分子量を示す。ＧＰＣ法の測定条件の一例を以下に示す。
　装置：ＨＣＬ－８３２０ＧＰＣ、ＵＶ－８３２０（製品名、東ソー株式会社製）、又はＨＰＬＣ－８０２０（製品名、東ソー株式会社製）
　カラム：ＴＳＫｇｅｌ　ｓｕｐｅｒＭｕｌｔｉｐｏｒｅＨＺ－Ｍ×２、又は２ｐｉｅｃｅｓ　ｏｆ　ＧＭＨＸＬ　＋　１ｐｉｅｃｅ　ｏｆ　Ｇ－２０００ＸＬ
　検出器：ＲＩ又はＵＶ検出器
　カラム温度：２５～４０℃
　溶離液：高分子成分が溶解する溶媒を選択する。溶媒としては、例えば、ＴＨＦ（テトラヒドロフラン）、ＤＭＦ（Ｎ，Ｎ－ジメチルホルムアミド）、ＤＭＡ（Ｎ，Ｎ－ジメチルアセトアミド）、ＮＭＰ（Ｎ－メチルピロリドン）、トルエン等が挙げられる。なお、極性を有する溶剤を選択する場合は、リン酸の濃度を０．０５～０．１ｍｏｌ／Ｌ（通常は０．０６ｍｏｌ／Ｌ）、ＬｉＢｒの濃度を０．５～１．０ｍｏｌ／Ｌ（通常は０．６３ｍｏｌ／Ｌ）と調整してもよい。
　流速：０．３０～１．５ｍＬ／分
　標準物質：ポリスチレン
　（ａ）成分の含有量Ｃａに対する（ｂ）成分の含有量Ｃｂの比Ｃｂ／Ｃａ（質量比）は、好ましくは０．０１以上、より好ましくは０．１以上、更に好ましくは１以上であり、好ましくは５以下、より好ましくは４．５以下、更に好ましくは４以下である。比Ｃｂ／Ｃａを０．０１以上とすることで、より良好な硬化性及び接着力が得られ、比Ｃｂ／Ｃａを５以下とすることでより良好なフィルム形成性が得られる。これらの観点から、比Ｃｂ／Ｃａは０．０１～５であることが好ましく、０．１～４．５であることがより好ましく、１～４であることが更に好ましい。
　（ａ）成分のガラス転移温度は、接続信頼性の向上等の観点から、好ましくは－５０℃以上、より好ましくは－４０℃以上、更に好ましくは－３０℃以上であり、ラミネート性等の観点から、好ましくは２２０℃以下、より好ましくは２００℃以下、更に好ましくは１８０℃以下である。（ａ）成分のガラス転移温度は、－５０～２２０℃であることが好ましく、－４０～２００℃であることがより好ましく、－３０～１８０℃であることが更に好ましい。このような（ａ）成分を含む半導体用接着剤によれば、ウェハレベルでの実装プロセスに際し、ウェハ反り量を一層低減することができると共に、半導体用接着剤の耐熱性及びフィルム形成性を一層向上させることができる。（ａ）成分のガラス転移温度は、示差走査熱量計（ＤＳＣ）により測定することができる。
　（ａ）成分の含有量は、半導体用接着剤の固形分全量を基準として、３０質量％以下であることが好ましく、２５質量％以下であることがより好ましく、２０質量％以下であることが更に好ましい。（ａ）成分の含有量が３０質量％以下であると、半導体用接着剤は温度サイクル試験の際に良好な信頼性を得ることができ、吸湿後でも２６０℃前後のリフロー温度で良好な接着力を得ることができる。また、（ａ）成分の含有量は、半導体用接着剤の固形分全量を基準として、１質量％以上であることが好ましく、３質量％以上であることがより好ましく、５質量％以上であることが更に好ましい。（ａ）成分の含有量が１質量％以上であると、半導体用接着剤はウェハレベルでの実装プロセスに際し、ウェハ反り量を一層低減することができると共に、半導体用接着剤の耐熱性及びフィルム形成性を一層向上させることができる。また、（ａ）成分の含有量が５質量％以上であると、ウェハ形状に外形加工する際のバリ及び欠けの発生を抑制することができる。（ａ）成分の含有量は、上記観点、及び、フィルム状の半導体用接着剤に柔軟性を付与しやすく、一層優れた加工性が得られやすい観点から、半導体用接着剤の固形分全量を基準として、１～３０質量％が好ましく、３～３０質量％がより好ましく、５～３０質量％が更に好ましい。なお、「半導体用接着剤の固形分全量」とは、半導体用接着剤の全量から半導体用接着剤に含まれる溶媒の量を除いた量である。本明細書では、「半導体用接着剤の固形分全量」を、「（ａ）～（ｅ）成分の合計量」と言い換えてもよい。
（ｂ）熱硬化性樹脂
　（ｂ）成分としては、分子内に２個以上の反応基を有するものであれば特に制限なく用いることができる。半導体用接着剤が熱硬化性樹脂を含有することで、加熱により接着剤が硬化することができ、硬化した接着剤が高い耐熱性とチップへの接着力を発現し、優れた耐リフロー性が得られる。
　（ｂ）成分としては、例えば、エポキシ樹脂、フェノール樹脂、イミド樹脂、ユリア樹脂、メラミン樹脂、シリコン樹脂、（メタ）アクリル化合物、ビニル化合物が挙げられる。これらの中でも耐熱性（耐リフロー性）及び保存安定性に優れる観点から、エポキシ樹脂、フェノール樹脂及びイミド樹脂が好ましく、エポキシ樹脂及びイミド樹脂がより好ましく、エポキシ樹脂が更に好ましい。これらの（ｂ）成分は単独で使用することができ、２種以上の混合物又は共重合体として使用することもできる。従来の半導体用接着剤の中でも、特に、熱硬化性樹脂がエポキシ樹脂、メラミン樹脂又はユリア樹脂である場合に、６０～１５５℃の温度領域で後述するフラックス化合物との反応が進行しやすく、一括硬化の前に部分的な硬化が進行する傾向があるが、本実施形態では、熱硬化性樹脂がエポキシ樹脂、メラミン樹脂及びユリア樹脂からなる群より選択される少なくとも一種の樹脂を含む場合であっても、このような反応及び部分的な硬化が起こり難い。
　エポキシ樹脂及びイミド樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂及び各種多官能エポキシ樹脂、ナジイミド樹脂、アリルナジイミド樹脂、マレイミド樹脂、アミドイミド樹脂、イミドアクリレート樹脂、各種多官能イミド樹脂及び各種ポリイミド樹脂を使用することができる。これらは単独で又は２種以上の混合物として使用することができる。
　（ｂ）成分は、高温での接続時に分解して揮発成分が発生することを抑制する観点から、接続時の温度が２５０℃の場合は、２５０℃における熱重量減少量率が５％以下のものを用いることが好ましく、接続時の温度が３００℃の場合は、３００℃における熱重量減少量率が５％以下のものを用いることが好ましい。
　（ｂ）成分は、３５℃で液状のエポキシ樹脂を実質的に含有しない（例えば（ｂ）成分１００質量部に対して３５℃で液状のエポキシ樹脂の含有量が０．１質量部以下である）ことが好ましい。この場合、熱圧着時に液状のエポキシ樹脂が分解、揮発することなく実装することができ、チップ周辺部のアウトガス汚染が抑制されるため、一層優れたパッケージスループット性が得られやすい。
　（ｂ）成分の含有量は、半導体用接着剤の固形分全量を基準として、例えば５質量％以上であり、好ましくは１５質量％以上であり、より好ましくは３０質量％以上である。（ｂ）成分の含有量は、半導体用接着剤の固形分全量を基準として、例えば８０質量％以下であり、好ましくは７０質量％以下であり、より好ましくは６０質量％以下である。（ｂ）成分の含有量は、半導体用接着剤の固形分全量を基準として、例えば、５～８０質量％であり、好ましくは１５～７０質量％であり、より好ましくは３０～６０質量％である。
（ｃ）硬化剤
　（ｃ）成分は、後述するフラックス剤と塩を形成することができる硬化剤であってよい。（ｃ）成分としては、例えば、アミン系硬化剤（アミン類）及びイミダゾール系硬化剤（イミダゾール類）が挙げられる。（ｃ）成分がアミン系硬化剤又はイミダゾール系硬化剤を含むと、接続部に酸化膜が生じることを抑制するフラックス活性を示し、接続信頼性・絶縁信頼性を向上させることができる。また、（ｃ）成分がアミン系硬化剤又はイミダゾール系硬化剤を含むと、保存安定性が一層向上し、吸湿による分解又は劣化が起こりにくくなる傾向がある。さらに、（ｃ）成分がアミン系硬化剤又はイミダゾール系硬化剤を含むと、硬化速度の調整が容易となり、また、潜在的硬化性により生産性向上を目的とした短時間硬化の実現が容易となる。
　以下、各硬化剤について説明する。
（ｉ）アミン系硬化剤
　アミン系硬化剤としては、例えばジシアンジアミドを使用することができる。
　アミン系硬化剤の含有量は、上記（ｂ）成分１００質量部に対して、好ましくは０．１質量部以上であり、好ましくは１０質量部以下であり、より好ましくは５質量部以下である。アミン系硬化剤の含有量が０．１質量部以上であると硬化性が向上する傾向があり、１０質量部以下であると金属接合が形成される前に半導体用接着剤が硬化することがなく、接続不良が発生しにくい傾向がある。これらの観点から、アミン系硬化剤の含有量は、（ｂ）成分１００質量部に対して、０．１～１０質量部が好ましく、０．１～５質量部がより好ましい。
（ｉｉ）イミダゾール系硬化剤
　イミダゾール系硬化剤としては、例えば、２－フェニルイミダゾール、２－フェニル－４－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－ベンジル－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－ウンデシルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。これらの中でも、優れた硬化性、保存安定性及び接続信頼性の観点から、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール及び２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾールが好ましい。これらは単独で又は２種以上を併用して用いることができる。また、これらをマイクロカプセル化した潜在性硬化剤としてもよい。
　イミダゾール系硬化剤の含有量は、（ｂ）成分１００質量部に対して、好ましくは０．１質量部以上であり、好ましくは１０質量部以下であり、より好ましくは５質量部以下であり、更に好ましくは２．３質量部以下である。イミダゾール系硬化剤の含有量が０．１質量部以上であると硬化性が向上する傾向がある。イミダゾール系硬化剤の含有量が１０質量部以下であると金属接合が形成される前に半導体用接着剤が硬化することがなく、接続不良が発生しにくく、また、加圧雰囲気下の硬化プロセスにおいてはボイドの発生を抑制しやすい。これらの観点から、イミダゾール系硬化剤の含有量は、（ｂ）成分１００質量部に対して、０．１～１０質量部が好ましく、０．１～５質量部がより好ましく、０．１～２．３質量部がより好ましい。
　（ｃ）成分は、それぞれ１種を単独で又は２種以上の混合物として使用することができる。例えば、イミダゾール系硬化剤は単独で用いてもよく、アミン系硬化剤と共に用いてもよい。（ｃ）成分としては、（ｂ）成分の硬化剤として機能する上記以外の硬化剤も使用可能である。
　（ｃ）成分の含有量は、（ｂ）成分１００質量部に対して、好ましくは０．５質量部以上であり、好ましくは２０質量部以下であり、より好ましくは６質量部以下であり、更に好ましくは４質量部以下である。（ｃ）成分の含有量が０．５質量部以上の場合、充分に硬化が進行する傾向がある。（ｃ）成分の含有量が２０質量部以下の場合、硬化が急激に進行して反応点が多くなることを抑制し、分子鎖が短くなったり、未反応基が残存したりして信頼性が低下することを防ぐことができる傾向があり、加えて、加圧雰囲気下での硬化時にボイドが残存することを抑制しやすくなる。これらの観点から、（ｃ）成分の含有量は、（ｂ）成分１００質量部に対して、０．２～２０質量部が好ましく、０．５～６質量部がより好ましく、０．５～４質量部が更に好ましい。
　（ｃ）成分の含有量は、半導体用接着剤の固形分全量を基準として、好ましくは０．５質量％以上であり、好ましくは２．３質量％以下、より好ましくは２．０質量％以下、更に好ましくは１．５質量％以下である。（ｃ）成分の含有量が０．５質量％以上の場合、充分に硬化が進行する傾向がある。（ｃ）成分の含有量が２．３質量％以下の場合、硬化が急激に進行して反応点が多くなることを抑制し、分子鎖が短くなったり、未反応基が残存したりして信頼性が低下することを防ぐことができる傾向があり、加えて、加圧雰囲気下での硬化時にボイドが残存することを抑制しやすくなる。これらの観点から、（ｃ）成分の含有量は、半導体用接着剤の固形分全量を基準として、０．５～２．３質量％が好ましく、０．５～２．０質量％がより好ましい。
　半導体用接着剤が（ｃ）成分としてアミン系硬化剤を含む場合、酸化膜を除去するフラックス活性を示し、接続信頼性をより向上することができる。
（ｄ）フラックス化合物
　（ｄ）成分はフラックス活性（酸化物及び不純物を除去する活性）を有する化合物であり、例えば有機酸である。半導体用接着剤が（ｄ）成分を含むことで、接続部の金属の酸化膜、及び、ＯＳＰ処理によるコーティングを除去できるため、優れた接続信頼性が得られやすい。（ｄ）成分としては、フラックス化合物（例えば有機酸）の１種を単独で用いてもよく、フラックス化合物（例えば有機酸）の２種以上を併用してもよい。
　（ｄ）成分は１以上の酸基を有する。酸基は、好ましくはカルボキシル基である。（ｄ）成分がカルボキシル基を有する化合物（例えばカルボン酸）である場合、一層優れた接続信頼性が得られやすい。（ｄ）成分がカルボキシル基を有する化合物（例えばカルボン酸）である場合、本開示の効果が得られやすくなる観点から、（ｂ）成分はエポキシ樹脂、ウレタン樹脂及びユリア樹脂からなる群より選択される少なくとも一種の熱硬化性樹脂であることが好ましく、（ｃ）成分は、アミン系硬化剤及びイミダゾール系硬化剤からなる群より選択される少なくとも一種の硬化剤であることが好ましい。
　（ｄ）成分は、酸基を１～３つ有する化合物が好ましく、酸基としてカルボキシル基を１～３つ有する化合物がより好ましい。（ｄ）成分は、モノカルボン酸、ジカルボン酸及びトリカルボン酸からなる群より選択される少なくとも一種を含むことが好ましい。カルボキシル基を１～３つ有する（ｄ）成分を用いる場合、カルボキシル基を４つ以上有する化合物を用いる場合と比較して、保管時・接続作業時等における半導体用接着剤の粘度上昇を一層抑制することができ、半導体装置の接続信頼性を一層向上させることができる。
　（ｄ）成分は、モノカルボン酸及びジカルボン酸からなる群より選択される少なくとも一種を含むことがより好ましい。例えば、熱硬化性樹脂がエポキシ樹脂、ウレタン樹脂又はユリア樹脂である場合には、熱による重合（硬化）をする際に、一部の（ｂ）成分と一部の（ｄ）成分が反応しエステルを生成する。カルボキシル基を１つ有するモノカルボン酸を用いた場合には、このエステルに由来するエステル結合が重合主鎖中に存在し難くなる。そのため、吸湿によりエステル加水分解が起こったとしても、分子鎖が大幅に減少することがない。したがって、吸湿後の密着力（例えばシリコンへの密着力）、及び、硬化物のバルク強度を高い水準で維持することができ、半導体装置の耐リフロー性及び接続信頼性を一層向上させることができる。また、カルボキシル基を２つ有するジカルボン酸を用いた場合には、一部の（ｂ）成分と一部の（ｄ）成分が反応し、重合主鎖中に積極的に取り込まれ、最終的な硬化物の中に（ｄ）成分が残渣として残りにくくなる為、硬化物中の酸基の数が少なくなる。したがって、半導体装置の電極部分の腐食及びイオンマイグレーションを抑制することができ、耐ＨＡＳＴ性を一層向上させることができる。
　（ｄ）成分の融点は、好ましくは２５℃以上、より好ましくは９０℃以上、更に好ましくは１００℃以上であり、好ましくは２３０℃以下、より好ましくは１８０℃以下、更に好ましくは１７０℃以下、特に好ましくは１６０℃以下である。（ｄ）成分の融点が２３０℃以下の場合は、熱硬化性樹脂と硬化剤との硬化反応が生じる前にフラックス活性が充分に発現しやすい。そのため、このような（ｄ）成分を含有する半導体用接着剤によれば、チップ搭載時に（ｄ）成分が溶融し、はんだ表面の酸化膜が除去されることで、接続信頼性に一層優れる半導体装置を実現できる。また、（ｄ）成分の融点が２５℃以上の場合は、室温下での反応が開始しにくくなり、一層保存安定性に優れる。これらの観点から、（ｄ）成分の融点は、２５～２３０℃が好ましく、９０～１８０℃以下がより好ましく、１００～１７０℃が更に好ましく、１００～１６０℃が特に好ましい。
　（ｄ）成分の融点は、一般的な融点測定装置を用いて測定できる。融点を測定する試料は、微粉末に粉砕され且つ微量を用いることで試料内の温度の偏差を少なくすることが求められる。試料の容器としては一方の端を閉じた毛細管が用いられることが多いが、測定装置によっては２枚の顕微鏡用カバーグラスに挟み込んで容器とするものもある。また、急激に温度を上昇させると試料と温度計との間に温度勾配が発生して測定誤差を生じるため、融点を計測する時点での加温は毎分１℃以下の上昇率で測定することが望ましい。
　前述のように微粉末として調製されるので、表面での乱反射により融解前の試料は不透明である。試料の外見が透明化し始めた温度を融点の下限点とし、融解しきった温度を上限点とすることが通常である。測定装置は種々の形態のものが存在するが、最も古典的な装置は二重管式温度計に試料を詰めた毛細管を取り付けて温浴で加温する装置が使用される。二重管式温度計に毛細管を貼り付ける目的で温浴の液体として粘性の高い液体が用いられ、濃硫酸ないしはシリコンオイルが用いられることが多く、温度計先端の溜めの近傍に試料が来るように取り付ける。また、融点測定装置としては金属のヒートブロックを使って加温し、光の透過率を測定しながら加温を調整しつつ自動的に融点を決定するものを使用することもできる。
　なお、本明細書中、融点が２３０℃以下とは、融点の上限点が２３０℃以下であることを意味し、融点が２５℃以上とは、融点の下限点が２５℃以上であることを意味する。
　具体的な（ｄ）成分としては、例えば、マロン酸、メチルマロン酸、ジメチルマロン酸、エチルマロン酸、アリルマロン酸、２，２’－チオジ酢酸、３，３’－チオジプロピオン酸、２，２’－（エチレンジチオ）ジ酢酸、３，３’－ジチオジプロピオン酸、２－エチル－２－ヒドロキシ酪酸、ジチオジグリコール酸、ジグリコール酸、アセチレンジカルボン酸、マレイン酸、リンゴ酸、２－イソプロピルリンゴ酸、酒石酸、イタコン酸、１，３－アセトンジカルボン酸、トリカルバリン酸、ムコン酸、β－ヒドロムコン酸、コハク酸、メチルコハク酸、ジメチルコハク酸、グルタル酸、α－ケトグルタル酸、２－メチルグルタル酸、３－メチルグルタル酸、２，２－ジメチルグルタル酸、３，３－ジメチルグルタル酸、２，２－ビス（ヒドロキシメチル）プロピオン酸、クエン酸、アジピン酸、３－ｔｅｒｔ－ブチルアジピン酸、ピメリン酸、フェニルシュウ酸、フェニル酢酸、ニトロフェニル酢酸、フェノキシ酢酸、ニトロフェノキシ酢酸、フェニルチオ酢酸、ヒドロキシフェニル酢酸、ジヒドロキシフェニル酢酸、マンデル酸、ヒドロキシマンデル酸、ジヒドロキシマンデル酸、１，２，３，４－ブタンテトラカルボン酸、スベリン酸、４，４’－ジチオジ酪酸、けい皮酸、ニトロけい皮酸、ヒドロキシけい皮酸、ジヒドロキシけい皮酸、クマリン酸、フェニルピルビン酸、ヒドロキシフェニルピルビン酸、カフェ酸、ホモフタル酸、トリル酢酸、フェノキシプロピオン酸、ヒドロキシフェニルプロピオン酸、ベンジルオキシ酢酸、フェニル乳酸、トロパ酸、３－（フェニルスルホニル）プロピオン酸、３，３－テトラメチレングルタル酸、５－オキソアゼライン酸、アゼライン酸、フェニルコハク酸、１，２－フェニレンジ酢酸、１，３－フェニレンジ酢酸、１，４－フェニレンジ酢酸、ベンジルマロン酸、セバシン酸、ドデカン二酸、ウンデカン二酸、ジフェニル酢酸、ベンジル酸、ジシクロヘキシル酢酸、テトラデカン二酸、２，２－ジフェニルプロピオン酸、３，３－ジフェニルプロピオン酸、４，４－ビス（４－ヒドロキシフェニル）吉草酸（ジフェノール酸）、ピマール酸、パラストリン酸、イソピマル酸、アビエチン酸、デヒドロアビエチン酸、ネオアビエチン酸、アガト酸、安息香酸、２－ヒドロキシ安息香酸、３－ヒドロキシ安息香酸、４－ヒドロキシ安息香酸、２，３－ジヒドロキシ安息香酸、２，４－ジヒドロキシ安息香酸、２，５－ジヒドロキシ安息香酸、２，６－ジヒドロキシ安息香酸、３，４－ジヒドロキシ安息香酸、２，３，４－トリヒドロキシ安息香酸、２，４，６－トリヒドロキシ安息香酸、３，４，５－トリヒドロキシ安息香酸、１，２，３－ベンゼントリカルボン酸、１，２，４－ベンゼントリカルボン酸、１，３，５－ベンゼントリカルボン酸、２－［ビス（４－ヒドロキシフェニル）メチル］安息香酸、１－ナフトエ酸、２－ナフトエ酸、１－ヒドロキシ－２－ナフトエ酸、２－ヒドロキシ－１－ナフトエ酸、３－ヒドロキシ－２－ナフトエ酸、６－ヒドロキシ－２－ナフトエ酸、１，４－ジヒドロキシ－２－ナフトエ酸、３，５－ジヒドロキシ－２－ナフトエ酸、３，７－ジヒドロキシ－２－ナフトエ酸、２，３－ナフタレンジカルボン酸、２，６－ナフタレンジカルボン酸、２－フェノキシ安息香酸、ビフェニル－４－カルボン酸、ビフェニル－２－カルボン酸、２－ベンゾイル安息香酸などが挙げられる。これらの中でも、優れたフラックス活性が得られやすい観点及び本開示の効果が得られやすい観点から、ベンジル酸及びジフェニル酢酸が好ましい。
　（ｄ）成分の含有量は、半導体用接着剤の固形分全量を基準として、好ましくは０．１質量％以上であり、好ましくは１０質量％以下、より好ましくは５質量％以下、更に好ましくは２質量％以下である。（ｄ）成分の含有量は、半導体装置作製時の接続信頼性と耐リフロー性の観点から、半導体用接着剤の固形分全量を基準として、０．１～１０質量％であることが好ましく、０．１～５質量％であることがより好ましく、０．１～２質量％であることが更に好ましい。なお、フラックス活性を有する化合物が（ａ）～（ｃ）成分に該当する場合、当該化合物は（ｄ）成分にも該当するものとして（ｄ）成分の含有量を算出する。後述の酸基のモル数等についても同様である。
　本実施形態では、（ｃ）成分全量中の反応基のモル数に対する、（ｄ）成分全量中の酸基のモル数の比が、０．０１以上であることが好ましく、４．８以下であることが好ましい。上記モル比は、より好ましくは０．１以上であり、更に好ましくは０．５以上であり、より好ましくは４．０以下であり、更に好ましくは３．０以下である。
　（ｄ）成分がモノカルボン酸、ジカルボン酸及びトリカルボン酸からなる群より選択される少なくとも一種を含む場合、（ｃ）成分全量中の反応基のモル数に対する、（ｄ）成分全量中の酸基のモル数の比が、０．０１～４．８であり、且つ、（ｃ）成分全量中の反応基のモル数に対する、モノカルボン酸のモル数の比が０．０１～４．８であり、（ｃ）成分全量中の反応基のモル数に対する、ジカルボン酸のモル数の比が０．０１～２．４であり、（ｃ）成分全量中の反応基のモル数に対する、トリカルボン酸のモル数の比が０．０１～１．６であることが好ましく、（ｃ）成分全量中の反応基のモル数に対する、モノカルボン酸のモル数の比が０．５～３．０であり、（ｃ）成分全量中の反応基のモル数に対する、ジカルボン酸のモル数の比が０．２５～１．５であり、（ｃ）成分全量中の反応基のモル数に対する、トリカルボン酸のモル数の比が０．５／３～１．０であることが好ましい。
（ｅ）フィラー
　本実施形態の半導体用接着剤は、必要に応じて、フィラー（（ｅ）成分）を含有していてもよい。（ｅ）成分によって、半導体用接着剤の粘度、半導体用接着剤の硬化物の物性等を制御することができる。具体的には、（ｅ）成分によれば、例えば、接続時のボイド発生の抑制、半導体用接着剤の硬化物の吸湿率の低減、等を図ることができる。
　（ｅ）成分としては、絶縁性無機フィラー、ウィスカー、樹脂フィラー等を用いることができる。また、（ｅ）成分としては、１種を単独で用いてもよく、２種以上を併用してもよい。
　絶縁性無機フィラーとしては、例えば、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ及び窒化ホウ素が挙げられる。これらの中でも、シリカ、アルミナ、酸化チタン及び窒化ホウ素が好ましく、シリカ、アルミナ及び窒化ホウ素がより好ましい。
　ウィスカーとしては、例えば、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム及び窒化ホウ素が挙げられる。
　樹脂フィラーとしては、例えば、ポリウレタン、ポリイミド等の樹脂からなるフィラーが挙げられる。
　樹脂フィラーは、有機成分（エポキシ樹脂及び硬化剤等）と比較して熱膨張率が小さいため接続信頼性の向上効果に優れる。また、樹脂フィラーによれば、半導体用接着剤の粘度調整を容易に行うことができる。また、樹脂フィラーは、無機フィラーと比較して応力を緩和する機能に優れている。
　無機フィラーは、樹脂フィラーと比較して熱膨張率が小さいため、無機フィラーによれば、接着剤組成物の低熱膨張率化が実現できる。また、無機フィラーには汎用品で粒径制御されたものが多いため、粘度調整にも好ましい。
　樹脂フィラー及び無機フィラーはそれぞれに有利な効果があるため、用途に応じていずれか一方を用いてもよく、双方の機能を発現するため双方を混合して用いてもよい。
　（ｅ）成分の形状、粒径及び含有量は特に制限されない。また、（ｅ）成分は、表面処理によって物性を適宜調整されたものであってもよい。
　（ｅ）成分の含有量は、半導体用接着剤の固形分全量基準で、好ましくは１０質量％以上であり、より好ましくは１５質量％以上であり、好ましくは８０質量％以下であり、より好ましくは６０質量％以下である。（ｅ）成分の含有量は、半導体用接着剤の固形分全量基準で、１０～８０質量％であることが好ましく、１５～６０質量％であることがより好ましい。
　（ｅ）成分は、絶縁物で構成されていることが好ましい。（ｅ）成分が導電性物質（例えば、はんだ、金、銀、銅等）で構成されていると、絶縁信頼性（特にＨＡＳＴ耐性）が低下するおそれがある。
（その他の成分）
　本実施形態の半導体用接着剤には、酸化防止剤、シランカップリング剤、チタンカップリング剤、レベリング剤、イオントラップ剤等の添加剤を配合してもよい。これらは１種を単独で又は２種以上を組み合わせて用いることができる。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。
　本実施形態の半導体用接着剤は、フィルム状であってよい。この場合、Ｐｒｅ－ａｐｐｌｉｅｄ方式で半導体チップと配線基板の空隙又は複数の半導体チップ間の空隙を封止する場合の作業性を向上させることができる。フィルム状に成形された本実施形態の半導体用接着剤（フィルム状接着剤）の作製方法の一例を以下に示す。
　まず、（ａ）成分、（ｂ）成分、（ｃ）成分及び（ｄ）成分、並びに必要に応じて添加される（ｅ）成分等を、有機溶媒中に加え、攪拌混合、混錬等により、溶解又は分散させて、樹脂ワニスを調製する。その後、離型処理を施した基材フィルム上に、樹脂ワニスをナイフコーター、ロールコーター、アプリケーター等を用いて塗布した後、加熱により有機溶媒を除去することにより、基材フィルム上にフィルム状接着剤を形成することができる。
　フィルム状接着剤の厚みは特に制限されないが、例えば、接続前のバンプの高さの０．５～１．５倍であることが好ましく、０．６～１．３倍であることがより好ましく、０．７～１．２倍であることが更に好ましい。
　フィルム状接着剤の厚さがバンプの高さの０．５倍以上であると、接着剤の未充填によるボイドの発生を充分に抑制することができ、接続信頼性を一層向上させることができる。また、厚さが１．５倍以下であると、接続時にチップ接続領域から押し出される接着剤の量を充分に抑制することができるため、不要な部分への接着剤の付着を充分に防止することができる。フィルム状接着剤の厚さが１．５倍より大きいと、多くの接着剤をバンプが排除しなければならなくなり、導通不良が生じやすくなる。また、狭ピッチ化・多ピン化によるバンプの弱化（バンプ径の微小化）に対して、多くの樹脂を排除することは、バンプへのダメージが大きくなるため好ましくない。
　一般にバンプの高さが５～１００μｍであることからすると、フィルム状接着剤の厚さは２．５～１５０μｍであることが好ましく、３．５～１２０μｍであることがより好ましい。
　樹脂ワニスの調製に用いる有機溶媒としては、各成分を均一に溶解又は分散し得る特性を有するものが好ましく、例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ－メチル－２－ピロリドン、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、トルエン、ベンゼン、キシレン、メチルエチルケトン、テトラヒドロフラン、エチルセロソルブ、エチルセロソルブアセテート、ブチルセロソルブ、ジオキサン、シクロヘキサノン、及び酢酸エチルが挙げられる。これらの有機溶媒は、単独で又は２種以上を組み合わせて使用することができる。樹脂ワニス調製の際の攪拌混合及び混錬は、例えば、攪拌機、らいかい機、３本ロール、ボールミル、ビーズミル又はホモディスパーを用いて行うことができる。
　基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリプロピレンフィルム、ポリメチルペンテンフィルム等のポリオレフィンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム等のポリエステルフィルム、ポリイミドフィルム及びポリエーテルイミドフィルムを例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、２種以上の材料からなる多層フィルムであってもよい。
　基材フィルムへ塗布した樹脂ワニスから有機溶媒を揮発させる際の乾燥条件は、有機溶媒が充分に揮発する条件とすることが好ましく、具体的には、５０～２００℃、０．１～９０分間の加熱を行うことが好ましい。有機溶媒は、フィルム状接着剤全量に対して１．５質量％以下まで除去されることが好ましい。
　また、本実施形態の半導体用接着剤は、ウェハ上で直接形成してもよい。具体的には、例えば、上記樹脂ワニスをウェハ上に直接スピンコートして膜を形成した後、有機溶媒を除去することにより、ウェハ上に直接半導体用接着剤からなる層を形成してもよい。
　本実施形態の半導体用接着剤は、６０～１５５℃の温度領域での半導体チップの仮固定が容易となる観点から、８０℃での溶融粘度が５０００～３００００Ｐａ・ｓであることが好ましく、１３０℃での溶融粘度が２５００～２００００Ｐａ・ｓであることが好ましく、８０℃での溶融粘度が８０００～２７０００Ｐａ・ｓであり、且つ、１３０℃での溶融粘度が３５００～１５０００Ｐａ・ｓであることがより好ましく、８０℃での溶融粘度が１００００～２５０００Ｐａ・ｓであり、且つ、１３０℃での溶融粘度が４５００～１００００Ｐａ・ｓであることが更に好ましい。上記溶融粘度は、実施例に記載の方法で測定することができる。
　以上説明した本実施形態の半導体用接着剤は、加圧雰囲気下で熱を加えることにより硬化させるプロセスに好適に用いることができ、特に、半導体用接着剤を介して複数の半導体チップを被搭載部材（半導体チップ、半導体ウェハ、配線回路基板等）の上に搭載し仮固定した後、再び接続部の融点以上の温度（例えば２６０℃程度）で高温圧着し金属接合を行った上で、半導体用接着剤を一括して硬化と封止を行うプロセスに好適に用いることができる。このプロセスに本実施形態の半導体用接着剤を用いる場合、仮固定時及び高温圧着による金属接合時のボイドの発生を抑制できると共に、加圧により接着剤内部のボイドが除去されやすく、一層優れた耐リフロー性が得られやすい。
＜半導体装置＞
　本実施形態の半導体装置は、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置である。この半導体装置では、接続部の少なくとも一部が、加圧雰囲気下で熱を加えて硬化された上記半導体用接着剤の硬化物によって封止されている。以下、図１、図２及び図３を参照して本実施形態の半導体装置について説明する。図１、図２及び図３は、それぞれ、後述する実施形態に係る方法によって製造され得る半導体装置の一実施形態を示す断面図である。
　図１は、半導体チップ及び基板のＣＯＢ型の接続態様を示す模式断面図である。図１に示す半導体装置１００は、半導体チップ１及び基板２（配線回路基板）と、これらの間に介在する接着剤層４０とを備える。半導体装置１００の場合、半導体チップ１は、半導体チップ本体１０と、半導体チップ本体１０の基板２側の面上に配置された配線又はバンプ１５と、配線又はバンプ１５上に配置された接続部としてのはんだ３０とを有する。基板２は、基板本体２０と、基板本体２０の半導体チップ１側の面上に配置された接続部としての配線又はバンプ１６とを有する。半導体チップ１のはんだ３０と、基板２の配線又はバンプ１６とは、金属接合によって電気的に接続されている。半導体チップ１及び基板２は、配線又はバンプ１６及びはんだ３０によりフリップチップ接続されている。配線又はバンプ１５，１６及びはんだ３０は、接着剤層４０によって封止されることで、外部環境から遮断されている。
　図２は、半導体チップ同士のＣＯＣ型の接続態様を示す。図２に示す半導体装置３００の構成は、２つの半導体チップ１が配線又はバンプ１５及びはんだ３０を介してフリップチップ接続されている点を除き、半導体装置１００と同様である。
　図１及び図２において、配線又はバンプ１５等の接続部は、パッドと呼ばれる金属膜（例えば、金めっき）であってもよく、ポスト電極（例えば、銅ピラー）であってもよい。
　半導体チップ本体１０としては、特に制限はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体などの各種半導体を用いることができる。
　基板２としては、配線回路基板であれば特に制限はなく、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ、ビスマレイミドトリアジン等を主な成分とする絶縁基板の表面に形成された金属層の不要な箇所をエッチング除去して配線（配線パターン）が形成された回路基板、上記絶縁基板の表面に金属めっき等によって配線（配線パターン）が形成された回路基板、上記絶縁基板の表面に導電性物質を印刷して配線（配線パターン）が形成された回路基板などを用いることができる。
　配線又はバンプ１５及び１６、はんだ３０等の接続部の材質としては、主成分として、金、銀、銅、はんだ（主成分は、例えば、スズ－銀、スズ－鉛、スズ－ビスマス、スズ－銅、スズ－銀－銅）、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。接続部は、これらの金属が積層された構造を有していてもよい。金属材料のうち、銅、はんだが、比較的安価であり、好ましい。接続信頼性の向上及び反り抑制の観点から、接続部がはんだを含んでいてもよい。
　パッドの材質としては、主成分として、金、銀、銅、はんだ（主成分は、例えば、スズ－銀、スズ－鉛、スズ－ビスマス、スズ－銅、スズ－銀－銅）、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。パッドは、これらの金属が積層された構造を有していてもよい。接続信頼性の観点から、パッドが金又ははんだを含んでいてもよい。
　配線又はバンプ１５，１６（配線パターン）の表面には、金、銀、銅、はんだ（主成分は、例えば、スズ－銀、スズ－鉛、スズ－ビスマス、スズ－銅）、スズ、ニッケル等を主成分とする金属層が形成されていてもよい。この金属層は単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。金属層が複数の金属層が積層された構造を有していてもよい。金属層が、比較的安価な銅又ははんだを含んでいてもよい。接続信頼性の向上及び反り抑制の観点から、金属層が、はんだを含んでいてもよい。
　図１又は図２に示すような半導体装置（パッケージ）を積層して、金、銀、銅、はんだ（主成分は、例えば、スズ－銀、スズ－鉛、スズ－ビスマス、スズ－銅、スズ－銀－銅）、スズ、ニッケル等で電気的に接続してもよい。接続するための金属は、比較的安価な銅又ははんだであってもよい。例えば、ＴＳＶ技術で見られるような、接着剤層を半導体チップ間に介して、フリップチップ接続又は積層し、半導体チップを貫通する孔を形成し、パターン面の電極とつなげてもよい。
　図３は、半導体装置の他の実施形態（半導体チップ積層型の態様（ＴＳＶ））を示す断面図である。図３に示す半導体装置５００では、基板としてのインターポーザー本体５０上に形成された配線又はバンプ１５が半導体チップ１のはんだ３０と接続されることにより、半導体チップ１とインターポーザー５とがフリップチップ接続されている。半導体チップ１とインターポーザー５との間には接着剤層４０が介在している。上記半導体チップ１におけるインターポーザー５と反対側の表面上に、配線又はバンプ１５、はんだ３０及び接着剤層４０を介して半導体チップ１が繰り返し積層されている。半導体チップ１の表裏におけるパターン面の配線又はバンプ１５は、半導体チップ本体１０の内部を貫通する孔内に充填された貫通電極３４により互いに接続されている。貫通電極３４の材質としては、銅、アルミニウム等を用いることができる。
　このようなＴＳＶ技術により、通常は使用されない半導体チップの裏面からも信号を取得することができる。更には、半導体チップ１内に貫通電極３４を垂直に通すため、対向する半導体チップ１間、並びに、半導体チップ１及びインターポーザー５間の距離を短くし、柔軟な接続が可能である。接着剤層は、このようなＴＳＶ技術において、対向する半導体チップ１間、並びに、半導体チップ１及びインターポーザー５間の封止材料として適用することができる。
＜半導体装置の製造方法＞
　半導体装置の製造方法の一実施形態は、接続部を有する第一の部材と接続部を有する第二の部材とを、第一の部材の接続部と第二の部材の接続部とが対向配置されるように、半導体用接着剤を介して積層する積層工程と、当該半導体用接着剤を加圧雰囲気下で熱を加えることにより硬化させ、硬化した半導体用接着剤により接続部の少なくとも一部を封止する封止工程と、を備える。ここで、第一の部材は、例えば、配線回路基板、半導体チップ又は半導体ウェハであり、第二の部材は半導体チップである。また、本実施形態の製造方法は、積層工程と封止工程との間に、積層工程において得られた積層体の第一の部材と第二の部材とを、それぞれの接続部のうちの少なくとも一方の接続部の融点以上の温度に加熱しながら圧着することで、それぞれの接続部間に金属接合を形成する接合工程を備えていてよい。
　第一の部材が半導体チップである場合、積層工程は、例えば、ステージ上に複数の半導体チップを配置する工程と、ステージを加熱しながら、ステージ上に配置された複数の半導体チップのそれぞれの上に、半導体用接着剤を介して他の半導体チップを順次配置し、半導体チップ、半導体用接着剤及び他の半導体チップがこの順に積層されてなる積層体（仮固定体）を複数得る仮固定工程と、を含む。
　第一の部材が配線回路基板又は半導体ウェハである場合、積層工程は、例えば、ステージ上に配線回路基板又は半導体ウェハを配置する工程と、ステージを加熱しながら、ステージ上に配置された配線回路基板又は半導体ウェハの上に、半導体用接着剤を介して複数の半導体チップを順次配置し、配線回路基板、半導体用接着剤及び複数の上記半導体チップがこの順に積層されてなる積層体（仮固定体）、又は、半導体ウェハ、半導体用接着剤及び複数の上記半導体チップがこの順に積層されてなる積層体（仮固定体）を得る仮固定工程と、を含む。
　仮固定工程では、例えば、まず、第一の部材上又は第二の部材上に半導体用接着剤を配置（例えばフィルム状の半導体用接着剤を貼付）する。次いで、ダイシングテープ上で個片化された半導体チップをピックアップして、圧着機の圧着ツール（圧着ヘッド）に吸着させ、配線回路基板、他の半導体チップ又は半導体ウェハに仮固定する。
　半導体用接着剤を配置する方法は特に限定されず、例えば、半導体用接着剤がフィルム状である場合には、加熱プレス、ロールラミネート、真空ラミネート等の方法であってよい。配置される半導体用接着剤の面積及び厚みは、第一の部材及び第二の部材のサイズ、接続部（バンプ）の高さ等によって適宜設定される。半導体用接着剤を半導体チップ上に配置してもよいし、半導体用接着剤が配置された半導体ウェハをダイシングした後、これを半導体チップに個片化してもよい。
　仮固定工程では、接続部同士を電気的に接続するために位置あわせが必要である。そのため、一般的にはフリップチップボンダー等の圧着機が使用される。
　仮固定のために圧着ツールが半導体チップをピックアップする際に、半導体チップ上の半導体用接着剤等に熱が転写しないように、圧着ツールが低温であることが好ましい。一方、圧着（仮圧着）時には、半導体用接着剤の流動性を高めて、巻き込まれたボイドを効率的に排除できるように、半導体チップが高温に加熱されることが好ましい。ただし、半導体用接着剤の硬化反応の開始温度よりも低温の加熱が好ましい。冷却時間を短縮するため、半導体チップをピックアップする際の圧着ツールの温度と、仮固定の際の圧着ツールの温度との差は、小さい方が好ましい。この温度差は、１００℃以下が好ましく、６０℃以下がより好ましく、実質的に０℃であることが更に好ましい。温度差が１００℃以上であると、圧着ツールの冷却に時間がかかるため生産性が低下する傾向がある。半導体用接着剤の硬化反応の開始温度とはＤＳＣ（株式会社パーキンエルマー製、ＤＳＣ－Ｐｙｉｒｓ１）を用いて、サンプル量１０ｍｇ、昇温速度１０℃／分、空気又は窒素雰囲気の条件で測定したときのオンセット温度をいう。
　仮固定のために加えられる荷重は、接続部（バンプ）の数、接続部（バンプ）の高さばらつきの吸収、接続部（バンプ）の変形量等の制御を考慮して適宜設定される。仮固定工程では、圧着（仮圧着）後に、対向する接続部同士が接触していることが好ましい。圧着後に接続部同士が接触していると、接合工程における高温圧着において接続部の金属接合が形成しやすく、また、半導体用接着剤の噛み込みが少ない傾向がある。荷重は、ボイドを排除し、接続部の接触のために、大きい方が好ましく、例えば、接続部（バンプ）１個あたり、０．０００１～０．２Ｎが好ましく、０．０００５～０．１５Ｎがより好ましく、０．００１～０．１Ｎがより一層好ましい。
　仮固定工程の圧着時間は、生産性向上の観点から、短時間であるほど好ましく、例えば、５秒以下、３秒以下、又は２秒以下であってもよい。
　ステージの加熱温度は、第一の部材の接続部の融点及び第二の部材の接続部の融点よりも低い温度であり、通常６０～１５０℃、又は、７０～１００℃であってよい。このような温度で加熱することで、半導体用接着剤中に巻き込まれたボイドを効率的に排除できる。
　仮固定の際の圧着ツールの温度は、前述のように半導体チップをピックアップする際の圧着ツールの温度との温度差が小さくなるように設定することが好ましいが、例えば、８０～３５０℃、又は、１００～１７０℃であってよい。
　接合工程では、仮固定工程で得られた積層体（仮固定体）における第一の部材と第二の部材とを、それぞれの接続部（バンプ）のうちの少なくとも一方の接続部の融点以上の温度に加熱しながら圧着することで、それぞれの接続部間に金属接合を形成する。接合工程では、フリップチップボンダー等の圧着機が使用される。
　接合工程において、圧着機の圧着ツール（圧着ヘッド）の温度は、第一の部材の接続部の融点及び第二の部材の接続部の融点のうちの少なくとも一方の融点以上の温度とされる。圧着ツールの温度は、それぞれの接続部間に金属接合を充分に形成する観点から、１８０℃以上、２２０℃以上、又は２５０℃以上であってよい。一方、半導体用接着剤に急激に高温の熱がかかることで半導体用接着剤に含有される揮発成分が発泡、膨張し、ボイドが多く発生することを抑制する観点から、圧着ツールの温度は、３５０℃以下、３２０℃以下、又は３００℃以下であってよい。
　圧着のために加えられる荷重は、接続部（バンプ）の数、接続部（バンプ）の高さばらつきの吸収、接続部（バンプ）の変形量等の制御を考慮して適宜設定される。荷重は、ボイドを排除し、接続部の金属接合を効率的に行う観点から、大きい方が好ましく、例えば、接続部（バンプ）１個あたり、０．０００１～０．２Ｎが好ましく、０．０００５～０．１５Ｎがより好ましく、０．００１～０．１Ｎがより一層好ましい。
　接合工程の圧着時間は、生産性向上及び半導体用接着剤の硬化の進行を抑制する観点から、例えば、１０秒以下、５秒以下、又は４秒以下であってもよい。一方、それぞれの接続部間に金属接合を充分に形成する観点から、圧着時間は、１秒以上、２秒以上、又は３秒以上であってもよい。
　ステージの加熱温度は、通常６０～１５０℃、又は、７０～１００℃であってよい。このような温度で加熱することで、半導体用接着剤中に巻き込まれたボイドを効率的に排除できる。
　積層工程が上記仮固定工程及び上記接合工程を含む場合、接合工程に続く封止工程では、複数の積層体又は複数の半導体チップを備える積層体（高温圧着積層体）における半導体用接着剤を一括して硬化させ、複数の接続部を一括して封止してよい。封止工程により、通常、半導体用接着剤によって接続部間の空隙が充てんされる。また、対向する接続部間の金属接合がより強固なものとなる。封止工程は、加熱及び加圧が可能な装置を用いて行われる。装置の例としては、加圧リフロ炉、及び加圧オーブンが挙げられる。
　封止工程の加熱温度（接続温度）は、対向する接続部（例えば、バンプ－バンプ、バンプ－パッド、バンプ－配線）の融点未満、且つ、半導体用接着剤が硬化可能な温度で加熱することが好ましい。加熱温度は、例えば、１５０～４５０℃、又は、１７０～２００℃であってよい。
　封止工程において、加圧を圧着機を用いて行うと、接続部の側面にはみ出た半導体用接着剤（フィレット）には圧着機の熱が伝わり難いため、圧着（本圧着）後、半導体用接着剤の硬化を充分に進行させるための加熱処理が更に必要となることが多い。そのため、封止工程での加圧は、圧着機ではなく、加圧リフロ炉、加圧オーブン等内での気圧により行うことが好ましい。気圧による加圧であれば、全体に熱を加えることができ、圧着（本圧着）後の加熱処理を短縮、又は無くすことができ、生産性が向上する。また、気圧による加圧であれば、複数の積層体（高温圧着積層体）又は複数の半導体チップを備える積層体（高温圧着積層体）の本圧着を、一括して行い易い。さらに、圧着機を用いた直接的な加圧ではなく、気圧による加圧の方が、フィレット抑制の観点からも、好ましい。フィレット抑制は、半導体装置の小型化及び高密度化の傾向に対して、重要である。
　封止工程における圧着が行われる雰囲気は、特に制限はないが、空気、窒素、蟻酸等を含む雰囲気が好ましい。
　封止工程における圧着の圧力は、接続される部材のサイズ及び数等に応じて適宜設定される。圧力は、例えば、大気圧を超えて１ＭＰａ以下であってもよい。圧力が大きいほうがボイド抑制、接続性向上の観点から好ましく、フィレット抑制の観点からは圧力は小さいほうが好ましい。そのため、積層体が加圧される際の装置のゲージ圧力は０．０５～１．０ＭＰａがより好ましい。
　圧着時間は、ボイドを充分に消失させ、且つ、半導体用接着剤を充分に硬化させる観点から、０．１～３時間、０．２～２時間、又は０．２５～１時間であってよい。
　ＴＳＶ構造の半導体装置のように、立体的に複数の半導体チップが積層される場合、複数の半導体チップを一つずつ積み重ねて仮固定及び高温圧着された状態とし、その後、積層された複数の半導体チップを一括して加熱及び加圧することで半導体装置を得てもよい。
　図４は、半導体装置の製造方法の一実施形態を示す模式断面図である。以下、図４を参照しながら各工程について説明する。なお、図４において、第一の部材は半導体ウェハ、第二の部材は半導体チップである。
　積層工程は、図４の（ａ）に示すように、ステージ６０上に半導体ウェハ３を配置する工程と、半導体用接着剤４４を介して複数の半導体チップ１を順次配置し、半導体ウェハ３、半導体用接着剤４４及び複数の半導体チップ１がこの順に積層されてなる積層体（仮固定体）を得る仮固定工程と、を含む。仮固定工程は、圧着ツール７０を備える圧着機を用いて行われる。積層工程の各条件は上述した通りである。
　ここで、半導体ウェハ３は、半導体ウェハ本体１１と、半導体ウェハ本体１１の半導体チップ１側の面上に配置された配線又はバンプ１５と、配線又はバンプ１５上に配置された接続部としてのバンプ３８とを有する。また、半導体ウェハ３は、その表面保護の目的で、パッシベーション膜４６を備える。パッシベーション膜の構成材料としては、ポリイミド樹脂、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）等が挙げられる。なお、半導体ウェハ３は、パッシベーション膜４６を備えていなくてもよい。
　半導体チップ１は、半導体チップ本体１０と、半導体チップ本体１０の半導体ウェハ３側の面上に配置された接続部としてのバンプ又は銅ピラー１７と、バンプ又は銅ピラー１７上に配置された接続部としてのはんだ３６とを有する。なお、図３に示すように複数の半導体チップ１を多段化する場合には、積層する半導体チップ１の内部には貫通電極３４が設けられていてもよい。
　本実施形態では、仮固定の際に、半導体チップ１の面上に、半導体用接着剤４４が配置される。半導体用接着剤４４としては、本実施形態の半導体用接着剤が用いられる。
　仮固定工程において半導体ウェハ３上への半導体チップ１の搭載数が多い場合、図４の（ｂ）に示すように、初期に搭載された半導体チップ１及び半導体用接着剤４４に対しては、最後の半導体チップ１の搭載が完了するまでステージ６０による熱履歴が与えられ続けることとなる。全ての半導体チップ１が搭載されるまでの時間（最初に搭載された半導体チップに熱履歴が与えられ続ける時間）は、半導体チップ１の搭載数によって変動するが、例えば、１～３時間である。
　接合工程では、図４の（ｃ）に示すように、仮固定工程で得られた積層体（仮固定体）における半導体ウェハ３と半導体チップ１とを、それぞれの接続部（はんだ３６又はバンプ３８）のうちの少なくとも一方の接続部の融点以上の温度に加熱しながら圧着することで、はんだ３６及びバンプ３８間に金属接合を形成する。接合工程は、圧着ツール８０を備える圧着機を用いて行われる。接合工程の各条件は上述した通りである。また、この接合工程での加熱により、半導体用接着剤４４は、後述する封止工程でまだ流動性が保たれる程度にやや硬化（半硬化）してもよい。但し、接合工程における加熱時間は短いため、半導体用接着剤４４が完全に硬化することはない。接合工程を経て、半導体用接着剤４４は、半硬化した半導体用接着剤４２となる。
　半導体ウェハ３上への半導体チップ１の圧着数が多い場合、接合工程においても、図４の（ｄ）に示すように、初期に圧着された半導体チップ１及び半硬化した半導体用接着剤４２に対しては、最後の半導体チップ１の搭載が完了するまでステージ６０による熱履歴が与えられ続けることとなる。全ての半導体チップ１が圧着されるまでの時間（最初に圧着された半導体チップに熱履歴が与えられ続ける時間）は、半導体チップ１の搭載数によって変動するが、例えば、１～３時間である。
　封止工程では、図４の（ｅ）に示すように、接合工程で得られた積層体（高温圧着積層体）を加圧オーブン９０内で加熱及び加圧することで、半硬化した半導体用接着剤４２を一括して硬化させて接着剤層４０を形成し、複数の接続部を一括して封止する。封止工程の各条件は上述した通りである。
　上記プロセスにおいて本実施形態の半導体用接着剤４４を用いることで、半導体用接着剤４４の充分な流動性を維持しながら複数の半導体チップ１を仮固定することができ、接合工程における高温圧着時もボイドの量を抑制でき、封止工程において一括硬化時のボイドの発生の低減及びそれ以前の工程で発生したボイドの消失を実現することが可能となる。また、仮固定工程及び接合工程において長時間の熱履歴が半導体用接着剤に与えられた場合でも、ボイドの発生を低減することが可能となる。
　以下、実施例により本開示をより具体的に説明するが、本開示は実施例に限定されるものではない。
　各実施例及び比較例で使用した化合物は以下の通りである。
（ａ）成分：熱可塑性樹脂
・ポリウレタン（ディーアイシーコベストロポリマー株式会社製、商品名「Ｔ－８１７５Ｎ」、Ｔｇ：－２３℃、Ｍｗ：１２００００）
・フェノキシ樹脂（新日鉄住金化学株式会社製、商品名「ＺＸ１３５６－２」、Ｔｇ：約７１℃、Ｍｗ：約６３０００）
・フェノキシ樹脂（新日鉄住金化学株式会社製、商品名「ＦＸ２９３」、Ｔｇ：約１６０℃、Ｍｗ：約４００００）
（ｂ）成分：熱硬化性樹脂
・トリフェノールメタン骨格含有多官能固形エポキシ（三菱ケミカル株式会社製、商品名「ＥＰ１０３２Ｈ６０」）
・ビスフェノールＦ型液状エポキシ（三菱ケミカル株式会社製、商品名「ＹＬ９８３Ｕ」）
（ｃ）成分：硬化剤
・２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加物（四国化成工業株式会社製、商品名「２ＭＡＯＫ－ＰＷ」、Ｍｗ：３８４）
・２－フェニル－４，５－ジヒドロキシメチルイミダゾール（（四国化成工業株式会社製、商品名「２ＰＨＺ－ＰＷ」、Ｍｗ：２０４）
（ｄ）成分：フラックス化合物
・ジフェノール酸（東京化成工業株式会社製、融点：１７７℃、Ｍｗ：２８６）
・グルタル酸（富士フイルム和光純薬株式会社製、融点：９８℃、Ｍｗ：１３２）
（ｅ）フィラー
・シリカフィラー（株式会社アドマテックス製、商品名「ＳＥ２０３０」、平均粒径０．５μｍ）
・エポキシシラン表面処理シリカフィラー（株式会社アドマテックス製、商品名「ＳＥ２０３０－ＳＥＪ」、平均粒径０．５μｍ）
・メタクリル表面処理シリカフィラー（株式会社アドマテックス製、商品名「ＹＡ０５０Ｃ－ＳＭ１」、平均粒径約０．０５μｍ）
　（ａ）成分の重量平均分子量（Ｍｗ）は、ＧＰＣ法によって求めたものである。ＧＰＣ法の詳細は以下のとおりである。
　装置名：ＨＰＬＣ－８０２０（製品名、東ソー株式会社製）
　カラム：２ｐｉｅｃｅｓ　ｏｆ　ＧＭＨＸＬ　＋　１ｐｉｅｃｅ　ｏｆ　Ｇ－２０００ＸＬ
　検出器：ＲＩ検出器
　カラム温度：３５℃
　流速：１ｍＬ／分
　標準物質：ポリスチレン
＜フィルム状半導体用接着剤の作製＞
　表１に示す配合量（単位：質量部）の熱可塑性樹脂、熱硬化性樹脂、硬化剤、フラックス化合物及びフィラーを、ＮＶ値（［乾燥後の塗料分質量］／［乾燥前の塗料分質量］×１００）が５０％になるように有機溶媒（シクロヘキサノン）に添加した。その後、固形分（熱可塑性樹脂、熱硬化性樹脂、硬化剤、フラックス化合物及びフィラー）の配合量と同質量のφ１．０ｍｍのジルコニアビーズ及びφ２．０ｍｍのジルコニアビーズを同容器内に加え、ボールミル（フリッチュ・ジャパン株式会社、遊星型微粉砕機Ｐ－７）で３０分撹拌した。撹拌後、ジルコニアビーズをろ過によって除去し、塗工ワニスを作製した。
　得られた塗工ワニスを、基材フィルム（帝人デュポンフィルム株式会社製、商品名「ピューレックスＡ５５」）上に、小型精密塗工装置（康井精機社製）で塗工し、クリーンオーブン（ＥＳＰＥＣ製）で乾燥（１００℃／１０ｍｉｎ）することで、膜厚２０μｍのフィルム状接着剤（フィルム状半導体用接着剤）を得た。
　以下に、実施例及び比較例で得られたフィルム状接着剤の評価方法を示す。評価結果は表１に示す。
＜ＤＳＣ測定＞
　得られたフィルム状接着剤を、アルミパン（株式会社エポリードサービス製）に１０ｍｇ秤量し、アルミ蓋を被せ、クリンパを用いて評価サンプルをサンプルパン内に密閉した。示差走査熱量計（Ｔｈｅｒｍｏ　ｐｌｕｓ　ＤＳＣ８２３５Ｅ、株式会社リガク製）を使用し、窒素雰囲気下、昇温速度１０℃／ｍｉｎ、測定温度範囲３０～３００℃で測定した。発熱量の解析手段としては、部分面積の解析方法を用い、各ＤＳＣ曲線の６０℃～２８０℃の温度範囲で解析指示することにより、解析温度範囲のベースライン指定、及び、ピーク面積の積分を行うことで総発熱量（単位：Ｊ／ｇ）を算出した。続いて、１５５℃を分割温度として指示することにより、６０～１５５℃、及び、１５５～２８０℃のそれぞれの部分面積を積分し、各発熱量（単位：Ｊ／ｇ）を算出した。一方、オンセット温度の解析手段としては、全面積（ＪＩＳ法）の解析手法を用い、６０℃～２８０℃の温度範囲で解析指示することにより、各ＤＳＣ曲線におけるピークのベースラインと最大傾斜点の交点を算出し、オンセット温度（単位：℃）を求めた。
＜高温放置安定性評価＞
　上記で得られたＤＳＣ曲線の解析を行い、６０～２８０℃の発熱量（単位：Ｊ／ｇ）を算出した。これを初期発熱量とした。
　実施例及び比較例で得られたフィルム状接着剤（初期サンプル）を１００℃に設定したオーブンに入れ、１時間の加熱処理を行った後サンプルを取り出し、１００℃熱処理後の評価用サンプルＡを得た。
　実施例及び比較例で得られたフィルム状接着剤（初期サンプル）を８０℃に設定したオーブンに入れ、６時間の加熱処理を行った後サンプルを取り出し、８０℃熱処理後の評価用サンプルＢを得た。
　評価用サンプルＡと評価用サンプルＢを用い、加熱前と同じ手順で６０～２８０℃の発熱量（単位：Ｊ／ｇ）を算出した。これを熱処理後発熱量とした。
　得られた２つの発熱量（初期サンプルの発熱量と評価用サンプルＡの発熱量、又は、初期サンプルの発熱量と評価用サンプルＢの発熱量）を用いて反応率を下記の式で算出した。
反応率（％）＝（初期発熱量－熱処理後発熱量）／初期発熱量×１００
　反応率が１０％未満の場合を「Ａ」、１０％以上で２０％未満の場合を「Ｂ」、２０％以上の場合を「Ｃ」と判定した。
＜粘度測定＞
　実施例及び比較例で得られたフィルム状接着剤（初期サンプル）を用い、卓上ラミネータ（製品名：Ｈｏｔｄｏｇ　ＧＫ－１３ＤＸ、（株）ラミーコーポレーション製）を用いて、フィルム状接着剤を複数回重ね合わせ、４００μｍになるまでラミネートし、粘度測定用サンプルを作製した。ラミネート条件は装置設定温度５０℃、装置搬送速度レベル９の条件で実施した。
　ラミネートした粘度測定用サンプルを１０ｍｍ角のパンチを用いて打ち抜き、８０℃での溶融粘度（８０℃粘度）、１３０℃での溶融粘度（１３０℃粘度）、最低溶融粘度及び最低溶融粘度を示す温度（溶融温度）を回転式レオメータ（ＴＡＩｎｓｔｒｕｍｅｎｔｓ社製、商品名：ＡＲＥＳ－Ｇ２）を用いて粘度測定した。
［測定条件］
測定ツールサイズ：９ｍｍφ
サンプル厚み：４００μｍ
昇温速度：１０℃／分
周波数：１０Ｈｚ
温度範囲：３０～１８０℃
＜ボイド評価＞
（半導体装置の作製）
　実施例及び比較例で得られたフィルム状接着剤（初期サンプル）を、卓上ラミネータ（製品名：Ｈｏｔｄｏｇ　ＧＫ－１３ＤＸ、（株）ラミーコーポレーション製）を用いて膜厚４０μｍにした後、７．５ｍｍ四方サイズに切り抜き、これを複数のはんだバンプ付き半導体チップ（チップサイズ：７．３ｍｍ×７．３ｍｍ、厚さ０．１ｍｍ、バンプ（接続部）高さ：約４５μｍ（銅ピラーとはんだの合計）、バンプ数：１０４８ピン、ピッチ８０μｍ、製品名：ＷＡＬＴＳ－ＴＥＧ　ＣＣ８０、株式会社ウォルツ製）上に８０℃で貼付した。フィルム状接着剤が貼付された半導体用チップを、別の半導体チップ（チップサイズ：１０ｍｍ×１０ｍｍ、厚さ０．１ｍｍ、バンプ数：１０４８ピン、ピッチ８０μｍ、製品名：ＷＡＬＴＳ－ＴＥＧ　ＩＰ８０、株式会社ウォルツ製）に、フリップチップボンダー（ＦＣＢ３、パナソニック株式会社製）で加熱及び加圧することにより順次圧着し、仮固定した。仮固定時のステージ温度は７０℃とし、圧着条件はツール温度：１３０℃、荷重：２５Ｎ（バンプ１個あたり０．０２４Ｎ）、時間：３秒とし、仮圧着後の積層体（仮固定体）を作製した。
　上記仮圧着後の積層体（仮固定体）をフリップチップボンダー（ＦＣＢ３、パナソニック株式会社製）で高温圧着した。高温圧着時のステージ温度は７０℃とし、圧着条件はツール温度：２６０℃、荷重：３５Ｎ（バンプ１個あたり０．０３３Ｎ）、時間：３秒とし、接続部が金属接合された評価用サンプルＣ（高温圧着積層体）を得た。
　高温圧着後の積層体である評価用サンプルＣ（高温圧着積層体）を加圧オーブン内で、昇温速度２０℃／分で１９０℃まで昇温し、１９０℃、０．８ＭＰａの条件で１時間加熱及び加圧することにより評価用サンプルＤ（加圧積層体）を得た。
　一方、高温圧着後の積層体である評価用サンプルＣ（高温圧着積層体）を８０℃のオーブン内で６時間熱処理した後、一度取出し、加圧オーブン内で、昇温速度２０℃／分で１９０℃まで昇温し、１９０℃、０．８ＭＰａの条件で１時間加熱及び加圧することにより評価用サンプルＥ（熱履歴加圧積層体）を得た。
（解析・評価）
　上記評価用サンプルＣと評価用サンプルＤと評価用サンプルＥを用い、超音波映像診断装置（Ｉｎｓｉｇｈｔ－３００、インサイト株式会社製）によって評価用サンプル内部の画像を撮影した。得られた画像から、スキャナ（ＧＴ－９３００ＵＦ、セイコーエプソン株式会社製）でチップ間の接着剤層の画像を取り込んだ。取り込んだ画像において、画像処理ソフト（Ａｄｏｂｅ　Ｐｈｏｔｏｓｈｏｐ（商品名））を用いて、色調補正、二階調化によりボイド部分を識別し、ヒストグラムによりボイド部分の占める割合を算出した。ボイド部分を含む接着剤層全体の面積を１００面積％とした。ボイドの面積割合が５％未満の場合を「Ａ」とし、ボイドの面積割合が５％以上で２０％未満の場合を「Ｂ」、２０％以上の場合を「Ｃ」とした。表１に評価結果を示す。
Figure JPOXMLDOC01-appb-T000001
　１…半導体チップ、２…基板、３…半導体ウェハ、１０…半導体チップ本体、１１…半導体ウェハ本体、１５，１６…配線又はバンプ、１７…バンプ又は銅ピラー、２０…基板本体、３０，３６…はんだ、３４…貫通電極、３８…バンプ、４０…接着剤層、４２…半硬化した半導体用接着剤、４４…半導体用接着剤、４６…パッシベーション膜、５０…インターポーザー本体、６０…ステージ、７０，８０…圧着ツール、９０…加圧オーブン、１００，３００，５００…半導体装置。

Claims (29)

  1. 　熱可塑性樹脂、熱硬化性樹脂、硬化剤及び酸基を有するフラックス化合物を含む半導体用接着剤であって、
    　前記半導体用接着剤を１０℃／分の昇温速度で加熱する示差走査熱量測定により得られるＤＳＣ曲線の６０～１５５℃の発熱量が、２０Ｊ／ｇ以下であり、
    　前記半導体用接着剤を１０℃／分の昇温速度で加熱するずり粘度測定により得られる粘度曲線の最低溶融粘度が、２０００Ｐａ・ｓ以上である、半導体用接着剤。
  2. 　前記最低溶融粘度が３０００Ｐａ・ｓ以上である、請求項１に記載の半導体用接着剤。
  3. 　前記最低溶融粘度が４０００Ｐａ・ｓ以上である、請求項１に記載の半導体用接着剤。
  4. 　前記最低溶融粘度が２００００Ｐａ・ｓ以下である、請求項１～３のいずれか一項に記載の半導体用接着剤。
  5. 　前記最低溶融粘度が１５０００Ｐａ・ｓ以下である、請求項１～３のいずれか一項に記載の半導体用接着剤。
  6. 　前記最低溶融粘度が１００００Ｐａ・ｓ以下である、請求項１～３のいずれか一項に記載の半導体用接着剤。
  7. 　前記半導体用接着剤を１０℃／分の昇温速度で加熱する示差走査熱量測定により得られるＤＳＣ曲線のオンセット温度が１５５℃以上である、請求項１～６のいずれか一項に記載の半導体用接着剤。
  8. 　前記最低溶融粘度を示す温度が１３５℃以上である、請求項１～７のいずれか一項に記載の半導体用接着剤。
  9. 　前記最低溶融粘度を示す温度が１４０℃以上である、請求項１～７のいずれか一項に記載の半導体用接着剤。
  10. 　前記最低溶融粘度を示す温度が１４５℃以上である、請求項１～７のいずれか一項に記載の半導体用接着剤。
  11. 　前記半導体用接着剤を１０℃／分の昇温速度で加熱するずり粘度測定により得られる粘度曲線の８０℃における粘度が、１００００Ｐａ・ｓ以上である、請求項１～１０のいずれか一項に記載の半導体用接着剤。
  12. 　前記熱可塑性樹脂の重量平均分子量が、１００００以上である、請求項１～１１のいずれか一項に記載の半導体用接着剤。
  13. 　前記熱可塑性樹脂の含有量が、前記半導体用接着剤の固形分全量を基準として、１～３０質量％である、請求項１～１２のいずれか一項に記載の半導体用接着剤。
  14. 　前記熱可塑性樹脂の含有量が、前記半導体用接着剤の固形分全量を基準として、５質量％以上である、請求項１～１３のいずれか一項に記載の半導体用接着剤。
  15. 　前記硬化剤が、アミン系硬化剤を含む、請求項１～１４のいずれか一項に記載の半導体用接着剤。
  16. 　前記硬化剤が、イミダゾール系硬化剤を含む、請求項１～１５のいずれか一項に記載の半導体用接着剤。
  17. 　前記硬化剤の含有量が、前記半導体用接着剤の固形分全量を基準として、２．３質量％以下である、請求項１～１６のいずれか一項に記載の半導体用接着剤。
  18. 　前記フラックス化合物の融点が、２５～２３０℃である、請求項１～１７のいずれか一項に記載の半導体用接着剤。
  19. 　前記フラックス化合物の融点が、１００～１７０℃である、請求項１～１８のいずれか一項に記載の半導体用接着剤。
  20. 　前記熱硬化性樹脂が、エポキシ樹脂を含有する、請求項１～１９のいずれか一項に記載の半導体用接着剤。
  21. 　前記熱硬化性樹脂が、３５℃で液状のエポキシ樹脂を実質的に含有しない、請求項１～２０のいずれか一項に記載の半導体用接着剤。
  22. 　フィルム状である、請求項１～２１のいずれか一項に記載の半導体用接着剤。
  23. 　加圧雰囲気下で熱を加えることにより硬化させる、請求項１～２２のいずれか一項に記載の半導体用接着剤。
  24. 　半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、
    　請求項１～２３のいずれか一項に記載の半導体用接着剤を加圧雰囲気下で熱を加えることにより硬化させ、硬化した前記半導体用接着剤により前記接続部の少なくとも一部を封止する封止工程を備える、半導体装置の製造方法。
  25. 　前記封止工程の前に、
    　ステージ上に複数の半導体チップを配置する工程と、
    　前記ステージを６０～１５５℃に加熱しながら、前記ステージ上に配置された前記複数の半導体チップのそれぞれの上に、前記半導体用接着剤を介して他の半導体チップを順次配置し、前記半導体チップ、前記半導体用接着剤及び前記他の半導体チップがこの順に積層されてなる積層体を複数得る仮固定工程と、を更に備える、請求項２４に記載の半導体装置の製造方法。
  26. 　前記仮固定工程の後、且つ、前記封止工程の前に、
    　前記半導体チップと前記他の半導体チップとを、それぞれの接続部のうちの少なくとも一方の接続部の融点以上の温度に加熱しながら圧着することで、それぞれの接続部間に金属接合を形成する接合工程を更に備える、請求項２５に記載の半導体装置の製造方法。
  27. 　前記封止工程の前に、
    　ステージ上に配線回路基板又は半導体ウェハを配置する工程と、
    　前記ステージを６０～１５５℃に加熱しながら、前記ステージ上に配置された前記配線回路基板又は半導体ウェハの上に、前記半導体用接着剤を介して複数の半導体チップを順次配置し、前記配線回路基板、前記半導体用接着剤及び複数の前記半導体チップがこの順に積層されてなる積層体、又は、前記半導体ウェハ、前記半導体用接着剤及び複数の前記半導体チップがこの順に積層されてなる積層体を得る仮固定工程と、を更に備える、請求項２４に記載の半導体装置の製造方法。
  28. 　前記仮固定工程の後、且つ、前記封止工程の前に、
    　前記配線回路基板又は半導体ウェハと前記半導体チップとを、それぞれの接続部のうちの少なくとも一方の接続部の融点以上の温度に加熱しながら圧着することで、それぞれの接続部間に金属接合を形成する接合工程を更に備える、請求項２７に記載の半導体装置の製造方法。
  29. 　半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置であって、前記接続部の少なくとも一部が、加圧雰囲気下で熱を加えて硬化された請求項１～２３のいずれか一項に記載の半導体用接着剤の硬化物によって封止されている、半導体装置。
PCT/JP2020/035093 2020-09-16 2020-09-16 半導体用接着剤、並びに、半導体装置及びその製造方法 WO2022059095A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US18/043,730 US20230352436A1 (en) 2020-09-16 2020-09-16 Adhesive for semiconductors, and semiconductor device and method for producing same
PCT/JP2020/035093 WO2022059095A1 (ja) 2020-09-16 2020-09-16 半導体用接着剤、並びに、半導体装置及びその製造方法
KR1020237008819A KR20230068398A (ko) 2020-09-16 2020-09-16 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
CN202080105009.2A CN116194546A (zh) 2020-09-16 2020-09-16 半导体用黏合剂、以及半导体装置及其制造方法
JP2022550093A JP7544132B2 (ja) 2020-09-16 2020-09-16 半導体用接着剤、並びに、半導体装置及びその製造方法
TW110134322A TW202219220A (zh) 2020-09-16 2021-09-15 半導體用接著劑、以及半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/035093 WO2022059095A1 (ja) 2020-09-16 2020-09-16 半導体用接着剤、並びに、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2022059095A1 true WO2022059095A1 (ja) 2022-03-24

Family

ID=80776557

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/035093 WO2022059095A1 (ja) 2020-09-16 2020-09-16 半導体用接着剤、並びに、半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US20230352436A1 (ja)
JP (1) JP7544132B2 (ja)
KR (1) KR20230068398A (ja)
CN (1) CN116194546A (ja)
TW (1) TW202219220A (ja)
WO (1) WO2022059095A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053232A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 積層フィルム及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115820180B (zh) * 2022-11-10 2024-04-02 烟台德邦科技股份有限公司 一种芯片级环氧底部填充胶及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153942A (ja) * 2014-02-17 2015-08-24 日立化成株式会社 半導体装置の製造方法、半導体装置及び接着剤組成物
JP2018141106A (ja) * 2017-02-28 2018-09-13 住友ベークライト株式会社 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置
JP2018145346A (ja) * 2017-03-08 2018-09-20 リンテック株式会社 回路部材接続用シートおよび半導体装置の製造方法
WO2018235854A1 (ja) * 2017-06-21 2018-12-27 日立化成株式会社 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2019019248A (ja) * 2017-07-19 2019-02-07 住友ベークライト株式会社 熱硬化性樹脂組成物

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
KR101666101B1 (ko) 2012-02-24 2016-10-13 히타치가세이가부시끼가이샤 반도체용 접착제, 플럭스제, 반도체 장치의 제조 방법 및 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153942A (ja) * 2014-02-17 2015-08-24 日立化成株式会社 半導体装置の製造方法、半導体装置及び接着剤組成物
JP2018141106A (ja) * 2017-02-28 2018-09-13 住友ベークライト株式会社 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置
JP2018145346A (ja) * 2017-03-08 2018-09-20 リンテック株式会社 回路部材接続用シートおよび半導体装置の製造方法
WO2018235854A1 (ja) * 2017-06-21 2018-12-27 日立化成株式会社 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2019019248A (ja) * 2017-07-19 2019-02-07 住友ベークライト株式会社 熱硬化性樹脂組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053232A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 積層フィルム及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP7544132B2 (ja) 2024-09-03
US20230352436A1 (en) 2023-11-02
KR20230068398A (ko) 2023-05-17
CN116194546A (zh) 2023-05-30
JPWO2022059095A1 (ja) 2022-03-24
TW202219220A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
TWI595062B (zh) Adhesives for semiconductor, flux, manufacturing method of semiconductor device, and semiconductor device
JP5958529B2 (ja) 半導体装置及びその製造方法
WO2021065518A1 (ja) 半導体用接着剤及びその製造方法、並びに、半導体装置及びその製造方法
JP7226498B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
WO2022059095A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP7176532B2 (ja) 半導体装置、半導体装置の製造方法及び接着剤
JP6859708B2 (ja) 半導体装置を製造する方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP7363798B2 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
WO2022059639A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
WO2020110785A1 (ja) 半導体用フィルム状接着剤、半導体装置及びその製造方法
WO2022059640A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
JP7238453B2 (ja) 半導体用接着剤
WO2021200553A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP7521271B2 (ja) 多層フィルムの製造方法、多層フィルム及び半導体装置の製造方法
JP2021061276A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20954081

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022550093

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20954081

Country of ref document: EP

Kind code of ref document: A1