CN116169215A - 一种电流阻挡层及其制备方法、led芯片 - Google Patents
一种电流阻挡层及其制备方法、led芯片 Download PDFInfo
- Publication number
- CN116169215A CN116169215A CN202310447351.6A CN202310447351A CN116169215A CN 116169215 A CN116169215 A CN 116169215A CN 202310447351 A CN202310447351 A CN 202310447351A CN 116169215 A CN116169215 A CN 116169215A
- Authority
- CN
- China
- Prior art keywords
- layer
- current blocking
- ito
- dbr
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 80
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 23
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 392
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000007788 liquid Substances 0.000 claims description 16
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 12
- 229910021578 Iron(III) chloride Inorganic materials 0.000 claims description 12
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 12
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 12
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 229910001868 water Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004408 titanium dioxide Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 1
- 230000008021 deposition Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000010030 laminating Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种电流阻挡层及其制备方法、LED芯片，涉及半导体技术领域，电流阻挡层的制备方法包括提供一P型半导体层；在P型半导体层上沉积ITO层；在ITO层上涂布光刻胶、对光刻胶进行曝光、显影、蚀刻，露出部分ITO层，形成光刻图案；对露出的部分ITO层进行刻蚀，形成光刻ITO图案；在光刻ITO图案上沉积DBR层；去除残余的光刻胶和DBR层，并进行退火处理；去除残余的ITO层，得到电流阻挡层；本发明能够解决现有技术中DBR层作为电流阻挡层易与光刻胶粘连，当光刻胶剥离时，DBR层易脱落和翘起，导致后续沉积的透明导电层脱落或者断裂，影响LED芯片的性能的技术问题。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种电流阻挡层及其制备方法、LED芯片。
背景技术
LED(Light Emitting Diode，发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件，发光二极管芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势，已逐渐取代白炽灯和荧光灯，成长普通家庭照明的光源。LED芯片包括衬底、N型半导体层、发光层、P型半导体层、电流阻挡层、透明导电层、N型电极以及P型电极。
其中，电流阻挡层的作用是增加电流流通的均匀性，从而提升LED的发光效率，电流阻挡层一般是DBR层结构，DBR（distributed Bragg reflection ）又叫分布式布拉格反射镜，是由两种不同折射率的材料以ABAB的方式交替排列组成的周期结构，具体为，在P型半导体层上，涂布光刻胶，对光刻胶进行曝光、显影、蚀刻形成电流阻挡层所需的图形，然后沉积DBR层，剥离剩余的光刻胶，得到所需图形的DBR层结构；但是DBR层具有较强的延展性，在沉积过程中，DBR层结构的边缘容易与光刻胶粘连，当对剩余的光刻胶进行剥离时，容易造成DBR层结构脱落或者DBR层结构边缘翘曲，将会导致后续沉积的透明导电层脱落或者断裂，影响LED芯片的性能。
发明内容
针对现有技术的不足，本发明的目的在于提供一种电流阻挡层及其制备方法、LED芯片，旨在解决现有技术中DBR层作为电流阻挡层易与光刻胶粘连，当光刻胶剥离时，DBR层易脱落和翘起，导致后续沉积的透明导电层脱落或者断裂，影响LED芯片的性能的技术问题。
本发明的第一方面在于提供一种电流阻挡层的制备方法，所述电流阻挡层的制备方法包括：
提供一生长所需的P型半导体层；
在所述P型半导体层上沉积第一预设厚度的ITO层，并在第一预设温度下退火处理第一预设时间；
在退火后的ITO层上涂布光刻胶、对所述光刻胶进行曝光、显影、蚀刻，露出部分ITO层，形成光刻图案；
在所述光刻图案上使用刻蚀液对露出的部分ITO层进行第二预设时间的湿法刻蚀，露出部分P型半导体层，形成光刻ITO图案；
在所述光刻ITO图案上沉积第二预设厚度的DBR层；
去除残余的光刻胶和光刻胶表面的DBR层，并在第二预设温度下退火处理第三预设时间；
使用刻蚀液去除残余的ITO层，得到沉积于所述P型半导体层上的电流阻挡层。
与现有技术相比，本发明的有益效果在于：通过本发明提供的电流阻挡层的制备方法，能有效地降低DBR层结构脱落和DBR层结构边缘翘曲现象的产生，具体为，在P型半导体层上沉积ITO层，通过ITO层当硬掩模层，ITO层与DBR层的粘合性低，不易导致DBR层结构脱落或者DBR层结构边缘翘曲现象的产生，对ITO层进行退火处理，以使ITO层在刻蚀时形成预设角度的形貌，避免DBR层延展至贴合ITO层的边缘；在退火后的ITO层上涂布光刻胶、对光刻胶进行曝光、显影、蚀刻，露出部分ITO层，形成光刻图案；在光刻图案上使用刻蚀液对露出的部分ITO层进行第二预设时间的湿法刻蚀，露出部分P型半导体层，形成光刻ITO图案，ITO层的刻蚀宽度大于光刻胶的光刻宽度，DBR层的沉积无法延伸至贴合ITO层的侧壁，进一步降低DBR层与ITO层粘合的风险；在光刻ITO图案上沉积DBR层，ITO层与DBR层之间存在高度差，以防止DBR层表面和边缘与ITO层上的光刻胶之间粘连在一起，更进一步降低DBR层与ITO层粘合的风险；去除残余的光刻胶和光刻胶表面的DBR层，并进行退火处理，以消除DBR层中分子之间的应力，增强DBR层与P型半导体层之间的粘附性，防止DBR层在ITO层去除后脱落；使用刻蚀液去除残余的ITO层，得到沉积于P型半导体层上的电流阻挡层，该制备方法简单，能有效地降低DBR层结构脱落和DBR层结构边缘翘曲现象的产生，增加电流流通的均匀性，提升LED的发光效率，从而解决了普遍存在DBR层作为电流阻挡层易与光刻胶粘连，当光刻胶剥离时，DBR层易脱落和翘起，导致后续沉积的透明导电层脱落或者断裂，影响LED芯片的性能的技术问题。
根据上述技术方案的一方面，所述第一预设厚度为0.8μm-1.2μm。
根据上述技术方案的一方面，所述第一预设温度为250℃-350℃，所述第一预设时间为3min-7min。
根据上述技术方案的一方面，所述刻蚀液包括氯化氢、氯化铁以及水，其中，所述刻蚀液中所述氯化氢的浓度为20%-25%，所述氯化铁的浓度为8%-12%。
根据上述技术方案的一方面，所述第二预设时间为400s-600s。
根据上述技术方案的一方面，所述DBR层包括若干交替层叠的二氧化硅和二氧化钛，所述P型半导体层上设有所述二氧化硅层，所述DBR远离所述P型半导体层的一侧设有所述二氧化硅层，所述第二预设厚度为4500Å-5500Å。
根据上述技术方案的一方面，所述交替层叠的层数为8-10，所述二氧化硅的厚度为500Å-600Å，所述二氧化钛层的厚度为500Å-600Å。
根据上述技术方案的一方面，所述第二预设温度为350℃-450℃，所述第三预设时间为25min-35min。
本发明的第二方面在于提供一种电流阻挡层，所述电流阻挡层由上述的电流阻挡层的制备方法制备得到。
本发明的第三方面在于提供一种LED芯片，所述LED芯片包括依次层叠的衬底、N型半导体层、发光层、P型半导体层、透明导电层、金属电极层以及保护层，还包括上述的电流阻挡层，所述电流阻挡层设于所述P型半导体层和所述透明导电层之间。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明的电流阻挡层的制备方法的流程图；
图2为本发明的电流阻挡层的制备方法的原理图；
图3为本发明的LED芯片的结构示意图；
附图元器件符号说明：
P型半导体层10，ITO层20，光刻胶30，DBR层40，透明导电层50，金属电极层60，保护层70，衬底100，N型半导体层200，发光层300。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造与操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定与限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的与所有的组合。
请参阅图1-图2，所示为本发明提供的一种电流阻挡层的制备方法，所述电流阻挡层的制备方法包括步骤S10-S16：
步骤S10，提供一生长所需的P型半导体层；
步骤S11，在所述P型半导体层上沉积第一预设厚度的ITO层，并在第一预设温度下退火处理第一预设时间；
其中，第一预设厚度为0.8μm-1.2μm，ITO层20的第一预设厚度取决于DBR层40的厚度，ITO层20与DBR层40之间要形成足够的高度差，即ITO层20的厚度需要大于DBR层40的厚度，防止DBR层40表面和边缘与后续沉积的光刻胶30粘连在一起，导致去除光刻胶30时DBR层40的表面和边缘形貌异常。
需要说明的是，当光刻胶30作为硬掩模板时，在沉积DBR层40时，DBR层40的边缘容易与光刻胶30粘连，当对残余的光刻胶30进行剥离时，容易造成DBR层40结构脱落或者DBR层40结构边缘翘曲，将会导致后续沉积的透明导电层脱落或者断裂，影响LED芯片的性能，因此，需要引入ITO层20作为硬掩模板以沉积所需图案的DBR层40，其中，ITO为氧化铟锡，其结构稳定，不易与DBR粘连，对ITO层20去除时，不易造成DBR层40结构脱落或者DBR层40结构边缘翘曲的现象，提高DBR层40结构的性能，从而提高LED芯片的性能。
其中，沉积完成的ITO层20需要在第一预设温度下退火处理第一预设时间，这将会提高ITO层20中结构的稳定性，降低与DBR层40之间的粘合性，减少DBR层40结构脱落或者DBR层40结构边缘翘曲的现象的发生，同时，该退火处理利于后续刻蚀液刻蚀成预设角度，该预设角度为
，即在P型半导体层10表面形成倒八字型结构。该倒八字型结构有利于DBR层40的八字型结构的生长，避免DBR层40在沉积时延展至贴合ITO层20的侧壁。
优选的，第一预设温度为250℃-350℃，第一预设时间为3min-7min，当第一预设温度过低，低于250℃时，ITO层20在刻蚀液刻蚀后，形成不了预设角度的形貌，即无法形成
的倒八字型结构，DBR层40在沉积时存在贴合ITO层20的风险，当第一预设温度过高，高于350℃时，ITO层20的结构稳定，刻蚀液所需刻蚀的时间过长，将会降低刻蚀效率。
此外，当第一预设时间太短，低于3min时，ITO层20的结构相对不太稳定，ITO层20在刻蚀后，形成不了预设角度的形貌，即无法形成
的倒八字型结构，DBR层40在沉积时存在贴合ITO层20的风险，当第一预设时间太长，高于7min时，ITO层20退火处理时间过长，将会影响LED芯片的生产效率。
步骤S12，在退火后的ITO层上涂布光刻胶、对所述光刻胶进行曝光、显影、蚀刻，露出部分ITO层，形成光刻图案；
具体为，为了使ITO层20刻蚀成所需的光刻ITO图案，需要在退火后的ITO层20上涂布光刻胶30，然后对光刻胶30进行曝光、显影、刻蚀，露出部分ITO层20，光刻胶30会形成倒八字型，以便于后续刻蚀液对ITO层20的预设角度的刻蚀，形成沉积DBR层40所需的图案，即光刻ITO图案。
步骤S13，在所述光刻图案上使用刻蚀液对露出的部分ITO层进行第二预设时间的湿法刻蚀，露出部分P型半导体层，形成光刻ITO图案；
具体为，刻蚀液包括氯化氢、氯化铁以及水，其中，所述刻蚀液中所述氯化氢的浓度为20%-25%，所述氯化铁的浓度为8%-12%。
其中，第二预设时间为400s-600s，以形成相对于光刻胶30分别内缩6μm-8μm的ITO层20，ITO层20与光刻胶30形成两个倒八字型结构，ITO层20的刻蚀宽度大于光刻胶30的光刻宽度，ITO层20每边刻蚀的宽度大于光刻胶30的光刻宽度，即每边内缩6μm-8μm，以使得DBR层40在沉积时，即使DBR层40的延展性较强，也无法粘结于ITO层20的侧壁。
刻蚀的宽度是通过第二预设时间控制，当第二预设时间小于400s时，刻蚀液对ITO层20刻蚀的宽度不够，DBR层40沉积时会与ITO层20的侧壁贴合接触，存在DBR层40与ITO层20粘合的风险，当第二预设时间大于600s时，蚀液刻蚀的宽度过大，光刻胶30存在塌陷的风险。
步骤S14，在所述光刻ITO图案上沉积第二预设厚度的DBR层；
其中，DBR层40包括若干交替层叠的二氧化硅层和二氧化钛层，P型半导体层10上设有二氧化硅层，DBR远离P型半导体层10的一侧设有二氧化硅层，第二预设厚度为4500Å-5500Å，交替层叠的层数为8-10，二氧化硅层的厚度为500Å-600Å，二氧化钛层的厚度为500Å-600Å。
其中，沉积DBR层40为PVD蒸镀法，具体为，DBR层40需要先通过光刻胶30层的倒八字型结构，再经过ITO层20的倒八字型结构，沉积于P型半导体层10上，形成八字型结构沉积。而ITO层20的刻蚀宽度大于光刻胶30的光刻宽度，因此，DBR层40在沉积时无法延伸至贴合ITO层20的侧壁，进一步降低DBR层40与ITO层20粘合的风险。
其中，ITO层20与DBR层40之间的高度差为4500Å-5500Å，以防止DBR层40表面和边缘与ITO层20上的光刻胶30粘连在一起，导致去除光刻胶30时DBR层40的表面和边缘形貌异常。当ITO层20与DBR层40之间的高度差小于4500Å时，在DBR层40沉积时，存在与光刻胶30粘合的风险，当ITO层20与DBR层40之间的高度差大于5500Å时，将会浪费ITO层20的原料，增加沉积ITO层20的时间，费时耗材。
另外，在进行DBR层40沉积时，需要关闭腔体内工作盘和侧壁加热，避免蒸镀时温度过高，导致光刻胶30糊胶塌陷。
步骤S15，去除残余的光刻胶和光刻胶表面的DBR层，并在第二预设温度下退火处理第三预设时间；
其中，为了防止光刻胶30糊胶塌陷，影响DBR层40的结构，因此，在DBR层40进行退火处理之前，需要去除残余的光刻胶30以及光刻胶30表面的DBR层40，在本实施例中，采用撕金工艺以去除光刻胶30和光刻胶30表面的DBR层40。
另外，DBR层40进行退火处理，以消除DBR层40中分子之间的应力，增强DBR层40与P型半导体层10之间的粘附性，防止DBR层40在ITO层20去除时脱落。
优选的，第二预设温度为350℃-450℃，第三预设时间为25min-35min。当第二预设温度过低时，DBR层40与P型半导体层10之间的粘附性不强，在刻蚀液中浸泡存在脱落风险；当第二预设温度过高时，后续刻蚀ITO层20时所需时间过长，将会降低刻蚀效率，从而降低LED芯片的生产效率。
步骤S16，使用刻蚀液去除残余的ITO层，得到沉积于所述P型半导体层上的电流阻挡层。
其中，该刻蚀液包括氯化氢、氯化铁以及水，其中，刻蚀液中氯化氢的浓度为20%-25%，氯化铁的浓度为8%-12%。
通过ITO层20当硬掩模层，ITO材料结构稳定，与DBR材料的粘合性低，不易造成DBR层40结构脱落或者DBR层40结构边缘翘曲的现象，其次，对ITO层20进行退火处理，以使ITO层20在刻蚀后形成预设角度的形貌，有利于DBR层40结构的八字形的生长，避免DBR层40延展至贴合ITO层20的边缘，并且ITO层20与光刻胶30配合形成光刻ITO图案，即双倒八字型结构，ITO层20相对于光刻胶30分别内缩6μm-8μm，DBR层40在沉积时无法延伸至贴合ITO层20的侧壁，进一步降低DBR层40与ITO层20粘合的风险。此外，ITO层20与DBR层40之间存在高度差，以防止DBR层40表面和边缘与ITO层20上的光刻胶30粘连在一起，更进一步降低DBR层40与ITO层20粘合的风险，从而增加电流流通的均匀性，提升LED芯片的发光效率。
相应的，本发明还公开了一种电流阻挡层，该电流阻挡层由上述的电流阻挡层的制备方法制备得到。
其中，该电流阻挡层的形状为八字型，即通过上述制备方法制备得到的DBR层，设于P型半导体层上，用于增加电流流通的均匀性，从而提升LED的发光效率。
此外，参阅图3，本发明还公开了一种LED芯片，所述LED芯片包括依次层叠的衬底100、N型半导体层200、发光层300、P型半导体层10、透明导电层50、金属电极层60以及保护层70，还包括上述的电流阻挡层，电流阻挡层设于所述P型半导体层10和所述透明导电层50之间，该电流阻挡层为通过上述制备方法制备得到的DBR层40。
下面以具体实施例对本发明进行进一步说明：
实施例一
本发明第一实施例提供的一种电流阻挡层的制备方法，包括以下步骤S10-S16：
步骤S10，提供一生长所需的P型半导体层；
步骤S11，在所述P型半导体层上沉积第一预设厚度的ITO层，并在第一预设温度下退火处理第一预设时间；
其中，第一预设厚度为1μm，第一预设温度为300℃，第一预设时间为5min。
步骤S12，在退火后的ITO层上涂布光刻胶、对所述光刻胶进行曝光、显影、蚀刻，露出部分ITO层，形成光刻图案；
步骤S13，在所述光刻图案上使用刻蚀液对露出的部分ITO层进行第二预设时间的湿法刻蚀，露出部分P型半导体层，形成光刻ITO图案；
具体为，刻蚀液包括氯化氢、氯化铁以及水，其中，所述刻蚀液中所述氯化氢的浓度为22%，所述氯化铁的浓度为10%，第二预设时间为500s。
步骤S14，在所述光刻ITO图案上沉积第二预设厚度的DBR层；
其中，第二预设厚度为5000Å，交替层叠的层数为9，二氧化硅层的厚度为500Å-600Å，二氧化钛层的厚度为500Å-600Å。
其中，ITO层与DBR层之间的高度差为5000Å。
步骤S15，去除残余的光刻胶和光刻胶表面的DBR层，并在第二预设温度下退火处理第三预设时间；
其中，第二预设温度为400℃，第三预设时间为30min。
步骤S16，使用刻蚀液去除残余的ITO层，得到沉积于所述P型半导体层上的电流阻挡层。
其中，该刻蚀液包括氯化氢、氯化铁以及水，其中，所述刻蚀液中所述氯化氢的浓度为22%，所述氯化铁的浓度为10%。
实施例二
本发明第二实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设厚度为0.8μm。
实施例三
本发明第三实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设厚度为0.9μm。
实施例四
本发明第四实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设厚度为1.1μm。
实施例五
本发明第五实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设温度为250℃。
实施例六
本发明第六实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设温度为270℃。
实施例七
本发明第七实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设温度为350℃。
实施例八
本发明第八实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设时间为3min。
实施例九
本发明第九实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设时间为4min。
实施例十
本发明第十实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第一预设时间为7min。
实施例十一
本发明第十一实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第二预设时间为400s。
实施例十二
本发明第十二实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第二预设时间为450s。
实施例十三
本发明第十三实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第二预设时间为600s。
实施例十四
本发明第十四实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第二预设温度为350℃。
实施例十五
本发明第十五实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第二预设温度为450℃。
实施例十六
本发明第十六实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第三预设时间为25min。
实施例十七
本发明第十七实施例提供的一种电流阻挡层的制备方法，本实施例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
第三预设时间为35min。
对比例一
本发明第一对比例提供的一种电流阻挡层的制备方法，本对比例中的电流阻挡层的制备方法与第一实施例中的电流阻挡层的制备方法的不同之处在于：
采用传统光刻胶作为硬掩模层制备电流阻挡层。
请参阅下表1，所示为本发明上述实施例一至实施例十七以及对比例一对应的参数。
表1
需要说明的是，本发明上述实施例一至实施例十七以及对比例一的外延片是在使用相同工艺条件下制成的。其中，COT为Chip on tape，即大晶圆，COT数据为未经分选点测的大晶圆特定角度范围光源的数据，IS数据为采用IS积分球对分选后的芯片进行全角度光源的数据。
实施例一至实施例十七相对于对比例一的数据可知，通过沉积ITO层当硬掩模层，能有效地降低DBR层结构脱落和DBR层结构边缘翘曲现象的产生，增加电流流通的均匀性，提升LED的发光效率。
结合实施例一至实施例四的数据可知，当ITO层与DBR层之间的高度差过小时，在DBR层沉积时，存在与光刻胶粘合的风险，DBR层的表面或边缘会黏附光刻胶，导致DBR层翘起，造成LED芯片的发光效率下降，当ITO层与DBR层之间的高度差过大时，不会影响LED芯片的发光效率，将会浪费ITO层的原料，增加沉积ITO层的时间，费时耗材。
结合实施例一，实施例五至实施例七的数据可知，当第一预设温度过低时，ITO层在刻蚀液刻蚀后，形成不了预设角度的形貌，DBR层的边缘会贴合于ITO层的侧壁，导致DBR层翘起，造成LED芯片的发光效率下降，当第一预设温度过高，LED芯片的发光效率不会造成影响，刻蚀液所需刻蚀的时间过长，将会降低刻蚀效率。
结合实施例一，实施例八至实施例十的数据可知，当第一预设时间过短时，ITO层在刻蚀液刻蚀后，形成不了预设角度的形貌，DBR层的边缘会贴合于ITO层的侧壁，导致DBR层翘起，造成LED芯片的发光效率下降，当第一预设时间过长，LED芯片的发光效率不会造成影响，将会影响LED芯片生产效率。
结合实施例一，实施例十一至实施例十三的数据可知，当第二预设时间过短时，刻蚀液对ITO层刻蚀的宽度不够，DBR沉积时会与ITO层的侧壁贴合接触，存在DBR层与ITO层粘合的风险，造成LED芯片的发光效率下降，当第二预设时间过长时，蚀液刻蚀的宽度过大，光刻胶存在塌陷的风险，影响LED芯片的发光效率下降。
结合实施例一，实施例十四，实施例十五的数据可知，当第二预设温度过低时，DBR层与P型半导体层之间的粘附性不强，在刻蚀液中浸泡存在脱落风险，影响LED芯片的发光效率；当第二预设温度过高时，不会影响LED芯片的发光效率，后续刻蚀ITO层时所需时间过长，将会降低刻蚀效率，从而降低LED芯片的生产效率。
结合实施例一，实施例十六，实施例十七的数据可知，当第三预设时间过小时，DBR层与P型半导体层之间的粘附性不强，在刻蚀液中浸泡存在脱落风险，影响LED芯片的发光效率；当第三预设时间过大时，不会影响LED芯片的发光效率，会降低LED芯片的生产效率。
综上，通过沉积ITO层当硬掩模层，能有效地降低DBR层结构脱落和DBR层结构边缘翘曲现象的产生，增加电流流通的均匀性，提升LED的发光效率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种电流阻挡层的制备方法，其特征在于，所述电流阻挡层的制备方法包括：
提供一生长所需的P型半导体层；
在所述P型半导体层上沉积第一预设厚度的ITO层，并在第一预设温度下退火处理第一预设时间；
在退火后的ITO层上涂布光刻胶、对所述光刻胶进行曝光、显影、蚀刻，露出部分ITO层，形成光刻图案；
在所述光刻图案上使用刻蚀液对露出的部分ITO层进行第二预设时间的湿法刻蚀，露出部分P型半导体层，形成光刻ITO图案；
在所述光刻ITO图案上沉积第二预设厚度的DBR层；
去除残余的光刻胶和光刻胶表面的DBR层，并在第二预设温度下退火处理第三预设时间；
使用刻蚀液去除残余的ITO层，得到沉积于所述P型半导体层上的电流阻挡层。
2.根据权利要求1所述的电流阻挡层的制备方法，其特征在于，所述第一预设厚度为0.8μm-1.2μm。
3.根据权利要求2所述的电流阻挡层的制备方法，其特征在于，所述第一预设温度为250℃-350℃，所述第一预设时间为3min-7min。
4.根据权利要求1所述的电流阻挡层的制备方法，其特征在于，所述刻蚀液包括氯化氢、氯化铁以及水，其中，所述刻蚀液中所述氯化氢的浓度为20%-25%，所述氯化铁的浓度为8%-12%。
5.根据权利要求4所述的电流阻挡层的制备方法，其特征在于，所述第二预设时间为400s-600s。
6.根据权利要求1所述的电流阻挡层的制备方法，其特征在于，所述DBR层包括若干交替层叠的二氧化硅层和二氧化钛层，所述P型半导体层上设有所述二氧化硅层，所述DBR层远离所述P型半导体层的一侧设有所述二氧化硅层，所述第二预设厚度为4500Å-5500Å。
7.根据权利要求6所述的电流阻挡层的制备方法，其特征在于，所述交替层叠的层数为8-10，所述二氧化硅层的厚度为500Å-600Å，所述二氧化钛层的厚度为500Å-600Å。
8.根据权利要求1所述的电流阻挡层的制备方法，其特征在于，所述第二预设温度为350℃-450℃，所述第三预设时间为25min-35min。
9.一种电流阻挡层，其特征在于，所述电流阻挡层由权利要求1-8任一项所述的电流阻挡层的制备方法制备得到。
10.一种LED芯片，所述LED芯片包括依次层叠的衬底、N型半导体层、发光层、P型半导体层、透明导电层、金属电极层以及保护层，其特征在于，所述LED芯片还包括权利要求9所述的电流阻挡层，所述电流阻挡层设于所述P型半导体层和所述透明导电层之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310447351.6A CN116169215B (zh) | 2023-04-24 | 2023-04-24 | 一种电流阻挡层及其制备方法、led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310447351.6A CN116169215B (zh) | 2023-04-24 | 2023-04-24 | 一种电流阻挡层及其制备方法、led芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116169215A true CN116169215A (zh) | 2023-05-26 |
| CN116169215B CN116169215B (zh) | 2023-07-18 |
Family
ID=86420361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310447351.6A Active CN116169215B (zh) | 2023-04-24 | 2023-04-24 | 一种电流阻挡层及其制备方法、led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116169215B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298111A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US20100015742A1 (en) * | 2008-07-18 | 2010-01-21 | Au Optronics Corporation | Method for fabricating light emitting diode chip |
| CN102437263A (zh) * | 2011-12-16 | 2012-05-02 | 映瑞光电科技(上海)有限公司 | 发光二极管及其制造方法 |
| CN202423369U (zh) * | 2012-01-05 | 2012-09-05 | 湘能华磊光电股份有限公司 | 发光二极管芯片 |
| CN103633205A (zh) * | 2013-12-19 | 2014-03-12 | 聚灿光电科技(苏州)有限公司 | Led芯片制作方法 |
| CN103700735A (zh) * | 2012-09-28 | 2014-04-02 | 上海蓝光科技有限公司 | 一种发光二极管及其制造方法 |
| CN103700734A (zh) * | 2012-09-28 | 2014-04-02 | 上海蓝光科技有限公司 | 一种发光二极管的制造方法 |
| CN105098018A (zh) * | 2015-06-01 | 2015-11-25 | 圆融光电科技股份有限公司 | 倒装led芯片的制造方法 |
| CN105428474A (zh) * | 2015-12-10 | 2016-03-23 | 厦门乾照光电股份有限公司 | 一种高效发光二极管芯片的简易制作方法 |
| CN106025014A (zh) * | 2016-07-29 | 2016-10-12 | 王汉清 | 一种具有电流阻挡层的led外延片及其制造方法 |
| CN106531853A (zh) * | 2016-12-01 | 2017-03-22 | 东莞市佳乾新材料科技有限公司 | 一种高性能led芯片及其制作方法 |
| CN109728143A (zh) * | 2019-02-28 | 2019-05-07 | 大连德豪光电科技有限公司 | 发光二极管芯片、发光二极管及发光二极管芯片制作方法 |
| CN212659556U (zh) * | 2020-04-07 | 2021-03-05 | 安徽三安光电有限公司 | 一种发光二极管 |
| CN114613666A (zh) * | 2020-12-09 | 2022-06-10 | 山东华光光电子股份有限公司 | 一种长寿命铬版光刻掩膜版及其制备方法 |
-
2023
- 2023-04-24 CN CN202310447351.6A patent/CN116169215B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298111A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US20100015742A1 (en) * | 2008-07-18 | 2010-01-21 | Au Optronics Corporation | Method for fabricating light emitting diode chip |
| CN102437263A (zh) * | 2011-12-16 | 2012-05-02 | 映瑞光电科技(上海)有限公司 | 发光二极管及其制造方法 |
| CN202423369U (zh) * | 2012-01-05 | 2012-09-05 | 湘能华磊光电股份有限公司 | 发光二极管芯片 |
| CN103700734A (zh) * | 2012-09-28 | 2014-04-02 | 上海蓝光科技有限公司 | 一种发光二极管的制造方法 |
| CN103700735A (zh) * | 2012-09-28 | 2014-04-02 | 上海蓝光科技有限公司 | 一种发光二极管及其制造方法 |
| CN103633205A (zh) * | 2013-12-19 | 2014-03-12 | 聚灿光电科技(苏州)有限公司 | Led芯片制作方法 |
| CN105098018A (zh) * | 2015-06-01 | 2015-11-25 | 圆融光电科技股份有限公司 | 倒装led芯片的制造方法 |
| CN105428474A (zh) * | 2015-12-10 | 2016-03-23 | 厦门乾照光电股份有限公司 | 一种高效发光二极管芯片的简易制作方法 |
| CN106025014A (zh) * | 2016-07-29 | 2016-10-12 | 王汉清 | 一种具有电流阻挡层的led外延片及其制造方法 |
| CN106531853A (zh) * | 2016-12-01 | 2017-03-22 | 东莞市佳乾新材料科技有限公司 | 一种高性能led芯片及其制作方法 |
| CN109728143A (zh) * | 2019-02-28 | 2019-05-07 | 大连德豪光电科技有限公司 | 发光二极管芯片、发光二极管及发光二极管芯片制作方法 |
| CN212659556U (zh) * | 2020-04-07 | 2021-03-05 | 安徽三安光电有限公司 | 一种发光二极管 |
| CN114613666A (zh) * | 2020-12-09 | 2022-06-10 | 山东华光光电子股份有限公司 | 一种长寿命铬版光刻掩膜版及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116169215B (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101582479B (zh) | 发光二极管芯片结构的制造方法 | |
| US7439091B2 (en) | Light-emitting diode and method for manufacturing the same | |
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| CN101908505B (zh) | 一种发光二极管芯片的制造方法 | |
| CN108172673B (zh) | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 | |
| CN101964386A (zh) | 一种粗化表面发光二极管制作方法 | |
| CN103904180A (zh) | 一种led芯片结构及其制备方法 | |
| CN106058003B (zh) | 一种提升led芯片亮度的方法 | |
| WO2022021640A1 (zh) | 具有微米孔阵列的微米尺寸正装 led 器件及其制备方法 | |
| CN115579435A (zh) | 一种含有量子阱的外延片、Micro-LED阵列芯片及其制备方法 | |
| CN103367595B (zh) | 发光二极管晶粒及其制造方法 | |
| CN103966605B (zh) | 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法 | |
| CN101640242B (zh) | 一种发光二极管芯片的制造方法 | |
| CN102931300A (zh) | GaN基LED制造工艺中的一种背面金属反射层阵列的制作方法 | |
| KR20060134254A (ko) | 발광 소자 및 이의 제조 방법 | |
| CN107731972A (zh) | 一种长条阵列式纳米发光二极管及其制备方法 | |
| CN102931298B (zh) | 一种GaN基LED制造工艺中ITO图形的制作方法 | |
| CN116169215B (zh) | 一种电流阻挡层及其制备方法、led芯片 | |
| CN103066179B (zh) | 蓝宝石衬底可自剥离的氮化镓薄膜制备用外延结构及方法 | |
| CN106340574B (zh) | 具有粗化电流扩展层的GaAs基LED芯片及制备方法 | |
| CN107768491B (zh) | 用于手环的MicroLED显示模块制作方法 | |
| CN116525737A (zh) | 一种GaAs基倒装Mini LED芯片及其制备方法 | |
| CN109698261A (zh) | 一种led晶片表面ito膜层粗化的制作工艺 | |
| CN114400276A (zh) | 一种高压led芯片的制作方法 | |
| CN113488569A (zh) | 一种倒装结构发光二极管芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |