CN113488569A - 一种倒装结构发光二极管芯片及其制备方法 - Google Patents
一种倒装结构发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN113488569A CN113488569A CN202110700999.0A CN202110700999A CN113488569A CN 113488569 A CN113488569 A CN 113488569A CN 202110700999 A CN202110700999 A CN 202110700999A CN 113488569 A CN113488569 A CN 113488569A
- Authority
- CN
- China
- Prior art keywords
- ohmic contact
- contact layer
- layer
- electrode ohmic
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 69
- 239000011810 insulating material Substances 0.000 claims abstract description 33
- 238000002493 microarray Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052681 coesite Inorganic materials 0.000 claims description 14
- 229910052906 cristobalite Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 229910052682 stishovite Inorganic materials 0.000 claims description 14
- 229910052905 tridymite Inorganic materials 0.000 claims description 14
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 7
- 238000000605 extraction Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 143
- 239000010408 film Substances 0.000 description 54
- 238000013461 design Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001883 metal evaporation Methods 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000007771 core particle Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种倒装结构发光二极管芯片及其制备方法，所述发光二极管包括LED外延片和设置在LED外延片上的n电极欧姆接触层(1‑05)和p电极欧姆接触层(1‑06)，在LED外延片的未设置n电极欧姆接触层(1‑05)和p电极欧姆接触层(1‑06)的区域上设有第一透明钝化层(1‑07)，第一透明钝化层(1‑07)上刻蚀有微阵结构(3‑01)，第一透明钝化层(1‑07)上沉积有高反射绝缘材料薄膜(3‑02)且高反射绝缘材料薄膜(3‑02)的厚度大于微阵结构(3‑01)的深度。其能够提高芯片的光提取效率，从而达到提升亮度的效果。
Description
技术领域
本发明属于半导体芯片制备技术领域，涉及一种发光二极管芯片及其制备方法，尤其涉及一种倒装结构发光二极管芯片及其制备方法。
背景技术
半导体照明被誉为第四代照明光源或绿色光源。发光二极管简称LED，是一种常用的发光器件，具有节能、环保、寿命长、体积小等特点，可以广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域。同时，LED的应用领域也正在迅速的扩大，比如紫外消毒杀菌、紫外固化、通讯等领域。
在LED芯片研发制备领域，大家通常针对光提取效率、工作电压、寿命等等一些性能参数的提升做一些突破和创新性的工作。倒装结构芯片，结合特有的发光特性，主要为透明衬底面出光。为提高芯片光提取效率，很多业内人士也对其进行了很多结构上的优化尝试，比如电极结构尺寸优化、反射电极、设计衬底出光表面微结构图形等等措施，也取得了不同程度的效果。
如图1所示，常规的倒装结构LED芯片如图1通常由上至下包括透明衬底1-01、n型半导体层1-02、MQW量子阱发光层1-03、p型半导体层1-04、n电极欧姆接触层1-05、p电极欧姆接触层1-06、绝缘钝化层1-07、p电极接触层、n电极接触层、p电极焊盘1-08和n电极焊盘1-09。其制作方法包括以下步骤：(1)在透明衬底1-01上依次生长n型半导体层1-02、MQW量子阱发光层1-03、p型半导体层1-04组成的外延结构层；(2)按照设计版图，通过光刻工艺，涂覆光阻胶、曝光、显影工艺，再通过干法刻蚀工艺，刻蚀至n型半导体层1-02；(3)在n型半导体层和p型半导体层表面按照设计图形制备n电极欧姆接触层1-05和p电极欧姆接触层1-06；(4)按设计图形，通过干法刻蚀刻至最底部透明衬底1-01；(5)按设计图形，将芯片整体覆盖绝缘钝化层1-07；(6)按设计图形，通过光刻、干法刻蚀或湿法腐蚀，将绝缘钝化层刻至n电极欧姆接触层及p电极欧姆接触层表面；(7)通过金属蒸镀工艺，制备n电极接触层和p电极接触层；(8)按设计图形，通过光刻、金属蒸镀工艺，制备p电极焊盘1-08和n电极焊盘1-09。
根据传统倒装结构LED芯片的发光特点(如图2)，光子的溢出主要是通过透明衬底面逃逸，也有部分光子从侧壁逃逸，而仍有少部分光子2-01由于材料的吸收和结构的限制，很难从芯片内部提取。针对上述少部分光子难以提取的问题，也有很多专业人士做了优化尝试，比如，采用高反射金属电极、电极侧壁包裹DBR薄膜(分布式布拉格反射镜薄膜)提高电极侧壁反射、优化封装结构等方式。但以上尝试，均不能完全将其少部分光子2-01完全提取。
鉴于现有技术的上述技术缺陷，迫切需要研制一种新型的倒装结构发光二极管芯片及其制备方法。
发明内容
为了克服现有技术的缺陷，本发明提出一种倒装结构发光二极管及其制备方法，其能够提高芯片的光提取效率，从而达到提升亮度的效果。
为了实现上述目的，本发明提供一种倒装结构发光二极管芯片，其包括LED外延片和设置在所述LED外延片上的n电极欧姆接触层和p电极欧姆接触层，其特征在于，在所述LED外延片的未设置所述n电极欧姆接触层和p电极欧姆接触层的区域上设有第一透明钝化层，所述第一透明钝化层上刻蚀有微阵结构，所述第一透明钝化层上沉积有高反射绝缘材料薄膜且所述高反射绝缘材料薄膜的厚度大于所述微阵结构的深度。
优选地，其中，所述高反射绝缘材料薄膜采用DBR薄膜，所述DBR薄膜由SiO2膜和Ta2O5膜交替叠加而成，所述SiO2膜和Ta2O5膜的厚度比例为1：1且它们的总厚度大于所述微阵结构的深度。
优选地，其中，所述微阵结构由多个均匀分布的圆锥台形状的蚀刻孔组成，所述圆锥台形状的蚀刻孔的上直径为2-5μm、下直径为1-4μm、深度为所述第一透明钝化层的厚度的一半，且相邻两个所述圆锥台形状的蚀刻孔的间距为2-5μm。
优选地，其中，所述第一透明钝化层为SiO2薄膜，且其厚度为0.5-0.8μm。
优选地，其中，所述高反射绝缘材料薄膜上还设有第二透明钝化层。
优选地，其中，所述第二透明钝化层也为SiO2薄膜，且其厚度为0.3-0.5μm。
优选地，其中，所述LED外延片从上至下依次为透明衬底、n型半导体层、量子阱层和p型半导体层。
优选地，其中，所述n电极欧姆接触层由五元金属体系Cr/Ti/Al/Ni/Au制成，所述p电极欧姆接触层由二元金属体系Ni/Au制成。
此外，本发明还提供一种倒装结构发光二极管芯片的制备方法，其特征在于，包括以下步骤：
(1)、在LED外延片上制备n电极欧姆接触层和p电极欧姆接触层；
(2)、在所述LED外延片、n电极欧姆接触层和p电极欧姆接触层上沉积第一透明钝化层；
(3)、在所述第一透明钝化层上均匀地刻蚀微阵结构；
(4)、在刻蚀后的所述第一透明钝化层上沉积高反射绝缘材料薄膜且所述高反射绝缘材料薄膜的厚度大于所述微阵结构的深度；
(5)、对所述n电极欧姆接触层和p电极欧姆接触层上的高反射绝缘材料薄膜和第一透明钝化层进行刻蚀，以暴露出所述n电极欧姆接触层和p电极欧姆接触层；
(6)、在所述n电极欧姆接触层和p电极欧姆接触层上分别沉积电极连接层及焊盘金属层，制备出n电极焊盘和p电极焊盘。
优选地，其中，所述步骤(4)和步骤(5)之间还包括：在所述高反射绝缘材料薄膜上沉积第二透明钝化层，并且所述步骤(6)中也需要对所述n电极欧姆接触层和p电极欧姆接触层上的所述第二透明钝化层进行刻蚀。
与现有技术相比，本发明的倒装结构发光二极管芯片及其制备方法具有如下有益技术效果中的一者或多者：
1、在设计上，其通过制备高反射结构(也就是，高反射绝缘材料薄膜)，且使得高反射结构覆盖整个芯片，可显著提升将其少部分光子提取的程度，从而提高芯片光提取效率，提升亮度。
2、其通过对透明钝化层进行微阵结构处理，并通过选择绝缘高反材料DBR作为高反射结构，其反射效果更好，器件可靠性更强，与传统倒装结构发光二极管芯片对比，其光功率值提升5-10％。
3、其选择绝缘高反材料DBR作为高反射结构，这样，其能够在整个芯片上，包括n电极刻蚀区域和P电极台面区域上都设置高反射结构，并且这种材料的高反射结构不会对其上层的钝化层(也就是保护层)造成影响，从而不会影响钝化层的保护性能。
附图说明
图1是传统倒装结构发光二极管芯片的结构示意图。
图2是传统倒装结构发光二极管芯片的发光示意图，其中，2-01为少量被吸收光子。
图3是本发明的倒装结构发光二极管芯片的结构示意图。
图4是本发明的倒装结构发光二极管芯片的发光示意图。
图5是本发明的倒装结构发光二极管芯片的第一透明钝化层上的微阵结构的形状示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明，实施例的内容不作为对本发明的保护范围的限制。
本发明涉及一种倒装结构发光二极管芯片及其制备方法，其通过在透明钝化层位置制备高反射结构，来提高芯片的光提取效率，从而达到提升亮度的效果；
图3示出了本发明的倒装结构发光二极管芯片的结构示意图。如图3所示，本发明的倒装结构发光二极管芯片包括LED外延片和设置在所述LED外延片上的n电极欧姆接触层1-05和p电极欧姆接触层1-06。
其中，所述LED外延片从上至下包括透明衬底1-01、n型半导体层1-02、量子阱层1-03和p型半导体层1-04。优选地，所述透明衬底1-01位透明蓝宝石衬底。
所述n电极欧姆接触层1-05可以由五元金属体系Cr/Ti/Al/Ni/Au制成，也就是，所述n电极欧姆接触层1-05由Cr薄膜、Ti薄膜、Al薄膜、Ni薄膜和Au薄膜叠加而成。
所述p电极欧姆接触层1-06由二元金属体系Ni/Au制成，也就是，所述p电极欧姆接触层1-06由Ni薄膜和Au薄膜叠加而成。并且，优选地，所述Ni薄膜和Au薄膜的厚度都为20nm。
同时，在所述LED外延片的未设置所述n电极欧姆接触层1-05和p电极欧姆接触层1-06的区域上设有第一透明钝化层1-07。通过所述第一透明钝化层1-07可以对其进行保护。优选地，所述第一透明钝化层1-07为SiO2薄膜，且其厚度为0.5-0.8μm。
与现有技术不同的是，在本发明中，所述第一透明钝化层1-07上刻蚀有微阵结构3-01。
其中，所述微阵结构3-01由多个均匀分布的圆锥台形状的蚀刻孔组成。
优选地，如图5所示，所述圆锥台形状的蚀刻孔的上直径5-02为2-5μm、下直径5-01为1-4μm、深度为所述第一透明钝化层1-07的厚度的一半。并且，相邻两个所述圆锥台形状的蚀刻孔的间距为2-5μm。
并且，在本发明中，所述第一透明钝化层1-07上沉积有高反射绝缘材料薄膜3-02且所述高反射绝缘材料薄膜3-02的厚度大于所述微阵结构3-01的深度。
如图4所示，在本发明中，通过对透明钝化层进行微阵结构处理，并通过选择绝缘高反材料DBR作为高反射结构，其反射效果更好，器件可靠性更强。与传统倒装结构发光二极管芯片对比，其光功率值提升5-10％。
同时，与通常采用金属材料作为高反射结构不同，在本发明中，所述高反射绝缘材料薄膜3-02采用DBR薄膜，所述DBR薄膜由SiO2膜和Ta2O5膜交替叠加而成。并且，所述SiO2膜和Ta2O5膜的厚度比例为1：1且它们的总厚度大于所述微阵结构3-01的深度。
优选地，所述高反射绝缘材料薄膜3-02上还设有图3中未示出的第二透明钝化层。更优选地，所述第二透明钝化层也为SiO2薄膜，且其厚度为0.3-0.5μm。
由于选择绝缘高反材料DBR作为高反射结构，这样，其能够在整个芯片上，包括n电极刻蚀区域和P电极台面区域上都设置高反射结构，并且这种材料的高反射结构不会对其上层的所述第二透明钝化层(也就是保护层)造成影响，从而不会影响所述第二透明钝化层的保护性能。而如果采用金属材料制备高反射结构，则不能在整个芯片上都制备高反射结构，否则，所述第二透明钝化层很难起到保护作用，影响其性能。
下面描述本发明的倒装结构发光二极管芯片的制备方法，以便于本领域技术人员能够根据本发明的描述，制备出所述倒装结构发光二极管芯片。
本发明的倒装结构发光二极管芯片的制备方法包括以下步骤：
一、在LED外延片上制备n电极欧姆接触层1-05和p电极欧姆接触层1-06。
在本发明中，可以通过以下步骤在LED外延片上制备n电极欧姆接触层1-05和p电极欧姆接触层1-06：
1、选取LED外延片。所述LED外延片从下至上包括透明蓝宝石衬底1-01、n型半导体层1-02、量子阱层1-03和p型半导体层1-04；
2、对所述LED外延片表面进行清洁处理。在清洁处理时，可以采用HCL和H202清洗工艺，这些清洁工艺属于现有技术，为了简化，在此不对其进行详细描述。
3、通过光刻技术，在其上匀覆光阻正胶，按Mesa设计图形，将图3中的待刻蚀区域1-10暴露；
4、采用干法刻蚀方法，将暴露区域刻蚀至n型半导体1-02，而后去除掩膜；
5、通过光刻技术，在其上匀覆光阻正胶，按ISO深刻蚀设计图形进行曝光、显影，将图3中的刻蚀区域1-11暴露；
6、采用干法刻蚀方法，将暴露区域刻蚀至透明蓝宝石衬底面，而后去除掩膜；
7、通过光刻工艺，在其上匀覆光阻负胶，按n-Metal设计图形，制作n电极图形，将n电极区域暴露，其他区域掩盖；
8、采用金属蒸镀技术，分别蒸镀n电极欧姆接触层的各金属层，而后去除掩膜和非电极区域残留金属，完成制备n电极欧姆接触金属层；所述n电极欧姆接触金属层的金属体系为Cr/Ti/Al/Ni/Au；
9、通过高温快速退火技术对n电极欧姆接触金属层进行退火处理，制备良好的n电极欧姆接触层1-05；其中，高温快速退火温度为850℃、时间60S、退火是退火炉中通入N2；
10、通过光刻工艺，在其上匀覆光阻负胶，按p-Metal设计图形，制作p电极图形，将p电极区域暴露，其他区域掩盖；
11、采用金属蒸镀技术，分别蒸镀p电极欧姆接触层的各金属层，而后去除掩膜和非电极区域残留金属，完成制备p电极欧姆接触金属层；所述p电极欧姆接触金属从的金属体系为Ni/Au，厚度20nm/20nm；
12、通过高温快速退火技术对p电极欧姆接触金属层进行退火处理，制备良好的p电极欧姆接触层1-06；其中，高温快速退火温度为850℃、时间60S、退火是退火炉中通入N2。
二、在所述LED外延片、n电极欧姆接触层1-05和p电极欧姆接触层1-06上沉积第一透明钝化层1-07。
在本发明中，可以采用PECVD技术在所述LED外延片、n电极欧姆接触层1-05和p电极欧姆接触层1-06上沉积所述第一透明钝化层1-07。其中，优选地，所述第一透明钝化层1-7为SiO2薄膜，且其厚度0.5-0.8μm。
需要说明的是，在本发明中，在沉积所述第一透明钝化层1-07时，要确保所述第一透明钝化层1-07将整个芯片都覆盖。
三、在所述第一透明钝化层1-07上均匀地刻蚀微阵结构3-01。
在本发明中，可以通过光刻技术在所述第一透明钝化层1-07上均匀地刻蚀微阵结构3-01。
在光刻时，首先在所述第一透明钝化层1-07上匀覆光阻正胶，按设计微阵图形进行曝光、显影，将部分区域暴露。
接着，利用干法刻蚀技术，将暴露区域刻至所述第一透明钝化层1-07的厚度的1/2位置。
通过光刻技术，可以在所述第一透明钝化层1-07上均匀地刻蚀出多个圆锥台形状的蚀刻孔3-01。其中，如图5所示，所述圆锥台形状的蚀刻孔3-01的上直径5-02为2-5μm，下直径5-021-4μm，且相邻两个之间的间距为2-5μm。
四、在刻蚀后的所述第一透明钝化层1-07上沉积高反射绝缘材料薄膜3-02且所述高反射绝缘材料薄膜3-02的厚度大于所述微阵结构3-01的深度。
在本发明中，可以采用蒸镀技术沉积所述高反射绝缘材料薄膜3-02。其中，所述高反射绝缘材料薄膜采用DBR薄膜，由SiO2和Ta2O5交替薄膜组成，厚度比例为1：1，总厚度大于所述微阵结构3-01的深度。由此，在所述第一透明钝化层1-07上形成一层高反射结构。
需要说明的是，在本发明中，在沉积所述高反射绝缘材料薄膜3-02时，要确保所述高反射绝缘材料薄膜3-02将整个芯片，包括n电极刻蚀区域和P电极台面区域都覆盖。
虽然在附图3中未示出，但是，在沉积了所述高反射绝缘材料薄膜3-02之后，为了更好地进行保护，可以在所述高反射绝缘材料薄膜3-02上沉积第二透明钝化层。由于将绝缘高反材料DBR作为高反射结构，这种材料的高反射结构不会对所述第二透明钝化层造成影响，从而不会影响所述第二透明钝化层的保护性能。
五、对所述n电极欧姆接触层1-05和p电极欧姆接触层1-06上的高反射绝缘材料薄膜3-02和第一透明钝化层1-07进行刻蚀，以暴露出所述n电极欧姆接触层1-05和p电极欧姆接触层1-06。
在本发明中，可以通过以下步骤暴露出所述n电极欧姆接触层1-05和p电极欧姆接触层1-06：
1、通过光刻技术，在所述高反射绝缘材料薄膜3-02或第二透明钝化层(沉积了第二透明钝化层的情况下)上匀覆光阻正胶，按Passivation设计图形，将n接触电极和p接触电极区域暴露，其他区域掩盖；
2、利用干法刻蚀技术，将暴露区域刻至n电极欧姆接触层1-05及p电极欧姆接触层1-06。
六、在所述n电极欧姆接触层1-05和p电极欧姆接触层1-06上分别沉积电极连接层及焊盘金属层，制备出n电极焊盘1-09和p电极焊盘1-08。
具体地，可以通过光刻技术，在其上匀覆光阻负胶，按PAD设计图形，将n接触电极及焊盘和p接触电极及焊盘区域暴露，其他区域掩盖。接着，采用金属蒸镀技术，沉积电极连接层及焊盘金属层，而后去除掩膜及分电极区域金属，完成P电极焊盘1-08和n电极焊盘1-09的制备。
在制备了P电极焊盘1-08和n电极焊盘1-09的制备之后，基本上已经完成了倒装结构发光二极管芯片的制备。接下来，可以通过研磨、抛光、划片技术将制备的整个晶圆切割为单元芯粒。最后，对单元芯粒行光电测试，彻底完成了倒装结构发光二极管芯片的制备。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制。本领域的技术人员，依据本发明的思想，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
Claims (10)
1.一种倒装结构发光二极管芯片，其包括LED外延片和设置在所述LED外延片上的n电极欧姆接触层(1-05)和p电极欧姆接触层(1-06)，其特征在于，在所述LED外延片的未设置所述n电极欧姆接触层(1-05)和p电极欧姆接触层(1-06)的区域上设有第一透明钝化层(1-07)，所述第一透明钝化层(1-07)上刻蚀有微阵结构(3-01)，所述第一透明钝化层(1-07)上沉积有高反射绝缘材料薄膜(3-02)且所述高反射绝缘材料薄膜(3-02)的厚度大于所述微阵结构(3-01)的深度。
2.根据权利要求1所述的倒装结构发光二极管芯片，其特征在于，所述高反射绝缘材料薄膜(3-02)采用DBR薄膜，所述DBR薄膜由SiO2膜和Ta2O5膜交替叠加而成，所述SiO2膜和Ta2O5膜的厚度比例为1：1且它们的总厚度大于所述微阵结构(3-01)的深度。
3.根据权利要求2所述的倒装结构发光二极管芯片，其特征在于，所述微阵结构(3-01)由多个均匀分布的圆锥台形状的蚀刻孔组成，所述圆锥台形状的蚀刻孔的上直径(5-02)为2-5μm、下直径(5-01)为1-4μm、深度为所述第一透明钝化层(1-07)的厚度的一半，且相邻两个所述圆锥台形状的蚀刻孔的间距为2-5μm。
4.根据权利要求3所述的倒装结构发光二极管芯片，其特征在于，所述第一透明钝化层(1-07)为SiO2薄膜，且其厚度为0.5-0.8μm。
5.根据权利要求4所述的倒装结构发光二极管芯片，其特征在于，所述高反射绝缘材料薄膜(3-02)上还设有第二透明钝化层。
6.根据权利要求5所述的倒装结构发光二极管芯片，其特征在于，所述第二透明钝化层也为SiO2薄膜，且其厚度为0.3-0.5μm。
7.根据权利要求1-6中任一项所述的倒装结构发光二极管芯片，其特征在于，所述LED外延片从上至下依次为透明衬底(1-01)、n型半导体层(1-02)、量子阱层(1-03)和p型半导体层(1-04)。
8.根据权利要求7所述的倒装结构发光二极管芯片，其特征在于，所述n电极欧姆接触层(1-05)由五元金属体系Cr/Ti/Al/Ni/Au制成，所述p电极欧姆接触层(1-06)由二元金属体系Ni/Au制成。
9.一种倒装结构发光二极管芯片的制备方法，其特征在于，包括以下步骤：
(1)、在LED外延片上制备n电极欧姆接触层(1-05)和p电极欧姆接触层(1-06)；
(2)、在所述LED外延片、n电极欧姆接触层(1-05)和p电极欧姆接触层(1-06)上沉积第一透明钝化层(1-07)；
(3)、在所述第一透明钝化层(1-07)上均匀地刻蚀微阵结构(3-01)；
(4)、在刻蚀后的所述第一透明钝化层(1-07)上沉积高反射绝缘材料薄膜(3-02)且所述高反射绝缘材料薄膜(3-02)的厚度大于所述微阵结构(3-01)的深度；
(5)、对所述n电极欧姆接触层(1-05)和p电极欧姆接触层(1-06)上的高反射绝缘材料薄膜(3-02)和第一透明钝化层(1-07)进行刻蚀，以暴露出所述n电极欧姆接触层(1-05)和p电极欧姆接触层(1-06)；
(6)、在所述n电极欧姆接触层(1-05)和p电极欧姆接触层(1-06)上分别沉积电极连接层及焊盘金属层，制备出n电极焊盘(1-09)和p电极焊盘(1-08)。
10.根据权利要求8所述的倒装结构发光二极管芯片的制备方法，其特征在于，所述步骤(4)和步骤(5)之间还包括：在所述高反射绝缘材料薄膜(3-02)上沉积第二透明钝化层，并且所述步骤(6)中也需要对所述n电极欧姆接触层(1-05)和p电极欧姆接触层(1-06)上的所述第二透明钝化层进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110700999.0A CN113488569B (zh) | 2021-06-23 | 2021-06-23 | 一种倒装结构发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110700999.0A CN113488569B (zh) | 2021-06-23 | 2021-06-23 | 一种倒装结构发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113488569A true CN113488569A (zh) | 2021-10-08 |
| CN113488569B CN113488569B (zh) | 2023-10-13 |
Family
ID=77936375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110700999.0A Active CN113488569B (zh) | 2021-06-23 | 2021-06-23 | 一种倒装结构发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113488569B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024082074A1 (zh) * | 2022-10-21 | 2024-04-25 | 泉州三安半导体科技有限公司 | 一种微发光二极管及其显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120080282A (ko) * | 2011-01-07 | 2012-07-17 | 서울옵토디바이스주식회사 | 고효율 발광 다이오드 |
| CN108321274A (zh) * | 2018-04-08 | 2018-07-24 | 聚灿光电科技（宿迁）有限公司 | Led芯片及其制造方法 |
| CN108447955A (zh) * | 2018-03-16 | 2018-08-24 | 厦门市三安光电科技有限公司 | 发光二极管芯片结构及其制作方法 |
| CN109326686A (zh) * | 2018-09-12 | 2019-02-12 | 聚灿光电科技（宿迁）有限公司 | 一种倒装发光二极管芯片的制作方法 |
| WO2019195960A1 (zh) * | 2018-04-08 | 2019-10-17 | 厦门市三安光电科技有限公司 | 一种发光二极管芯片结构及其制作方法 |
| CN213520024U (zh) * | 2020-11-06 | 2021-06-22 | 山西中科潞安紫外光电科技有限公司 | 一种倒装发光二极管芯片及具有其的倒装发光二极管 |
-
2021
- 2021-06-23 CN CN202110700999.0A patent/CN113488569B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120080282A (ko) * | 2011-01-07 | 2012-07-17 | 서울옵토디바이스주식회사 | 고효율 발광 다이오드 |
| CN108447955A (zh) * | 2018-03-16 | 2018-08-24 | 厦门市三安光电科技有限公司 | 发光二极管芯片结构及其制作方法 |
| CN108321274A (zh) * | 2018-04-08 | 2018-07-24 | 聚灿光电科技（宿迁）有限公司 | Led芯片及其制造方法 |
| WO2019195960A1 (zh) * | 2018-04-08 | 2019-10-17 | 厦门市三安光电科技有限公司 | 一种发光二极管芯片结构及其制作方法 |
| CN109326686A (zh) * | 2018-09-12 | 2019-02-12 | 聚灿光电科技（宿迁）有限公司 | 一种倒装发光二极管芯片的制作方法 |
| CN213520024U (zh) * | 2020-11-06 | 2021-06-22 | 山西中科潞安紫外光电科技有限公司 | 一种倒装发光二极管芯片及具有其的倒装发光二极管 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024082074A1 (zh) * | 2022-10-21 | 2024-04-25 | 泉州三安半导体科技有限公司 | 一种微发光二极管及其显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113488569B (zh) | 2023-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138518B2 (en) | Light emitting diode, package structure and manufacturing method thereof | |
| US9087971B2 (en) | Light-emitting device having dielectric reflector and method of manufacturing the same | |
| KR100798863B1 (ko) | 질화갈륨계 발광 다이오드 소자 및 그 제조방법 | |
| JP4829704B2 (ja) | 発光ダイオード及びその製造方法 | |
| US20130330866A1 (en) | Light emitting device and fabrication method thereof | |
| KR20100095134A (ko) | 발광소자 및 그 제조방법 | |
| CN102176501A (zh) | 垂直基于氮化镓的发光二极管 | |
| JP4857733B2 (ja) | 半導体発光素子およびその製造方法 | |
| TWI431803B (zh) | 具有鏡面層之薄膜發光二極體及其製造方法 | |
| TW202107732A (zh) | 發光二極體及其製作方法、發光裝置 | |
| JP2009059969A (ja) | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 | |
| JP2008091862A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| JP4889361B2 (ja) | 半導体発光素子の製造方法 | |
| TWI593137B (zh) | 具有異質材料結構之發光元件及其製造方法 | |
| CN110010728B (zh) | 发光二极管芯片的制备方法 | |
| CN113488569B (zh) | 一种倒装结构发光二极管芯片及其制备方法 | |
| CN113555484B (zh) | 高光效倒装led芯片及其制备方法 | |
| TWI446571B (zh) | 發光二極體晶片及其製作方法 | |
| JP2008226962A (ja) | 半導体発光素子およびその製造方法 | |
| KR100809508B1 (ko) | 평면 프레즈넬 렌즈를 구비한 발광 소자 및 그 제조방법 | |
| CN112420891B (zh) | 发光二极管芯片及其制作方法 | |
| TW201340372A (zh) | 發光裝置及其製造方法 | |
| CN105932133B (zh) | 一种高亮度led芯片及其制备方法 | |
| KR100601144B1 (ko) | 질화갈륨계 반도체 발광소자 | |
| JP2014120716A (ja) | 半導体発光装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |