CN103904180A - 一种led芯片结构及其制备方法 - Google Patents

一种led芯片结构及其制备方法 Download PDF

Info

Publication number
CN103904180A
CN103904180A CN201210571983.5A CN201210571983A CN103904180A CN 103904180 A CN103904180 A CN 103904180A CN 201210571983 A CN201210571983 A CN 201210571983A CN 103904180 A CN103904180 A CN 103904180A
Authority
CN
China
Prior art keywords
layer
led chip
type layer
terrace
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210571983.5A
Other languages
English (en)
Inventor
张戈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201210571983.5A priority Critical patent/CN103904180A/zh
Publication of CN103904180A publication Critical patent/CN103904180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Abstract

本发明提出一种LED芯片结构及其制备方法，其中LED芯片结构包括：衬底；形成在衬底之上的缓冲层；形成在缓冲层之上的N型层；形成在N型层之上的多量子阱层；形成在多量子阱层之上的P型层；以及形成在P型层之上的电流扩散层，其中，P型层、多量子阱层以及N型层堆叠形成倒置棱台结构。本发明的LED芯片结构发光集中、发光效率高；其形成方法具有简便易行的优点。

Description

一种LED芯片结构及其制备方法
技术领域
本发明涉及半导体制造领域，具体涉及一种LED芯片结构及其制备方法。 
背景技术
目前的蓝光GaN芯片结构主要包括：蓝宝石衬底1′、缓冲层2′、N型层3′、多量子阱4′、P型层5′、电流扩散层6′、N电极7′、P电极8′。为提高该蓝光GaN芯片结构的亮度，如图1所示，通常在P电极8′下方位置增加电流阻挡层9′，以及在蓝宝石衬底1′底部增加反射层10′。其中，该电流阻挡层9′（Current blocking layer，简称CBL）一般使用绝缘材料SiO2薄膜，目的在于阻止电流从P电极8′下方区域直接导入发光层，因为P电极8′下方区域产生的光线向上出射时也会被上面的P电极8′吸收，这部分的电流在做无用功，而增加CBL结构后电流会被迫扩散至其他区域，增加其它区域的电流密度，从而提升亮度。而该反射层10′可以将朝向底部出射的光线通过反射层10′反射后改变方向由芯片上方导出，增加出光亮度。 
但上述现有技术仍存在缺点，具体原因分析如下： 
1、CBL结构能避免电流从电极下导入而造成的浪费，电极正下方不注入电流就不会有光产生，也就不会因吸光而损失亮度，一定程度上提升芯片亮度。但未考虑到LED发光层产生的光是全向性的，发光层其它区域产生的光线经过发散一定会有光进入到电极下方区域，而这部分的光线就不可避免的再次被金属电极吸收。 
2、背面蓝宝石增加的反射层结构，能有效的将朝向芯片底部出射的光线反射回，但反射后的部分光线有机会从正面导出，还有部分光线会从芯片侧面导出，而这部分从侧面导出的光线容易被N电极的金属材料吸收，尤其如果光从水平方向发射出去，只是增加光的发散，这些光对我们元件的发光效率是没有多大的帮助的。另一方面，芯片背镀反射层的技术与封装使用的镀银反射支架相重合。即使芯片不做背面反射层结构，封装过后朝下发射的光线也会被反射回去。 
所以综合以上两点，现有的增设CBL结构和反射层的技术对LED芯片最终亮度的提升作用比较有限。 
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选 择。为此，本发明的目的在于提出一种具有避免发光损失的LED芯片结构及其形成方法。 
根据本发明实施例的LED芯片结构包括：衬底；形成在所述衬底之上的缓冲层；形成在所述缓冲层之上的N型层；形成在所述N型层之上的多量子阱层；形成在所述多量子阱层之上的P型层；以及形成在所述P型层之上的电流扩散层，其中，所述P型层、多量子阱层以及N型层堆叠形成倒置棱台结构。 
在本发明的一个实施例中，所述倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为60-70°。 
在本发明的一个实施例中，所述倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为67°。 
在本发明的一个实施例中，所述倒置棱台结构的侧壁设有第一布拉格反射层。 
在本发明的一个实施例中，还包括：位于所述N型层之上的N电极和位于所述电流扩散层之上的P电极。 
在本发明的一个实施例中，所述电流扩散层中位于所述P电极下方设有第二布拉格反射层。 
在本发明的一个实施例中，所述布拉格反射层材料为SiO2/TiO2交替多层薄膜。 
根据本发明实施例的LED芯片结构的形成方法包括：提供衬底；在所述衬底之上形成缓冲层；在所述缓冲层之上形成N型层；在所述N型层之上形成多量子阱层；在所述多量子阱层之上形成P型层；刻蚀所述P型层、多量子阱层以及N型层以使其堆叠形成倒置棱台结构；在所述P型层之上形成电流扩散层。 
在本发明的一个实施例中，所述倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为60-70°。 
在本发明的一个实施例中，所述倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为67°。 
在本发明的一个实施例中，还包括，在所述倒置棱台结构的侧壁形成第一布拉格反射层。 
在本发明的一个实施例中，还包括：在所述N型层之上形成N电极，以及在所述电流扩散层之上形成P电极 
在本发明的一个实施例中，还包括，在所述电流扩散层中位于所述P电极下方的位置形成第二布拉格反射层。 
在本发明的一个实施例中，所述布拉格反射层材料为SiO2/TiO2交替多层薄膜。 
在本发明的一个实施例中，所述刻蚀所述P型层、多量子阱层以及N型层的第一区域以使堆叠形成倒置棱台结构包括：在所述P型层之上形成金属Ni层，并在所述金属Ni层之上涂光刻胶；湿法腐蚀所述金属Ni层以形成底表面积小于顶表面积的Ni保护层；沿着所述Ni保护层侧壁方向，干法刻蚀所述P型层、多量子阱层以及N型层的第一区域；以及去除所述Ni保护层。 
本发明相比现有技术至少具有以下优点：（1）通过设计特定角度的侧壁，增加芯片内部 量子阱层发出的光线在侧壁发生全反射的几率，减少侧面出光，得到的LED主要从正面出光，方向性好，侧光损失少。（2）通过在侧壁以及P电极下方设置布拉格反射层，可增强侧壁的光反射效果，进一步减少侧光损失，同时可以有效的避免金属电极对出射光线的吸收。这样便可使本发明的LED芯片结构的出光更为集中，亮度获得提升。 
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。 
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中： 
图1是现有的具有电流阻挡层的LED芯片结构的示意图 
图2是本发明的LED芯片结构的示意图 
图3是图2中光线在侧壁发生全反射的示意图 
图4-图10是本发明的LED芯片结构的形成方法的示意图 
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。 
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。 
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。 
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。 
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一 特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。 
针对现有LED芯片结构的发光集中度差，效率低的缺点，本发明提出了一种LED芯片结构及其形成方法。 
图2是本发明的LED芯片结构的示意图。如图2所示，该芯片结构包括：衬底100；形成在衬底之上的缓冲层200；形成在缓冲层200之上的N型层300；形成在N型层300的第一区域之上的多量子阱层400，其中，多量子阱层400的面积大于N型层300的第一区域的面积；形成在N型层300的第二区域之上的N电极700；形成在多量子阱层400之上的P型层500，其中，P型层500的面积大于多量子阱层400的面积；形成在P型层500之上的电流扩散层600；以及形成在电流扩散层600的第三区域之上的P电极800，其中，P型层、多量子阱层以及N型层的第一区域堆叠形成倒置棱台结构。需要说明的是，本发明中倒置的棱台结构为顶面表面积大于底面表面积的棱台结构，棱台结构的侧壁至少为三面，侧壁的数量可根据实际生产需要确定，在本发明实施例中，该倒置棱台结构具有四个侧壁，四个侧壁都是斜坡，且这些斜坡与该倒置棱台结构的顶面夹角角度相等。 
一般地，衬底100为蓝宝石衬底，缓冲层200为未掺杂的GaN，N型层300为N型GaN，多量子阱层400为GaN/InGaN交替材料层结构，也可为其他能带合适的量子阱，P型层500为P型GaN，电流扩散层600为ITO，N电极700和P电极800为Al、Pt、Au、Cr、Ti等金属。 
其中，在本发明的一个实施例中，倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为60-70°，优选为67°。在该特定范围角度设置的情况下，本发明的LED芯片结构可增加芯片内部量子阱层发出的光线在侧壁发生全反射的几率，减少侧面出光，得到的LED主要从正面出光，方向性好，侧光损失少。具体地原理可结合图3阐述如下。 
如本领域技术人员所知，LED芯片通常采用GaN基半导体材料，GaN的折射率nGaN＝2.5，空气的折射率nair＝1，根据光学知识可知，全反射角θ＝sin-1(nair/nGaN)，计算出全反射角约23°。现假设LED芯片结构发出任意方向的光线，该光线都可以分解为垂直光和水平光，垂直光从上方射出提供照明，水平光则侧面透出造成浪费。如图3所示，当水平光在侧壁上的入射角θ1约23°时，可以发生全反射。根据几何知识，θ2与θ1互余，θ与θ2相等，故θ角的优选值约67°，即倒置棱台结构的侧壁与水平面的夹角为67°。考虑到工艺上的允许公差，该角度的取值范围可为60-70°。 
在本发明的一个优选实施例中，还包括：形成在倒置棱台结构的侧壁的第一布拉格反射层901。以及在本发明的另一个实施例中，还包括：形成在电流扩散层600中位于P电极800下方的第二布拉格反射层902。其中，该布拉格反射层901和902可为为SiO2/TiO2交替多层薄膜。该布拉格反射层结构，可以更好地防止光从侧壁漏出，以及能更有效的避免金属电极对 出射光线的吸收。 
综上所述，本发明的LED芯片结构重点通过以下两个方法来改善其性能：1.采用具有特定角度坡面侧壁的倒置棱台结构，替代原有的垂直方向侧壁的四方结构，增加水平光的全反射机率。2.通过在P电极下方和芯片四个侧壁增加布拉格反射层结构，可增强侧壁的光反射效果，进一步减少侧光损失，同时可以有效的避免金属电极对出射光线的吸收。因为本发明采用在P电极下增加DBR反射层结构的技术，即可以替代原有的CBL层的作用，又能增加对进入该区域光线的反射作用，避免亮度损失，一举两得。另一方面，采用23°角度的侧壁和侧面的反射层结构，可以有效的解决芯片侧面出光的问题，能让更多的光线从正面导出，亮度获得较大提升。 
本发明还提供了一种LED芯片结构的制作方法，包括：提供衬底；在衬底之上形成缓冲层；在缓冲层之上形成N型层；在N型层的第一区域之上形成多量子阱层；在多量子阱层之上形成P型层；刻蚀P型层、多量子阱层以及N型层的第一区域以使其堆叠形成倒置棱台结构，其中，P型层的面积大于多量子阱层的面积，多量子阱层的面积大于N型层的第一区域的面积；在P型层之上形成电流扩散层；在N型层的第二区域之上形成N电极；以及在电流扩散层的第三区域之上形成P电极。 
在本发明的一个实施例中，倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为60-70°。 
在本发明的一个实施例中，倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为67°。 
在本发明的一个实施例中，还包括，在倒置棱台结构的侧壁形成第一布拉格反射层。 
在本发明的一个实施例中，还包括，在电流扩散层中位于P电极下方形成第二布拉格反射层。 
在本发明的一个实施例中，布拉格反射层材料为SiO2/TiO2交替多层薄膜。 
在本发明的一个实施例中，刻蚀P型层、多量子阱层以及N型层的第一区域以使堆叠形成倒置棱台结构包括：在P型层之上形成金属Ni层，并在金属Ni层之上涂光刻胶；湿法腐蚀金属Ni层以形成底表面积小于顶表面积的Ni保护层；沿着Ni保护层侧壁方向，干法刻蚀P型层、多量子阱层以及N型层的第一区域；以及去除Ni保护层。 
本发明的方法具有与现有半导体工艺兼容，生产成本低，生产出的LED芯片发光集中度好，效率高。 
为使本领域技术人员更好地理解本发明的LED芯片结构的制作方法，结合图4-图10详细阐述各个步骤如下： 
1.生长外延片 
如图4所示，形成衬底100、缓冲层200、N型层300、多量子阱层400和P型层500。具体 地： 
通过MOCVD工艺生长外延片，一般地，外延片各层的材料为：衬底100为蓝宝石衬底，缓冲层200为未掺杂的GaN，N型层300为N型GaN，多量子阱层400为GaN/InGaN交替材料层结构，也可为其他能带合适的量子阱，P型层500为P型GaN。 
2.制作侧壁结构 
如图5和图6所示，先引入Ni保护层501，后采用光刻和ICP干法刻蚀的工艺实现侧壁结构。具体地： 
（1）采用电子束蒸镀工艺在p-GaN表面沉积一层厚度500nm的金属Ni层，初始沉积压力控制在2.5*10e-6Torr(托)，沉积速率控制在5~10nm/s，蒸镀伞转速控制在10~12rpm（转每分钟），随后在Ni层表面旋涂光刻胶（以下简称PR）。需要说明的是该胶必须使用负胶，负胶经过光刻后更容易控制胶本身的形状，在本发明中需要形成角度可控的倒金字塔图形，有利于后续对Ni层的刻蚀和对GaN外延层的刻蚀会按照光刻胶形成图形的角度进行刻蚀，确保图形的准确传递。 
为形成侧壁与水平面角度为60-70°、优选67°的倒梯形图形，需要按照如下工艺步骤和条件实施：a.旋涂光刻胶（简称PR），通过滴加光刻胶到真空吸附在金属载盘上的晶圆表面来进行旋涂负性光刻胶，所述旋涂具体包括两步：第一步，金属载盘的转速为8-11rps，旋涂的时间为5-10秒；第二步，金属载盘的转速为25-35rps，旋涂的时间为25-35秒；由此在所述DBR表面形成厚度为2-3微米的光刻胶。b．光刻胶前烘，90℃温度下烘烤10-20min，使PR中的溶剂挥发。c．使用光刻机进行紫外线曝光，工艺条件为：能量15-20mJ，曝光距离250um，曝光时间6~10s。d．光刻胶后烘，110℃温度下烘烤3-8min，促进PR的光化学反应，更好的形成图形。e．图形显影：使用特定的显影液，常温下控制显影时间在60s，然后QDR水洗并检查显影效果。 
（2）在上述光刻胶图形的保护下，采用Ni腐蚀液对金属Ni层进行湿法腐蚀以裸露出需要ICP刻蚀的p-GaN层，控制腐蚀液温度在60-80℃，时间5-10min。腐蚀结束后使用去胶液以及丙酮将剩余PR去除，去胶液加热至70℃，浸泡15~30min。丙酮加热至45℃，浸泡10~20min，去胶后得到带有Ni保护层的芯片结构，见图4（图中501表示Ni保护层）。 
（3）采用等离子干法刻蚀（ICP）在Ni保护层的保护下对裸露的外延片进行刻蚀，刻蚀气体选用氯气、氩气，气体流量分别控制在30、5sccm，刻蚀压力控制在0.6-1Pa，RF能量100W，Bias能量80W，刻蚀时间约10-15min，刻蚀深度控制在1.2-1.4um。刻蚀过程中氯气主要起化学作用，氩气起物理轰击作用，物理轰击为垂直方向作用，而氯气会沿着Ni保护层的倒梯形侧壁角度向下扩散与GaN发生化学反应。 
（4）刻蚀结束后将保护的Ni保护层完全腐蚀干净，即可得到与Ni层同样侧壁角度的芯片侧壁结构，即形成了具有预设角度的倒置棱台结构。 
3.制作布拉格反射层（DBR）结构 
如图7所示，形成侧壁位置的第一布拉格反射层901，和P电极下方的第二布拉格反射层902。具体地： 
（1）采用PVD方式在形成侧壁结构的芯片上进行DBR层的薄膜沉积，DBR层结构可为SiO2/TiO2薄膜的交替沉积，排列周期为2-5对，SiO2厚度为50-100nm，TiO2厚度为30-70nm。 
（2）在沉积后的DBR表面进行光刻工艺，具体地：在所述DBR层表面，通过滴加光刻胶到真空吸附在金属载盘上的晶圆表面，来进行旋涂正性光刻胶，所述旋涂具体包括两步：第一步，金属载盘的转速为8-11rps，旋涂的时间为5-10秒；第二步，金属载盘的转速为60-75rps，旋涂的时间为25-35秒；由此在所述DBR表面形成厚度为1.5-2微米的光刻胶。将旋涂有光刻胶的晶圆放入烘烤箱中烘烤，所述烘烤的时间为12-16分钟，烘烤的温度为85-95℃。采用能量为20焦耳的光源，设置晶圆和光刻板之间的曝光距离为60-120微米，曝光时间为6-12秒，将所述晶圆在曝光设备中进行曝光处理。将所述曝光后的晶圆在硬性溶液中进行显影处理，然后采用溢流加空气搅拌方式对显影后的晶圆进行水洗，以完全除去曝光后的光刻胶。将水洗后的带有剩余光刻胶的晶圆，放入烘烤箱中再次烘烤，所述烘烤的时间为20-30分钟，烘烤的温度为115-122℃。 
（3）通过BOE腐蚀工艺，BOE中HF：NH4F成分比为1:6，BOE和纯水按体积比1:3配置使用。BOE溶液将正面未被PR保护的DBR层完全刻蚀，而四周侧壁和P电极下方的DBR层则保留下来。 
（4）腐蚀结束后将晶圆采用去胶液、丙酮和异丙醇进行清洗。将带有光刻胶层的晶圆放入70℃的去胶液中浸泡15～30分钟并施加超声波振荡，然后放入到的丙酮中浸泡10～20分钟，最后放入到的异丙醇中浸泡15～20分钟，最终形成侧壁和P电极下方位置带有DBR图形的结构。 
4.制作电流扩散层 
如图8所示，形成电流扩散层600。具体地： 
（1）采用电子束蒸镀机在P-GaN表面沉积电流扩散层600，材料为ITO，沉积过程温度控制在290-350℃，初始沉积压力控制在2.5*10e-6Torr，氧流量控制在9sccm沉积速率控制在5~10nm/s，蒸镀伞转速控制在10~12rpm，沉积厚度控制在200~300nm。 
（2）沉积后利用光刻工艺进行ITO光刻和刻蚀，留出ITO与芯片边缘的间隔，防止漏电流。ITO层还需要进行退火处理，增强透过率，降低与GaN的接触电阻，具体工艺如下：在 所述ITO层表面，通过滴加光刻胶到真空吸附在金属载盘上的晶圆表面，来进行旋涂正性光刻胶，所述旋涂具体包括两步：第一步，金属载盘的转速为8-11rps，旋涂的时间为5-10秒；第二步，金属载盘的转速为60-75rps，旋涂的时间为25-35秒；由此在所述DBR表面形成厚度为1.5-2微米的光刻胶。将旋涂有光刻胶的晶圆放入烘烤箱中烘烤，所述烘烤的时间为12-16分钟，烘烤的温度为85-95℃。采用能量为20焦耳的光源，设置晶圆和光刻板之间的曝光距离为60-120微米，曝光时间为6-12秒，将所述晶圆在曝光设备中进行曝光处理。将所述曝光后的晶圆在硬性溶液中进行显影处理，然后采用溢流加空气搅拌方式对显影后的晶圆进行水洗，以完全除去曝光后的光刻胶。将水洗后的带有剩余光刻胶的晶圆，放入烘烤箱中再次烘烤，所述烘烤的时间为20-30分钟，烘烤的温度为115-122℃。 
（3）采用ITO腐蚀溶液，加热到40℃，腐蚀8-12min，将未被PR保护的ITO层完全刻蚀后，QDR水洗检查。 
（4）腐蚀结束后将晶圆采用去胶液、丙酮和异丙醇进行清洗。将带有光刻胶层的晶圆放入70℃的去胶液中浸泡15～30分钟并施加超声波振荡，然后放入到的丙酮中浸泡10～20分钟，最后放入到的异丙醇中浸泡15～20分钟。 
（5）采用退火炉对ITO层进行退火处理，退火为氮气氛围，N2流量30-50L/min,退火温度控制在400-500℃，退火时间控制在15-30min。 
5．制作电极 
如图9所示，形成N电极700和P电极800。具体地： 
（1）在上述退火后ITO层表面，通过滴加光刻胶到真空吸附在金属载盘上的晶圆表面，来进行旋涂负性光刻胶，所述旋涂具体包括两步：第一步，金属载盘的转速为8-11rps，旋涂的时间为5-10秒；第二步，金属载盘的转速为50-65rps，旋涂的时间为25-35秒；由此在所述DBR表面形成厚度为3微米的光刻胶。将旋涂有光刻胶的晶圆放入烘烤箱中烘烤，所述烘烤的时间为12-16分钟，烘烤的温度为85-95℃。采用能量为20焦耳的光源，设置晶圆和光刻板之间的曝光距离为60-120微米，曝光时间为6-12秒，将所述晶圆在曝光设备中进行曝光处理。将曝光后带有剩余光刻胶的晶圆，放入烘烤箱中再次烘烤，所述烘烤的时间为3-8分钟，烘烤的温度为105-115℃。将所述曝光后的晶圆在硬性溶液中进行显影处理，然后采用溢流加空气搅拌方式对显影后的晶圆进行水洗，以完全除去曝光后的光刻胶。 
（2）采用电子束蒸镀机在表面依次沉积金属电极Cr、Ti、Au，沉积过程初始沉积压力控制在5*10e-6Torr，沉积速率分别控制在2、4、30nm/s，蒸镀伞转速控制在10～12rpm，电极厚度控制在1.5um。沉积完成后将晶圆采用去胶液DTNS-4000、丙酮和异丙醇进行清洗。将带有光刻胶层的晶圆放入70℃的去胶液中浸泡15～30分钟并施加超声波振荡，然后放入到的 丙酮中浸泡10～20分钟，最后放入到的异丙醇中浸泡15～20分钟。本步骤中附着于该光刻胶上的金属也随着光刻胶的去除而脱离，从而得到特定电极结构。 
（3）采用退火炉对电极层进行退火处理，退火为氮气氛围，N2流量30-50L/min,退火温度控制在290-380℃，退火时间控制在10-20min。 
最后，如图10所示，沉积SiO2钝化层1001，获得完整结构的高亮芯片。需要说明的是，本步骤为可选步骤，但在本领域中经常使用。 
需要说明的是，流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。 
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。 
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。 

Claims (15)

1.一种LED芯片结构，其特征在于，包括： 
衬底； 
形成在所述衬底之上的缓冲层； 
形成在所述缓冲层之上的N型层； 
形成在所述N型层之上的多量子阱层； 
形成在所述多量子阱层之上的P型层；以及 
形成在所述P型层之上的电流扩散层， 
其中，所述P型层、多量子阱层以及N型层堆叠形成倒置棱台结构。 
2.如权利要求1所述的LED芯片结构，其特征在于，所述倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为60-70°。 
3.如权利要求2所述的LED芯片结构，其特征在于，所述倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为67°。 
4.如权利要求1-3任一项所述的LED芯片结构，其特征在于，所述倒置棱台结构的侧壁设有第一布拉格反射层。 
5.如权利要求4所述的LED芯片结构，其特征在于，还包括：位于所述N型层之上的N电极和位于所述电流扩散层之上的P电极。 
6.如权利要求5所述的LED芯片结构，其特征在于，所述电流扩散层中位于所述P电极下方设有第二布拉格反射层。 
7.如权利要求6所述的LED芯片结构的形成方法，其特征在于，所述布拉格反射层材料为SiO2/TiO2交替多层薄膜。 
8.一种LED芯片结构的形成方法，其特征在于，包括： 
提供衬底； 
在所述衬底之上形成缓冲层； 
在所述缓冲层之上形成N型层； 
在所述N型层之上形成多量子阱层； 
在所述多量子阱层之上形成P型层； 
刻蚀所述P型层、多量子阱层以及N型层以使其堆叠形成倒置棱台结构； 
在所述P型层之上形成电流扩散层。 
9.如权利要求8所述的LED芯片结构的形成方法，其特征在于，所述倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为60-70°。 
10.如权利要求9所述的LED芯片结构的形成方法，其特征在于，所述倒置棱台结构的侧壁与所述倒置棱台的顶面的夹角为67°。 
11.如权利要求8-10所述的LED芯片结构的形成方法，其特征在于，还包括，在所述倒置棱台结构的侧壁形成第一布拉格反射层。 
12.如权利要求11所述的LED芯片结构的形成方法，其特征在于，还包括：在所述N型层之上形成N电极，以及在所述电流扩散层之上形成P电极。 
13.如权利要求12所述的LED芯片结构的形成方法，其特征在于，还包括，在所述电流扩散层中位于所述P电极下方的位置形成第二布拉格反射层。 
14.如权利要求13所述的LED芯片结构的形成方法，其特征在于，所述布拉格反射层材料为SiO2/TiO2交替多层薄膜。 
15.如权利要求8所述的LED芯片结构的形成方法，其特征在于，所述刻蚀所述P型层、多量子阱层以及N型层的第一区域以使堆叠形成倒置棱台结构包括： 
在所述P型层之上形成金属Ni层，并在所述金属Ni层之上涂光刻胶； 
湿法腐蚀所述金属Ni层以形成底表面积小于顶表面积的Ni保护层； 
沿着所述Ni保护层侧壁方向，干法刻蚀所述P型层、多量子阱层以及N型层的第一区域；以及 
去除所述Ni保护层。 
CN201210571983.5A 2012-12-25 2012-12-25 一种led芯片结构及其制备方法 Pending CN103904180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210571983.5A CN103904180A (zh) 2012-12-25 2012-12-25 一种led芯片结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210571983.5A CN103904180A (zh) 2012-12-25 2012-12-25 一种led芯片结构及其制备方法

Publications (1)

Publication Number Publication Date
CN103904180A true CN103904180A (zh) 2014-07-02

Family

ID=50995417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210571983.5A Pending CN103904180A (zh) 2012-12-25 2012-12-25 一种led芯片结构及其制备方法

Country Status (1)

Country Link
CN (1) CN103904180A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104868022A (zh) * 2015-03-30 2015-08-26 映瑞光电科技(上海)有限公司 Led芯片的制造方法
CN105720140A (zh) * 2016-03-03 2016-06-29 映瑞光电科技(上海)有限公司 GaN基LED垂直芯片结构及制备方法
CN105762250A (zh) * 2016-02-26 2016-07-13 华灿光电股份有限公司 一种发光二极管及其制作方法
CN105870264A (zh) * 2016-03-03 2016-08-17 映瑞光电科技(上海)有限公司 具有倒金字塔型侧壁的GaN基LED垂直芯片结构及制备方法
CN105932120A (zh) * 2016-06-15 2016-09-07 佛山市国星半导体技术有限公司 一种具有侧壁dbr的led芯片的制造方法
CN106409857A (zh) * 2016-06-15 2017-02-15 佛山市国星半导体技术有限公司 一种led芯片
CN106409991A (zh) * 2016-10-31 2017-02-15 江苏新广联半导体有限公司 一种pecvd沉积dbr的倒装led芯片的制作方法
CN106848029A (zh) * 2016-12-07 2017-06-13 华灿光电（浙江）有限公司 一种高亮发光二极管的芯片及其制作方法
CN106981553A (zh) * 2016-01-18 2017-07-25 晶元光电股份有限公司 发光元件及其制造方法
CN110098299A (zh) * 2018-01-30 2019-08-06 山东浪潮华光光电子股份有限公司 一种led金属电极制作中的电极剥离方法
CN110491976A (zh) * 2019-08-22 2019-11-22 佛山市国星半导体技术有限公司 一种抗水解的倒装led芯片及其制备方法
CN111201618A (zh) * 2019-09-09 2020-05-26 重庆康佳光电技术研究院有限公司 一种led芯片、led、数组及led的封装方法
CN112582507A (zh) * 2019-09-30 2021-03-30 成都辰显光电有限公司 Led芯片及显示面板
CN113363370A (zh) * 2021-06-02 2021-09-07 厦门乾照光电股份有限公司 一种垂直结构led芯片及其制作方法
CN115579442A (zh) * 2022-12-12 2023-01-06 至芯半导体(杭州)有限公司 一种深紫外led芯片结构的制备方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104868022A (zh) * 2015-03-30 2015-08-26 映瑞光电科技(上海)有限公司 Led芯片的制造方法
CN106981553B (zh) * 2016-01-18 2020-02-07 晶元光电股份有限公司 发光元件及其制造方法
CN106981553A (zh) * 2016-01-18 2017-07-25 晶元光电股份有限公司 发光元件及其制造方法
CN105762250A (zh) * 2016-02-26 2016-07-13 华灿光电股份有限公司 一种发光二极管及其制作方法
CN105720140A (zh) * 2016-03-03 2016-06-29 映瑞光电科技(上海)有限公司 GaN基LED垂直芯片结构及制备方法
CN105870264A (zh) * 2016-03-03 2016-08-17 映瑞光电科技(上海)有限公司 具有倒金字塔型侧壁的GaN基LED垂直芯片结构及制备方法
CN105932120A (zh) * 2016-06-15 2016-09-07 佛山市国星半导体技术有限公司 一种具有侧壁dbr的led芯片的制造方法
CN106409857A (zh) * 2016-06-15 2017-02-15 佛山市国星半导体技术有限公司 一种led芯片
CN106409991A (zh) * 2016-10-31 2017-02-15 江苏新广联半导体有限公司 一种pecvd沉积dbr的倒装led芯片的制作方法
CN106848029A (zh) * 2016-12-07 2017-06-13 华灿光电（浙江）有限公司 一种高亮发光二极管的芯片及其制作方法
CN106848029B (zh) * 2016-12-07 2019-06-11 华灿光电（浙江）有限公司 一种高亮发光二极管的芯片及其制作方法
CN110098299A (zh) * 2018-01-30 2019-08-06 山东浪潮华光光电子股份有限公司 一种led金属电极制作中的电极剥离方法
CN110491976A (zh) * 2019-08-22 2019-11-22 佛山市国星半导体技术有限公司 一种抗水解的倒装led芯片及其制备方法
CN111201618A (zh) * 2019-09-09 2020-05-26 重庆康佳光电技术研究院有限公司 一种led芯片、led、数组及led的封装方法
WO2021046685A1 (zh) * 2019-09-09 2021-03-18 重庆康佳光电技术研究院有限公司 一种led芯片、led、数组及led的封装方法
US11515452B2 (en) 2019-09-09 2022-11-29 Chongqing Konka Photoelectric Technology Research LED chip, LED array and LED packaging method
CN112582507A (zh) * 2019-09-30 2021-03-30 成都辰显光电有限公司 Led芯片及显示面板
CN112582507B (zh) * 2019-09-30 2022-04-26 成都辰显光电有限公司 Led芯片及显示面板
CN113363370A (zh) * 2021-06-02 2021-09-07 厦门乾照光电股份有限公司 一种垂直结构led芯片及其制作方法
CN115579442A (zh) * 2022-12-12 2023-01-06 至芯半导体(杭州)有限公司 一种深紫外led芯片结构的制备方法
CN115579442B (zh) * 2022-12-12 2024-01-26 至芯半导体(杭州)有限公司 一种深紫外led芯片结构的制备方法

Similar Documents

Publication Publication Date Title
CN103904180A (zh) 一种led芯片结构及其制备方法
KR100661602B1 (ko) 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
US8735185B2 (en) Light emitting device and fabrication method thereof
Lai et al. The study of wet etching on GaN surface by potassium hydroxide solution
JP2008047861A (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
CN101908587B (zh) 一种退火剥离倒装SiC衬底GaN基LED的制作方法
CN102479898B (zh) 发光二极管和用于制造该发光二极管的方法
KR20090090812A (ko) 측부 반사판을 갖는 수직구조 질화갈륨계 ｌｅｄ 소자 및그 제조방법
WO2012058961A1 (zh) 发光二极管及其制造方法
US20160225942A1 (en) Substrate and method for manufacturing same, light-emitting element and method for manufacturing same, and device having substrate or light-emitting element
KR100721158B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20130094621A (ko) 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법
US8415702B2 (en) Reflector, manufacture method thereof and light-emitting device including the reflector
CN114400276A (zh) 一种高压led芯片的制作方法
CN209183566U (zh) 一种提高正向光的led芯片
CN203434185U (zh) 一种led芯片
CN206650101U (zh) 一种led芯片及汽车车灯
KR20070104715A (ko) 패턴이 형성된 기판 제조 방법 및 그 방법으로 제조된 기판
CN109545948A (zh) 一种提高正向光的led芯片及其制备方法
WO2021179279A1 (zh) 一种半导体发光元件及其制作方法
CN112236873B (zh) 一种半导体发光元件及其制作方法
JP5449415B2 (ja) 半導体発光素子
CN102832303B (zh) 一种氮化镓基高亮度发光二极管的制作方法
CN103094449B (zh) 氮化镓基发光二极管及其制作方法
CN102456784A (zh) 发光二极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140702

RJ01 Rejection of invention patent application after publication