CN116101969A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN116101969A
CN116101969A CN202210813861.6A CN202210813861A CN116101969A CN 116101969 A CN116101969 A CN 116101969A CN 202210813861 A CN202210813861 A CN 202210813861A CN 116101969 A CN116101969 A CN 116101969A
Authority
CN
China
Prior art keywords
substrate
slit
mems
mechanical block
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210813861.6A
Other languages
English (en)
Inventor
陈亭蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116101969A publication Critical patent/CN116101969A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
    • B81B1/004—Through-holes, i.e. extending from one face to the other face of the wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H04R31/006—Interconnection of transducer parts
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R7/00—Diaphragms for electromechanical transducers; Cones
    • H04R7/02—Diaphragms for electromechanical transducers; Cones characterised by the construction
    • H04R7/04—Plane diaphragms
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/019—Suspended structures, i.e. structures allowing a movement characterized by their profile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0353—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B81B2203/0392—Static structures characterized by their profile profiles not provided for in B81B2203/0376 - B81B2203/0384
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/056—Releasing structures at the end of the manufacturing process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

本发明的实施例提供了一种半导体结构，包括：衬底；以及微电子机械系统(MEMS)器件，位于衬底上，其中，微电子机械系统器件包括形成在衬底中的机械块；其中，衬底在机械块处具有狭缝，其中，狭缝从机械块的顶面至机械块的底面延伸穿过衬底，其中，衬底具有位于狭缝中并且边缘对边缘布置的第一侧壁和第二侧壁，其中，第一侧壁从机械块的底面到第二侧壁的边缘基本垂直，并且其中，第二侧壁从第二侧壁的边缘到机械块的顶面向外成弧形。本发明的实施例还涉及形成半导体结构的方法。

Description

半导体结构及其形成方法
技术领域
本发明的实施例涉及半导体结构及其形成方法。
背景技术
微电子机械系统(MEMS)器件是集成机械和电子组件以感测物理量和/或作用于周围环境的微小器件。近年来，MEMS器件变得越来越普遍。例如，MEMS扬声器常见于助听器、入耳式耳机、家用扬声器、电视扬声器等。
发明内容
本发明的一些实施例提供了一种半导体结构，包括：衬底；以及微电子机械系统(MEMS)器件，位于衬底上，其中，微电子机械系统器件包括形成在衬底中的机械块；其中，衬底在机械块处具有狭缝，其中，狭缝从机械块的顶面至机械块的底面延伸穿过衬底，其中，衬底具有位于狭缝中并且边缘对边缘布置的第一侧壁和第二侧壁，其中，第一侧壁从机械块的底面到第二侧壁的边缘基本垂直，并且其中，第二侧壁从第二侧壁的边缘到机械块的顶面向外成弧形。
本发明的另一些实施例提供了一种半导体结构，包括：衬底；以及微电子机械系统(MEMS)器件，位于衬底上，其中，微电子机械系统器件包括形成在衬底中的机械块；其中，衬底在机械块处具有狭缝，其中，狭缝设置为从机械块的顶面至机械块的底面穿过衬底，其中，狭缝的宽度从机械块的底面到高度是基本均匀的，高度与机械块的顶面和底面偏移并且位于机械块的顶面和底面之间，并且其中，狭缝的宽度从高度到机械块的顶面增大。
本发明的又一些实施例提供了一种形成半导体结构的方法，包括：对衬底的第一侧执行第一蚀刻以形成凹口，凹口延伸至衬底中至第一深度；对衬底的第一侧执行第二蚀刻以形成沟槽，沟槽延伸至衬底中至大于第一深度的第二深度，其中，沟槽与凹口重叠并且具有比凹口小的宽度；利用粘合剂将载体衬底接合至衬底的第一侧，粘合剂填充凹口和沟槽并且覆盖衬底的第一侧；从衬底的与第一侧相对的第二侧减薄衬底；以及在减薄之后，去除载体衬底和粘合剂。
本发明的再一些实施例提供了用于MEMS器件的顶部凹口狭缝轮廓。
附图说明
当结合附图阅读时，从以下详细描述可以最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各种部件未按比率绘制。实际上，为了讨论的清楚起见，可以任意地增大或减小各种部件的尺寸。
图1示出了微电子机械系统(MEMS)器件的一些实施例的截面图，其中MEMS器件的可移动块处的狭缝具有顶部凹口狭缝轮廓。
图2示出了图1的狭缝的一些实施例的放大截面图。
图3A至图3G示出了图1的狭缝的一些可选实施例的截面图。
图4示出了图1的MEMS器件的一些实施例的扩展截面图，其中MEMS器件的致动器结构围绕可移动块。
图5示出了图4的MEMS器件的一些实施例的顶视布局图。
图6示出了图4的MEMS器件的一些可选实施例的顶视布局图。
图7A至图7D示出了图4的MEMS器件的一些可选实施例的截面图700A-700D。
图8示出了MEMS封装件的一些实施例的截面图，其中图4的MEMS器件封装在印刷电路板(PCB)上。
图9示出了MEMS封装件的一些可选实施例的截面图，其中MEMS器件的可移动块处的狭缝具有顶部凹口狭缝轮廓。
图10示出了图9的狭缝的一些实施例的放大截面图。
图11、图12A、图12B、图13、图14A、图14B、图15、图16A、图16B和图17至图23示出了用于形成MEMS器件的方法的一些实施例的一系列截面图，其中MEMS器件的可移动块处的狭缝具有顶部凹口狭缝轮廓。
图24示出了图11、图12A、图12B、图13、图14A、图14B、图15、图16A、图16B和图17至图23的方法的一些实施例的框图。
图25至图31示出了用于形成MEMS器件的方法的一些可选实施例的一系列截面图，其中MEMS器件的可移动块处的狭缝具有顶部凹口狭缝轮廓。
图32示出了图25至图31的方法的一些实施例的框图。
具体实施方式
本发明提供了许多用于实现本发明的不同特征的不同的实施例或示例。下面描述了组件和布置的具体示例以简化本发明。当然，这些仅是示例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是用于简单和清楚的目的，并且其本身不指示讨论的实施例和/或配置之间的关系。
为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
微电子机械系统(MEMS)扬声器可以包括位于MEMS衬底的前侧上的MEMS衬底上方的压电结构。压电结构在形成在MEMS衬底中的可移动块周围延伸并且配置为响应于电场的施加来移动可移动块以生成声音。为了促进可移动块的移动和声音的生成，腔从与MEMS衬底的前侧相对的MEMS衬底的背侧延伸到MEMS衬底中，至可移动块。另外，具有垂直轮廓的狭缝从衬底的前侧至可移动块处的腔延伸穿过MEMS衬底。
根据用于形成MEMS扬声器的方法，载体衬底通过填充狭缝的粘合层接合至MEMS衬底的前侧。然后从MEMS衬底的背侧对MEMS衬底执行蚀刻以形成腔。在形成腔之后，去除载体衬底和粘合层以将载体衬底与MEMS衬底脱粘。
由于粘合层和狭缝的宽度，可能会出现对该方法的挑战。特别地，人耳对低频声音不敏感，由此低频声音依赖于空气的大的置换。另外，狭缝导致低频声音的泄漏，从而减小了空气的置换。因此，狭缝的宽度越小，低频声音泄漏越少，空气的置换越大。然而，狭缝的宽度越小，从狭缝去除粘合层就越困难。未能从狭缝去除粘合层可能导致MEMS扬声器的故障，并且因此可能降低用于MEMS扬声器的批量制造良率。事实上，如果狭缝的宽度变得太小，批量制造良率可能会达到零。
加剧上述挑战的是，钝化层可以沉积为衬里狭缝，并且可能导致狭缝的顶部处的瓶颈和/或夹断。在沉积期间，钝化层的材料可以以比在狭缝中的其他地方更快的速率在狭缝中的MEMS衬底的顶部拐角处累积。因此，钝化层在顶部拐角处可以比狭缝中的其他地方更厚，并且可以减小狭缝的有效宽度。这种瓶颈和/或夹断难以控制和解决，并且增加了从狭缝去除粘合层的难度。
本发明的各个实施例针对MEMS器件，其中MEMS器件的可移动块处的狭缝具有顶部凹口狭缝轮廓。例如，MEMS器件可以是MEMS扬声器、MEMS致动器或一些其他合适类型的MEMS器件。狭缝从可移动块的顶部穿过可移动块延伸至可移动块的底部，并且具有从可移动块的底部到接近可移动块的顶部的点的均匀或基本均匀的宽度。另外，根据顶部凹口狭缝轮廓，狭缝中的MEMS衬底的顶部拐角部分具有凹口，使得狭缝的宽度在可移动块的顶部处增大。
由于顶部凹口狭缝轮廓，狭缝在可移动块的顶部处比其他地方更宽。可移动块的顶部处增加的宽度增加了在MEMS器件的制造期间可以从狭缝去除粘合层的容易程度。因此，可以扩大用于去除粘合层的工艺窗口。另外，与狭缝具有垂直轮廓的情况相比，由于增加的宽度，狭缝中的MEMS衬底的顶部拐角更远离狭缝的宽度方向中心。因此，就钝化层沉积为衬里狭缝并且以比狭缝中其他地方更快的速率沉积在顶部拐角上而言，在狭缝的顶部处的增加的宽度可以防止钝化层成为瓶颈和/或夹断狭缝。这可以进一步扩大用于去除粘合层的工艺窗口。
由于扩大的工艺窗口，可以增加用于MEMS器件的批量制造良率。另外，狭缝可以比其他可能的更窄。在MEMS器件为扬声器的至少一些实施例中，减小的宽度可以减少低频声音穿过狭缝的泄漏。这进而可能会导致空气的大置换并且增加低频声音对人耳的可听度。
参考图1，提供了MEMS器件的一些实施例的截面图100，其中MEMS器件的可移动块104处的狭缝102a具有顶部凹口狭缝轮廓。MEMS器件位于MEMS衬底106上并且例如可以是或包括MEMS扬声器或一些其他合适类型的MEMS器件。
可移动块104形成在MEMS衬底106中并且位于MEMS衬底106的前侧106fs上。在至少一些实施例中，可移动块104也可以称为可移动膜。另外，可移动块104位于腔108上面，腔108从与MEMS衬底106的前侧106fs相对的MEMS衬底106的背侧106bs延伸至MEMS衬底106中。MEMS衬底106例如可以是硅或一些其他合适类型的半导体材料的体衬底。可选地，MEMS衬底106例如可以是绝缘体上半导体(SOI)衬底或一些其他合适类型的半导体衬底。就MEMS衬底106是SOI衬底而言，SOI衬底的半导体材料例如可以是硅或一些其他合适类型的半导体材料。
狭缝102a位于可移动块104处并且从可移动块104的顶面至可移动块104的底面延伸穿过MEMS衬底106，使得狭缝102a与腔108流体连通。另外，狭缝102a由钝化层110共形地衬里，钝化层110具有相对于可移动块104的底面升高的底面。在可选实施例中，钝化层110和可移动块104的底面齐平。钝化层110例如可以是或包括氮化硅和/或一些其他合适的介电材料。
参考图2，提供了图1的狭缝102a的一些实施例的放大截面图200。放大截面图200可以例如在图1的框BX内截取。狭缝102a的宽度Ws从可移动块104的底面到高度EL是均匀的或基本均匀的，高度EL垂直地位于可移动块104的底面和可移动块104的顶面之间。另外，根据狭缝102a的顶部凹口狭缝轮廓，狭缝102a中的MEMS衬底106的顶部拐角部分具有凹口或缩进。由此，狭缝102a的宽度Ws在可移动块104的顶面处增大。狭缝102a可以例如具有Y形横截面轮廓或一些其他合适的横截面轮廓。
由于顶部凹口狭缝轮廓，狭缝102a在可移动块104的顶部处比在狭缝102a中的其他地方更宽。增加的宽度增加了在MEMS器件的制造期间可以从狭缝102a去除粘合层的容易程度。因此，可以扩大用于去除粘合层的工艺窗口。另外，与狭缝102a具有垂直轮廓的情况相比，由于增加的宽度，狭缝102a中的MEMS衬底106的顶部拐角更远离狭缝102a的宽度方向中心。因此，就钝化层110以比狭缝102a中的其他地方更快的速率沉积在顶部拐角上而言，狭缝102a的顶部处的增加的宽度可以防止钝化层110成为瓶颈和/或夹断狭缝102a。这可以进一步扩大用于去除粘合层的工艺窗口。
由于扩大的工艺窗口，可以增加用于MEMS器件的批量制造良率。另外，狭缝102a在可移动块104的底部处可以比其他可能的更窄。在MEMS器件为扬声器的至少一些实施例中，减小的宽度可以减少低频声音穿过狭缝102a的泄漏。这进而可以增加扬声器的使用期间的空气置换并且因此可以增加低频声音对人耳的可听度。
在一些实施例中，狭缝102a的宽度Ws从高度EL到可移动块104的顶面连续和/或离散地增加。另外，在一些实施例中，狭缝102a的宽度Ws在可移动块104的底面处最小，和/或在可移动块104的底面处比在可移动块104的顶面处更小。狭缝102a的宽度Ws在高度EL和可移动块104的底面之间具有最大宽度值，并且在高度EL和MEMS衬底106的顶面之间还具有宽度值(例如，平均宽度值、最小宽度值等)。在一些实施例中，最大宽度值与宽度值之间的差大于宽度值的约10％、20％、30％、40％或一些其他合适的百分比。在一些实施例中，最大宽度值和宽度值之间的差是宽度值的约10％-20％、约20％-30％、约30％-40％或一些其他合适的百分比。
如上所述，钝化层110衬里并且部分地填充狭缝102a，从而部分地填充狭缝102a。由此，狭缝102a具有小于狭缝102a的宽度Ws的有效宽度EWs。在一些实施例中，狭缝102a的有效宽度EWs在钝化层110的底面处最小，和/或在钝化层110的底面处比在钝化层110的顶面处更小。在一些实施例中，狭缝102a的有效宽度EWs具有约0.5微米-5微米、约0.5微米-2.5微米、约2.5微米-5.0微米或一些其他合适的值的最小值。如果狭缝102a的有效宽度EWs具有太小的最小值(例如，小于0.5微米)，则由于例如难以从狭缝102a去除粘合层，批量制造良率可能较低。就MEMS器件为扬声器并且狭缝102a的有效宽度EWs具有过大的最小值(例如，大于5微米)而言，穿过狭缝102a的低频声音的泄漏可能较高。由此，扬声器可能对低频声音具有低灵敏度。
在一些实施例中，钝化层110的厚度Tp为约0.05微米-0.5微米、约0.05微米-0.25微米、约0.25微米-0.5微米或一些其他合适的值。如果钝化层110的厚度Tp太小(例如，小于0.05微米)，则狭缝102a的有效宽度EWs可能具有如上所述的太大的最小值。就MEMS器件为扬声器并且钝化层110的厚度Tp太大(例如，大于0.5微米)而言，狭缝102a的有效宽度EWs可能具有如上所述的太小的最小值。在一些实施例中，狭缝102a的宽度Ws等于钝化层110的厚度Tp的两倍加上狭缝102a的有效宽度EWs。
MEMS衬底106在狭缝102a中具有一对下部侧壁106ls和一对上部侧壁106us。下部侧壁106ls分别位于狭缝102a的相对侧上，并且上部侧壁106us位于下部侧壁106ls上面并且分别与下部侧壁106ls边缘至边缘布置。下部侧壁106ls从可移动块104的底面延伸至高度EL，并且上部侧壁106us从高度EL延伸至可移动块104的顶面。
下部侧壁106ls是垂直的或基本垂直的。基本垂直是指下部侧壁106ls在垂直的约5度、10度或一些其他合适的值内。例如，垂直可以对应于垂直于可移动块104的顶面和/或垂直于MEMS衬底106的底面。上部侧壁106us分别从下部侧壁106ls向上和向外延伸至可移动块104的顶面。向外是指远离狭缝102a的宽度方向中心。下部侧壁106ls可以例如具有平坦轮廓和/或一些其他合适的轮廓，和/或上部侧壁106us可以例如具有弯曲轮廓、弧形轮廓、缩进轮廓、凹口轮廓、一些其他合适的轮廓或前述的任何组合。在一些实施例中，狭缝102a关于狭缝102a的宽度方向中心处的垂直轴AX对称。
在一些实施例中，可移动块104的厚度Tm为约2微米-20微米、约2微米-11微米、约11微米-20微米或一些其他合适的值。如果可移动块104的厚度Tm太小(例如，小于2微米)，则可移动块104在MEMS器件的使用期间可能易于发生结构故障。如果可移动块104的厚度Tm太大(例如，超过20微米)，则可移动块104可能过硬。例如，就MEMS器件为扬声器而言，扬声器可能具有低灵敏度。
在一些实施例中，高度EL相对于可移动块104的顶面凹进距离D。在一些实施例中，距离D为约0.05微米-0.5微米、约0.05微米-0.25微米、约0.25微米-0.5微米或一些其他合适的值。在一些实施例中，可移动块104的厚度Tm与距离D的比率为约4:1至200:1、约4:1至102:1、约102:1至200:1或一些其他合适的比率。如果距离D太小(例如，小于0.05微米)，或比率太大(例如，大于200:1)，则用于从狭缝102a去除粘合层的工艺窗口可能从具有顶部凹口狭缝轮廓几乎看不到改进。就MEMS器件为扬声器并且距离D太大(例如，大于0.5微米)或比率太小(例如，小于约4:1)而言，低频声音穿过狭缝102a的泄漏可能较高，并且扬声器对低频声音可能具有低灵敏度。
返回参考图1，致动器结构112位于MEMS衬底106上面并且通过衬底介电层114与MEMS衬底106分隔开。致动器结构112包括底部电极116、位于底部电极116上面的压电结构118和位于压电结构118上面的顶部电极120。在至少一些实施例中，致动器结构112也可以称为金属-压电-金属(MPM)结构。底部电极116和顶部电极120配置为横跨压电结构118施加电场，并且压电结构118配置为响应于电场而移动。另外，压电结构118的移动配置为移动可移动块104以例如生成声音。
致动器阻挡层122位于致动器结构112和衬底介电层114上面。致动器阻挡层122配置为阻止氢离子和/或其他合适的错误材料从致动器阻挡层上方扩散到压电结构118。在一些实施例中，致动器阻挡层122可以被视为氢阻挡层。扩散到压电结构118的氢离子可能在压电结构118中累积并且引起压电结构118的分层和击穿，由此MEMS器件可能发生故障。因此，通过阻止氢离子扩散到压电结构118，致动器阻挡层122可以防止MEMS器件的故障。
致动器介电层124位于致动器阻挡层122上面，顶部电极焊盘126t位于致动器介电层124上面，并且钝化层110位于顶部电极焊盘126t上面。顶部电极焊盘126t的第一端位于顶部电极120上面并且通过顶部电极通孔128t电耦接至顶部电极120，该顶部电极通孔128t从顶部电极焊盘126t穿过致动器阻挡层122和致动器介电层124延伸至顶部电极120。顶部电极焊盘126t的第二端远离致动器结构112并且由钝化层110中的顶部电极焊盘开口130t暴露。
在一些实施例中，致动器阻挡层122是金属氧化物或一些其他合适的材料。金属氧化物例如可以是或包括氧化铝(例如Al2O3)、氧化钛(例如TiO2)、氧化铁(例如Fe2O3)、氧化锆(例如ZrO2)、氧化锌(例如ZnO)、氧化铜(例如，CuO)、氧化钽(例如，Ta2O5)、一些其他合适类型的金属氧化物或前述的任何组合。在一些实施例中，致动器阻挡层122是电介质和/或是晶体。
在一些实施例中，衬底介电层114是或包括氧化硅和/或一些其他合适的电介质。在一些实施例中，致动器介电层124是或包括氧化硅和/或一些其他合适的电介质。在一些实施例中，衬底介电层114和致动器介电层124是或包括相同的材料。在其他实施例中，衬底介电层114是与致动器介电层124不同的材料。在一些实施例中，钝化层110是或包括氮化硅和/或一些其他合适的电介质。
在一些实施例中，压电结构118是或包括锆钛酸铅(例如，PZT)和/或一些其他合适的压电材料。在一些实施例中，底部电极116是或包括氧化钛、铂、一些其他合适的金属或导电材料或前述的任何组合。在一些实施例中，顶部电极120是或包括氧化钛、铂、一些其他合适的金属或导电材料或前述的任何组合。在一些实施例中，底部电极116和顶部电极120是或包括相同的材料。在其他实施例中，底部电极116是与顶部电极120不同的材料。
在一些实施例中，顶部电极焊盘126t是或包括铜、铝铜、铝、一些其他合适的金属或导电材料或前述的任何组合。在一些实施例中，顶部电极通孔128t是或包括铜、铝铜、铝、一些其他合适的金属或导电材料或前述的任何组合。在一些实施例中，顶部电极焊盘126t和顶部电极通孔128t是相同的材料。在其他实施例中，顶部电极焊盘126t是与顶部电极通孔128t不同的材料。在一些实施例中，致动器阻挡层122配置为阻止顶部电极焊盘126t的材料从顶部电极焊盘126t扩散到压电结构118。这种材料可以例如是或包括铜和/或一些其他材料合适的材料。
参考图3A至图3G，提供了图1的狭缝102a的一些可选实施例的放大截面图300A-300G。例如，放大截面图300A-300G可以在图1的框BX内截取。
在图3A中，MEMS衬底106的下部侧壁106ls从高度EL到可移动块104的底面向内倾斜。向内是指朝向狭缝102a的宽度方向中心。
在图3B中，从狭缝102a中省略了钝化层110。因此，狭缝102a的宽度Ws与狭缝102a的有效宽度EWs相同。
在图3C中，MEMS衬底106的上部侧壁106us具有平坦或基本平坦的轮廓。由此，狭缝102a的宽度Ws分别从MEMS衬底106的下部侧壁106ls到MEMS衬底106的顶面连续地、线性地或基本上线性地增大。
在图3D中，MEMS衬底106的上部侧壁106us具有弯曲轮廓，分别从MEMS衬底106的下部侧壁106ls到MEMS衬底106的顶面成弧形。由此，狭缝102a的宽度Ws分别从MEMS衬底106的下部侧壁106ls到MEMS衬底106的顶面连续且非线性地增大。
在图3E中，MEMS衬底106的下部侧壁106ls横向地位于MEMS衬底106的上部侧壁106us之间并且从MEMS衬底106的上部侧壁106us偏移。另外，狭缝102a的宽度Ws在高度EL处从下部侧壁106ls到上部侧壁106us离散地增大。例如，高度EL可以对应于下部侧壁106ls的顶部边缘和/或上部侧壁106us的底部边缘。因此，狭缝102a的相对侧均具有阶梯形轮廓。
在图3F中，狭缝102a的相对侧均具有如图3E中的阶梯形轮廓。然而，与图3E相比，每个阶梯形轮廓具有附加阶梯。因此，MEMS衬底106还具有位于狭缝102a中的一对中间侧壁106ms，该一对中间侧壁106ms分别位于狭缝102的相对侧上。MEMS衬底106的上部侧壁106us从MEMS衬底106的顶面延伸至MEMS衬底106的顶面和可移动块104的底面之间的第一高度EL1。MEMS衬底106的中间侧壁106ms横向地位于上部侧壁106us之间并且从上部侧壁106us偏移。另外，中间侧壁106ms从第一高度EL1延伸至第一高度EL1和可移动块104的底面之间的第二高度EL2。MEMS衬底106的下部侧壁106ls横向地位于中间侧壁106ms之间并且从中间侧壁106ms偏移。另外，下部侧壁106ls从第二高度EL2延伸至可移动块104的底面。
由于狭缝102a的阶梯形轮廓中的附加阶梯，狭缝102的宽度Ws在第一高度EL1处从MEMS衬底106的上部侧壁106us到MEMS衬底106的中间侧壁106ms离散地减小。例如，第一高度EL1可以对应于中间侧壁106ms的顶部边缘和/或上部侧壁106us的底部边缘。此外，狭缝102的宽度Ws在第二高度EL2处从MEMS衬底106的中间侧壁106ms到MEMS衬底106的下部侧壁106ls离散地减小。例如，第二高度EL2可以对应于下部侧壁106ls的顶部边缘和/或中间侧壁106ms的底部边缘。
在图3G中，MEMS衬底106的下部侧壁106ls具有扇形轮廓，并且MEMS衬底106的上部侧壁106us具有分别从下部侧壁106ls到MEMS衬底106的顶面成弧形的弯曲轮廓。下部侧壁106ls的扇形轮廓可以例如由使用博世蚀刻(Bosch etch)等形成狭缝102a而产生。
参考图4，提供了图1的MEMS器件的一些实施例的扩展截面图400，其中致动器结构112围绕可移动块104。由此，致动器结构112具有分别位于可移动块104的相对侧上的单独的段。
顶部电极焊盘126t和底部电极焊盘126b分别位于可移动块104的相对侧上。顶部电极焊盘126t的第一端位于顶部电极120上面，并且通过顶部电极通孔128t电耦接至顶部电极120，顶部电极通孔128t从顶部电极焊盘126t延伸至顶部电极120。顶部电极焊盘126t的第二端远离顶部电极焊盘126t的第一端并且由钝化层110中的顶部电极焊盘开口130t暴露。在一些实施例中，顶部电极焊盘126t和顶部电极通孔128t由公共层形成。底部电极焊盘126b的第一端位于底部电极116上面，并且通过底部电极通孔128b电耦接至底部电极116，底部电极通孔128b从底部电极焊盘126b延伸至底部电极116。底部电极焊盘126b的第二端远离底部电极焊盘126b的第一端，并且由钝化层110中的底部电极焊盘开口130b暴露。在一些实施例中，底部电极焊盘126b和底部电极通孔128b由公共层形成。
致动器结构112位于MEMS衬底106上面，MEMS衬底106是绝缘体上半导体(SOI)衬底，SOI衬底包括背侧半导体层106b、位于背侧半导体层106b上面的绝缘体层106i和位于绝缘体层106i上面的前侧半导体层106f。在可选实施例中，MEMS衬底106是体硅衬底或一些其他合适类型的体衬底。背侧半导体层106b和前侧半导体层106f是或包括硅和/或一些其他合适的半导体材料。绝缘体层106i是或包括氧化硅和/或一些其他合适的介电材料。
可移动块104形成在前侧半导体层106f中并且具有有效宽度EWm。有效宽度EWm是可移动块104的宽度Wm加上钝化层110的厚度Tp的两倍，因为钝化层110衬里可移动块104的侧壁。在一些实施例中，可移动块104的有效宽度EWm为约500微米-5000微米、约500微米-2750微米、约2750微米-5000微米或一些其他合适的值。另外，在一些实施例中，可移动块104的宽度Wm为约500微米-5000微米、约500微米-2750微米、约2750微米-5000微米或一些其他合适的值。
狭缝102a和附加狭缝102b布置在可移动块104处，并且从前侧半导体层106f的顶面穿过前侧半导体层106f延伸至腔108。另外，狭缝102a和附加狭缝102b分别位于可移动块104的相对侧上并且由钝化层110衬里。狭缝102a和附加狭缝102b例如也可以称为第一狭缝102a和第二狭缝102b，反之亦然。附加狭缝102b与关于图1和图2示出和描述的狭缝102a相同，由此附加狭缝102b和狭缝102a共享相同的横截面轮廓。在可选实施例中，附加狭缝102b和狭缝102a具有不同的横截面轮廓。
虽然图3A至图3G描述了图1的狭缝102a的多种变化，这些变化也可以应用于图4的狭缝102a和/或图4的附加狭缝102b。例如，图4的狭缝102a和/或图4的附加狭缝102b可以可选地具有如图3A和图3C至图3G中的任何一个中的横截面轮廓。
如关于图2所述，狭缝102a具有有效宽度EWs。在一些实施例中，可移动块104的有效宽度EWm与狭缝102a的有效宽度EWs的比率为约3:1至1.02:1、约3:1至2.01:1、约2.01:1至1.02:1或一些其他合适的比率。如果该比率太小(例如，小于1.02:1)并且MEMS器件为扬声器，则扬声器可能具有低灵敏度和/或可听度。如果该比率太大(例如，大于3:1)，则狭缝102a可能如上所述地太小，和/或可移动块104在结构上可能较弱并且易于发生故障(例如，塌陷)。
腔108延伸穿过背侧半导体层106b和绝缘体层106i，并且进一步延伸至前侧半导体层106f的底部。另外，背侧半导体层106b、绝缘体层106i和前侧半导体层106f形成一对公共侧壁。公共侧壁分别位于腔108的相对侧上并且是倾斜的。
参考图5，提供了图4的MEMS器件的一些实施例的顶视布局图500。例如，图4的截面图400可以沿着线A-A’截取，并且图4的截面图400中所示的MEMS器件的部分可以例如对应于与线A-A’的虚线部分相对的线A-A’的实线部分。
可移动块104具有方形顶部几何形状，并且多个狭缝102延伸穿过可移动块104。在可选实施例中，可移动块104具有圆形顶部几何形状或一些其他合适的顶部几何形状。狭缝102分别从可移动块104的四个拐角向可移动块104的中心延伸，并且每个都与图1和图2示出和描述的狭缝102a相同。由此，狭缝102共享相同的横截面轮廓。在可选实施例中，狭缝102具有不同的横截面轮廓。另外，狭缝102在可移动块104的中心周围均匀地周向间隔开。在其他实施例中，狭缝102可以在可移动块104的中心周围不均匀地周向间隔开。另外，在其他实施例中，更多或更少的狭缝102延伸穿过可移动块104。
致动器结构112(其组成部分以虚线示出)具有方形环形顶部几何形状，它在可移动块104周围以闭合路径延伸。在可选实施例中，致动器结构112具有一些其他合适的顶部几何形状。另外，顶部电极焊盘126t和底部电极焊盘126b(均以虚线示出)分别从顶部电极通孔128t和底部电极通孔128b分别延伸至与致动器结构112横向偏移的位置。
参考图6，提供了图5的MEMS器件的一些可选实施例的顶视布局图600，其中单个狭缝102’延伸穿过可移动块104并且具有十字形顶部几何形状。由此，图4的狭缝102a和图4的附加狭缝102b对应于单个狭缝102’的段。在可选实施例中，单个狭缝102’可以具有一些其他合适的顶部几何形状。
参考图7A至图7D，提供了图4的MEMS器件的一些可选实施例的截面图700A-700D。
在图7A中，腔108中的MEMS衬底106的各个侧壁是垂直的。由此，侧壁垂直于MEMS衬底106的顶面和/或致动器结构112的顶面延伸。
在图7B中，从狭缝102a和附加狭缝102b省略钝化层110，由此可移动块104的有效宽度EWm和可移动块104的宽度Wm相同。另外，钝化层110、衬底介电层114、致动器阻挡层122和致动器介电层124形成一对公共侧壁，该一对公共侧壁彼此面对并且由致动器结构112围绕。另外，公共侧壁分别位于可移动块104的相对侧上。
在图7C中，狭缝102a和附加狭缝102b分别位于衬底介电层114的相对侧壁处。另外，狭缝102a和附加狭缝102b的每个具有图3C中的狭缝102a的横截面轮廓。
在图7D中，狭缝102a和附加狭缝102b部分地位于衬底介电层114下面。另外，狭缝102a和附加狭缝102b的每个具有图3C中的狭缝102a的横截面轮廓。
参考图8，提供了MEMS封装件的一些实施例的截面图800，其中如图4中的MEMS器件802位于印刷电路板(PCB)804上面并且粘附至印刷电路板(PCB)804。MEMS器件802通过位于PCB 804和MEMS器件802之间的粘合层806粘附至PCB 804，并且MEMS器件802的腔108延伸穿过PCB 804和粘合层806。
引线接合808从MEMS器件802(参见例如图4)的底部电极焊盘126b延伸至集成电路(IC)芯片810，IC芯片810位于邻近MEMS器件802的PCB 804上面并且安装至PCB 804。另外，虽然未示出，附加引线接合可以从MEMS器件802(参见例如图4)的顶部电极焊盘126t延伸至IC芯片810和/或PCB 804。就MEMS器件802为扬声器而言，IC芯片810可以例如配置为控制MEMS器件802以生成声音812。
帽结构814完全覆盖IC芯片810并且部分地覆盖MEMS器件802。对于后者，帽结构814在MEMS器件802的外周处部分地覆盖MEMS器件802而不覆盖MEMS器件802(参见例如图4)的可移动块104。另外，帽结构814通过上部PCB焊盘816u安装至PCB 804。上部PCB焊盘816u布置在PCB 804的顶部，在PCB 804的与下部PCB焊盘816l相对的一侧上，并且PCB通孔818分别从上部PCB焊盘816u分别延伸至一些下部PCB焊盘816l。
参考图9，提供了MEMS封装件的一些实施例的截面图900，其中MEMS器件902的可移动块104处的多个狭缝102的每个具有顶部凹口狭缝轮廓。MEMS器件902例如可以是或包括MEMS致动器或一些其他合适类型的MEMS器件。
可移动块104形成在MEMS衬底106中并且具有通过狭缝102彼此分隔开的多个段104s。段104s可以例如具有指状顶部几何形状或一些其他合适的顶部几何形状。另外，可移动块104配置为在下部腔108l和上部腔108u内移动。上部腔108u位于MEMS衬底106上面并且延伸至帽衬底904的底部，帽衬底904位于MEMS衬底106上面并且接合至MEMS衬底106。下部腔108l位于MEMS衬底106下面，位于MEMS衬底106和IC芯片906之间，IC芯片906位于MEMS衬底106下面并且接合至MEMS衬底106。MEMS衬底106可以例如是硅或一些其他合适类型的半导体材料的体衬底、绝缘体上半导体(SOI)衬底或一些其他合适类型的衬底。
狭缝102位于可移动块104处，并且每个狭缝从可移动块104的顶面至可移动块104的底面延伸穿过MEMS衬底106。由此，狭缝102互连下部腔108l和上部腔108u。另外，狭缝102划分可移动块104的段104s，并且每个狭缝与图1和图2示出和描述的狭缝102a相同，除了在狭缝102中没有钝化层110。在可选实施例中，狭缝102中的一个、一些或所有狭缝中的每个可以与图3A至图3G的任何一个中示出和描述的狭缝102a相同。
参考图10，提供了图9的狭缝102的一些实施例的放大截面图1000。狭缝102具有从可移动块104的底面到垂直地位于可移动块104的底面和可移动块104的顶面之间的高度EL的均匀或基本均匀的单独宽度Ws。另外，根据狭缝102的顶部凹口狭缝轮廓，狭缝102中的MEMS衬底106的顶部拐角部分具有凹口或凹进。由此，狭缝102的单独宽度Ws在可移动块104的顶面处增大。另外，狭缝102的每个段104s在可移动块104的顶面处具有向上突起。狭缝102可以例如具有Y形横截面轮廓或一些其他合适的横截面轮廓。
由于顶部凹口狭缝轮廓，狭缝102在可移动块104的顶部处比在狭缝102中的其他地方更宽。在可移动块104的顶部处的增加的宽度增加了在MEMS器件902的制造期间可以从狭缝102去除粘合层的容易程度。因此，可以扩大用于去除粘合层的工艺窗口，并且可以增大批量制造良率。另外，由于狭缝102的增加的宽度，MEMS器件902在操作期间更具弹性。特别地，增加的宽度降低了在可移动块104的段104s之间发生碰撞时损坏可移动块104的可能性。另外，增加的宽度减小了可移动块104的顶部表面积，这降低了在帽衬底904(参见例如图9)和可移动块104之间的静摩擦的可能性。
返回参考图9，帽衬底904位于MEMS衬底106上面并且通过粘合层908接合至MEMS衬底106。另外，IC芯片906位于MEMS衬底106下面并且通过接触件910接合至MEMS衬底106。接触件910是导电的并且形成从IC芯片906到MEMS器件902的导电路径，由此IC芯片906可以配置为控制MEMS器件902。
IC芯片906包括半导体衬底912、多个半导体器件914和互连结构916。半导体器件914位于半导体衬底912上面并且至少部分地形成在半导体衬底912中。半导体器件914可以例如是或包括金属氧化物半导体场效应晶体管(MOSFET)、鳍式场效应晶体管(finFET)、全环栅场效应晶体管(GAAFET)、一些其他合适的半导体器件或前述的任何组合。互连结构916位于半导体器件914上面并且电耦接至半导体器件914。另外，互连结构916包括堆叠在互连介电层920中的多个导电部件918以形成多个导电路径，该多个导电路径互连半导体器件914和/或从半导体器件914延伸至接触件910。导电部件918可以例如是或包括引线、通孔、焊盘等或前述的任何组合。
虽然关于图9的MEMS器件902描述了图10，但是应当理解，图10的结构不限于MEMS器件并且在MEMS器件之外找到应用。特别地，图10中的狭缝102的顶部凹口轮廓可以应用于封装工艺，该封装工艺包括：1)使用粘合剂将MEMS衬底106(更一般地称为MEMS器件范围之外的衬底)接合至载体衬底，粘合剂填充狭缝102；以及2)随后使载体衬底脱粘并且从狭缝102去除粘合剂。
参考图11、图12A、图12B、图13、图14A、图14B、图15、图16A、图16B和图17至图23，提供了用于形成MEMS器件的方法的一些实施例的一系列截面图，其中MEMS器件的可移动块处的狭缝具有顶部凹口狭缝轮廓。标有后缀“A”或没有后缀的图对应于截面图，标有后缀“B”的图对应于带有后缀“A”的类似编号图的顶视布局图。标有后缀“A”的图的截面图可以例如沿着标有后缀“B”的相应图的顶视布局图中的线A-A’的实线部分截取。例如，该方法可以用于形成图4的MEMS器件或一些其他合适的MEMS器件。另外，该方法的MEMS器件例如可以是扬声器或一些其他合适的MEMS器件。
如图11的截面图1100所示，衬底介电层114沉积在MEMS衬底106上方。MEMS衬底106是SOI衬底并且包括背侧半导体层106b、位于背侧半导体层106b上面的绝缘体层106i以及位于绝缘体层106i上面的前侧半导体层106f。在可选实施例中，MEMS衬底106是体半导体衬底或一些其他合适类型的半导体衬底。
也如图11的截面图1100所示，致动器膜112f沉积在衬底介电层114上方，并且包括底部电极层116l、位于底部电极层116l上面的压电层118l和位于压电层118l上面的顶部电极层120l。例如，可以通过物理气相沉积(PVD)、原子层沉积(ALD)、一些其他合适的沉积工艺或前述的任何组合来沉积致动器膜112f。
如图12A的截面图1200A和图12B的顶视布局图1200B所示，图案化致动器膜112f(参见例如图11)以形成致动器结构112，该致动器结构112具有环形顶部几何形状并且在中心区1202周围以闭合路径延伸。在可选实施例中，致动器结构112可以具有在中心区1202周围以闭合路径延伸的一些其他合适的顶部几何形状。致动器结构112包括底部电极116、位于底部电极116上面的压电结构118和位于压电结构118上面的顶部电极120。
在一些实施例中，用于执行图案化的工艺包括：1)使用第一掩模对顶部电极层120l执行第一光刻/蚀刻工艺以形成顶部电极120；2)使用第二掩模对压电层118l执行第二光刻/蚀刻工艺以形成压电结构118；3)使用第三掩模对底部电极层116l执行第三光刻/蚀刻工艺以形成底部电极116。在可选实施例中，执行一些其他合适的工艺以用于图案化。
如图13的截面图1300所示，致动器阻挡层122沉积为覆盖致动器结构112和衬底介电层114。致动器阻挡层122配置为阻止氢和/或其它合适的错误材料从致动器阻挡层122上方扩散到压电结构118。通过阻止错误材料(例如，氢离子)扩散到压电结构118，致动器阻挡层122可以防止正在形成的MEMS器件的故障。
在一些实施例中，致动器阻挡层122是电介质。在一些实施例中，致动器阻挡层122是金属氧化物或一些其他合适的材料。金属氧化物例如可以是或包括氧化铝(例如Al2O3)、氧化钛(例如TiO2)、氧化铁(例如Fe2O3)、氧化锆(例如ZrO2)、氧化锌(例如ZnO)、氧化铜(例如，CuO)、氧化钽(例如，Ta2O5)、一些其他合适类型的金属氧化物或前述的任何组合。在一些实施例中，通过不将压电结构118暴露于氢离子和/或其他合适的错误材料的工艺来沉积致动器阻挡层122。例如，可以通过PVD、ALD或一些其他合适的沉积工艺来沉积致动器阻挡层122。
也如图13的截面图1300所示，致动器介电层124沉积为覆盖致动器阻挡层122。致动器介电层124可以例如是或包括正硅酸乙酯(TEOS)氧化物和/或一些其他合适的电介质。在一些实施例中，通过将致动器阻挡层122暴露于氢离子和/或其他错误材料的沉积工艺来沉积致动器介电层124。在这样的实施例中，致动器阻挡层122阻止错误材料(例如，氢离子)在压电结构118中累积。
如图14A的截面图1400A和图14B的顶视布局图1400B所示，形成多个焊盘和多个通孔。顶部电极焊盘126t和底部电极焊盘126b位于致动器结构112上面并且分别位于致动器结构112的相对侧上。顶部电极焊盘126t位于顶部电极120上面，并且顶部电极通孔128t从顶部电极焊盘126t延伸至顶部电极120。底部电极焊盘126b位于底部电极116上面，并且底部电极通孔128b从底部电极焊盘126b延伸至底部电极116。
在一些实施例中，用于形成焊盘和通孔的工艺包括：1)图案化致动器介电层124和致动器阻挡层122以形成分别暴露顶部电极120和底部电极116的一对通孔开口；2)沉积导电层，导电层覆盖致动器介电层124并且填充通孔开口以在通孔开口中形成底部电极通孔128b和顶部电极通孔128t；以及3)执行光刻/蚀刻工艺，以将导电层图案化为底部电极焊盘126b和顶部电极焊盘126t。在可选实施例中，执行一些其他合适的工艺以用于形成焊盘和通孔。
如图15的截面图1500所示，图案化致动器介电层124、致动器阻挡层122和衬底介电层114以暴露由致动器结构112围绕的中心区1202处的MEMS衬底106。例如，可以通过光刻/蚀刻工艺或一些其他合适的图案化工艺来执行图案化。
如图16A的截面图1600A和图16B的顶视布局图1600B所示，在图15的结构上面形成掩模1602，并且在掩模1602就位的情况下，对MEMS衬底106执行第一蚀刻。第一蚀刻在MEMS衬底106的顶面形成凹口，以在由致动器结构112围绕的中心区1202处部分地形成多个狭缝102。换句话说，第一蚀刻形成延伸至MEMS衬底106的顶面中的多个凹口，并且多个凹口分别并且部分地形成多个狭缝102。部分形成的狭缝102各自单独地具有各向同性的顶部凹口轮廓并且底切掩模1602。在可选实施例中，狭缝102各自单独地具有一些其他合适的轮廓。此外，如图16B中更好地看出，狭缝102从中心区1202的拐角向中心区1202的中心延伸。在可选实施例中，狭缝102在中心区1202的中心处直接接触以形成具有十字形顶部几何形状的公共狭缝。图6提供了这些可选实施例的非限制性示例。
在一些实施例中，掩模1602是光刻胶并且通过光刻形成。在可选实施例中，掩模1602是通过沉积硬掩模层以及随后通过光刻/蚀刻工艺或一些其他合适的图案化工艺图案化硬掩模层而形成的硬掩模。在又一可选实施例中，掩模1602是一些其它合适类型的掩模和/或通过一些其它合适的工艺形成。在一些实施例中，通过各向同性蚀刻工艺来执行第一蚀刻。例如，可以通过六氟化硫(例如，SF6)等离子体蚀刻或一些其他合适类型的等离子体蚀刻、湿蚀刻或一些其他合适类型的蚀刻来执行第一蚀刻。
如图17的截面图1700所示，在图16A和图16B的掩模1602就位的情况下，对MEMS衬底106执行第二蚀刻，以将狭缝102延伸至MEMS衬底106的绝缘体层106i。换句话说，第二蚀刻形成与由第一蚀刻形成的凹口重叠的多个沟槽，并且多个凹口和多个沟槽共同地形成多个狭缝102。与第一蚀刻相比，通过第二蚀刻形成的狭缝102的沟槽部分具有比通过第一蚀刻形成的凹口部分更小的宽度。另外，沟槽部分延伸至MEMS衬底106中比凹槽部分更深。在至少一些实施例中，这是由于第一蚀刻是各向同性的并且第二蚀刻是各向异性的。
在一些实施例中，通过等离子体蚀刻执行第二蚀刻，该等离子体蚀刻利用由六氟化硫(例如，SF6)、氯气(例如，Cl2)、四氟化碳(例如，CF4)、氟仿(例如，CHF3)、二氟甲烷(例如，CH2F2)、溴化氢(例如，HBr)、一些其他合适类型的化合物或前述的任何组合形成的等离子体来蚀刻MEMS衬底106。在至少一些前述实施例中，通过第二蚀刻蚀刻的MEMS衬底106的前侧半导体层106f是或包括硅和/或一些其他合适的半导体材料。在一些实施例中，通过六氟化硫等离子体蚀刻执行第一蚀刻和第二蚀刻，但是第二蚀刻使用更大的直流(DC)偏置电压，因此第二蚀刻更垂直。在可选实施例中，通过博世蚀刻或一些其他合适类型的蚀刻来执行第二蚀刻。
可以例如通过重复执行博世循环来执行博世蚀刻，该博世循环包括：1)沉积衬里狭缝102的钝化膜；2)蚀刻钝化膜的底部以暴露MEMS衬底106；以及3)蚀刻狭缝102中暴露的MEMS衬底106。可以例如通过八氟环丁烷(例如C4F8)等离子体沉积工艺或一些其他合适的沉积工艺来执行沉积。可以例如通过在蚀刻到钝化膜和蚀刻到MEMS衬底106期间分别具有相对较高和较低DC偏置电压的等离子体蚀刻来执行蚀刻。等离子体蚀刻例如可以如以上所描述的，由此，例如，等离子体蚀刻可以利用由六氟化硫(例如，SF6)、氯气(例如，Cl2)、四氟化碳(例如，CF4)、氟仿(例如，CHF3)、二氟甲烷(例如，CH2F2)、溴化氢(例如，HBr)、一些其他合适类型的化合物或前述的任何组合形成的等离子体进行蚀刻。在如上所述通过博世蚀刻形成狭缝102的一些实施例中，狭缝102可以具有扇形轮廓。图3G提供了这种扇形轮廓的非限制性示例。
通过将狭缝102穿过MEMS衬底106的前侧半导体层106f延伸至MEMS衬底106的绝缘体层106i，第二蚀刻形成可移动块104。可移动块104例如可以具有如图5或图6的顶部几何形状，或者可以例如具有一些其他合适的顶部几何形状。应该注意，尽管有名称，但是可移动块104尚未释放，并且因此还不能移动。
如图18的截面图1800所示，去除图17的掩模1602。例如，可以通过蚀刻和/或一些其他合适的工艺来去除掩模1602。在掩模1602是光刻胶的至少一些实施例中，可以通过等离子体灰化等去除掩模1602。
也如图18的截面图1800所示，钝化层110沉积为覆盖MEMS衬底106和致动器结构112。另外，钝化层110沉积为衬里狭缝102。例如，钝化层110可以是或包括氮化硅和/或一些其他合适的材料。
如图19的截面图1900所示，图案化钝化层110以形成顶部电极焊盘开口130t和底部电极焊盘开口130b，顶部电极焊盘开口130t和底部电极焊盘开口130b分别暴露顶部电极焊盘126t和底部电极焊盘126b。另外，图案化钝化层110以从可移动块104的顶部清除钝化层110。可以例如通过光刻/蚀刻工艺或通过一些其他合适的工艺来执行图案化。
如图20的截面图2000所示，利用粘合层2004将载体衬底2002接合至MEMS衬底106的前侧。粘合层2004填充狭缝102，并且在至少一些实施例中，可以附加地或可选地被视为胶水等。
如图21的截面图2100所示，将图20的结构垂直翻转。另外，减薄MEMS衬底106的背侧半导体层106b，使得与图20相比，背侧半导体层106b具有减小的厚度。可以例如通过化学机械抛光(CMP)工艺和/或一些其他合适的减薄工艺来执行减薄。
如图22的截面图2200所示，图案化MEMS衬底106以形成腔108。腔108延伸穿过MEMS衬底106的背侧半导体层106b和MEMS衬底106的绝缘体层106i。另外，腔108延伸至前侧半导体层106f中。在形成腔108时，图案化暴露可移动块104。例如可以通过光刻/蚀刻工艺或通过一些其他合适的工艺来执行图案化。
在一些实施例中，图案化还使钝化层110相对于可移动块104凹进，从而部分地清除狭缝102。就图案化包括蚀刻而言，这种部分清除可以由相对于可移动块104对钝化层110具有更高蚀刻速率的蚀刻产生。
如图23的截面图2300所示，将图22的结构垂直翻转。另外，将载体衬底2002从MEMS衬底106的前侧脱粘，并且从狭缝102去除粘合层2004。例如可以通过剥离等来去除粘合层2004。通过脱粘载体衬底2002并且去除粘合层2004，释放MEMS器件的可移动块104，由此可移动块104可以移动。
因为关于图16A和图16B描述的第一蚀刻形成具有顶部凹口狭缝轮廓的狭缝102，狭缝102在可移动块104的顶部处的宽度增大。可移动块104的顶部处的宽度的增大增加了可以从狭缝102去除粘合层2004的容易程度。因此，可以扩大用于去除粘合层2004的工艺窗口。另外，与狭缝102从顶部到底部具有垂直轮廓的情况相比，由于可移动块104的顶部处的宽度增大，狭缝102中的MEMS衬底106的顶部拐角更远离狭缝102的宽度方向中心。因此，就钝化层110在顶部拐角上以比狭缝102中的其他地方更快的速率沉积而言，可移动块104的顶部处的宽度的增大可以防止钝化层110成为瓶颈和/或夹断狭缝102。这可以进一步扩大用于去除粘合层2004的工艺窗口。
由于扩大的工艺窗口，可以增加用于MEMS器件的批量制造良率。另外，狭缝102在可移动块104的底部处可以比其他可能的更窄。在MEMS器件为扬声器的至少一些实施例中，狭缝102的减小的宽度可以降低低频声音穿过狭缝102的泄漏。这进而可以改善扬声器的使用期间的空气置换并且因此可以增加低频声音对人耳的可听度。
虽然参考方法描述了图11、图12A、图12B、图13、图14A、图14B、图15、图16A、图16B和图17至图23，但是应当理解，这些图中示出的结构不限于该方法，而是可以单独地独立于该方法。虽然将图11、图12A、图12B、图13、图14A、图14B、图15、图16A、图16B和图17至图23描述为一系列动作，但是应当理解，在其他实施例中可以改变动作的顺序。虽然图11、图12A、图12B、图13、图14A、图14B、图15、图16A、图16B和图17至图23示出和描述为一组特定的动作，但是在其他实施例中可以省略示出和/或描述的一些动作。另外，未示出和/或描述的动作可以包括在其他实施例中。
参考图24，提供了图11、图12A、图12B、图13、图14A、图14B、图15、图16A、图16B和图17至图23的方法的一些实施例的框图2400。
在2402处，在MEMS衬底上面沉积致动器膜，并且致动器膜通过衬底介电层与MEMS衬底分隔开。例如，参见图11。
在2404处，图案化致动器膜以形成在中心区周围以闭合路径延伸的致动器结构。例如，参见图12A和图12B。
在2406处，沉积覆盖致动器结构的致动器阻挡层和致动器介电层。例如，参见图13。
在2408处，形成一对焊盘和一对通孔，其中焊盘分别位于致动器结构的顶部电极和致动器结构的底部电极上面并且通过通孔分别连接至致动器结构的顶部电极和致动器结构的底部电极。例如，参见图14A和图14B。
在2410处，图案化衬底介电层、致动器阻挡层和致动器介电层以暴露由致动器结构围绕的中心区处的MEMS衬底。例如，参见图15。
在2412处，图案化MEMS衬底以在由致动器结构围绕的中心区处形成延伸至MEMS衬底中的狭缝。在2412a处，对MEMS衬底执行第一蚀刻以在MEMS衬底的顶面开凹口并且部分地形成狭缝。例如，参见图16A和图16B。在2412b处，然后对MEMS衬底执行第二蚀刻以将狭缝延伸至MEMS衬底更深，其中由第二蚀刻形成的狭缝的延伸具有比由第一蚀刻形成的凹口更小的宽度，由此狭缝在狭缝的顶部处的宽度增大。例如，参见图17。在一些实施例中，第一蚀刻是各向同性的，并且第二蚀刻是各向异性的。
在2414处，形成覆盖致动器结构并且衬里狭缝的钝化层，其中钝化层具有分别暴露焊盘的焊盘开口。例如，参见图18和图19。
在2416处，利用填充狭缝的粘合层将载体衬底接合至MEMS衬底。例如，参见图20。
在2418处，减薄MEMS衬底。例如，参见图21。
在2420处，图案化MEMS衬底以形成暴露狭缝处的可移动块的腔。例如，参见图22。
在2422处，从MEMS衬底去除载体衬底和粘合层，其中在完成去除后狭缝没有粘合层，并且其中狭缝的顶部处的宽度的增大扩大了用于去除粘合层的工艺窗口。例如，参见图23。
虽然本文中将图24的框图2400示出和描述为一系列动作或事件，但是应当理解，这些动作或事件的示出顺序不应解释为限制性意义。例如，一些动作可以以不同的顺序发生和/或与除了本文示出和/或描述的那些之外的其他动作或事件同时发生。另外，不需要所有示出的动作来实施本文描述的一个或多个方面或实施例，并且本文描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中进行。
参考图25至图31，提供了用于形成MEMS封装件的方法的一些实施例的一系列截面图，其中MEMS器件的可移动块处的狭缝具有顶部凹口狭缝轮廓。例如，该方法可以用于形成图9的MEMS封装件或一些其他合适的MEMS封装件。另外，该方法的MEMS器件例如可以是致动器或一些其他合适的MEMS器件。
如图25的截面图2500所示，掩模1602形成在MEMS衬底106上面。例如，MEMS衬底106可以是硅或一些其他合适类型的半导体材料的体衬底、SOI衬底或一些其他合适类型的半导体衬底。
也如图25的截面图2500所示，在掩模1602就位的情况下对MEMS衬底106执行第一蚀刻。第一蚀刻在MEMS衬底106的顶面开凹口，以在MEMS衬底106的中心区1202处部分地形成多个狭缝102。部分地形成的狭缝102各自单独地具有各向同性的顶部凹口轮廓并且底切掩模1602。在可选实施例中，狭缝102各自单独地具有一些其他合适的轮廓。掩模1602例如可以如关于图16A和图16B所述，和/或例如可以如关于图16A和图16B所述地形成。另外，第一蚀刻例如可以如关于图16A和图16B所述地执行。例如，可以通过各向同性工艺和/或通过六氟化硫(例如，SF6)等离子体蚀刻来执行第一蚀刻。
如图26的截面图2600所示，在图25的掩模1602就位的情况下，对MEMS衬底106执行第二蚀刻，以将狭缝102延伸穿过MEMS衬底106。与第一蚀刻相比，由第二蚀刻形成的狭缝102的部分具有比由第一蚀刻形成的狭缝102的部分更小的宽度，由此狭缝102的宽度在MEMS衬底106的顶部处增大。在至少一些实施例中，这是由于第一蚀刻是各向同性的并且第二蚀刻是各向异性的。例如，可以如关于图17所述地执行第一蚀刻。例如，可以通过各向异性工艺和/或通过博世蚀刻来执行第二蚀刻。
通过将狭缝102延伸穿过MEMS衬底106，第二蚀刻形成正在形成的MEMS器件902的可移动块104。可移动块104包括通过狭缝102彼此分隔开的多个段104s。在一些实施例中，可移动块104的段104s各自单独地具有指状顶部几何形状。在其他实施例中，可移动块104的段104s各自单独地具有一些其他合适的顶部几何形状。
如图27的截面图2700所示，利用粘合层2004将载体衬底2002接合至MEMS衬底106的上侧。粘合层2004填充狭缝102，并且在至少一些实施例中，可以附加地或可选地被视为胶水等。
如图28的截面图2800所示，将图27的结构垂直翻转。另外，减薄MEMS衬底106，使得与图27相比，MEMS衬底106具有减小的厚度。可以例如通过CMP工艺和/或一些其他合适的减薄工艺来执行减薄。
如图29的截面图2900所示，形成IC芯片906。IC芯片906包括半导体衬底912、多个半导体器件914和互连结构916。半导体器件914位于半导体衬底912上面并且至少部分地形成在半导体衬底912中。互连结构916位于半导体器件914上面并且电耦接至半导体器件914。另外，互连结构916包括堆叠在互连介电层920中的多个导电部件918，以形成多个导电路径，该多个导电路径互连半导体器件914和/或从半导体器件914延伸。
也如图29的截面图2900所示，将图28的结构垂直翻转并且通过接触件910接合和电耦接至IC芯片906。接触件910将MEMS器件902与IC芯片906间隔开，从而在MEMS器件902和IC芯片906之间形成下部腔108l。
如图30的截面图3000所示，将载体衬底2002从MEMS衬底106脱粘，并且从狭缝102去除粘合层2004。例如可以通过剥离等去除粘合层2004。通过脱粘载体衬底2002并且去除粘合层2004，释放MEMS器件的可移动块104，由此可移动块104可以移动。
因为关于图25描述的第一蚀刻形成具有顶部凹口狭缝轮廓的狭缝102，所以狭缝102在可移动块104的顶部处的宽度增大。可移动块104的顶部处的宽度的增大增加了可以从狭缝102去除粘合层2004的容易程度。因此，可以扩大用于去除粘合层2004的工艺窗口，并且因此可以增加用于MEMS器件的批量制造良率。此外，由于狭缝102的增加的宽度，MEMS器件902在操作期间更具弹性。增加的宽度降低了在可移动块104的段104s之间发生碰撞时损坏可移动块104的可能性。另外，增加的宽度减小了可移动块104的顶部表面积，这降低了此后形成的帽衬底和可移动块104之间的静摩擦的可能性。
如图31的截面图3100所示，具有底部凹槽的帽衬底904布置在MEMS衬底106上方并且通过粘合层908接合至MEMS衬底106，从而在可移动块104上面形成上部腔108u。狭缝102的顶部处的宽度的增大减小了可移动块104的顶部表面积，从而降低了可移动块104和帽衬底904之间的静摩擦的可能性。
虽然参考方法描述了图25至图31，但是应当理解，这些图中示出的结构不限于该方法，而是可以单独地独立于该方法。虽然将图25至图31描述为一系列动作，但是应当理解，在其他实施例中可以改变动作的顺序。虽然图25至图31示出和描述为一组特定的动作，但是在其他实施例中可以省略示出和/或描述的一些动作。另外，未示出和/或描述的动作可以包括在其他实施例中。
参考图32，提供了图25至图31的方法的一些实施例的框图3200。
在3202处，图案化MEMS衬底以在MEMS器件的可移动块处形成延伸穿过MEMS衬底的狭缝。更具体地，在3202a处，对MEMS衬底执行第一蚀刻以在MEMS衬底的顶面开凹口并且部分地形成狭缝。例如，参见图25。另外，在3202b处，对MEMS衬底执行第二蚀刻以使狭缝延伸穿过MEMS衬底，其中由第二蚀刻形成的狭缝的延伸具有比由第一蚀刻形成的凹口更小的宽度，由此狭缝在狭缝的顶部处的宽度增大。例如，参见图26。
在3204处，利用填充狭缝的粘合层将载体衬底接合至MEMS衬底。例如，参见图27。
在3206处，减薄MEMS衬底。例如，参见图28。
在3208处，将IC芯片接合至MEMS衬底的与载体衬底相对的一侧上的MEMS衬底，其中IC芯片通过导电接触件接合至MEMS衬底。例如，参见图29。
在3210处，从MEMS衬底去除载体衬底和粘合层，其中在完成去除后，狭缝没有粘合层，并且其中狭缝的顶部处的宽度的增大扩大了用于去除粘合层的工艺窗口。例如，参见图30。
在3212处，将帽衬底接合至MEMS衬底的与IC芯片相对的一侧上的MEMS衬底。例如，参见图31。
虽然在本文中将图32的框图3200示出和描述为一系列动作或事件，但是应当理解，这些动作或事件的示出顺序不应解释为限制性意义。例如，一些动作可以以不同的顺序发生和/或与除了本文示出和/或描述的那些之外的其他动作或事件同时发生。另外，可能不需要所有示出的动作来实施本文描述的一个或多个方面或实施例，并且本文描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中进行。
在一些实施例中，本发明提供了一种结构，包括：衬底；以及MEMS器件，位于衬底上，其中MEMS器件包括形成在衬底中的机械块；其中衬底在机械块处具有狭缝，其中狭缝从机械块的顶面至机械块的底面延伸穿过衬底，其中衬底具有位于狭缝中并且边缘对边缘布置的第一侧壁和第二侧壁，其中第一侧壁从机械块的底面到第二侧壁的边缘基本垂直，并且其中第二侧壁从第二侧壁的边缘到机械块的顶面向外成弧形。在一些实施例中，边缘比机械块的底面更靠近机械块的顶面。在一些实施例中，衬底具有第二狭缝，第二狭缝从机械块的顶面至机械块的底面延伸穿过衬底，其中衬底的部分位于狭缝和第二狭缝之间并且暴露在狭缝和第二狭缝中，并且其中衬底的部分在衬底的顶部拐角部分处具有向上突起。在一些实施例中，狭缝具有关于狭缝的宽度方向中心处的垂直轴的对称轮廓。在一些实施例中，MEMS器件包括压电结构，该压电结构在机械块周围以闭合路径延伸并且被配置为使机械块振动。在一些实施例中，狭缝从机械块的拐角向机械块的中心横向伸长。在一些实施例中，该结构还包括：帽衬底，位于衬底上面；半导体衬底，位于衬底下面；以及互连结构，位于半导体衬底与衬底之间；其中，机械块被配置为在帽衬底和互连结构之间的腔中移动。
在一些实施例中，本发明提供了另一种结构，包括：衬底；以及MEMS器件，位于衬底上，其中MEMS器件包括形成在衬底中的机械块；其中衬底在机械块处具有狭缝，其中狭缝设置为从机械块的顶面至机械块的底面穿过衬底，其中狭缝的宽度从机械块的底面到高度是基本均匀的，该高度与机械块的顶面和底面偏移并且位于机械块的顶面和底面之间，并且其中狭缝的宽度从高度到机械块的顶面增大。在一些实施例中，狭缝的宽度从机械块的底面到高度以第一速率增加，其中狭缝的宽度从高度到机械块的顶面以大于第一速率的第二速率增加。在一些实施例中，狭缝中的衬底的顶部拐角部分是缩进的。在一些实施例中，狭缝从机械块的单独的拐角横向地延伸至机械块的中心以形成十字形。在一些实施例中，MEMS器件包括底部电极、位于底部电极上面的压电结构和位于压电结构上面的顶部电极，其中底部电极和顶部电极以及压电结构沿着机械块的外周在机械块周围以单独的闭合路径延伸。在一些实施例中，该结构还包括钝化层，钝化层覆盖MEMS器件并且衬里狭缝，其中钝化层的底面位于狭缝中并且相对于机械块的底面升高。
在一些实施例中，本发明提供了一种方法，包括：对衬底的第一侧执行第一蚀刻以形成凹口，凹口延伸至衬底中至第一深度；对衬底的第一侧执行第二蚀刻以形成沟槽，沟槽延伸至衬底中至大于第一深度的第二深度，其中沟槽与凹口重叠并且具有比凹口小的宽度；利用粘合剂将载体衬底接合至衬底的第一侧，粘合剂填充凹口和沟槽并且覆盖衬底的第一侧；从衬底的与第一侧相对的第二侧减薄衬底；以及在减薄之后，去除载体衬底和粘合剂。在一些实施例中，通过各向同性蚀刻执行第一蚀刻，其中通过各向异性蚀刻执行第二蚀刻。在一些实施例中，该方法还包括在衬底的第一侧上的衬底上面形成掩模，其中在掩模就位的情况下执行第一蚀刻和第二蚀刻，以在掩模中的开口下面形成凹口和沟槽。在一些实施例中，衬底包括第一半导体层、位于第一半导体层上面的绝缘体层、位于绝缘体层上面的第二半导体层，其中对第二半导体层执行第一蚀刻和第二蚀刻，其中第一蚀刻在到达绝缘体层之前停止，并且其中第二蚀刻在绝缘体层处停止。在一些实施例中，该方法还包括：在衬底的第一侧上的衬底上方沉积压电层；以及图案化压电层以形成具有环形布局的压电结构，其中凹口和沟槽形成在由压电结构围绕的中心区处。在一些实施例中，该方法还包括：在减薄和去除之间，从衬底的第二侧对衬底执行第三蚀刻以形成暴露沟槽的腔。在一些实施例中，该方法还包括：在半导体衬底上面形成互连结构；将衬底的第二侧接合至互连结构，使得衬底的第二侧位于互连结构与衬底的第一侧之间，其中在减薄和去除之间执行接合；以及在去除之后将帽衬底接合至衬底的第一侧；其中第一蚀刻和第二蚀刻形成机械块，该机械块被配置为在互连结构和帽衬底之间的腔中移动。
本发明的各个实施例针对微电子机械系统(MEMS)器件，其中MEMS器件的可移动块处的狭缝具有顶部凹口狭缝轮廓。MEMS器件例如可以是扬声器、致动器等。狭缝从顶部到底部延伸穿过可移动块，并且具有从可移动块的底部到接近可移动块的顶部的均匀或基本均匀的宽度。另外，根据顶部凹口狭缝轮廓，狭缝中的MEMS衬底的顶部拐角部分具有凹口，使得狭缝的宽度在可移动块的顶部处增大。例如，顶部凹口狭缝轮廓可以增大在形成MEMS器件时用于从狭缝去除粘合剂的工艺窗口。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体结构，包括：
衬底；以及
微电子机械系统(MEMS)器件，位于所述衬底上，其中，所述微电子机械系统器件包括形成在所述衬底中的机械块；
其中，所述衬底在所述机械块处具有狭缝，其中，所述狭缝从所述机械块的顶面至所述机械块的底面延伸穿过所述衬底，其中，所述衬底具有位于所述狭缝中并且边缘对边缘布置的第一侧壁和第二侧壁，其中，所述第一侧壁从所述机械块的所述底面到所述第二侧壁的边缘基本垂直，并且其中，所述第二侧壁从所述第二侧壁的所述边缘到所述机械块的所述顶面向外成弧形。
2.根据权利要求1所述的半导体结构，其中，所述边缘比所述机械块的所述底面更靠近所述机械块的所述顶面。
3.根据权利要求1所述的半导体结构，其中，所述衬底具有第二狭缝，所述第二狭缝从所述机械块的所述顶面至所述机械块的所述底面延伸穿过所述衬底，其中，所述衬底的部分位于所述狭缝和所述第二狭缝之间并且暴露在所述狭缝和所述第二狭缝中，并且其中，所述衬底的所述部分在所述衬底的顶部拐角部分处具有向上突起。
4.根据权利要求1所述的半导体结构，其中，所述狭缝具有关于所述狭缝的宽度方向中心处的垂直轴的对称轮廓。
5.根据权利要求1所述的半导体结构，其中，所述微电子机械系统器件包括压电结构，所述压电结构在所述机械块周围以闭合路径延伸并且被配置为使所述机械块振动。
6.根据权利要求1所述的半导体结构，其中，所述狭缝从所述机械块的拐角向所述机械块的中心横向伸长。
7.根据权利要求1所述的半导体结构，其中，所述半导体结构还包括：
帽衬底，位于所述衬底上面；
半导体衬底，位于所述衬底下面；以及
互连结构，位于所述半导体衬底与所述衬底之间；
其中，所述机械块被配置为在所述帽衬底和所述互连结构之间的腔中移动。
8.一种半导体结构，包括：
衬底；以及
微电子机械系统(MEMS)器件，位于所述衬底上，其中，所述微电子机械系统器件包括形成在所述衬底中的机械块；
其中，所述衬底在所述机械块处具有狭缝，其中，所述狭缝设置为从所述机械块的顶面至所述机械块的底面穿过所述衬底，其中，所述狭缝的宽度从所述机械块的所述底面到高度是基本均匀的，所述高度与所述机械块的所述顶面和所述底面偏移并且位于所述机械块的所述顶面和所述底面之间，并且其中，所述狭缝的所述宽度从所述高度到所述机械块的所述顶面增大。
9.根据权利要求8所述的半导体结构，其中，所述狭缝的所述宽度从所述机械块的所述底面到所述高度以第一速率增加，并且其中，所述狭缝的所述宽度从所述高度到所述机械块的所述顶面以大于所述第一速率的第二速率增加。
10.一种形成半导体结构的方法，包括：
对衬底的第一侧执行第一蚀刻以形成凹口，所述凹口延伸至所述衬底中至第一深度；
对所述衬底的所述第一侧执行第二蚀刻以形成沟槽，所述沟槽延伸至所述衬底中至大于所述第一深度的第二深度，其中，所述沟槽与所述凹口重叠并且具有比所述凹口小的宽度；
利用粘合剂将载体衬底接合至所述衬底的所述第一侧，所述粘合剂填充所述凹口和所述沟槽并且覆盖所述衬底的所述第一侧；
从所述衬底的与所述第一侧相对的第二侧减薄所述衬底；以及
在所述减薄之后，去除所述载体衬底和所述粘合剂。
CN202210813861.6A 2022-01-18 2022-07-11 半导体结构及其形成方法 Pending CN116101969A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263300346P 2022-01-18 2022-01-18
US63/300,346 2022-01-18
US17/722,577 US20230232159A1 (en) 2022-01-18 2022-04-18 Top notch slit profile for mems device
US17/722,577 2022-04-18

Publications (1)

Publication Number Publication Date
CN116101969A true CN116101969A (zh) 2023-05-12

Family

ID=86256735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210813861.6A Pending CN116101969A (zh) 2022-01-18 2022-07-11 半导体结构及其形成方法

Country Status (5)

Country Link
US (1) US20230232159A1 (zh)
KR (1) KR20230111563A (zh)
CN (1) CN116101969A (zh)
DE (1) DE102022109879A1 (zh)
TW (1) TWI814443B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307328B2 (ja) 1998-05-11 2002-07-24 株式会社デンソー 半導体力学量センサ
US6571628B1 (en) 2000-10-16 2003-06-03 Institute Of Microelectronics Z-axis accelerometer
US8975107B2 (en) * 2011-06-16 2015-03-10 Infineon Techologies Ag Method of manufacturing a semiconductor device comprising a membrane over a substrate by forming a plurality of features using local oxidation regions
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US9090452B2 (en) * 2013-12-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming MEMS device
DE102013114826A1 (de) 2013-12-23 2015-06-25 USound GmbH Mikro-elektromechanischer Schallwandler mit schallenergiereflektierender Zwischenschicht
WO2017075413A1 (en) 2015-10-28 2017-05-04 Georgia Tech Research Corporation Comb-driven substrate decoupled annulus pitch/roll baw gyroscope with slanted quadrature tuning electrode
US11365115B2 (en) * 2019-09-03 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric anti-stiction structure for microelectromechanical systems

Also Published As

Publication number Publication date
DE102022109879A1 (de) 2023-07-20
TWI814443B (zh) 2023-09-01
TW202332091A (zh) 2023-08-01
KR20230111563A (ko) 2023-07-25
US20230232159A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
US10508029B2 (en) MEMS integrated pressure sensor devices and methods of forming same
US10107830B2 (en) Method of forming capacitive MEMS sensor devices
US9850125B2 (en) MEMS integrated pressure sensor devices having isotropic cavitites and methods of forming same
JP5048230B2 (ja) 半導体装置およびその製造方法
TWI472000B (zh) 微機電系統裝置及其製造方法
CN111151431B (zh) 压电微机械超声换能器及其制造方法
US20070099395A1 (en) Wafer level packaging process
US9975757B2 (en) Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
TWI511276B (zh) 具有雙向垂直致動的積體結構
TWI621242B (zh) 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置
US9462402B2 (en) Monolithic complementary metal-oxide semiconductor (CMOS)-integrated silicon microphone
TW201601325A (zh) 壓力感測器以及其製造方法
US9828244B2 (en) Compliant electrostatic transfer head with defined cavity
TW201409551A (zh) 具有矽電極的相容雙極性微裝置轉移頭
CN116101969A (zh) 半导体结构及其形成方法
TWI760210B (zh) 積體電路裝置及其形成方法
TWI780985B (zh) 半導體結構及其製造方法
TWI832264B (zh) 具有多層溝渠電容器結構的積體晶片及其形成方法
TWI815726B (zh) 半導體結構的製造方法
TW202412279A (zh) 半導體元件及其製造方法
US8163583B2 (en) Manufacturing method of micro electronic mechanical system structure
JP2008149394A (ja) Ｍｅｍｓデバイスの製造方法
KR20040069808A (ko) 박막 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination