CN111151431B - 压电微机械超声换能器及其制造方法 - Google Patents
压电微机械超声换能器及其制造方法 Download PDFInfo
- Publication number
- CN111151431B CN111151431B CN201910813665.7A CN201910813665A CN111151431B CN 111151431 B CN111151431 B CN 111151431B CN 201910813665 A CN201910813665 A CN 201910813665A CN 111151431 B CN111151431 B CN 111151431B
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- active layer
- electrode
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 141
- 229910052751 metal Inorganic materials 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims description 122
- 238000002161 passivation Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 24
- 238000003780 insertion Methods 0.000 claims description 20
- 230000037431 insertion Effects 0.000 claims description 20
- 239000003989 dielectric material Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 297
- 230000008569 process Effects 0.000 description 90
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000007789 sealing Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 239000002033 PVDF binder Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 e.g. Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
- B06B1/0603—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a piezoelectric bender, e.g. bimorph
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
- B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
- B06B1/0644—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element
- B06B1/0662—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element with an electrode on the sensitive surface
- B06B1/0666—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element with an electrode on the sensitive surface used as a diaphragm
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
- B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
- B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/02—Forming enclosures or casings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/101—Piezoelectric or electrostrictive devices with electrical and mechanical input and output, e.g. having combined actuator and sensor parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
- H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
- H10N30/2047—Membrane type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/88—Mounts; Supports; Enclosures; Casings
- H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0207—Driving circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
- B06B2201/50—Application to a particular transducer type
- B06B2201/55—Piezoelectric transducer
- B06B2201/56—Foil type, e.g. PVDF
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Micromachines (AREA)
Abstract
本发明涉及压电微机械超声换能器及其制造方法。根据各种实施例,PMUT器件可包括:晶片;包括压电叠层的有源层;中间层,该中间层中具有空腔,其中中间层设置在晶片和有源层之间,使得空腔邻接压电叠层。过孔可以被形成为穿过有源层和中间层而到达晶片。金属层可被设置在有源层之上和过孔表面之上。中间层可包括围绕空腔的插入材料,并且可以还包括围绕过孔的牺牲材料。牺牲材料可以与插入材料不同。金属层可包括:第一构件,其至少基本上与压电叠层重叠;第二构件,其从第一构件延伸到空腔;以及第三构件,其延伸到有源层中以接触其中的电极。
Description
技术领域
各种实施例涉及压电微机械超声换能器(PMUT)以及用于制造PMUT的方法。
背景技术
PMUT具有多种应用,包括基于指纹的认证和触控屏上的手势识别。用于移动应用的指纹识别通常要求PMUT以高频操作。可通过将微机电系统(MEMS)器件接合到CMOS晶片、或者在CMOS晶片上单片地构建PMUT来制造高频PMUT。通过晶片接合来制造PMUT可能引入接合产率和复杂的互连设计因素,而单片地制造PMUT可能导致更长的制造过程,因为MEMS器件和CMOS晶片必须连续制造。此外,用于制造单片PMUT器件的现有技术具有用于形成电磁屏蔽的复杂工艺流程。因此,期望一种用于制造PMUT器件的更简单且更有效的方法以及由此产生的PMUT器件。
发明内容
根据各种非限制性实施例,可以提供的一种PMUT器件包括:晶片;有源层,其包括压电叠层;中间层(intermediatelayer),其具有形成于其中的空腔,其中所述中间层设置在所述晶片和所述有源层之间,使得所述空腔邻接所述压电叠层;过孔,其形成为穿过所述有源层和所述中间层到达所述晶片;以及金属层,其设置在所述有源层之上和所述过孔的表面之上。所述中间层可包括围绕所述空腔的插入材料,且可进一步包括围绕所述过孔的牺牲材料。所述牺牲材料可与所述插入材料不同。所述金属层可包括:第一构件,其与所述压电叠层重叠;第二构件,其从所述第一构件穿过所述有源层延伸到所述空腔;以及第三构件,其延伸到所述有源层中,以接触所述有源层内的电极。
根据各种实施例,可以提供一种用于制造PMUT器件的方法,该方法包括:在晶片上设置中间层,其中所述中间层可包括插入材料以及不同于所述插入材料的牺牲材料;在所述中间层中形成空腔;在所述中间层上布置包括压电叠层的有源层,使得所述有源层中的所述压电叠层邻接所述空腔;形成过孔,所述过孔穿过所述有源层和所述中间层到达所述晶片,其中所述中间层中的所述牺牲材料可围绕所述过孔;以及在所述有源层之上和所述过孔的表面之上设置金属层。所述金属层可包括:第一构件,其与所述压电叠层重叠;第二构件,其从所述第一构件穿过所述有源层延伸到所述空腔;以及第三构件,其延伸到所述有源层中,以接触所述有源层内的电极。
附图说明
在附图中,在不同的视图中类似的参考符号一般表示相同的部件。附图不一定按比例绘制,而是一般将重点放在说明本发明的原理上。在以下描述中,参考以下附图描述各种实施例,其中:
图1至图18示出了简化的横截面图,其示出根据各种实施例的用于制造PMUT器件的处理流程。
图19至图21示出了简化的横截面图,其示出了根据各种实施例的用于制造PMUT器件的各种处理。
图22示出了在如何将PMUT器件耦合到其他器件的示例中的PMUT器件的横截面图。
图23示出了流程图,其示出了根据各种实施例的用于制造PMUT器件的方法。
具体实施方式
以下在器件的上下文中所描述的实施例对于相应的方法也同样有效,反之亦然。此外,将理解,可组合以下描述的实施例,例如,一个实施例的一部分可以与另一个实施例的一部分组合。
将理解,本文针对特定器件描述的任何特性也可以适用于本文描述的任何器件。应当理解,本文描述的用于特定方法的任何特性也可以适用于本文所述的任何方法。此外,将理解,对于本文描述的任何器件或方法,不一定必须将所描述的所有组件或步骤都被包括在该器件或方法中,而是可以仅包括一些(但不是全部)组件或步骤。
应理解,术语“上”、“之上”、“顶部”、“底部”、“下”、“侧”、“后”、“左”、“右”、“前”、“横向”、“侧面”、“向上”、“向下”等,当其在下文的描述中使用时是为了方便起见而使用并帮助理解相对位置或方向,而不旨在限制任何器件或结构或者任何器件或结构的任何部分的取向。另外,除非上下文另有明确说明,否则单数术语“一”、“一个”、以及“该”包括复数引用。类似地,除非上下文另有明确说明,否则用语“或”旨在包括“和”。
本文中的术语“耦合”(或“连接”)可理解为电性耦合或机械耦合,例如附接或固定,或仅为在没有任何固定的情况下接触,并将理解,直接耦合或间接耦合(换言之:没有直接接触的耦合)皆可被提供。
为了使本发明易于理解并付诸实践,现在将通过示例而非限制并参考附图来描述各种实施例。
根据各种非限制性实施例,一种用于制造PMUT器件的方法可包括在单个工艺(例如单个金属化工艺)中形成电磁(EM)屏蔽,密封空腔并形成电接触。通过在一个工艺中一起形成电磁屏蔽,密封空腔并形成电接触,可以简化用于制造PMUT器件的工艺流程并且可能需要更少的蚀刻掩模。例如,可能只需要两个掩模——一个掩模用于图案化金属层以形成EM屏蔽、空腔密封和电接触;另一个掩模用于在钝化层中形成开口以呈现出电接触。相比之下,现有的制造方法可能需要四个掩模来形成相同的特征。例如,可能需要第一掩模来图案化器件接触;可能需要第二掩模来形成EM屏蔽;可能需要第三掩模来形成钝化层,并且可能需要第四掩模来形成接触开口。
该方法还可以包括通过释放牺牲材料来产生腔。牺牲材料可以与蚀刻绝缘材料(在本文中也称为插入材料)不同,使得可能需要单个掩模来形成用于释放牺牲材料的释放过孔,以及用于形成电极过孔。蚀刻绝缘材料可用于插入在金属层、电介质材料和牺牲材料之间。蚀刻绝缘材料可被蚀刻以界定限定牺牲区域和后续空腔的体积的边界。现有的制造技术可能需要针对形成释放过孔和电极过孔中的每一者使用单独的掩模。
该方法还可以包括产生对准特征,用于将器件(即,换能器)与CMOS晶片对准。可以通过回蚀刻或平面化CMOS晶片的顶部金属以在CMOS晶片上的顶部金属和电介质之间产生非常小的台阶来产生对准特征。对准特征可以用作蚀刻阻挡层。利用对准特征,即使不使用单独的掩模进行对准,也可以提高制造可靠性。
鉴于以上所述,与现有制造技术相比,该方法可以将制造成本以及制造周期持续时间降低约50%。
图1至图18示出了简化的横截面图,其示出根据各种实施例的用于制造PMUT器件的处理流程。
图1示出了处理100。在处理100中,可以提供晶片110作为用于制造PMUT器件的起始材料。晶片110可以包括衬底102。晶片110还可以包括在衬底102之上的晶片金属层104。晶片金属层104可以包括铝(Al)或铜(Cu),或其他合适的金属。可以图案化晶片金属层104以形成第一晶片电极104A和第二晶片电极104B。晶片110还可以包括在晶片金属层104之上和衬底102的未被晶片金属层104覆盖的表面区域之上的电介质层106。电介质层106可以包括以下任一材料或可以由任一材料形成:二氧化硅(SiO2)、氮化硅(SiN)、氮化铝(AlN)、氧化铝(Al2O3)、其他合适的电介质材料、或这些材料中的至少一种的组合。可以通过在衬底102上提供图案化的晶片金属层104,然后在晶片金属层104和衬底102之上沉积电介质层106来形成晶片110。电介质层106可以用作填充物,以填充在第一晶片电极104A和第二晶片电极104B之间的空间,使得晶片110可以在后续处理中被回蚀刻或平面化。电介质层106还可以用作第一晶片电极104A和第二晶片电极104B之间的电绝缘体。
图2示出了处理200,其中可以例如通过无掩模回蚀刻或化学机械平面化(CMP)来回蚀刻晶片110。在回蚀刻处理之后,电介质层106可以变得比晶片金属层104薄。所得到的电介质层在本文中可以被称为电介质通道(pass)206。电介质通道206可以相对于晶片金属层104后退,例如凹陷约20nm至约1um,在非限制性实施例中凹陷例如约100nm。换句话说,电介质通道206的厚度可以是约20nm至约1um,例如约100nm,小于第一晶片电极104A和第二晶片电极104B中的每一者。电介质通道206和晶片金属层104(即晶片电极104A和104B)之间的厚度(即高度)的差异可以为制造PMUT器件的后续处理提供对准特征和释放停止。
图3示出了处理300,其中可以在晶片金属层104和电介质通道206之上设置插入材料312。插入材料312包括不导电的,换句话说,电绝缘材料。或者,插入材料312可以是半导体材料或导电材料。还可以选择插入材料312以使其适于在化学蚀刻期间被释放。例如,在非限制性实施例中,插入材料312可以是通过蒸汽氢氟酸(VHF)不可释放的。在非限制性实施例中,插入材料312可以包括以下材料或者由以下材料形成:硅、AlN、Al2O3、或其组合。插入材料312可以均匀地沉积以形成插入层310,插入层310可以呈现下面的晶片金属层104和电介质通道206的形状或轮廓。结果,插入层310可以类似地包括对准特征,对准特征至少基本垂直地对应于在处理200中形成的对准特征。
图4示出了处理400,其中可以去除插入层310的部分。可以使用第一掩模(为了图示方便而未示出)来蚀刻插入层310,以去除插入材料312的部分。蚀刻处理可以在插入层310中形成牺牲区域414。牺牲区域414可以限定用于在其中形成腔的区域。换句话说,可以蚀刻插入材料312以界定可以随后形成的腔的边界。蚀刻工艺还可以在插入层312中形成插入区域416。插入区域416可以形成为与对准特征308b相邻或者代替对准特征308b。插入区域416可以限定用于形成插入特征的区域,插入特征可以用于形成PMUT器件的互连过孔的后续工艺中。
图5示出了处理500,其中可以在插入层312上设置牺牲材料518。可以沉积牺牲材料518以至少填充牺牲区域414和插入区域416。牺牲材料518可以是不同于插入材料312的材料。牺牲材料518和插入材料312可以抵抗不同的蚀刻溶液,使得牺牲材料518和插入材料312中的每一者可以在不同的工艺步骤中被独立地蚀刻。在非限制性实施例中,牺牲材料518可以包括或可以是电介质材料。牺牲材料518可以包括与电介质层106相同的材料,使得牺牲材料518和电介质通路206可以是同质的。
图6示出了处理600,其中处理500的部分制造的器件可以例如通过CMP而被平面化。牺牲材料518和插入材料312可以被平面化以形成至少基本上光滑和均匀的表面。剩余的牺牲材料518和插入材料312在本文中可以统称为中间层610。
图7示出了处理700,其中可以形成底部电极层716。底部电极层716可以形成在中间层610之上。底部电极层716可以包括以下材料或可以由以下材料形成:钼(Mo)、钨(W)、Al、铂(Pt)或其他合适的金属中的至少一种。可以在底部电极层716和中间层610之间设置可选的种子层714。种子层714可以包括压电材料,例如AlN、锆钛酸铅(PZT)、聚偏二氟乙烯(PVDF)或其组合中的任何一种。
图8示出了处理800,其中底部电极层716可以被图案化以形成底部电极816。底部电极816可以通过使用第二掩模(为了图示方便而未示出)蚀刻底部电极层716来形成。
图9示出了处理900,其中可以形成压电层910。压电层910可以形成在底部电极816、种子层714和中间层610之上。压电层910可以包括与种子层714相同的材料或可以由与种子层714相同的材料形成。压电层910可以包括压电材料918或可以由压电材料918形成,压电材料918例如为AlN、锆钛酸铅(PZT)、聚偏二氟乙烯(PVDF)或其组合中的任何一种。顶部电极层916可以形成在压电层910之上。顶部电极层916可以包括至少一种金属或可以由至少一种金属形成,所述至少一种金属为例如钼(Mo)、钨(W)、Al、铂(Pt)、或其组合。顶部电极层916的组成可以与底部电极层716至少基本相同。
图10示出了形成顶部电极1016的处理1000。顶部电极层916可以被图案化以形成顶部电极1016。顶部电极1016可以通过使用第三掩模(为了图示方便,未示出)蚀刻顶部电极层916来形成。
图11示出了处理1100。在处理1100中,可以形成缓冲层1110。可以通过在顶部电极1016和压电层910之上沉积缓冲材料来形成缓冲层1110。在非限制性实施例中,缓冲层1110可以包括对通过VHF的蚀刻有抵抗性的任何材料,例如但不限于AlN。缓冲层1110可以包括与压电层910相同的材料。压电层910、顶部电极1016和底部电极816在此可以统称为有源层1120。有源层1120还可以包括种子层714和/或缓冲层1110。
图12示出了处理1200。在处理1200中,可以去除缓冲层1110的一部分以部分地暴露顶部电极1016。可以使用第四掩模(为了图示方便而未示出)来蚀刻缓冲层1110以在顶部电极1016之上打开顶部接触过孔1220。
图13示出了处理1300,其中可以形成多个过孔。可以通过使用第五掩模(为了图示方便而未示出)蚀刻有源层1120来形成多个过孔。缓冲层1110、压电层910和种子层714可以在组成上相同,或者可以由可以使用相同的蚀刻溶液蚀刻的材料形成,使得可以在单个蚀刻工艺中执行过孔的形成。多个过孔可以包括释放过孔1322、底部接触过孔1324和互连过孔1326。释放过孔1322可以被形成为穿过有源层1120的厚度而到达牺牲区域414。释放过孔1322可以被形成在第一晶片电极104A的垂直上方。底部接触过孔1324可以被形成为部分地穿过有源层1120而到达底部电极816。互连过孔1326可以被形成为穿过有源层1120的厚度而到达位于第二晶片电极104B直接上方的插入材料312。
图14示出了处理1400。在处理1400中,可以使用第六掩模(为了图示方便而未示出)进一步蚀刻处理1300的部分制造的PMUT器件。第六掩模可以将互连过孔1326暴露于蚀刻。在处理1400中,蚀刻溶液可以延伸到互连过孔1326中以去除位于第二晶片电极104B直接上方的插入材料312。结果,可以加深互连过孔1326而到达第二晶片电极。由于牺牲材料518与插入材料312不同,并且与蚀刻溶液的反应不同,所以可以在单个蚀刻步骤中形成多个过孔。
图15示出了处理1500。在处理1500中,可以例如通过释放蚀刻,通过释放过孔1322移除位于第一晶片电极104A直接上方的牺牲材料518。结果,可以在第一晶片电极104A上方形成空腔1528。有源层1120的位于空腔1528直接上方的部分在本文中可称为压电叠层。有源层1120可以是柔性膜。响应于跨顶部电极1016和底部电极816提供的电压差,压电叠层可以在空腔1528上方振动。压电叠层可以是PMUT器件的有源换能器元件。
图16示出了处理1600,其可以包括处理1500的部分制造的器件的金属化。可以设置金属层1630以覆盖有源层1120或与有源层1120重叠。金属层1630可以填充释放过孔1322,从而形成金属柱1622,金属柱1622封闭释放过孔1322。金属层1630可以在压电叠层之上形成帽1632。帽1632可以与压电叠层重叠。帽1632可以屏蔽压电叠层免受电磁干扰。金属层1630可以延伸到顶部接触过孔1220中以使顶部电极1016金属化。金属层1630还可以延伸到底部接触过孔1324中以使底部电极816金属化。金属柱1622可以从帽1632延伸。金属层1630的与顶部电极1016接触的部分在本文中称为顶部电极接触1634a。金属层1630的与底部电极816接触的部分在本文中称为底部电极接触1634b。金属层1630还可以包括互连接触1636,互连接触1636延伸到互连过孔1326中以使第二晶片电极104B金属化。互连接触1636可以接触第二晶片电极104B。金属层1630也可以对互连过孔1426的壁加衬里(line)。可以通过该单个金属化工艺实现空腔密封、电极的金属化和电磁屏蔽。在非限制性实施例中,金属层1320可以是由单一金属,例如Al、Cu或其组合形成的均质层。
然后可以在金属层1630之上设置密封层1640。密封层1640可以用作用于蚀刻金属层1630的硬掩模。密封层1640在本文中也可以称为第七掩模。该蚀刻工艺可以将帽1632与顶部电极接触1634a和底部电极接触1634b分离,以及将顶部电极接触1634a与底部电极接触1634b分离。底部电极接触1634b可以保持连接到互连接触1636。可以保护空腔1528免受处理1600中使用的任何蚀刻或清洁液体的影响,因为密封层1640与金属层1630一起可以密封释放过孔1322。
图17示出了处理1700。处理1700可以包括在金属层1630之上以及有源层1120的暴露部分之上设置钝化层1750。钝化层1750可以包括电介质材料或可以由电介质材料形成,电介质材料例如为SiO2、SiN、AlN、Al2O3或其组合。钝化层1750可以包括与电介质通道206相同的材料或可以由与电介质通道206相同的材料形成。钝化层1750可以是弹性的,以便允许压电叠层弯曲。处理1700可以在单个步骤中形成共面的弹性、密封和钝化层。
图18示出了处理1800,其可以包括在钝化层1750中形成沟槽。可以去除钝化层1750的一部分以形成开放衬垫1836。开放衬垫1836可以暴露互连接触1636,使得外部器件可以通过互连过孔1426中的互连接触1636而被电耦合到PMUT器件1880。开放衬垫1836可用于后续封装或外部互连,例如引线接合。图18还示出了所得到的PMUT器件1880的横截面图。
根据各种非限制性实施例,晶片110可以是CMOS器件晶片,其中晶片金属层104可以是CMOS器件晶片的顶部金属。换句话说,第一晶片电极104A和第二晶片电极104B可以是CMOS器件电极。所得到的PMUT器件可以是单片PMUT器件。
根据各种非限制性实施例,晶片110可以是不包括任何器件或电路的晶片。例如,晶片110可以是裸硅晶片或玻璃晶片。所得到的PMUT器件可以是独立的PMUT器件。独立的PMUT器件可以被引线接合到外部电路。
图19至21示出了简化的横截面图,其示出了根据各种非限制性实施例的用于制造PMUT器件的各种处理。图19示出了可以类似于处理100的处理1900,其中晶片1910可以包括衬底102、第一晶片电极104A、第二晶片电极104B和电介质层106。晶片1910还可以包括:穿过衬底102的厚度形成的衬底过孔1990。在非限制性实施例中,衬底102可以是硅晶片,并且衬底过孔1990可以是硅通孔(TSV)。衬底过孔1990可以接触第二晶片电极104B。在非限制性实施例中,过孔1990可以填充有导电材料,例如金属,例如Al、Cu或其组合。
图20示出了对晶片1910执行的处理2000。处理2000可以包括处理200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500和1600。处理2000可以进一步包括将钝化层2050添加到金属层1630。钝化层2050可以类似于钝化层1750,不同之处在于钝化层2050可以填充互连过孔1326,使得钝化层2050形成平面表面2052。处理2000可以进一步包括通过在衬底过孔1990下方沉积凸块下金属(UBM)2090。
图21示出了处理2100,处理2100可以包括在钝化层2050之上沉积耦合层2160。耦合层2160可以包括聚合物。所得到的PMUT器件2080可以通过UBM2090耦合到外部器件。耦合层2160可以允许PMUT器件2080粘附到或耦合到外表面。
根据各种实施例,可以提供PMUT器件。PMUT器件可以是PMUT器件1880。PMUT器件可以至少包括晶片102、中间层610、有源层1120和金属层1630。PMUT器件1880可以包括穿过有源层1120和中间层610形成的互连过孔1326。金属层1630可以至少部分地覆盖在有源层1120上。有源层1120可以包括压电叠层。压电叠层可以包括夹在一对电极(例如顶部电极1016和底部电极816)之间的压电材料918。金属层1630可以延伸到互连过孔1326中。PMUT器件1880可以还包括钝化层1750。钝化层1750可以设置在金属层1630之上以封装PMUT器件。钝化层1750可以延伸到互连过孔1326中并且延伸到互连过孔1326的侧壁上。钝化层1750可以覆盖互连过孔1326的壁。晶片110可以包括衬底102。晶片110可以还包括:第一晶片电极104A和第二晶片电极104B。晶片110可以还包括位于第一晶片电极104A和第二晶片电极104B之间的电介质材料106或电介质通路206。电介质材料106或电介质通路206的厚度可以小于第一晶片电极104A和第二晶片电极104B中的每一者的厚度。中间层610可以设置在晶片110之上。中间层610可以包括插入材料312和牺牲材料518。牺牲材料518可以是电介质材料106,即,由与电介质通路206相同的材料形成。牺牲材料518可以邻接电介质材料106或电介质通路206,以至少部分地围绕第二晶片电极104B的一部分。空腔1528可以形成在中间层610内。空腔1528可以至少部分地被插入材料312围绕。空腔1528可以定位在第一晶片电极104A的直接上方。换句话说,空腔1528可以形成在第一晶片电极104A的直接上方。互连过孔1326可以形成在第二晶片电极104B的直接上方。金属层1630的延伸到互连过孔1326中的部分可以与第二晶片电极104B接触。在中间层610内,可以存在围绕金属层1630的延伸到互连过孔1326中的部分的插入材料312。中间层610中的牺牲材料518或电介质材料106可以使围绕互连过孔1326的插入材料312与中间层610中的其余插入材料312隔离。换句话说,互连过孔1326可以终止于第二晶片电极104B处。按最里面到最外面的顺序,互连过孔1326的基部可以被金属层1630、插入材料312和牺牲材料518或电介质材料106同心地围绕。
晶片110可以是互补金属氧化物半导体(CMOS)器件晶片。衬底102可以是CMOS器件,而第一晶片电极104A和第二晶片电极104B可以是CMOS器件晶片的顶部金属接触。
图22示出了在PMUT器件1880可以如何耦合到其他器件的示例中PMUT器件1880的横截面图2200。可以在钝化层1750之上设置耦合层2160。耦合层2160可以包括聚合物,用于将PMUT器件1880附接到另一表面2270,例如玻璃。PMUT器件1880可以利用互连2280而被电耦合到其他器件。互连2280可以包括导电材料,例如金属,用于引线接合。
根据各种实施例,PMUT器件可包括:晶片;包括压电叠层的有源层;其中形成有空腔的中间层,中间层设置在晶片和有源层之间,使得空腔邻接压电叠层;被形成为穿过有源层和中间层到达晶片的过孔;以及设置在有源层之上和过孔表面之上的金属层。中间层可以包括围绕空腔的绝缘体材料,并且可以还包括围绕过孔的牺牲材料。牺牲材料可以与绝缘体材料不同。金属层可包括:与压电叠层重叠的第一构件,穿过有源层从第一构件延伸到空腔的第二构件,以及延伸到有源层中以接触有源层内的电极的第三构件。PMUT器件可以是PMUT器件1880或PMUT器件2080。
换句话说,根据各种实施例,PMUT器件可以包括晶片,例如,晶片110。PMUT器件可以还包括有源层,例如,有源层1120。PMUT器件可以还包括中间层,例如,中间层610。PMUT器件可以还包括过孔,例如,互连过孔1326。PMUT器件可以还包括金属层,例如,金属层1630。有源层可以包括压电叠层。中间层可以具有空腔,例如,在其中形成的空腔1528。中间层可以设置在晶片和有源层之间,使得空腔邻接压电叠层。压电叠层可以至少位于空腔的基本上直接上方。过孔可以被形成为穿过有源层和中间层而到达晶片。金属层可以设置在有源层之上和过孔的表面之上。中间层可以包括绝缘体材料,例如插入材料312,其可以围绕空腔。中间层还可以包括围绕过孔的牺牲材料,例如牺牲材料518。牺牲材料可以与绝缘体材料不同。金属层可包括第一构件、第二构件和第三构件。第一构件可以是帽1632。第一构件可以与压电叠层重叠。第一构件可以电磁屏蔽压电叠层。第二构件可以是金属柱1622。第二构件可以穿过有源层从第一构件延伸到空腔。第三构件可以是电极接触1634a和1634b,其可以延伸到有源层中以至少接触有源层内的电极。电极可以是例如顶部电极1016或底部电极816。
图23示出了流程图2300,其示例出根据各种实施例的用于制造PMUT器件的方法。该方法可以包括处理2302、2304、2306、2308和2310。处理2302可以包括在晶片上设置中间层。中间层可以包括绝缘体材料和与绝缘体材料不同的牺牲材料。处理2302可以包括处理300、400、500和600。处理2302可以还包括处理200,其中可以通过回蚀刻或平面化晶片以暴露第一晶片电极和第二晶片电极来形成对准特征。处理300可以包括在晶片之上沉积绝缘材料。处理400可以包括去除位于第一晶片电极的直接上方的插入材料的第一部分以形成第一晶片电极开口。处理400还可以包括去除位于第二晶片电极的周边的直接上方的插入材料的第二部分以形成第二晶片电极开口。处理500可以包括将牺牲材料沉积到第一晶片电极开口和第二晶片电极开口中。处理600可以包括使插入材料和牺牲材料平面化。处理2304可以包括在中间层中形成空腔。处理2304可以包括处理1300和1500。处理1300可以包括蚀刻有源层以形成释放过孔和接触过孔。释放过孔可以延伸到位于第一晶片电极的直接上方的牺牲材料。接触过孔可以延伸到位于一个或多个有源层底部电极的直接上方的牺牲材料。处理1500可以包括去除位于第一晶片电极的直接上方的牺牲材料。处理2306可以包括在中间层上布置包括压电叠层的有源层,使得有源层中的压电叠层邻接空腔。处理2306可以包括处理700、800、900和1000。处理700可以包括设置有源层底部电极层。处理900可以包括在有源层底部电极层之上设置压电材料。处理800可以包括对有源层底部电极层进行图案化。处理1000可以包括对有源层顶部电极层进行图案化。处理2306可以可选地包括处理1100。处理2308可以包括形成穿过有源层和中间层而到达晶片的过孔,其中中间层中的牺牲材料围绕过孔,在本文中也称为互连过孔。处理2308可以包括处理1300和1400。处理2310可以包括在有源层之上和过孔表面之上设置金属层。处理2310可以包括处理1600。处理1600可以包括在有源层之上沉积金属。金属可以覆盖有源层的与压电叠层对应的一部分以形成第一构件。金属可以密封释放过孔以形成第二构件。金属可以覆盖接触过孔以形成第三构件。金属层可以包括与压电叠层重叠的第一构件、穿过有源层从第一构件延伸到空腔的第二构件、以及延伸到有源层中以接触有源层内的电极的第三构件。该方法可以还包括在金属层之上和过孔中设置钝化层的进一步的处理,使得钝化层覆盖过孔的侧壁。该进一步的处理可以包括处理1700。该方法可以还包括去除过孔中的部分钝化层以暴露过孔底表面上的金属层的第二进一步的处理。过孔底表面可以至少基本垂直于过孔的侧壁。该第二进一步的处理可以包括处理1800。
以下实例涉及其他实施例。
示例1是一种压电微机械超声换能器(PMUT)器件,其包括:晶片;包括压电叠层的有源层;中间层,其中形成有空腔,中间层设置在晶片和有源层之间,使得空腔邻接压电叠层;过孔,其被形成为穿过有源层和中间层而到达晶片;以及金属层,其被设置在有源层之上和过孔表面之上;其中,中间层包括围绕空腔的插入材料,并且还包括围绕过孔的牺牲材料;其中,牺牲材料与插入材料不同;并且其中,金属层包括:第一构件,其与压电叠层重叠;第二构件,其穿过有源层从第一构件延伸到空腔;第三构件,其延伸到有源层中以接触有源层内的电极。
在示例2中,示例1的主题可以可选地包括:晶片包括:衬底;衬底上的第一晶片电极和第二晶片电极;以及第一晶片电极和第二晶片电极之间的电介质材料。
在示例3中,示例2的主题可以可选地包括:空腔形成在第一晶片电极的直接上方。
在示例4中,示例2或3的主题可以可选地包括:电介质材料的厚度小于第一晶片电极和第二晶片电极中的每一者的厚度。
在示例5中,示例2至4中任一个的主题可以可选地包括:中间层中的牺牲材料邻接电介质材料以围绕第二晶片电极的一部分。
在示例6中,示例1至5中任一个的主题可以可选地包括:晶片是互补金属氧化物半导体(CMOS)器件晶片。
在示例7中,示例1至6中任一个的主题可以可选地包括:牺牲材料是电介质材料。
在示例8中,示例1至7中任一个的主题可以可选地包括:压电叠层包括夹在有源层的一对电极之间的压电材料。
在示例9中,示例1至8中任一个的主题可以可选地包括:设置在金属层之上的钝化层,以封装PMUT器件。
在示例10中,示例9的主题可以可选地包括:钝化层延伸到过孔的侧壁上。
在示例11中,示例1至10中任一个的主题可以可选地包括:第一构件电磁屏蔽压电叠层。
实施例12是一种制造PMUT器件的方法,该方法包括:在晶片上提供中间层,该中间层包括插入材料和不同于插入材料的牺牲材料;在中间层中形成空腔;在中间层上布置包括压电叠层的有源层,使得有源层中的压电叠层邻接空腔;形成穿过有源层和中间层而到达晶片的过孔,其中中间层中的牺牲材料围绕过孔;在有源层之上和过孔表面之上设置金属层,金属层包括:第一构件,其与压电叠层重叠;第二构件,其穿过有源层从第一构件延伸到空腔;以及第三构件,其延伸到有源层中以接触有源层内的电极。
在示例13中,示例12的主题可以可选地包括:在晶片上设置中间层包括:通过回蚀刻晶片以在晶片上以暴露第一晶片电极和第二晶片电极,来形成对准特征。
在示例14中,示例12或13的主题可以可选地包括:在晶片上设置中间层包括:在晶片之上沉积插入材料;去除位于第一晶片电极的直接上方的插入材料的第一部分,以形成第一晶片电极开口;去除位于第二晶片电极的周边的直接上方的插入材料的第二部分,以形成第二晶片电极开口;将牺牲材料沉积到第一晶片电极开口和第二晶片电极开口中;以及对插入材料和牺牲材料进行平面化。
在示例15中,示例14的主题可以可选地包括:在中间层中形成空腔包括:蚀刻有源层以形成释放过孔和接触过孔,其中释放过孔延伸到位于第一晶片电极的直接上方的牺牲材料,并且其中接触过孔延伸到位于一个或多个有源层底部电极的直接上方的牺牲材料;以及去除位于第一晶片电极的直接上方的牺牲材料。
在示例16中,示例15的主题可以可选地包括:设置金属层包括:在有源层之上沉积金属,其中金属覆盖有源层的与压电叠层对应的部分以形成第一构件;其中金属密封释放过孔以形成第二构件,其中金属覆盖接触过孔以形成第三构件。
在示例17中,示例12至16中任一项的主题可以可选地包括:在中间层上布置有源层包括:设置有源层底部电极层;在有源层底部电极层之上设置压电材料;在压电材料之上设置有源层顶部电极;以及对有源层顶部电极层和有源层底部电极层中的每一者进行图案化以形成压电叠层。
在示例18中,示例12至17中任一个的主题可以可选地包括:在金属层之上和过孔中设置钝化层,使得钝化层覆盖过孔的侧壁。
在示例19中,示例18的主题可以可选地包括:去除过孔中的部分钝化层以暴露过孔底表面上的金属层,过孔底表面至少基本垂直于侧壁。
虽然已经参考具体实施例特别地示出和描述了本发明的实施例,但是本领域技术人员应该理解,在不脱离由所附权利要求限定的本发明的精神和范围的情况下,可以在形式和细节上进行各种改变。因此,本发明的范围由所附权利要求指示,并且因此旨在涵盖落入权利要求的等同物的含义和范围内的所有改变。应当理解,在相关附图中使用的共同数字指的是用于相似或相同目的的组件。
本领域技术人员将理解,本文使用的术语仅用于描述各种实施例的目的,并不意图限制本发明。如这里所使用的,单数形式“一”,“一个”和“该”旨在也包括复数形式,除非上下文另有明确说明。将进一步理解,当在本说明书中使用时,术语“包括”和/或“包含”指定所述特征、整数、步骤、操作、元件和/或组件的存在,但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组的存在或者添加。
提供先前的描述是为了使本领域的任何技术人员能够实践本文中所描述的各种方面。对于本领域技术人员来说,对这些方面的各种修改是显而易见的,并且本文限定的一般原理可以应用于其他方面。因此,权利要求不旨在限于本文所示的方面,而是与符合语言权利要求的全部范围相一致,其中对单数元素的引用并非旨在表示“仅一个”,除非具体如此陈述,而是旨在表示“一个或多个”。“示例性”一词在本文中用于表示“用作示例,实例或说明”。本文中被描述为“示例性”的任何方面不一定被解释为优选的或者优于其他方面。除非另外特别说明,否则术语“一些”是指一个或多个。诸如“A、B或C中的至少一者”、“A、B或C中的一者或多者”、“A、B和C中的至少一者”、“A、B和C中的一者或多者”和“A、B、C或其任何组合”的组合包括A、B和/或C的任何组合,并且可以包括多个A、多个B或多个C。具体地,诸如“A、B或C中的至少一者”、“A、B或C中的一者或多者”、“A、B和C中的至少一者”、“A、B和C中的一者或多者”和“A、B、C或其任何组合”的组合可以是仅A、仅B、仅C、A和B、A和C、B和C、或者A和B和C,其中任何此类组合可以包含A、B或C中的一个或多个成员。本领域普通技术人员已知或今后所知的本说明书中描述的各个方面的要素的所有结构和功能的等同物通过引述而明确地并入本文,且旨在由权利要求所涵盖。此外,本文所披露的内容都并非旨在贡献给公众,无论在权利要求中是否明确地叙述了这样的披露内容。词语“模块”、“机制”、“元件”、“器件”等可以不是对词语“装置”的代替。因此,没有权利要求要素应被解释为装置加功能,除非该要素是使用短语“用于…的装置”来明确表述的。
Claims (19)
1.一种压电微机械超声换能器(PMUT)器件,包括:
晶片;
有源层,其包括压电叠层;
中间层,其中形成有空腔,所述中间层设置在所述晶片和所述有源层之间,使得所述空腔邻接所述压电叠层;
过孔,其被形成为穿过所述有源层和所述中间层而到达所述晶片;以及
金属层,其被设置在所述有源层之上和所述过孔的表面之上;
其中,所述中间层包括围绕所述空腔的插入材料,并且还包括围绕所述过孔的牺牲材料;其中所述牺牲材料与所述插入材料不同;并且
其中,所述金属层包括:
第一构件,其与所述压电叠层重叠;
第二构件,其穿过所述有源层而从所述第一构件延伸到所述空腔;以及
第三构件,其延伸到所述有源层中以接触所述有源层内的电极。
2.如权利要求1所述的压电微机械超声换能器器件,其中所述晶片包括:
衬底;
在所述衬底上的第一晶片电极和第二晶片电极;以及
电介质材料,其位于所述第一晶片电极和所述第二晶片电极之间。
3.如权利要求2所述的压电微机械超声换能器器件,其中所述空腔形成在所述第一晶片电极的直接上方。
4.如权利要求2所述的压电微机械超声换能器器件,其中所述电介质材料的厚度小于所述第一晶片电极和所述第二晶片电极中的每一者的厚度。
5.如权利要求2所述的压电微机械超声换能器器件,其中所述中间层中的所述牺牲材料邻接所述电介质材料以围绕所述第二晶片电极的一部分。
6.如权利要求1所述的压电微机械超声换能器器件,其中所述晶片为互补金属氧化物半导体(CMOS)器件晶片。
7.如权利要求1所述的压电微机械超声换能器器件,其中所述牺牲材料为电介质材料。
8.如权利要求1所述的压电微机械超声换能器器件,其中所述压电叠层包括夹在所述有源层的一对电极之间的压电材料。
9.如权利要求1所述的压电微机械超声换能器器件,进一步包括:
钝化层,其被设置在所述金属层之上以封装所述PMUT器件。
10.如权利要求9所述的压电微机械超声换能器器件,其中所述钝化层延伸至所述过孔的侧壁上。
11.如权利要求1所述的压电微机械超声换能器器件,其中所述第一构件电磁屏蔽所述压电叠层。
12.一种用于制造PMUT器件的方法,所述方法包括:
在晶片上设置中间层,所述中间层包括插入材料和不同于所述插入材料的牺牲材料;
在所述中间层中形成空腔;
在所述中间层上布置包括压电叠层的有源层,使得所述有源层中的所述压电叠层邻接所述空腔;
形成穿过所述有源层和所述中间层而到达所述晶片的过孔,其中所述中间层中的所述牺牲材料围绕所述过孔;
在所述有源层之上和所述过孔的表面之上设置金属层,所述金属层包括:
第一构件,其与所述压电叠层重叠;
第二构件,其穿过所述有源层从所述第一构件延伸到所述空腔;以及
第三构件,其延伸到所述有源层中以接触所述有源层内的电极。
13.如权利要求12所述的方法,其中在所述晶片上设置所述中间层包括:
通过回蚀刻所述晶片以暴露第一晶片电极和第二晶片电极而在所述晶片上形成对准特征。
14.如权利要求12所述的方法,其中在所述晶片上设置所述中间层包括:
将所述插入材料沉积在所述晶片之上;
去除位于第一晶片电极的直接上方的所述插入材料的第一部分,以形成第一晶片电极开口;
去除位于第二晶片电极的周边的直接上方的所述插入材料的第二部分,以形成第二晶片电极开口;
将所述牺牲材料沉积到所述第一晶片电极开口和所述第二晶片电极开口中;以及
对所述插入材料和所述牺牲材料进行平面化。
15.如权利要求14所述的方法,其中在所述中间层中形成空腔包括:
蚀刻所述有源层以形成释放过孔和接触过孔,
其中所述释放过孔延伸到位于所述第一晶片电极的直接上方的所述牺牲材料,以及
其中所述接触过孔延伸到一个或多个有源层底部电极;以及
去除位于所述第一晶片电极的直接上方的所述牺牲材料。
16.如权利要求15所述的方法,其中设置所述金属层包括:
在所述有源层之上沉积金属,
其中所述金属覆盖所述有源层的与所述压电叠层对应的部分以形成所述第一构件;
其中所述金属密封所述释放过孔以形成所述第二构件,
其中所述金属覆盖所述接触过孔以形成所述第三构件。
17.如权利要求12所述的方法,其中在所述中间层上布置有源层包括:
设置有源层底部电极层;
在所述有源层底部电极层之上设置压电材料;
在所述压电材料之上设置有源层顶部电极层;以及
对所述有源层顶部电极层和所述有源层底部电极层中的每一者进行图案化,以形成所述压电叠层。
18.如权利要求12所述的方法,进一步包括:
在所述金属层之上和所述过孔中设置钝化层,使得所述钝化层覆盖所述过孔的侧壁。
19.如权利要求18所述的方法,进一步包括:
去除所述过孔中的部分所述钝化层以暴露过孔底表面上的所述金属层,所述过孔底表面垂直于所述侧壁。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/183822 | 2018-11-08 | ||
US16/183,822 US11329098B2 (en) | 2018-11-08 | 2018-11-08 | Piezoelectric micromachined ultrasonic transducers and methods for fabricating thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111151431A CN111151431A (zh) | 2020-05-15 |
CN111151431B true CN111151431B (zh) | 2021-06-01 |
Family
ID=70552003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910813665.7A Active CN111151431B (zh) | 2018-11-08 | 2019-08-30 | 压电微机械超声换能器及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11329098B2 (zh) |
CN (1) | CN111151431B (zh) |
TW (1) | TWI692128B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020110790B4 (de) * | 2020-04-21 | 2022-01-05 | Infineon Technologies Ag | Sensorvorrichtungen mit gasdurchlässigem Deckel und zugehörige Herstellungsverfahren |
CN114070235A (zh) * | 2020-08-06 | 2022-02-18 | 联华电子股份有限公司 | 半导体模块及其制造方法 |
CN112181208B (zh) * | 2020-10-30 | 2023-06-02 | 业泓科技(成都)有限公司 | 触控辨识装置、显示装置及其制造方法 |
CN114679150A (zh) * | 2020-12-24 | 2022-06-28 | 联华电子股份有限公司 | 半导体元件结构及其制造方法 |
CN113666327B (zh) * | 2021-08-27 | 2022-04-19 | 南京声息芯影科技有限公司 | 适合高密度系统集成的soc pmut、阵列芯片及制造方法 |
CN113441379B (zh) * | 2021-08-27 | 2021-11-23 | 南京声息芯影科技有限公司 | 适合高密度集成的PMUT-on-CMOS单元、阵列芯片及制造方法 |
CN113560158B (zh) * | 2021-08-27 | 2022-06-10 | 南京声息芯影科技有限公司 | 压电微机械超声换能器、阵列芯片及制造方法 |
CN115101535A (zh) * | 2022-06-22 | 2022-09-23 | 业泓科技(成都)有限公司 | 萤幕下生物辨识装置 |
CN117548317A (zh) * | 2022-08-05 | 2024-02-13 | 天津大学 | 空腔设置于晶体管单元上方的pmut结构及其制造方法 |
CN118023099A (zh) * | 2022-11-03 | 2024-05-14 | 广州乐仪投资有限公司 | 具有减薄部的pmut结构、其制造方法及包含其的电子设备 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003035281A2 (en) | 2001-10-23 | 2003-05-01 | Schindel David W | Ultrasonic printed circuit board transducer |
CN101223633A (zh) | 2005-05-18 | 2008-07-16 | 科隆科技公司 | 穿过晶片的互连 |
CN102670259A (zh) | 2006-11-03 | 2012-09-19 | 研究三角协会 | 使用挠曲模式压电换能器的增强的超声成像探头 |
WO2011094393A1 (en) | 2010-01-29 | 2011-08-04 | Research Triangle Institute | Methods for forming piezoelectric ultrasonic transducers, and associated apparatuses |
US8258678B2 (en) | 2010-02-23 | 2012-09-04 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Short range ultrasonic device with broadbeam ultrasonic transducers |
KR20130022408A (ko) | 2010-04-29 | 2013-03-06 | 리써치 트라이앵글 인스티튜트 | 미세 기계 초음파 변환기를 갖는 연결을 형성하는 방법들 및 관련 장치들 |
KR101761818B1 (ko) | 2011-08-23 | 2017-08-04 | 삼성전자주식회사 | 전기음향 변환기 및 그 제조 방법 |
US8546240B2 (en) * | 2011-11-11 | 2013-10-01 | International Business Machines Corporation | Methods of manufacturing integrated semiconductor devices with single crystalline beam |
US8723399B2 (en) | 2011-12-27 | 2014-05-13 | Massachusetts Institute Of Technology | Tunable ultrasound transducers |
US9061320B2 (en) | 2012-05-01 | 2015-06-23 | Fujifilm Dimatix, Inc. | Ultra wide bandwidth piezoelectric transducer arrays |
US10497747B2 (en) | 2012-11-28 | 2019-12-03 | Invensense, Inc. | Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing |
EP3022683B1 (en) | 2013-07-16 | 2024-01-17 | The Regents of The University of California | Mut fingerprint identification system |
TWI621242B (zh) | 2013-09-19 | 2018-04-11 | 伊凡聖斯股份有限公司 | 具有紅外線吸收結構層的氮化鋁(ain)裝置 |
KR101883209B1 (ko) | 2013-12-12 | 2018-08-30 | 퀄컴 인코포레이티드 | 마이크로기계식 초음파 트랜스듀서 및 디스플레이 |
US9604255B2 (en) | 2014-01-10 | 2017-03-28 | Fujifilm Dimatix, Inc. | Method, apparatus and system for a transferable micromachined piezoelectric transducer array |
KR102155695B1 (ko) | 2014-02-12 | 2020-09-21 | 삼성전자주식회사 | 전기 음향 변환기 |
EP3119533B1 (en) | 2014-03-21 | 2022-06-29 | Koninklijke Philips N.V. | Cmut device and manufacturing method |
EP3166734A1 (en) | 2014-07-08 | 2017-05-17 | Qualcomm Incorporated | Piezoelectric ultrasonic transducer and process |
US10139479B2 (en) | 2014-10-15 | 2018-11-27 | Qualcomm Incorporated | Superpixel array of piezoelectric ultrasonic transducers for 2-D beamforming |
EP3233311B1 (en) | 2014-12-21 | 2021-12-08 | Chirp Microsystems, Inc. | Piezoelectric micromachined ultrasonic transducers with low stress sensitivity and methods of fabrication |
US10820888B2 (en) | 2015-03-10 | 2020-11-03 | The Regents Of The University Of California | Miniature ultrasonic imaging system |
US10722918B2 (en) * | 2015-09-03 | 2020-07-28 | Qualcomm Incorporated | Release hole plus contact via for fine pitch ultrasound transducer integration |
US10497748B2 (en) * | 2015-10-14 | 2019-12-03 | Qualcomm Incorporated | Integrated piezoelectric micromechanical ultrasonic transducer pixel and array |
US10770646B2 (en) | 2016-03-01 | 2020-09-08 | Qualcomm Incorporated | Manufacturing method for flexible PMUT array |
TWI664755B (zh) * | 2016-03-23 | 2019-07-01 | 伊凡聖斯股份有限公司 | 使用熔合結合工序在cmos基板上整合ain超音波傳感器 |
US10490728B2 (en) | 2016-04-15 | 2019-11-26 | Globalfoundries Singapore Pte. Ltd. | Fabrication methods for a piezoelectric micro-electromechanical system (MEMS) |
US11813639B2 (en) | 2016-05-03 | 2023-11-14 | Vanguard International Semiconductor Singapore Pte. Ltd. | Electrode arrangement for a pMUT and pMUT transducer array |
CN108217581B (zh) | 2017-01-20 | 2021-03-16 | 迈尔森电子(天津)有限公司 | 一种mems压电传感器及其制作方法 |
CN207254707U (zh) | 2017-04-14 | 2018-04-20 | 杭州士兰微电子股份有限公司 | 超声波换能器和超声波指纹传感器 |
CN107092880B (zh) | 2017-04-14 | 2023-06-20 | 杭州士兰微电子股份有限公司 | 超声波指纹传感器及其制造方法 |
CN107199169B (zh) | 2017-04-14 | 2022-07-29 | 杭州士兰微电子股份有限公司 | 超声波换能器、超声波指纹传感器及其制造方法 |
CN107511318B (zh) | 2017-09-28 | 2019-10-22 | 瑞声科技(新加坡)有限公司 | 压电超声换能器及其制备方法 |
US10988376B2 (en) | 2017-12-13 | 2021-04-27 | Vanguard International Semiconductor Singapore Pte. Ltd. | Monolithic integration of piezoelectric micromachined ultrasonic transducers and CMOS and method for producing the same |
CN108288669A (zh) | 2018-01-05 | 2018-07-17 | 京东方科技集团股份有限公司 | 超声传感器及其制作方法、显示基板及其制作方法 |
CN207780807U (zh) | 2018-01-08 | 2018-08-28 | 杭州士兰微电子股份有限公司 | 超声波指纹传感器 |
CN108121976A (zh) | 2018-01-08 | 2018-06-05 | 杭州士兰微电子股份有限公司 | 封闭空腔结构及其制造方法和超声波指纹传感器 |
CN108147360A (zh) | 2018-01-08 | 2018-06-12 | 杭州士兰微电子股份有限公司 | Mems结构、mems组件及其制造方法 |
US11309352B2 (en) * | 2018-03-01 | 2022-04-19 | Qualcomm Incorporated | Integrated acoustic filter on complementary metal oxide semiconductor (CMOS) die |
-
2018
- 2018-11-08 US US16/183,822 patent/US11329098B2/en active Active
-
2019
- 2019-06-06 TW TW108119751A patent/TWI692128B/zh active
- 2019-08-30 CN CN201910813665.7A patent/CN111151431B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20200152697A1 (en) | 2020-05-14 |
TW202018984A (zh) | 2020-05-16 |
CN111151431A (zh) | 2020-05-15 |
TWI692128B (zh) | 2020-04-21 |
US11329098B2 (en) | 2022-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111151431B (zh) | 压电微机械超声换能器及其制造方法 | |
EP3642611B1 (en) | Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections | |
US10107830B2 (en) | Method of forming capacitive MEMS sensor devices | |
US8324006B1 (en) | Method of forming a capacitive micromachined ultrasonic transducer (CMUT) | |
EP2403659B1 (en) | Monolithic integrated cmuts fabricated by low-temperature wafer bonding | |
US7615394B2 (en) | Method for fabricating MEMS device package that includes grinding MEMS device wafer to expose array pads corresponding to a cap wafer | |
EP3119533B1 (en) | Cmut device and manufacturing method | |
TWI621242B (zh) | 具有紅外線吸收結構層的氮化鋁(ain)裝置 | |
TW202122338A (zh) | 半導體裝置與其形成方式 | |
US20220144625A1 (en) | Mems devices and methods of forming thereof | |
US10494252B2 (en) | MEMS devices and methods of manufacturing the same | |
US20200059721A1 (en) | Method for manufacturing air pulse generating element | |
US20210260623A1 (en) | Interconnection for monolithically integrated stacked devices and methods of forming thereof | |
US11706987B2 (en) | Semiconductor device and method of forming a semiconductor device | |
KR102472846B1 (ko) | 마이크로 전자 기계 시스템 및 그 제조 방법 | |
EP3009793B1 (en) | Method of fabricating piezoelectric mems device | |
US20230232159A1 (en) | Top notch slit profile for mems device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200707 Address after: Singapore Applicant after: Singapore business world advanced integrated circuit Co.,Ltd. Address before: Singapore City Applicant before: Gemini Singapore Pte. Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |