CN117548317A - 空腔设置于晶体管单元上方的pmut结构及其制造方法 - Google Patents
空腔设置于晶体管单元上方的pmut结构及其制造方法 Download PDFInfo
- Publication number
- CN117548317A CN117548317A CN202210959223.5A CN202210959223A CN117548317A CN 117548317 A CN117548317 A CN 117548317A CN 202210959223 A CN202210959223 A CN 202210959223A CN 117548317 A CN117548317 A CN 117548317A
- Authority
- CN
- China
- Prior art keywords
- layer
- pmut
- transistor
- cell
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000463 material Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- UKDIAJWKFXFVFG-UHFFFAOYSA-N potassium;oxido(dioxo)niobium Chemical compound [K+].[O-][Nb](=O)=O UKDIAJWKFXFVFG-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000007689 inspection Methods 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000779 smoke Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 266
- 235000012431 wafers Nutrition 0.000 description 31
- 239000010408 film Substances 0.000 description 13
- 230000010354 integration Effects 0.000 description 10
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000002604 ultrasonography Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000004207 dermis Anatomy 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 210000002615 epidermis Anatomy 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000009659 non-destructive testing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012285 ultrasound imaging Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B3/00—Methods or apparatus specially adapted for transmitting mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
- B06B2201/50—Application to a particular transducer type
- B06B2201/55—Piezoelectric transducer
Abstract
本发明涉及一种PMUT结构及其制造方法,该PMUT结构包括:晶体管单元,晶体管单元的一侧包括晶体管;和PMUT单元,包括PMUT,PMUT包括第一电极层、第二电极层与压电层,其中:所述PMUT结构包括用于PMUT的空腔,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面,所述空腔处于所述接合面的上方。本发明还涉及一种包括上述PMUT结构的PMUT结构阵列,以及一种包括了上述的PMUT结构或PMUT结构阵列的电子设备。
Description
技术领域
本发明的实施例涉及半导体领域,尤其涉及一种空腔设置于晶体管单元上方的PMUT结构及其制造方法、一种PMUT结构阵列、一种具有该PMUT结构或者PMUT结构阵列的电子设备。
背景技术
压电微机械超声换能器Piezoelectric Micromachined UltrasonicTransducer,PMUT是利用压电材料的正逆压电效应使压电薄膜振动,从而发射或者接收超声波信号的MEMS器件。当PMUT既可以做执行器(发射声波),又可以做传感器(接收声波)。基于MEMS标准工艺的PMUT批量化生产和晶圆级封装使其成本极大的降低,非常适合大规模商业应用。PMUT在超声测距、超声成像、超声无损检测、超声指纹识别、超声驱动器等方面都有较好的应用前景。
超声测距是PMUT的重要应用之一,主要利用飞行时间(Time of Flight,TOF),即检测超声波从发射到接收所间隔的时间,来判断距离。基于此原理,PMUT超声测距在汽车倒车雷达、水下声纳探测、扫地机器人、超声烟雾报警器等场景都会用到。另外,PMUT超声指纹传感器,主要基于飞行时间(Time of Flight,TOF),能够检测到手指真皮层的指纹,可以识别树脂做的假指纹,也可以使那些因为机械磨损造成表皮指纹损伤的人可以顺利读取指纹,是PMUT另一个重要应用,在信息安全等领域具有十分重要的作用。此外,无损探伤是PMUT在工业领域的一个典型应用,超声通过检测飞行时间和返回信号的强度,探测物体损伤,在电网、轨道和化工等领域有着非常广泛且迫切的需求。PMUT阵列全聚焦成像还具有实现3D成像的潜力,有望突破现有检测技术不能检测细微损伤的限制;同时其小尺寸在便携和低功耗的需求领域也都完全可以满足工业领域对无损探伤的要求。PMUT超声医学成像则通过检测飞行时间和返回信号的强度,针对现有超声探头尺寸较大、检测精度低、传播损耗大、检测时间长等限制,PMUT高密度阵列全聚焦相控阵成像,将使诊断速率和诊断精度大大提高,在医疗诊断领域会展现强大的应用能力。另外,PMUT还可以作为能量源,可应用于超声激励、能量传输等领域。
现有PMUT与CMOS(Complementary Metal-Oxide-Semiconductor,互补金属氧化物半导体)的集成主要是通过如下两种方案实现的:
方案1.以CMOS晶圆为基片,对其进行各种薄膜沉积和刻蚀流程加工,然而PMUT制造流程包含多种薄膜(比如压电薄膜、电极薄膜等)在不同温度下的沉积以及相应薄膜在不同气氛、液体环境的刻蚀,这就需要该加工工艺流程不对CMOS电路造成破坏。目前已知压电材料中,仅有AlN基压电材料等少数几种压电薄膜的MEMS制造流程与CMOS兼容,故而这种方案主要用于相应压电材料基集成化超声换能器的开发。然而压电薄膜的压电特性是PMUT性能的至关重要的决定部分,比如多晶锆钛酸铅(PZT)、LiNbO3等具有非常优异压电特性的压电材料,其加工工艺较AlN苛刻,与CMOS兼容性较差,故而基于上述工艺流程的CMOS集成化PMUT的开发受限较多,很难实现。
方案2.分别加工PMUT晶圆和CMOS晶圆,设定PMUT晶圆的设置压电薄膜的一侧以及CMOS晶圆的设置晶体管的一侧为相应晶圆的正面,将PMUT晶圆的正面和CMOS正面键合,构建CMOS集成化PMUT。与上述方案1相比,该方案对压电材料的局限性较小,然而,PMUT机械振动单元的有效振动是高效地发射和接受超声波的关键,这需要振动单元下方含有空腔结构,提供空间供振动单元有效振动,这需要CMOS上含有相应空腔。然而空腔尺寸是决定PMUT超声频率的核心要素,空腔尺寸的变化将导致PMUT超声频率的变化。在PMUT和CMOS两片晶圆键合时,不可避免的存在对准偏差,导致振动单元区域与本身设计之间存在随机偏差,造成所开发的CMOS集成化PMUT的频率波动。值得指出的是,应用于超声成像领域的PMUT振元的直径都非常小,通常在几十微米甚至更小,即使1微米的对准偏差也将造成很大的不利影响。
因此现有技术中存在开发出如下的CMOS与PMUT集成方案的需求:对压电材料本身普适性强,和/或CMOS单元与PMUT单元的集成过程不对空腔尺寸产生影响。
现有PMUT与CMOS的集成主要是以CMOS晶圆为基片,对其进行多种薄膜沉积(包括但不局限于支撑层、电极层、压电层等)和刻蚀加工流程,实现在CMOS晶圆上集成PMUT。通常CMOS上集成的PMUT单元呈弯曲振动模式,即振动单元在垂直于薄膜厚度方向上弯曲振动,向外发射超声波。为实现有效的PMUT单元弯曲振动,首先面向PMUT振动单元的CMOS一侧(即CMOS的正面)需含有空腔,同时PMUT压电薄膜两侧的薄膜整体厚度不一致,其中一侧较另一侧厚,使整个振动单元的质量中心不在压电薄膜的中心,避免振膜呈现厚度伸缩模式的振动。有效的PMUT单元弯曲振动,需要PMUT振动单元面向CMOS晶圆的一侧(即CMOS的正面)含有空腔。
现阶段该空腔是通过在CMOS晶圆上刻蚀、填充牺牲层材料、平坦化、最后阶段释放等方案实现,为实现大的PMUT振动振幅,该空腔的深度通常在1微米以上,甚至3-5微米以上,在CMOS晶圆上实现空腔的制造流程对CMOS晶圆自身的设计和制造提出了新要求,不便于利用现有标准工艺实现CMOS晶圆制造,增加CMOS与PMUT的集成难度和制造成本。
因此需要开发一种与现有CMOS工艺兼容的便捷和低成本的PMUT与CMOS晶圆集成方案。
发明内容
为缓解或解决现有技术中的上述问题的至少一个方面,提出本发明。
本发明的实施例涉及一种PMUT结构,包括:
晶体管单元,晶体管单元的一侧包括晶体管;和
PMUT单元,包括PMUT,PMUT包括第一电极层、第二电极层与压电层,
其中:
所述PMUT结构包括用于PMUT的空腔,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面,所述空腔处于所述接合面的上方。
本发明的实施例还涉及一种PMUT结构的制造方法,所述PMUT结构包括用于PMUT的空腔,所述方法包括步骤:
提供晶体管单元,晶体管单元的一侧包括晶体管;
在晶体管单元的一侧的表面沉积牺牲材料,以及对其图案化而形成牺牲材料层;
设置与晶体管单元接合的PMUT单元,PMUT单元包括PMUT,PMUT包括第一电极层、第二电极层与压电层,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面;和
释放牺牲材料层以形成用于PMUT的空腔,所述空腔处于所述接合面的上方。
本发明的实施例也涉及一种PMUT结构阵列,包括多个上述的PMUT结构,或者多个上述制造方法制造的PMUT结构。
本发明的实施例还涉及一种电子设备,包括上述的PMUT结构,或者上述制造方法制造的PMUT结构,或者上述的PMUT结构阵列。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点,图中相同的附图标记始终表示相同的部件,其中:
图1为根据本发明的一个示例性实施例的PMUT结构的结构示意图;
图2-6为根据本发明的一个示例性实施例的示例性示出PMUT结构的制造方法的截面示意图;
图7为根据本发明的另一个示例性实施例的PMUT结构的结构示意图,其中并未设置支撑层;
图8为根据本发明的再一个示例性实施例的PMUT结构的结构示意图,其中支撑层设置在顶电极的上部;
图9为根据本发明的一个示例性实施例的PMUT结构阵列的示意图。
具体实施方式
下面通过实施例,并结合附图,对本发明的技术方案作进一步具体的说明。在说明书中,相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释,而不应当理解为对本发明的一种限制。发明的一部分实施例,而并不是全部的实施例。基于本发明中的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
首先,本发明的附图中的附图标记说明如下:
1000:CMOS单元或晶体管单元,例如参见图2。
100:CMOS基底或晶体管基底,可选材料为单晶硅、氮化镓、砷化镓、蓝宝石、石英、碳化硅、金刚石等。
101:晶体管的源极和漏极。
110:电路保护层,其为绝缘材料层,可以是二氧化硅、氮化硅等。
111:晶体管的栅极。
113A:CMOS层内电连接层,对应于第一电连接层,材料可选钼、钌、金、铝、镁、钨、铜,钛、铱、锇、铬或以上金属的复合或其合金等,上述材料也适用于其他电连接层。
113B:CMOS层内电连接层,对应于第二电连接层。
113、115:其他CMOS层内电连接层。
112和114:CMOS层间电连接层。
2000:PMUT单元,参见图1。
200:牺牲材料层,材料可以是二氧化硅、掺杂二氧化硅等。
201:空腔。空腔的高度受到后续提及的支撑层210或压电层230的可靠性的限制,如受到支撑层210或压电层230的厚度的限制。在本发明的实施例中,空腔的高度在0.1μm-50μm之间,进一步的,空腔的高度在0.5μm-10μm之间。
210:支撑层,其材料包括硅、二氧化硅、氮化硅、氮化铝、钼、铂等中的一种。在可选的实施例中,支撑层210的厚度在0.1μm-10μm的范围内。在可选的实施例中,支撑层210的厚度大于空腔201的高度的十分之一。如能够理解的,当支撑层210的材料为金属时,支撑层210和后续提及的导电层250A/250B之间需要设置电学隔离层(可选用绝缘薄膜材料)。
220、240:电极层,材料可选钼、钌、金、铝、镁、钨、铜,钛、铱、锇、铬或以上金属的复合或其合金等。两个电极层的材料可以相同也可以不同。
230:压电层,材料可选多晶氮化铝(AlN)、多晶氧化锌、多晶锆钛酸铅(PZT)、多晶铌酸锂(LiNbO3)、多晶钽酸锂(LiTaO3)、多晶铌酸钾(KNbO3)等材料,上述的多晶材料还可以包括一定原子比的稀土元素掺杂材料,均属于本发明可以使用的压电层。
250A,250B:导电层,其材料可以选自用于形成电极层的材料。
260:器件保护层,一般为介质材料,如二氧化硅、氮化铝、氮化硅等。
300A,300B:导电用孔。
3000:PMUT结构(参见图1和图9)。
4000:PMUT结构阵列(参见图9)。
图1为根据本发明的一个示例性实施例的PMUT结构的结构示意图,如图1所示,该具体的PMUT结构3000包括:
CMOS单元1000(参见图1),CMOS单元1000包括CMOS晶体管(其包括源极和漏极101,栅极111)、彼此电绝缘的第一电连接层113A和第二电连接层113B、电路保护层110,电路保护层110覆盖CMOS晶体管、第一电连接层113A和第二电连接层113B;
PMUT单元2000(参见图1),包括支撑层210和PMUT,PMUT包括第一电极层240、第二电极层220与压电层230;和
彼此电绝缘的第一导电层250A与第二导电层250B,
其中:
支撑层210的一侧(如图1,为下侧)与电路保护层110的一侧(如图1所示,为上侧)接合而形成接合面L;
所述PMUT结构还包括用于PMUT的空腔201,空腔201设置在晶体管单元1000与支撑层210之间,可以看到,空腔201处于所述接合面L的上方;
第一电极层240经由第一导电层250A与第一电连接层113A电连接,第二电极层220至少经由第二导电层250B与第二电连接层113B电连接。
在本发明中,“接合”不仅包括如图1所示的两者直接接合的情况,例如直接键合,键合方案可以采用多种方式,包括硅-硅键合、硅-SiO2键合等,还可以包括在两者之间设置有其他接合用层或膜层的情况,这些均在本发明的保护范围之内。
需要专门指出的是,在本发明的具体的实施例中,以支撑层210与电路保护层110接合为例作了示例性说明,但是,PMUT单元与CMOS单元1000的接合可以是限定CMOS单元的表面的电路保护层,也可以是限定CMOS单元的表面的其他层,均在本发明的保护范围之内。
如图1所示的实施例中,CMOS单元1000还包括CMOS基底100,电路保护层110的一侧与PMUT单元2000接合,电路保护层110的另一侧与CMOS基底100接合。可选的,在有些情况下,PMUT单元也可以与CMOS基底100接合,这也在本发明的保护范围之内。
还需要专门指出的是,在本发明中,以CMOS作为晶体管的一个示例,从而以CMOS单元作为晶体管单元的一个示例,但是本发明不限于此,晶体管还可以是BiMOS(BT-polarMetal-Oxide Semiconductor,双极金属氧化物半导体)单元或BCD(Bipolar-CMOS-DMOS)等,从而晶体管单元还可以是BiMOS单元或BCD单元等。
在图1所示的实施例中,PMUT结构设置有第一导电用孔300A(例如参见图6)和第二导电用孔300B(例如参见图6),第一导电用孔300A贯穿支撑层210以及抵达电路保护层110内的第一电连接层113A,第二导电用孔300B贯穿支撑层210以及抵达电路保护层110内的第二电连接层113B,其中:第一导电层250A经由第一导电用孔300A与第一电连接层113A电连接,第二导电层250B经由第二导电用孔300B与第二电连接层113B电连接。
在可选的实施例中,第一电连接层113A与CMOS晶体管的电极中的一个(例如源极)电连接,第二电连接层113B与CMOS晶体管的电极中的另外的一个电极(例如栅极)电连接。不过,在CMOS单元中存在其他的电连接结构的情况下,基于需要和要求,第一电连接层113A和/或第二电连接层113B也可以与之电连接,这也在本发明的保护范围之内。
在图1所示的实施例中,设置了支撑层210,但是在本发明中也可以不设置支撑层210,例如,如图7所示,其中在形成PMUT单元时,底电极或第二电极层220直接设置在空腔201的上方,并不存在支撑层。此外,在设置了支撑层210的情况下,支撑层210的位置也可以是在第一电极层240的上方,如图8所示。以上方案均在本发明的保护范围之内。
如图1所示,在可选的实施例中,PMUT单元2000包括支撑层210,支撑层210用于实现PMUT的弯曲振动,支撑层210设置在PMUT(包括电极层220、240和压电层230)与CMOS单元1000之间,此时,第一导电用孔300A和第二导电用孔300B贯穿支撑层210。如图7所示,可以不设置支撑层210,或者如图8所示,支撑层210设置在顶电极或者第一电极层240的上方,此时如能够理解的,第一导电用孔300A和第二导电用孔300B不用或不存在贯穿支撑层的情况。但是,不论是否设置支撑层210,第一导电用孔300A和第二导电用孔300B均需要贯穿PMUT单元以抵达下方的电连接层。
虽然没有示出,第一导电层250A和第二导电层250B可以在PMUT结构的侧面分别与在侧面露出的第一电连接层113A和第二电连接层113B电连接,这也在本发明的保护范围之内。基于上述,本发明提出了一种PMUT结构,包括:
晶体管单元,晶体管单元的一侧包括晶体管;和
PMUT单元,包括PMUT,PMUT包括第一电极层、第二电极层与压电层,
其中:
所述PMUT结构包括用于PMUT的空腔,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面,所述空腔处于所述接合面的上方。
本发明中,“空腔处于接合面的上方”中的“上”是以晶体管单元为下或者处于下方的情况下而言的。本发明中,“空腔上侧”是空腔的远离晶体管的一侧,而“空腔下侧”是空腔的靠近晶体管的一侧。
采用上述方案,如后面参照图1-6示例性描述的,在本发明中,空腔201并非在CMOS晶圆上刻蚀、填充牺牲层材料、平坦化、最后阶段释放等方案实现,这就避免了现有技术中“为实现大的PMUT振动振幅,该空腔的深度通常在1微米以上,甚至3-5微米以上,在CMOS晶圆上实现空腔的制造流程对CMOS晶圆自身的设计和制造提出了新要求”这样的情况,有利于仍然利用现有标准工艺实现CMOS晶圆制造,降低CMOS与PMUT的集成难度和制造成本。
基于上述PMUT结构,其压电薄膜层或压电层230以及压电层两侧的顶底电极层均可呈现非平面结构(类梯形结构),该结构介于平面结构和穹形结构之间,在PMUT的振动单元振动时,除能进行弯曲振动之外,还能进行其他振动,比如纵向振动。与平面型PMUT相比,例如图1所示的耦合多种振动模式的PMUT能改善超声发射声压和接收灵敏度,同时也能增强PMUT的带宽,获得性能优异的声学性能。
此外,在支撑层210与晶体管单元接合的方案中,例如在支撑层210与晶体管单元的电路保护层110接合的方案中,PMUT单元2000与晶体管单元1000的晶圆侧(或正面)相接合,从而:(1)在后续的步骤中在支撑层210上制备PMUT时(例如参见图2-图5),支撑层210可以保护晶体管单元1000,或者(2)可以不用考虑制备PMUT时对晶体管单元1000的影响。这可以使得上述的PMUT结构对于压电材料的普适性强,既可以为氮化铝(AlN),也可以为锆钛酸铅(PZT)、铌酸锂(LiNbO3)、钽酸锂(LiTaO3)、铌酸钾(KNbO3)等材料。
下面参照图1-图6示例性说明图1所示的PMUT结构的制造方法。
如图2所示,提供CMOS单元1000,CMOS单元1000包括CMOS晶体管(图2中,101为晶体管的源极和漏级,111为晶体管的栅极)、彼此电绝缘的第一电连接层113A和第二电连接层113B、电路保护层110,电路保护层110覆盖CMOS晶体管、第一电连接层113A和第二电连接层113B。在图2中,113、115为其他CMOS层内电连接层,而112和114为CMOS层间电连接层。需要指出的是,图2所示结构为示例性的,对于本发明而言,CMOS单元1000可以包括CMOS晶体管和电路保护层110,还可以可选的包括第一电连接层113A、第二电连接层113B。
如图3所示,在图2的电路保护层110的上表面沉积和图形化而形成牺牲材料层200,其对应于后续形成的用于PMUT的空腔201。
如图4所示,在牺牲材料层200上设置与CMOS单元接合的PMUT单元,PMUT单元包括PMUT以及支撑层210,PMUT包括第一电极层240、第二电极层220与压电层230,支撑层210的一侧与电路保护层110的一侧表面接合,且牺牲材料层200以及PMUT分别处于支撑层210的两侧。
如图5所示,对图4中所示结构中的牺牲材料层200利用释放剂予以刻蚀或者释放,从而得到空腔201。
如图6所示,可以基于刻蚀工艺,形成第一导电用孔300A、第二导电用孔300B。第一导电用孔300A、第二导电用孔300B贯穿支撑层210后深入到电路保护层110以分别露出电路保护层110内的第一电连接层113A和第二电连接层113B。可选的实施例中,第一电连接层113A与CMOS晶体管的电极中的一个电连接,第二电连接层113B与CMOS晶体管的电极中的另外的一个电极电连接。
接着,如图1所示,沉积导电材料以形成第一导电层250A和第二导电层250B。如图1所示,第一导电层250A经由第一导电用孔300A与第一电连接层113A电连接,第二导电层250B经由第二导电用孔300B与第二电连接层113B电连接。
还可以在沉积了第一导电层250A和第二导电层250B之后,设置器件保护层260。
如前面参照图7中所述的,可以不设置支撑层210,此时,在上面的形成第一导电用孔300A、第二导电用孔300B的步骤中,第一导电用孔300A、第二导电用孔300B不存在穿过支撑层的情况。如图8所示,在支撑层210设置在顶电极的上方的情况下,第一导电用孔300A、第二导电用孔300B不必穿过支撑层。
在上述图1-图6所示的实施例中,虽然以单个PMUT单元与单个CMOS单元(对应于晶体管单元)的形式示例性说明了PMUT结构的制造过程,但是如能够理解的,上述过程也可以在晶圆级别上实现。具体的:提供晶体管单元包括提供晶体管晶圆,基于MEMS工艺,所述晶体管晶圆形成有多个晶体管单元1000;基于MEMS工艺,在电路保护层的表面沉积牺牲材料,以及对其图案化而形成多个牺牲材料层;设置与晶体管单元接合的PMUT单元包括:基于MEMS工艺,在多个牺牲材料层上方分别形成与所述多个晶体管单元分别对应的多个PMUT单元,且支撑层与晶体管晶圆上的电路保护层接合;基于MEMS工艺,形成分别与PMUT单元对应的所述第一导电用孔与第二导电用孔;基于MEMS工艺,形成分别与PMUT单元对应的所述第一导电层与第二导电层;在提供彼此电绝缘的第一导电层与第二导电层的步骤之后,所述方法还包括步骤:执行切割以形成包括单个PMUT与单个CMOS的PMUT与CMOSPMUT结构。
基于以上,本发明提出了一种简单、低成本、且与现有晶体管工艺完全兼容的PMUT和晶体管晶圆集成方案及其制造方法,通过牺牲层方案在晶体管晶圆表面上方(而非表面下方)形成空腔,该方案中除了实现PMUT电极与晶体管的电连接工艺步骤之外,将不对晶体管晶圆进行其他任何加工,与现有晶体管晶圆制造工艺兼容,制造方案便捷成本低。
图9为根据本发明的一个示例性实施例的PMUT结构阵列的示意图。如图9所示,上述的PMUT结构3000可以仅仅是阵列4000中的一个阵元。图9中,空心圆代表PMUT结构3000的PMUT振动区域,除了圆形之外,其可以是椭圆、多边形及其组合等任意需要的形状。黑实心圆代表PMUT单元与CMOS单元实现电连接,如图1所示的第一电连接层113A和第二电连接层113B处,其也可以是任意需要的形状。PMUT结构3000组合构成PMUT结构阵列4000。
每个PMUT单元2000可以通过与之匹配的CMOS电路单独控制,形成二维PMUT结构阵列4000。
也可以将多个PMUT结构3000连接在一起,比如同一列上的PMUT结构3000的电极互联,形成一维线阵列,此时CMOS单元的电路与PMUT单元的电连接点减少,一对CMOS单元与PMUT单元的电连接点对多个PMUT单元同时控制。
可以基于PMUT结构或者PMUT结构阵列,形成超声换能器,该超声换能器可以用在超声成像仪或者其他的电子设备上。
在本发明中,对于数值范围,如果没有明确指出,该数值范围包括端点值,且可以为该数值范围内的中点值、三分之一值、三分之二值等。
基于以上,本发明提出了如下技术方案:
1、一种PMUT结构,包括:
晶体管单元,晶体管单元的一侧包括晶体管;和
PMUT单元,包括PMUT,PMUT包括第一电极层、第二电极层与压电层,
其中:
所述PMUT结构包括用于PMUT的空腔,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面,所述空腔处于所述接合面的上方。
2、根据1所述的PMUT结构,其中:
PMUT单元还包括支撑层。
3、根据2所述的PMUT结构,其中:
所述空腔设置在晶体管单元与支撑层之间,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面,所述空腔处于所述接合面的上方;且
所述支撑层包括处于空腔上侧的部分以及处于空腔的两侧的部分,且支撑层的处于空腔两侧的部分在支撑层的厚度方向上处于支撑层的处于空腔上侧的部分的下方。
4、根据3所述的PMUT结构,其中:
所述支撑层的材料包括硅、二氧化硅、氮化硅、氮化铝、钼、铂中的一种。
5、根据3所述的PMUT结构,其中:
所述支撑层的厚度在0.1μm-10μm的范围内。
6、根据3所述的PMUT结构,其中:
所述支撑层的厚度大于空腔的高度的十分之一。
7、根据3所述的PMUT结构,其中:
所述支撑层包括处于空腔上侧的部分限定用于PMUT的空腔的上侧,所述晶体管单元的一侧为平坦面且限定所述空腔的下侧。
8、根据1所述的PMUT结构,其中:
晶体管单元包括所述晶体管、彼此电绝缘的第一电连接层和第二电连接层;
所述PMUT结构还包括彼此电绝缘的第一导电层与第二导电层;
第一电极层至少经由第一导电层与第一电连接层电连接,第二电极层至少经由第二导电层与第二电连接层电连接。
9、根据8所述的PMUT结构,还包括:
第一导电用孔和第二导电用孔,第一导电用孔贯穿支撑层以及抵达晶体管单元内的第一电连接层,第二导电用孔贯穿支撑层以及抵达晶体管单元内的第二电连接层,
其中:
第一导电层经由第一导电用孔与第一电连接层电连接,第二导电层经由第二导电用孔与第二电连接层电连接。
10、根据8所述的PMUT结构,其中:
第一电连接层与晶体管的电极中的一个电连接,第二电连接层与晶体管的电极中的另外的一个电极电连接。
11、根据1所述的PMUT结构,其中:
所述晶体管单元包括CMOS单元、BiMOS单元、BCD单元中的一种。
12、根据1所述的PMUT结构,其中:
所述空腔的高度在0.1μm-50μm之间。
13、根据1所述的PMUT结构,其中:
所述空腔的高度在0.5μm-10μm之间。
14、根据1所述的PMUT结构,其中:
所述压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层;或者所述压电层为AlN压电层。
15、一种PMUT结构的制造方法,包括步骤:
提供晶体管单元,晶体管单元的一侧包括晶体管;
在晶体管单元的一侧沉积牺牲材料,以及对其图案化而形成牺牲材料层;
设置与晶体管单元接合的PMUT单元,PMUT单元包括PMUT,PMUT包括第一电极层、第二电极层与压电层,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面;和
释放牺牲材料层以形成用于PMUT的空腔,所述空腔处于所述接合面的上方。
16、根据15所述的方法,其中:
在设置与晶体管单元接合的PMUT单元的步骤中,底电极的一侧与晶体管单元的所述一侧的表面接合,且牺牲材料层处于底电极与晶体管单元的所述一侧的表面之间。
17、根据15所述的方法,其中:
所述PMUT单元还包括支撑层;
在晶体管单元的一侧沉积牺牲材料以及对其图案化而形成牺牲材料层的步骤,和在设置与晶体管单元接合的PMUT单元的步骤中,支撑层的一侧与晶体管单元的所述一侧的表面接合,且PMUT以及牺牲材料层分别处于支撑层的上下两侧;且
所述支撑层包括处于空腔上侧的部分以及处于空腔的两侧的部分,且支撑层的处于空腔两侧的部分在支撑层的厚度方向上处于支撑层的处于空腔上侧的部分的下方。
18、根据15所述的方法,其中:
所述晶体管单元包括晶体管、彼此电绝缘的第一电连接层和第二电连接层;
所述方法还包括步骤:提供彼此电绝缘的第一导电层与第二导电层,第一电极层至少经由第一导电层与第一电连接层电连接,第二电极层至少经由第二导电层与第二电连接层电连接。
19、根据18所述的方法,其中:
在提供彼此电绝缘的第一导电层与第二导电层的步骤之前,还包括步骤:形成第一导电用孔与第二导电用孔,第一导电用孔露出晶体管单元内的第一电连接层,第二导电用孔露出晶体管单元内的第二电连接层;
在提供彼此电绝缘的第一导电层与第二导电层的步骤中,第一导电层经由第一导电用孔与第一电连接层电连接,第二导电层经由第二导电用孔与第二电连接层电连接。
20、根据18所述的方法,其中:
第一电连接层与晶体管的电极中的一个电连接,第二电连接层与晶体管的电极中的另外的一个电极电连接。
21、根据15所述的方法,其中:
提供晶体管单元的步骤包括提供晶体管晶圆,基于MEMS工艺,所述晶体管晶圆形成有多个晶体管单元;
基于MEMS工艺,在晶体管单元的一侧沉积牺牲材料,以及对其图案化而形成多个牺牲材料层;
设置与晶体管单元接合的PMUT单元包括:基于MEMS工艺,形成与所述多个晶体管单元分别对应的多个PMUT单元;
基于MEMS工艺,形成分别与PMUT单元对应的所述第一导电用孔与第二导电用孔;
基于MEMS工艺,形成分别与PMUT单元对应的所述第一导电层与第二导电层;
在提供彼此电绝缘的第一导电层与第二导电层的步骤之后,所述方法还包括步骤:执行切割以形成包括单个PMUT单元与单个晶体管单元的PMUT结构。
22、根据15所述的方法,其中:
“在晶体管单元的一侧沉积牺牲材料,以及对其图案化而形成牺牲材料层”的步骤中,在晶体管单元的一侧的平坦表面上沉积牺牲材料;
“设置与晶体管单元接合的PMUT单元”的步骤中,PMUT单元的一侧与晶体管单元的所述一侧的平坦表面接合以形成接合面。
23、根据15所述的方法,还包括步骤:
沉积器件保护层,所述器件保护层覆盖PMUT、第一导电层与第二导电层。
24、根据15所述的方法,其中:
所述晶体管单元包括CMOS单元、BiMOS单元、BCD单元中的一种。
25、根据15所述的方法,其中:
所述压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层。
26、一种PMUT结构阵列,包括多个根据1-14中任一项所述的PMUT结构,或者多个根据15-25中任一项所述的制造方法制造的PMUT结构。
27、一种电子设备,包括根据1-14中任一项所述的PMUT结构,或者根据15-25中任一项所述的制造方法制造的PMUT结构,或者根据26所述的PMUT结构阵列。
28、根据27所述的电子设备,其中:
所述电子设备包括如下中的至少一种:超声成像仪、超声测距仪、超声指纹传感器、无损探伤仪、流量计、力觉反馈设备、烟雾报警器。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化,本发明的范围由所附权利要求及其等同物限定。
Claims (28)
1.一种PMUT结构,包括:
晶体管单元,晶体管单元的一侧包括晶体管;和
PMUT单元,包括PMUT,PMUT包括第一电极层、第二电极层与压电层,
其中:
所述PMUT结构包括用于PMUT的空腔,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面,所述空腔处于所述接合面的上方。
2.根据权利要求1所述的PMUT结构,其中:
PMUT单元还包括支撑层。
3.根据权利要求2所述的PMUT结构,其中:
所述空腔设置在晶体管单元与支撑层之间,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面,所述空腔处于所述接合面的上方;且
所述支撑层包括处于空腔上侧的部分以及处于空腔的两侧的部分,且支撑层的处于空腔两侧的部分在支撑层的厚度方向上处于支撑层的处于空腔上侧的部分的下方。
4.根据权利要求3所述的PMUT结构,其中:
所述支撑层的材料包括硅、二氧化硅、氮化硅、氮化铝、钼、铂中的一种。
5.根据权利要求3所述的PMUT结构,其中:
所述支撑层的厚度在0.1μm-10μm的范围内。
6.根据权利要求3所述的PMUT结构,其中:
所述支撑层的厚度大于空腔的高度的十分之一。
7.根据权利要求3所述的PMUT结构,其中:
所述支撑层包括处于空腔上侧的部分限定用于PMUT的空腔的上侧,所述晶体管单元的一侧为平坦面且限定所述空腔的下侧。
8.根据权利要求1所述的PMUT结构,其中:
晶体管单元包括所述晶体管、彼此电绝缘的第一电连接层和第二电连接层;
所述PMUT结构还包括彼此电绝缘的第一导电层与第二导电层;
第一电极层至少经由第一导电层与第一电连接层电连接,第二电极层至少经由第二导电层与第二电连接层电连接。
9.根据权利要求8所述的PMUT结构,还包括:
第一导电用孔和第二导电用孔,第一导电用孔贯穿支撑层以及抵达晶体管单元内的第一电连接层,第二导电用孔贯穿支撑层以及抵达晶体管单元内的第二电连接层,
其中:
第一导电层经由第一导电用孔与第一电连接层电连接,第二导电层经由第二导电用孔与第二电连接层电连接。
10.根据权利要求8所述的PMUT结构,其中:
第一电连接层与晶体管的电极中的一个电连接,第二电连接层与晶体管的电极中的另外的一个电极电连接。
11.根据权利要求1所述的PMUT结构,其中:
所述晶体管单元包括CMOS单元、BiMOS单元、BCD单元中的一种。
12.根据权利要求1所述的PMUT结构,其中:
所述空腔的高度在0.1μm-50μm之间。
13.根据权利要求1所述的PMUT结构,其中:
所述空腔的高度在0.5μm-10μm之间。
14.根据权利要求1所述的PMUT结构,其中:
所述压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层;或者所述压电层为AlN压电层。
15.一种PMUT结构的制造方法,包括步骤:
提供晶体管单元,晶体管单元的一侧包括晶体管;
在晶体管单元的一侧沉积牺牲材料,以及对其图案化而形成牺牲材料层;
设置与晶体管单元接合的PMUT单元,PMUT单元包括PMUT,PMUT包括第一电极层、第二电极层与压电层,PMUT单元的一侧与晶体管单元的一侧接合以形成接合面;和
释放牺牲材料层以形成用于PMUT的空腔,所述空腔处于所述接合面的上方。
16.根据权利要求15所述的方法,其中:
在设置与晶体管单元接合的PMUT单元的步骤中,底电极的一侧与晶体管单元的所述一侧的表面接合,且牺牲材料层处于底电极与晶体管单元的所述一侧的表面之间。
17.根据权利要求15所述的方法,其中:
所述PMUT单元还包括支撑层;
在晶体管单元的一侧沉积牺牲材料以及对其图案化而形成牺牲材料层的步骤,和在设置与晶体管单元接合的PMUT单元的步骤中,支撑层的一侧与晶体管单元的所述一侧的表面接合,且PMUT以及牺牲材料层分别处于支撑层的上下两侧;且
所述支撑层包括处于空腔上侧的部分以及处于空腔的两侧的部分,且支撑层的处于空腔两侧的部分在支撑层的厚度方向上处于支撑层的处于空腔上侧的部分的下方。
18.根据权利要求15所述的方法,其中:
所述晶体管单元包括晶体管、彼此电绝缘的第一电连接层和第二电连接层;
所述方法还包括步骤:提供彼此电绝缘的第一导电层与第二导电层,第一电极层至少经由第一导电层与第一电连接层电连接,第二电极层至少经由第二导电层与第二电连接层电连接。
19.根据权利要求18所述的方法,其中:
在提供彼此电绝缘的第一导电层与第二导电层的步骤之前,还包括步骤:形成第一导电用孔与第二导电用孔,第一导电用孔露出晶体管单元内的第一电连接层,第二导电用孔露出晶体管单元内的第二电连接层;
在提供彼此电绝缘的第一导电层与第二导电层的步骤中,第一导电层经由第一导电用孔与第一电连接层电连接,第二导电层经由第二导电用孔与第二电连接层电连接。
20.根据权利要求18所述的方法,其中:
第一电连接层与晶体管的电极中的一个电连接,第二电连接层与晶体管的电极中的另外的一个电极电连接。
21.根据权利要求15所述的方法,其中:
提供晶体管单元的步骤包括提供晶体管晶圆,基于MEMS工艺,所述晶体管晶圆形成有多个晶体管单元;
基于MEMS工艺,在晶体管单元的一侧沉积牺牲材料,以及对其图案化而形成多个牺牲材料层;
设置与晶体管单元接合的PMUT单元包括:基于MEMS工艺,形成与所述多个晶体管单元分别对应的多个PMUT单元;
基于MEMS工艺,形成分别与PMUT单元对应的所述第一导电用孔与第二导电用孔;
基于MEMS工艺,形成分别与PMUT单元对应的所述第一导电层与第二导电层;
在提供彼此电绝缘的第一导电层与第二导电层的步骤之后,所述方法还包括步骤:执行切割以形成包括单个PMUT单元与单个晶体管单元的PMUT结构。
22.根据权利要求15所述的方法,其中:
“在晶体管单元的一侧沉积牺牲材料,以及对其图案化而形成牺牲材料层”的步骤中,在晶体管单元的一侧的平坦表面上沉积牺牲材料;
“设置与晶体管单元接合的PMUT单元”的步骤中,PMUT单元的一侧与晶体管单元的所述一侧的平坦表面接合以形成接合面。
23.根据权利要求15所述的方法,还包括步骤:
沉积器件保护层,所述器件保护层覆盖PMUT、第一导电层与第二导电层。
24.根据权利要求15所述的方法,其中:
所述晶体管单元包括CMOS单元、BiMOS单元、BCD单元中的一种。
25.根据权利要求15所述的方法,其中:
所述压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层。
26.一种PMUT结构阵列,包括多个根据权利要求1-14中任一项所述的PMUT结构,或者多个根据权利要求15-25中任一项所述的制造方法制造的PMUT结构。
27.一种电子设备,包括根据权利要求1-14中任一项所述的PMUT结构,或者根据权利要求15-25中任一项所述的制造方法制造的PMUT结构,或者根据权利要求26所述的PMUT结构阵列。
28.根据权利要求27所述的电子设备,其中:
所述电子设备包括如下中的至少一种:超声成像仪、超声测距仪、超声指纹传感器、无损探伤仪、流量计、力觉反馈设备、烟雾报警器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210959223.5A CN117548317A (zh) | 2022-08-05 | 2022-08-05 | 空腔设置于晶体管单元上方的pmut结构及其制造方法 |
PCT/CN2023/110642 WO2024027728A1 (zh) | 2022-08-05 | 2023-08-02 | 空腔设置于晶体管单元上方的pmut结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210959223.5A CN117548317A (zh) | 2022-08-05 | 2022-08-05 | 空腔设置于晶体管单元上方的pmut结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117548317A true CN117548317A (zh) | 2024-02-13 |
Family
ID=89821096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210959223.5A Pending CN117548317A (zh) | 2022-08-05 | 2022-08-05 | 空腔设置于晶体管单元上方的pmut结构及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117548317A (zh) |
WO (1) | WO2024027728A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY191624A (en) * | 2017-09-29 | 2022-07-04 | Silterra Malaysia Sdn Bhd | Monolithic integration of pmut on cmos |
US10988376B2 (en) * | 2017-12-13 | 2021-04-27 | Vanguard International Semiconductor Singapore Pte. Ltd. | Monolithic integration of piezoelectric micromachined ultrasonic transducers and CMOS and method for producing the same |
CN109301061A (zh) * | 2018-09-28 | 2019-02-01 | 天津大学 | 柔性微型压电超声换能器、阵列及其形成方法 |
US11329098B2 (en) * | 2018-11-08 | 2022-05-10 | Vanguard International Semiconductor Singapore Pte. Ltd. | Piezoelectric micromachined ultrasonic transducers and methods for fabricating thereof |
US20220126321A1 (en) * | 2020-10-22 | 2022-04-28 | Shenzhen GOODIX Technology Co., Ltd. | Ultrasonic sensor with integrated thermal stabilization |
-
2022
- 2022-08-05 CN CN202210959223.5A patent/CN117548317A/zh active Pending
-
2023
- 2023-08-02 WO PCT/CN2023/110642 patent/WO2024027728A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024027728A1 (zh) | 2024-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bernstein et al. | Micromachined high frequency ferroelectric sonar transducers | |
US10322929B2 (en) | Monolithic integration of PMUT on CMOS | |
US7482194B2 (en) | Electronic component having micro-electrical mechanical system | |
US10864553B2 (en) | Piezoelectric transducers and methods of making and using the same | |
KR100634994B1 (ko) | 고분자계 용량적 초음파 변환기의 제조 방법 | |
CN101712028B (zh) | 一种薄膜超声换能器及其制备方法 | |
CN114486014B (zh) | Pmut结合mems压力传感器的超声换能器单元、阵列及制造方法 | |
US20180180724A1 (en) | Ultrasonic transducer integrated with supporting electronics | |
US20170312782A1 (en) | Integrated acoustic transducer with reduced propagation of undesired acoustic waves | |
JP2005051689A (ja) | 超音波アレイセンサおよび超音波センサ並びに超音波アレイセンサの製造方法 | |
CN117548317A (zh) | 空腔设置于晶体管单元上方的pmut结构及其制造方法 | |
CN113120854B (zh) | 一种背衬型高频宽带pmut单元及pmut阵列 | |
CN114864806A (zh) | 具有短波导结构的超声换能器及制造方法、超声检测装置 | |
WO2024027730A1 (zh) | 基底同侧设置有双pmut的微机械超声换能器结构及其制造方法 | |
CN117548315A (zh) | 晶体管单元与具有空腔的pmut单元集成的pmut结构 | |
CN117548316A (zh) | 支撑层为单晶薄膜层的pmut结构 | |
WO2024027732A1 (zh) | 具有双承载层的微机械超声换能器结构及其制造方法 | |
Mescher et al. | Novel MEMS microshell transducer arrays for high-resolution underwater acoustic imaging applications | |
CN117548318A (zh) | 具有支护层的pmut结构及其制造方法 | |
WO2024027731A1 (zh) | 承载层设置有双pmut的微机械超声换能器结构及其制造方法 | |
EP3905716B1 (en) | Ultrasound device | |
JPH05292598A (ja) | 音波トランスデューサ | |
Zhao et al. | Broadband and High-Pressure Output PMUT Array Based on Lead-Free KNN Thin Film | |
Ren et al. | Micromachined piezoelectric acoustic device | |
Zhao et al. | Design, Fabrication, and Characterization of High-Performance PMUT Arrays Based on Potassium Sodium Niobate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |