CN117548316A - 支撑层为单晶薄膜层的pmut结构 - Google Patents

支撑层为单晶薄膜层的pmut结构 Download PDF

Info

Publication number
CN117548316A
CN117548316A CN202210959222.0A CN202210959222A CN117548316A CN 117548316 A CN117548316 A CN 117548316A CN 202210959222 A CN202210959222 A CN 202210959222A CN 117548316 A CN117548316 A CN 117548316A
Authority
CN
China
Prior art keywords
layer
pmut
transistor
cell
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210959222.0A
Other languages
English (en)
Inventor
庞慰
牛鹏飞
张孟伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN202210959222.0A priority Critical patent/CN117548316A/zh
Priority to PCT/CN2023/110641 priority patent/WO2024027727A1/zh
Publication of CN117548316A publication Critical patent/CN117548316A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0644—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element
    • B06B1/0662—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element with an electrode on the sensitive surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种PMUT结构及其制造方法，该PMUT结构包括：晶体管单元，包括晶体管；和PMUT单元，包括PMUT及支撑层，PMUT包括第一电极层、第二电极层与压电层，其中：所述PMUT结构还包括用于PMUT的空腔；支撑层为单晶薄膜层，支撑层的一侧面对晶体管单元的表面；且PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。本发明还涉及一种包括上述PMUT结构的PMUT结构阵列，以及一种包括了上述的PMUT结构或PMUT结构阵列的电子设备。

Description

支撑层为单晶薄膜层的PMUT结构
技术领域
本发明的实施例涉及半导体领域，尤其涉及一种支撑层为单晶薄膜层的PMUT结构及其制造方法、一种PMUT结构阵列、一种具有该PMUT结构或者PMUT结构阵列的电子设备。
背景技术
压电微机械超声换能器Piezoelectric Micromachined UltrasonicTransducer，PMUT是利用压电材料的正逆压电效应使压电薄膜振动，从而发射或者接收超声波信号的MEMS器件。当PMUT既可以做执行器(发射声波)，又可以做传感器(接收声波)。基于MEMS标准工艺的PMUT批量化生产和晶圆级封装使其成本极大的降低，非常适合大规模商业应用。PMUT在超声测距、超声成像、超声无损检测、超声指纹识别、超声驱动器等方面都有较好的应用前景。
超声测距是PMUT的重要应用之一，主要利用飞行时间(Time of Flight，TOF)，即检测超声波从发射到接收所间隔的时间，来判断距离。基于此原理，PMUT超声测距在汽车倒车雷达、水下声纳探测、扫地机器人、超声烟雾报警器等场景都会用到。另外，PMUT超声指纹传感器，主要基于飞行时间(Time of Flight，TOF)，能够检测到手指真皮层的指纹，可以识别树脂做的假指纹，也可以使那些因为机械磨损造成表皮指纹损伤的人可以顺利读取指纹，是PMUT另一个重要应用，在信息安全等领域具有十分重要的作用。此外，无损探伤是PMUT在工业领域的一个典型应用，超声通过检测飞行时间和返回信号的强度，探测物体损伤，在电网、轨道和化工等领域有着非常广泛且迫切的需求。PMUT阵列全聚焦成像还具有实现3D成像的潜力，有望突破现有检测技术不能检测细微损伤的限制；同时其小尺寸在便携和低功耗的需求领域也都完全可以满足工业领域对无损探伤的要求。PMUT超声医学成像则通过检测飞行时间和返回信号的强度，针对现有超声探头尺寸较大、检测精度低、传播损耗大、检测时间长等限制，PMUT高密度阵列全聚焦相控阵成像，将使诊断速率和诊断精度大大提高，在医疗诊断领域会展现强大的应用能力。另外，PMUT还可以作为能量源，可应用于超声激励、能量传输等领域。
现有PMUT与CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)的集成主要是通过如下两种方案实现的：
方案1.以CMOS晶圆为基片，对其进行各种薄膜沉积和刻蚀流程加工，然而PMUT制造流程包含多种薄膜(比如压电薄膜、电极薄膜等)在不同温度下的沉积以及相应薄膜在不同气氛、液体环境的刻蚀，这就需要该加工工艺流程不对CMOS电路造成破坏。目前已知压电材料中，仅有AlN基压电材料等少数几种压电薄膜的MEMS制造流程与CMOS兼容，故而这种方案主要用于相应压电材料基集成化超声换能器的开发。然而压电薄膜的压电特性是PMUT性能的至关重要的决定部分，比如多晶锆钛酸铅(PZT)、LiNbO3等具有非常优异压电特性的压电材料，其加工工艺较AlN苛刻，与CMOS兼容性较差，故而基于上述工艺流程的CMOS集成化PMUT的开发受限较多，很难实现。
方案2.分别加工PMUT晶圆和CMOS晶圆，设定PMUT晶圆的设置压电薄膜的一侧以及CMOS晶圆的设置晶体管的一侧为相应晶圆的正面，将PMUT晶圆的正面和CMOS正面键合，构建CMOS集成化PMUT。与上述方案1相比，该方案对压电材料的局限性较小，然而，PMUT机械振动单元的有效振动是高效地发射和接受超声波的关键，这需要振动单元下方含有空腔结构，提供空间供振动单元有效振动，这需要CMOS上含有相应空腔。然而空腔尺寸是决定PMUT超声频率的核心要素，空腔尺寸的变化将导致PMUT超声频率的变化。在PMUT和CMOS两片晶圆键合时，不可避免的存在对准偏差，导致振动单元区域与本身设计之间存在随机偏差，造成所开发的CMOS集成化PMUT的频率波动。值得指出的是，应用于超声成像领域的PMUT振元的直径都非常小，通常在几十微米甚至更小，即使1微米的对准偏差也将造成很大的不利影响。
因此现有技术中存在开发出如下的CMOS与PMUT集成方案的需求：对压电材料本身普适性强，和/或CMOS单元与PMUT单元的集成过程不对空腔尺寸产生影响。
此外，现有PMUT与CMOS的集成主要是以CMOS晶圆为基片，对其进行多种薄膜沉积(包括但不局限于支撑层、电极层、压电层等)和刻蚀加工流程，实现在CMOS晶圆上集成PMUT。通常CMOS上集成的PMUT单元呈弯曲振动模式，即振动单元在垂直于薄膜厚度方向上弯曲振动，向外发射超声波。为实现有效的PMUT单元弯曲振动，首先面向PMUT振动单元的CMOS一侧(即CMOS的正面)需含有空腔，同时PMUT压电薄膜两侧的薄膜整体厚度不一致，其中一侧较另一侧厚，使整个振动单元的质量中心不在压电薄膜的中心，避免振膜呈现厚度伸缩模式的振动。
PMUT单元的结构通常包含支撑层、压电薄膜层以及压电薄膜两侧的顶、底电极层，支撑层薄膜是实现PMUT弯曲振动的部分，与多晶材料相比，单晶薄膜(例如硅单晶)具有非常优异的机械强度，尤其是其长期机械稳定性(单晶材料不存在晶界，不会出现位错引起的机械性能变化)，单晶薄膜作为PMUT的支撑层能显著提高PMUT的性能。然而，受限于多种工艺因素(比如CMOS晶圆的可承受的薄膜沉积温度较低，同时在CMOS的正面空腔化PMUT振动区域处，牺牲层材料与其周围的材料的材质不一致等)，在CMOS晶圆上很难实现单晶支撑层薄膜的沉积，影响PMUT本身的振动性能和长期振动一致性。因此需要开发一种支撑层薄膜呈单晶的PMUT与传统CMOS晶圆的集成方案。
发明内容
为缓解或解决现有技术中的上述问题的至少一个方面，提出本发明。
本发明的实施例涉及一种PMUT结构，包括：
晶体管单元，包括晶体管；和
PMUT单元，包括PMUT及支撑层，PMUT包括第一电极层、第二电极层与压电层，
其中：
所述PMUT结构还包括用于PMUT的空腔；
支撑层为单晶薄膜层，支撑层的一侧面对晶体管单元的表面；且
PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。
本发明的实施例还涉及一种PMUT结构的制造方法，所述PMUT结构包括用于PMUT的空腔，所述方法包括步骤：
提供晶体管单元，包括晶体管；和
设置与晶体管单元接合的PMUT单元，PMUT单元包括PMUT以及支撑层，PMUT包括第一电极层、第二电极层与压电层，
其中：
支撑层为单晶薄膜层；
PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。
本发明的实施例也涉及一种PMUT结构阵列，包括多个上述的PMUT结构，或者多个上述制造方法制造的PMUT结构。
本发明的实施例还涉及一种电子设备，包括上述的PMUT结构，或者上述制造方法制造的PMUT结构，或者上述的PMUT结构阵列。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：
图1为根据本发明的一个示例性实施例的PMUT与CMOS的组件的结构示意图；
图2-7为根据本发明的一个示例性实施例的示例性示出PMUT与CMOS的组件的制造方法的截面示意图；
图8为根据本发明的另一个示例性实施例的PMUT与CMOS的组件的结构示意图；
图9-13为根据本发明的另一个示例性实施例的示例性示出PMUT与CMOS的组件的制造方法的截面示意图；
图14为根据本发明的再一个示例性实施例的PMUT结构的结构示意图，其中支撑层与电路保护层之间设置有接合层以在支撑层与电路保护层之间设置用于PMUT的空腔；
图15为根据本发明的一个示例性实施例的PMUT结构阵列的示意图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。发明的一部分实施例，而并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
首先，本发明的附图中的附图标记说明如下：
1000：CMOS单元或晶体管单元，例如参见图1。
100：CMOS基底或晶体管基底，可选材料为单晶硅、氮化镓、砷化镓、蓝宝石、石英、碳化硅、金刚石等。
101：晶体管的源极和漏极。
110：电路保护层，其为绝缘材料层，可以是二氧化硅、氮化硅等。
111：晶体管的栅极。
113A：晶体管单元层内电连接层，对应于第一电连接层，材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等，上述材料也适用于其他电连接层。
113B：晶体管单元层内电连接层，对应于第二电连接层。
113、115：其他晶体管单元层内电连接层。
112和114：晶体管单元层间电连接层。
116：导电材料层。
118：空腔。
2000’：PMUT初步单元，例如参见图3。
2000”：支撑层初始结构，例如参见图5。
2000：PMUT单元，例如参见图12。
200：PMUT辅助基底，可选材料为单晶硅、氮化镓、砷化镓、蓝宝石、石英、碳化硅、金刚石等。
210：辅助连接层，可以是由任何能够将支撑层和辅助基底200临时接合的材料，例如可以为光刻胶或者氧化层。以SOI结构为例，PMUT辅助基底200为氮化镓层，辅助连接层210为氧化层，而支撑层220为单晶硅层。
220：支撑层，其材料可以为单晶薄膜材料，例如单晶硅等。
220A，220B：导电用孔。
230、260：电极层，材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。两个电极层的材料可以相同也可以不同。
240A，240B：导电层，其材料可以选自用于形成电极层的材料。
250：压电层，材料可选多晶氮化铝(AlN)、多晶氧化锌、多晶锆钛酸铅(PZT)、多晶铌酸锂(LiNbO3)、多晶钽酸锂(LiTaO3)、多晶铌酸钾(KNbO3)等材料，或者单晶氮化铝、单晶氮化镓、单晶铌酸锂、单晶锆钛酸铅、单晶铌酸钾、单晶石英薄膜、或者单晶钽酸锂等材料，上述的单晶或多晶材料还可以包括一定原子比的稀土元素掺杂材料，均属于本发明可以使用的压电层。在具体的实施例中，所述单晶压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层。
270：器件保护层(参见图1)，一般为介质材料，如二氧化硅、氮化铝、氮化硅、聚对二甲苯等。
280A，280B(参见图1)：电极引出层，其材料可以选自用于形成电极层的材料。
300A，300B：导电用孔(参见图7)。
400：接合层(参见图14)，其具有预设厚度，其用于将支撑层220与电路保护层110接合，例如可以是金属键合层，例如金-金键合、铝-锗键合等，材料可以与导电材料层116相同。接合层也可以是其它将两层接合在一起的材料层。
3000：PMUT结构(参见图1和图15)。
4000：PMUT结构阵列(参见图15)。
图1为根据本发明的一个示例性实施例的PMUT结构的结构示意图，图8为根据本发明的另一个示例性实施例的PMUT结构的结构示意图。如图1和图8所示，该PMUT结构3000包括：
CMOS单元1000(参见图2和图9)，CMOS单元1000包括CMOS晶体管(其包括源极和漏极101，栅极111)、彼此电绝缘的第一电连接层113A和第二电连接层113B、电路保护层110，电路保护层110覆盖CMOS晶体管、第一电连接层113A和第二电连接层113B；
PMUT单元2000(参见图3和图12)，包括支撑层220和PMUT，PMUT包括第一电极层260、第二电极层230与压电层250；和
彼此电绝缘的第一导电层240A与第二导电层240B，参见图1和图8，
其中：
支撑层220的一侧(如图1和图8所示，为下侧)与电路保护层110的一侧(如图1和图8所示，为上侧)接合；
所述PMUT结构还包括用于PMUT的空腔118，如图1和图8所示；
第一电极层260至少经由第一导电层240A与第一电连接层113A电连接，第二电极层230至少经由第二导电层240B与第二电连接层113B电连接；且
所述支撑层220为单晶薄膜层。
基于后续参照图1-图13对PMUT结构的制造过程的示例性描述，可知本发明的PMUT结构中的支撑层为单晶薄膜层，例如单晶硅层，而单晶薄膜层具有非常优异的机械强度，尤其是其长期机械稳定性(单晶材料不存在晶界，不会出现位错引起的机械性能变化)，如此，单晶薄膜作为PMUT的支撑层显著提高了PMUT的性能。如后续参照图1-图13对PMUT结构的制造过程的示例性描述的，本发明的技术方案克服了现有技术中受限于多种工艺因素(比如CMOS晶圆的可承受的薄膜沉积温度较低，同时在CMOS的正面空腔化PMUT振动区域处，牺牲层材料与其周围的材料的材质不一致等)导致在CMOS晶圆上很难实现单晶支撑层薄膜的沉积从而影响PMUT本身的振动性能和长期振动一致性的技术问题。
如图1和图8所示，电路保护层110的上侧(图1和图8中的上侧)设置有用于PMUT的空腔118。需要指出的是，空腔118也可以不通过在电路保护层110中设置而形成，而是可以通过在将电路保护层110与支撑层220接合连接的过程中，选择合适厚度的接合层400，从而直接在支撑层220与电路保护层110之间留出空隙层供PMUT的振动单元振动，即形成用于PMUT的空腔118，参见图14。
在图1所示的实施例中，PMUT结构设置有第一导电用孔300A和第二导电用孔300B(例如参见图7)，第一导电用孔300A贯穿支撑层220以及抵达电路保护层110内的第一电连接层113A，第二导电用孔300B贯穿支撑层220以及抵达电路保护层110内的第二电连接层113B，其中：第一导电层240A经由第一导电用孔300A与第一电连接层113A电连接，第二导电层240B经由第二导电用孔300B与第二电连接层113B电连接。更具体的，如图1所示，PMUT设置在支撑层220的下侧且处于空腔118内，PMUT还包括设置在空腔118内与第一电极层260电连接的第一电极引出层280A以及与第二电极层230电连接的第二电极引出层280B(也可以参见图3)；且支撑层220设置有第三导电用孔220A和第四导电用孔220B(例如参见图7)，如图1所示，第一电极引出层280A经由第三导电用孔220A与在支撑层220的另一侧(图1中的上侧)的第一导电层240A电连接，第二电极引出层280B经由第四导电用孔220B与在支撑层220的另一侧的第二导电层240B电连接。
如图8所示，PMUT结构设置有第一导电用孔300A和第二导电用孔300B(例如参见图13)，第一导电用孔300A贯穿支撑层220以及抵达电路保护层110内的第一电连接层113A，第二导电用孔300B贯穿支撑层220以及抵达电路保护层110内的第二电连接层113B，其中：第一导电层240A经由第一导电用孔300A与第一电连接层113A电连接，第二导电层240B经由第二导电用孔300B与第二电连接层113B电连接。
虽然没有示出，第一导电层240A和第二导电层240B可以在PMUT结构的侧面分别与在侧面露出的第一电连接层113A和第二电连接层113B电连接，这也在本发明的保护范围之内。
如图1和图8所示的实施例中，CMOS单元1000还包括CMOS基底100，电路保护层110的一侧与支撑层220接合，电路保护层110的另一侧与CMOS基底100接合。可选的，在有些情况下，也可以不设置或者移除CMOS基底100，这也在本发明的保护范围之内。
在可选的实施例中，第一电连接层113A与CMOS晶体管的电极中的一个(例如源极)电连接，第二电连接层113B与CMOS晶体管的电极中的另外的一个电极(例如栅极)电连接。不过，在CMOS单元中存在其他的电连接结构的情况下，基于需要和要求，第一电连接层113A和/或第二电连接层113B也可以与之电连接，这也在本发明的保护范围之内。
在本发明中，“支撑层的一侧与CMOS单元或晶体管单元接合”不仅包括支撑层与CMOS单元或晶体管单元直接接合，还包括在两者之间设置有其他层或膜层的情况。
需要专门指出的是，在本发明的具体的实施例中，以PMUT基底与电路保护层接合为例作了示例性说明，但是，PMUT基底与CMOS单元1000的接合可以是限定CMOS单元的表面的电路保护层，也可以是限定CMOS单元的表面的其他层，均在本发明的保护范围之内。
还需要专门指出的是，在本发明中，以CMOS作为晶体管的一个示例，从而以CMOS单元作为晶体管单元的一个示例，但是本发明不限于此，晶体管还可以是BiMOS(BI-polarMetal-Oxide Semiconductor，双极金属氧化物半导体)单元或BCD(Bipolar-CMOS-DMOS)等，从而晶体管单元还可以是BiMOS单元或BCD单元等。
同样的，本发明中的“PMUT基底与晶体管单元的一侧的表面接合”可以是PMUT基底与晶体管单元的表面直接接合的情况，还可以包括在PMUT基底与晶体管单元的表面之间设置有其他接合用层或膜层的情况，均在本发明的保护范围之内。
在本发明所示的实施例中，支撑层的一侧与CMOS单元的电路保护层110接合，不过可选的，支撑层的一侧也可以与CMOS单元的CMOS基底100接合。
基于以上，本发明提出了一种PMUT结构，包括晶体管单元和PMUT单元，PMUT单元包括PMUT及支撑层，PMUT包括第一电极层、第二电极层与压电层，其中：所述PMUT结构还包括用于PMUT的空腔；且支撑层为单晶薄膜层，支撑层的一侧面对晶体管单元的表面；且PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。
在图1和图8所示的结构中，如后续参照附图2-图7以及附图9-图13所述的，支撑层220可以实现为单晶薄膜层，如此，在本发明的技术方案中，单晶薄膜层是实现PMUT弯曲振动的部分，与多晶材料相比，单晶薄膜(例如硅单晶)具有非常优异的机械强度，尤其是其长期机械稳定性(单晶材料不存在晶界，不会出现位错引起的机械性能变化)，单晶薄膜作为PMUT的支撑层能显著提高PMUT的性能，不存在或者减少了现有技术中在CMOS晶圆上很难实现单晶支撑层薄膜的沉积从而影响PMUT本身的振动性能和长期振动一致性的问题。
另外，当PMUT的至少一部分设置在空腔内时(图1)，空腔对PMUT(尤其是压电层)起到与外界环境隔离的保护作用，能够提高PMUT的可靠性和长期稳定性，进而在上述的PMUT结构用在例如成像仪中时，可以提高最终成像系统的可靠性和长期稳定性。
此外，上述技术方案中，支撑层220与电路保护层110接合，即，PMUT单元2000与CMOS单元1000的晶圆侧(或正面)相接合，从而：(1)在后续的步骤中在支撑层220上制备PMUT时(例如参见图9-图13)，支撑层220可以保护CMOS单元1000，或者(2)可以直接以PMUT初步单元2000’与CMOS单元1000接合(例如参见图2-图7)，不用考虑制备PMUT时对CMOS单元1000的影响。这可以使得上述的PMUT结构对于压电材料的普适性强，既可以为氮化铝(AlN)，也可以为锆钛酸铅(PZT)、铌酸锂(LiNbO3)、钽酸锂(LiTaO3)、铌酸钾(KNbO3)等材料，从而可以克服背景技术中提及的方案1存在的“比如PZT、LiNbO3等具有非常优异压电特性的压电材料，其加工工艺较AlN苛刻，与CMOS兼容性较差”的技术问题。
这里的“支撑层220与电路保护层110接合”可以是两者直接接合(例如直接键合)，也可以是利用另外的接合层(例如金属键合层)的接合，均在本发明的保护范围之内。
下面参照图1-图7示例性说明图1所示的PMUT结构的制造方法。
如图2所示，提供CMOS单元1000，CMOS单元1000包括CMOS晶体管(图2中，101为晶体管的源极和漏级，111为晶体管的栅极)、彼此电绝缘的第一电连接层113A和第二电连接层113B、电路保护层110，电路保护层110覆盖CMOS晶体管、第一电连接层113A和第二电连接层113B。在图2中，113、115为其他CMOS层内电连接层，而112和114为CMOS层间电连接层。需要指出的是，图2所示结构为示例性的，对于本发明而言，CMOS单元1000可以包括CMOS晶体管和电路保护层110，还可以可选的包括第一电连接层113A、第二电连接层113B。
如图3所示，提供PMUT初步单元2000’，PMUT初步单元2000’包括辅助基底200、支撑层220以及设置在辅助基底200的一侧(图3中辅助基底200的上侧)与支撑层220的另一侧(图3中支撑层220的下侧)之间的辅助连接层210，PMUT设置在支撑层220的与另一侧相对的一侧(即图3中支撑层220的上侧)，PMUT包括第一电极层260、第二电极层230与压电层250，PMUT还包括与第一电极层260电连接的第一电极引出层280A以及与第二电极层230电连接的第二电极引出层280B。
在图3所示的实施例中，辅助基底200、支撑层220以及辅助连接层210形成支撑层初始结构，支撑层初始结构可以是SOI(Silicon On Insulator)结构，相应的，支撑层220为单晶硅层。此时，PMUT初步单元2000’可以是基于SOI晶圆的PMUT初步单元2000’。不过，支撑层初始结构不限于使用SOI结构或者SOI晶圆，也可以采用其他的任何单晶晶圆结构。
如图3所示，PMUT初步单元2000’中，并不包括将PMUT电极与CMOS电极连接在一起的电连接结构。
如图4所示，在图2中的CMOS单元1000的电路保护层110的上侧形成，例如通过刻蚀，用于PMUT的空腔118，如后续图5所示，该空腔118的尺寸足以容纳PMUT。
如图5所示，将图3中所示的PMUT初步单元2000’与图4所示的CMOS单元1000接合。具体的，将CMOS单元1000的正面(含有CMOS电路的一侧)与PMUT初步单元2000’的正面(设置压电层250的一侧)键合，即将支撑层220和电路保护层110键合。键合方案可以采用多种方式，包括硅-硅键合、硅-SiO2键合、金属键合等。
在可选的实施例中，参见图14，通过键合方式，比如金属块与金属块的键合形成键合层400，可以在支撑层220和电路保护层110之间留出空隙(该间隙可以构成空腔)供PMUT的振动单元振动，这种情况下，不需要在CMOS单元1000上开出空腔118。
如图6所示，移除辅助连接层210和辅助基底200，以露出支撑层220的图5中的上侧。
如图7所示，可以基于刻蚀工艺，形成第一导电用孔300A、第二导电用孔300B、第三导电用孔220A、第四导电用孔220B。第一导电用孔300A、第二导电用孔300B贯穿支撑层220后深入到电路保护层110以分别露出电路保护层110内的第一电连接层113A和第二电连接层113B。可选的实施例中，第一电连接层113A与晶体管的电极中的一个电连接，第二电连接层113B与晶体管的电极中的另外的一个电极电连接。第三导电用孔220A、第四导电用孔220B则在支撑层220的预定位置贯穿支撑层220以露出第一电极引出层280A和第二电极引出层280B。
接着，如图1所示，在第一导电用孔300A和第二导电用孔300B在电路保护层110的部分中填充导电材料层116后，又沉积导电材料以形成第一导电层240A和第二导电层240B。如图1所示，第一导电层240A经由第一导电用孔300A(设置有导电材料)与第一电连接层113A电连接、经由第三导电用孔220A与第一电极引出层280A电连接，第二导电层240B经由第二导电用孔300B与第二电连接层113B电连接、经由第四导电用孔220B与第二电极引出层280B电连接。
还可以在沉积了第一导电层240A和第二导电层240B之后，设置器件保护层270。
需要指出的是，也可以不专门设置导电材料层116，而是直接在沉积导电层的过程中，使得用于形成导电层的导电材料直接进入到第一导电用孔300A和第二导电用孔300B中以与第一电连接层113A和第二电连接层113B直接电连接，这也在本发明的保护范围之内。
在图1-图7所示的实施例中，PMUT晶圆与CMOS晶圆是分别加工的，虽然PMUT仅加工成一个半成品，缺少PMUT晶圆与CMOS晶圆之间的电连接部分，然而PMUT的主要结构组成部分，比如压电薄膜或压电层和电极层都已加工完成，所缺部分是PMUT与CMOS之间的电连接部分，这部分所需的加工流程是常用的例如硅材料的工艺流程，这些工艺流程不存在CMOS晶圆与PMUT晶圆的加工工艺兼容性问题。
下面参照图8-图13示例性说明图8所示的PMUT结构的制造方法。
如图9所示，提供CMOS单元1000，CMOS单元1000包括CMOS晶体管(图9中，101为晶体管的源极和漏级，111为晶体管的栅极)、彼此电绝缘的第一电连接层113A和第二电连接层113B、电路保护层110，电路保护层110覆盖CMOS晶体管、第一电连接层113A和第二电连接层113B。在图9中，113、115为其他CMOS层内电连接层，而112和114为CMOS层间电连接层。需要指出的是，图9所示结构为示例性的，对于本发明而言，CMOS单元1000至少包括CMOS晶体管、第一电连接层113A、第二电连接层113B和电路保护层110。
在图9中的CMOS单元1000的电路保护层110的上侧，例如通过刻蚀，设置有用于PMUT的空腔118。
如图10所示，在图9的CMOS单元1000上接合支撑层初始结构，即，将支撑层初始结构与图9所示的CMOS单元1000接合。所述支撑层初始结构包括辅助基底200、支撑层220以及设置在辅助基底200与支撑层220之间的辅助连接层210。在具体的实施例中，将CMOS单元1000的电路保护层110与支撑层220键合。键合方案可以采用多种方式，包括硅-硅键合、硅-SiO2键合、金属键合等。
在可选的实施例中，相似的，可以参照图14，在可选的实施例中，通过键合方式，比如金属块与金属块的键合，可以在支撑层220和电路保护层110之间留出空隙供PMUT的振动单元振动，这种情况下，不需要在CMOS单元1000上设置空腔118。
在图10所示的实施例中，辅助基底200、支撑层220以及辅助连接层210形成支撑层初始结构，支撑层初始结构可以是SOI(Silicon On Insulator)结构，相应的，支撑层220为单晶硅层。此时，支撑层初始结构可以是基于SOI晶圆的结构。不过，支撑层初始结构不限于使用SOI结构或者SOI晶圆，也可以采用其他的任何单晶晶圆结构。
如图11所示，移除辅助连接层210和辅助基底200，以露出支撑层220的图10中的上侧。
如图12所示，在支撑层220的上侧形成第一电极层260、第二电极层230与压电层250。
如图13所示，可以基于刻蚀工艺，形成第一导电用孔300A、第二导电用孔300B。第一导电用孔300A、第二导电用孔300B贯穿支撑层220后深入到电路保护层110以分别露出电路保护层110内的第一电连接层113A和第二电连接层113B。可选的实施例中，第一电连接层113A与晶体管的电极中的一个电连接，第二电连接层113B与晶体管的电极中的另外的一个电极电连接。
接着，如图8所示，在第一导电用孔300A和第二导电用孔300B在电路保护层110的部分中填充导电材料层116后，又沉积导电材料以形成第一导电层240A和第二导电层240B。如图8所示，与第一电极层260电连接的第一导电层240A经由第一导电用孔300A(设置有导电材料)与第一电连接层113A电连接，与第二电极层230电连接的第二导电层240B经由第二导电用孔300B与第二电连接层113B电连接。
还可以在沉积了第一导电层240A和第二导电层240B之后，设置器件保护层270。
需要指出的是，也可以不专门设置导电材料层116，而是直接在沉积导电层的过程中，使得用于形成导电层的导电材料直接进入到第一导电用孔300A和第二导电用孔300B中以与第一电连接层113A和第二电连接层113B直接电连接，这也在本发明的保护范围之内。
在上述图1-图13所示的实施例中，虽然以单个PMUT单元与单个CMOS单元的形式示例性说明了PMUT与CMOSPMUT结构的制造过程，但是如能够理解的，上述过程也可以在晶圆级别上实现。具体的：提供CMOS单元包括提供CMOS晶圆，基于MEMS工艺，所述CMOS晶圆形成有多个CMOS单元1000；设置与CMOS单元接合的PMUT单元包括：提供PMUT晶圆，基于MEMS工艺，所述PMUT晶圆形成有与所述多个CMOS单元分别对应的多个PMUT单元，且PMUT晶圆上多个PMUT单元的支撑层分别与CMOS晶圆上的多个CMOS单元的电路保护层接合(在需要设置专门的接合层400的情况下，支撑层与电路保护层分区接合，而在支撑层与电路保护层直接键合的情况下两者是彼此相对的面整体键合)；在提供彼此电绝缘的第一导电层与第二导电层的步骤之后，执行切割以形成包括单个PMUT单元与单个CMOS单元的PMUT结构。
基于图1-图13所示的制造工艺，本发明提出了一种PMUT结构的制造方法，所述PMUT结构包括用于PMUT的空腔，所述方法包括步骤：
提供晶体管单元；和
设置与晶体管单元接合的PMUT单元，PMUT单元包括PMUT以及支撑层，PMUT包括第一电极层、第二电极层与压电层，支撑层为单晶薄膜层，PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。
综上，本发明提出了一种基于单晶支撑层的PMUT和传统CMOS晶圆的集成方案及其制造方法。具体的，PMUT的支撑层是一层单晶薄膜，其压电薄膜层可以在面向CMOS晶圆的一侧(例如参见图1)，也可以在背离CMOS晶圆的一侧(例如参见图8)。针对前者，分别在两个晶圆上制造CMOS和PMUT晶圆，其中PMUT在含有单晶支撑层的晶圆上构建，至形成PMUT半成品，其不含与CMOS电路之间的电连接部分；之后将PMUT的正面(压电薄膜侧)与含有空腔的CMOS的正面对准键合，在达到单晶薄膜的所需厚度后，实现PMUT与CMOS之间电连接。针对PMUT的压电薄膜在背离CMOS晶圆的一侧，可以首先将单晶薄膜键合到CMOS晶圆上，之后在表面为单晶薄膜的CMOS晶圆上制作PMUT。
图15为根据本发明的一个示例性实施例的PMUT结构阵列的示意图。如图15所示，上述的PMUT结构3000可以仅仅是阵列4000中的一个阵元。图15中，空心圆代表PMUT结构3000的PMUT振动区域，除了圆形之外，其可以是椭圆、多边形及其组合等任意需要的形状。黑实心圆代表PMUT单元与CMOS单元实现电连接，如图1所示的第一电连接层113A和第二电连接层113B处，其也可以是任意需要的形状。PMUT结构3000组合构成PMUT结构阵列4000。
每个PMUT单元2000可以通过与之匹配的CMOS电路单独控制，形成二维PMUT结构阵列4000。
也可以将多个PMUT结构3000连接在一起，比如同一列上的PMUT结构3000的电极互联，形成一维线阵列，此时CMOS单元的电路与PMUT单元的电连接点减少，一对CMOS单元与PMUT单元的电连接点对多个PMUT单元同时控制。
可以基于PMUT结构或者PMUT结构阵列，形成超声换能器，该超声换能器可以用在超声成像仪上，PMUT结构或者PMUT结构阵列也可以用在其他的电子设备上，例如超声测距仪、超声指纹传感器、用于工业领域的无损探伤仪等。
基于以上，本发明提出了如下技术方案：
1、一种PMUT结构，包括：
晶体管单元，包括晶体管；和
PMUT单元，包括PMUT及支撑层，PMUT包括第一电极层、第二电极层与压电层，
其中：
所述PMUT结构还包括用于PMUT的空腔；
支撑层为单晶薄膜层，支撑层的一侧面对晶体管单元的表面；且
PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。
2、根据1所述的PMUT结构，其中：
晶体管单元包括所述晶体管、彼此电绝缘的第一电连接层和第二电连接层；
所述PMUT结构还包括彼此电绝缘的第一导电层与第二导电层；
第一电极层至少经由第一导电层与第一电连接层电连接，第二电极层至少经由第二导电层与第二电连接层电连接。
3、根据2所述的PMUT结构，还包括：
第一导电用孔和第二导电用孔，第一导电用孔贯穿支撑层以及抵达晶体管单元内的第一电连接层，第二导电用孔贯穿支撑层以及抵达晶体管单元内的第二电连接层，
其中：
第一导电层经由第一导电用孔与第一电连接层电连接，第二导电层经由第二导电用孔与第二电连接层电连接。
4、根据2所述的PMUT结构，其中：
所述晶体管单元还包括晶体管基底，晶体管基底设置在晶体管单元的另一侧。
5、根据2所述的PMUT结构，其中：
第一电连接层与晶体管的电极中的一个电连接，第二电连接层与晶体管的电极中的另外的一个电极电连接。
6、根据2所述的PMUT结构，其中：
晶体管单元自身在面对PMUT单元的一侧设置有用于PMUT的所述空腔；或者
晶体管单元面对PMUT单元的一侧与PMUT单元的面对晶体管单元的一侧之间设置有接合层，晶体管单元面对PMUT单元的一侧、PMUT单元的面对晶体管单元的一侧以及接合层之间限定用于PMUT的所述空腔。
7、根据6所述的PMUT结构，其中：
PMUT设置在支撑层的所述一侧，且至少一部分处于所述空腔内，PMUT还包括在空腔内与第一电极层电连接的第一电极引出层以及在空腔内与第二电极层电连接的第二电极引出层；且
支撑层设置有第三导电用孔和第四导电用孔，第一电极引出层经由所述第三导电用孔与支撑层的另一侧的第一导电层电连接，第二电极引出层经由所述第四导电用孔与在支撑层的另一侧的第二导电层电连接。
8、根据6所述的PMUT结构，其中：
PMUT设置在支撑层的另一侧；
第一导电层将第一电极层与第一电连接层电连接，第二导电层将第二电极层与第二电连接层电连接。
9、根据1所述的PMUT结构，其中：
所述压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层。
10、根据1所述的PMUT结构，其中：
所述晶体管单元包括电路保护层，所述电路保护层覆盖所述晶体管，且PMUT单元与所述电路保护层接合。
11、根据1所述的PMUT结构，其中：
所述晶体管单元包括CMOS单元、BiMOS单元、BCD单元中的一种。
12、根据1所述的PMUT结构，其中：
支撑层的一侧与晶体管单元的一侧的表面接合。
13、根据1-12中任一项所述的PMUT结构，其中：
所述支撑层为单晶硅薄膜层。
14、一种PMUT结构的制造方法，所述PMUT结构包括用于PMUT的空腔，所述方法包括步骤：
提供晶体管单元，包括晶体管；和
设置与晶体管单元接合的PMUT单元，PMUT单元包括PMUT以及支撑层，PMUT包括第一电极层、第二电极层与压电层，
其中：
支撑层为单晶薄膜层；
PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。
15、根据14所述的方法，其中：
所述晶体管单元包括所述晶体管、彼此电绝缘的第一电连接层和第二电连接层；
所述方法还包括步骤：提供彼此电绝缘的第一导电层与第二导电层，第一电极层至少经由第一导电层与第一电连接层电连接，第二电极层至少经由第二导电层与第二电连接层电连接。
16、根据15所述的方法，其中：
设置与晶体管单元接合的PMUT单元的步骤包括：
提供PMUT初步单元，所述PMUT初步单元包括辅助基底、支撑层以及设置在辅助基底的一侧与支撑层的另一侧之间的辅助连接层，PMUT设置在支撑层的与另一侧相对的一侧，PMUT还包括与第一电极层电连接的第一电极引出层以及与第二电极层电连接的第二电极引出层，辅助基底、支撑层以及辅助连接层形成支撑层初始结构；
将PMUT初步单元的支撑层所在的一侧与晶体管单元的一侧接合且使得PMUT设置在所述空腔内；以及
移除辅助连接层和辅助基底；
且
提供彼此电绝缘的第一导电层与第二导电层的步骤包括：使得第一导电层基于贯穿支撑层的第三导电用孔而与第一电极引出层电连接，和使得第二导电层基于贯穿支撑层的第四导电用孔而与第二电极引出层电连接。
17、根据16所述的方法，其中：
在提供彼此电绝缘的第一导电层与第二导电层的步骤之前，还包括步骤：形成第一导电用孔、第二导电用孔以及所述第三导电用孔和第四导电用孔，第一导电用孔贯穿支撑层以及抵达从而露出晶体管单元内的第一电连接层，第二导电用孔贯穿支撑层以及抵达从而露出晶体管单元内的第二电连接层；
在提供彼此电绝缘的第一导电层与第二导电层的步骤中，第一导电层经由第一导电用孔与第一电连接层电连接、经由第三导电用孔与第一电极引出层电连接，第二导电层经由第二导电用孔与第二电连接层电连接、经由第四导电用孔与第二电极引出层电连接。
18、根据15所述的方法，其中，设置与晶体管单元接合的PMUT单元的步骤包括：
提供支撑层初始结构，所述支撑层初始结构包括辅助基底、支撑层以及设置在辅助基底的一侧与支撑层的另一侧之间的辅助连接层；
将支撑层初始结构的支撑层的一侧与晶体管单元的一侧接合；
移除辅助连接层和辅助基底，以露出支撑层的另一侧；以及
在支撑层的另一侧设置PMUT，所述PMUT还包括与第一电极层电连接的第一电极引出层以及与第二电极层电连接的第二电极引出层。
19、根据18所述的方法，其中：
在提供彼此电绝缘的第一导电层与第二导电层的步骤之前，还包括步骤：形成第一导电用孔与第二导电用孔，第一导电用孔贯穿支撑层以及抵达从而露出晶体管单元内的第一电连接层，第二导电用孔贯穿支撑层以及抵达从而露出晶体管单元内的第二电连接层；
在提供彼此电绝缘的第一导电层与第二导电层的步骤中，第一导电层经由第一导电用孔与第一电连接层电连接，第二导电层经由第二导电用孔与第二电连接层电连接。
20、根据16-19中任一项所述的方法，其中：
提供晶体管单元的步骤中，晶体管单元自身的面对PMUT单元的一侧设置有所述空腔；或者
设置与晶体管单元接合的PMUT单元的步骤中，将PMUT单元的面对晶体管单元的一侧与晶体管单元的面对PMUT单元的一侧以接合层接合，以在PMUT单元的面对晶体管单元的一侧与晶体管单元的面对PMUT单元的一侧以及接合层之间限定所述空腔。
21、根据15所述的方法，其中：
提供晶体管单元包括提供晶体管晶圆，基于MEMS工艺，所述晶体管晶圆形成有多个晶体管单元；
设置与晶体管单元接合的PMUT单元包括：提供PMUT晶圆，基于MEMS工艺，所述PMUT晶圆形成有与所述多个晶体管单元分别对应的多个PMUT单元，且PMUT晶圆上多个PMUT单元的面对晶体管晶圆的一侧分别与晶体管晶圆上的多个晶体管单元的面对PMUT晶圆的一侧接合；
在提供彼此电绝缘的第一导电层与第二导电层的步骤之后，所述方法还包括步骤：执行切割以形成包括单个PMUT单元与单个晶体管单元的PMUT结构。
22、根据15所述的方法，还包括步骤：
沉积器件保护层，所述器件保护层覆盖PMUT、第一导电层与第二导电层。
23、根据15所述的方法，其中：
所述晶体管单元还包括晶体管基底，晶体管基底设置在晶体管单元的另一侧。
24、根据15所述的方法，其中：
所述压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层。
25、根据15所述的方法，其中：
第一电连接层与晶体管的电极中的一个电连接，第二电连接层与晶体管的电极中的另外的一个电极电连接。
26、根据14所述的方法，设置与晶体管单元接合的PMUT单元的步骤包括：
提供包括辅助基底、支撑层以及设置在辅助基底的一侧与支撑层的另一侧之间的辅助连接层的支撑层初始结构。
27、根据16或18或26所述的方法，其中：
所述支撑层初始结构为SOI结构。
28、根据14所述的方法，其中：
所述晶体管单元包括CMOS单元、BiMOS单元、BCD单元中的一种。
29、根据14所述的方法，其中：
支撑层的面对晶体管单元的一侧与晶体管单元的一侧的表面接合。
30、根据14-29中任一项所述的方法，其中：
所述支撑层为单晶硅薄膜层。
31、一种PMUT结构阵列，包括多个根据1-13中任一项所述的PMUT结构，或者多个根据14-30中任一项所述的制造方法制造的PMUT结构。
32、一种电子设备，包括包括根据1-13中任一项所述的PMUT结构，或者根据14-30中任一项所述的制造方法制造的PMUT结构，或者根据31所述的PMUT结构阵列。
33、根据32所述的电子设备，其中：
所述电子设备包括如下中的至少一种：超声成像仪、超声测距仪、超声指纹传感器、无损探伤仪、流量计、力觉反馈设备、烟雾报警器。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims (33)

1.一种PMUT结构，包括：
晶体管单元，包括晶体管；和
PMUT单元，包括PMUT及支撑层，PMUT包括第一电极层、第二电极层与压电层，
其中：
所述PMUT结构还包括用于PMUT的空腔；
支撑层为单晶薄膜层，支撑层的一侧面对晶体管单元的表面；且
PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。
2.根据权利要求1所述的PMUT结构，其中：
晶体管单元包括所述晶体管、彼此电绝缘的第一电连接层和第二电连接层；
所述PMUT结构还包括彼此电绝缘的第一导电层与第二导电层；
第一电极层至少经由第一导电层与第一电连接层电连接，第二电极层至少经由第二导电层与第二电连接层电连接。
3.根据权利要求2所述的PMUT结构，还包括：
第一导电用孔和第二导电用孔，第一导电用孔贯穿支撑层以及抵达晶体管单元内的第一电连接层，第二导电用孔贯穿支撑层以及抵达晶体管单元内的第二电连接层，
其中：
第一导电层经由第一导电用孔与第一电连接层电连接，第二导电层经由第二导电用孔与第二电连接层电连接。
4.根据权利要求2所述的PMUT结构，其中：
所述晶体管单元还包括晶体管基底，晶体管基底设置在晶体管单元的另一侧。
5.根据权利要求2所述的PMUT结构，其中：
第一电连接层与晶体管的电极中的一个电连接，第二电连接层与晶体管的电极中的另外的一个电极电连接。
6.根据权利要求2所述的PMUT结构，其中：
晶体管单元自身在面对PMUT单元的一侧设置有用于PMUT的所述空腔；或者
晶体管单元面对PMUT单元的一侧与PMUT单元的面对晶体管单元的一侧之间设置有接合层，晶体管单元面对PMUT单元的一侧、PMUT单元的面对晶体管单元的一侧以及接合层之间限定用于PMUT的所述空腔。
7.根据权利要求6所述的PMUT结构，其中：
PMUT设置在支撑层的所述一侧，且至少一部分处于所述空腔内，PMUT还包括在空腔内与第一电极层电连接的第一电极引出层以及在空腔内与第二电极层电连接的第二电极引出层；且
支撑层设置有第三导电用孔和第四导电用孔，第一电极引出层经由所述第三导电用孔与支撑层的另一侧的第一导电层电连接，第二电极引出层经由所述第四导电用孔与在支撑层的另一侧的第二导电层电连接。
8.根据权利要求6所述的PMUT结构，其中：
PMUT设置在支撑层的另一侧；
第一导电层将第一电极层与第一电连接层电连接，第二导电层将第二电极层与第二电连接层电连接。
9.根据权利要求1所述的PMUT结构，其中：
所述压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层。
10.根据权利要求1所述的PMUT结构，其中：
所述晶体管单元包括电路保护层，所述电路保护层覆盖所述晶体管，且PMUT单元与所述电路保护层接合。
11.根据权利要求1所述的PMUT结构，其中：
所述晶体管单元包括CMOS单元、BiMOS单元、BCD单元中的一种。
12.根据权利要求1所述的PMUT结构，其中：
支撑层的一侧与晶体管单元的一侧的表面接合。
13.根据权利要求1-12中任一项所述的PMUT结构，其中：
所述支撑层为单晶硅薄膜层。
14.一种PMUT结构的制造方法，所述PMUT结构包括用于PMUT的空腔，所述方法包括步骤：
提供晶体管单元，包括晶体管；和
设置与晶体管单元接合的PMUT单元，PMUT单元包括PMUT以及支撑层，PMUT包括第一电极层、第二电极层与压电层，
其中：
支撑层为单晶薄膜层；
PMUT单元的面对晶体管单元的一侧与晶体管单元的一侧的表面接合且限定所述空腔的一侧的至少一部分。
15.根据权利要求14所述的方法，其中：
所述晶体管单元包括所述晶体管、彼此电绝缘的第一电连接层和第二电连接层；
所述方法还包括步骤：提供彼此电绝缘的第一导电层与第二导电层，第一电极层至少经由第一导电层与第一电连接层电连接，第二电极层至少经由第二导电层与第二电连接层电连接。
16.根据权利要求15所述的方法，其中：
设置与晶体管单元接合的PMUT单元的步骤包括：
提供PMUT初步单元，所述PMUT初步单元包括辅助基底、支撑层以及设置在辅助基底的一侧与支撑层的另一侧之间的辅助连接层，PMUT设置在支撑层的与另一侧相对的一侧，PMUT还包括与第一电极层电连接的第一电极引出层以及与第二电极层电连接的第二电极引出层，辅助基底、支撑层以及辅助连接层形成支撑层初始结构；
将PMUT初步单元的支撑层所在的一侧与晶体管单元的一侧接合且使得PMUT设置在所述空腔内；以及
移除辅助连接层和辅助基底；
且
提供彼此电绝缘的第一导电层与第二导电层的步骤包括：使得第一导电层基于贯穿支撑层的第三导电用孔而与第一电极引出层电连接，和使得第二导电层基于贯穿支撑层的第四导电用孔而与第二电极引出层电连接。
17.根据权利要求16所述的方法，其中：
在提供彼此电绝缘的第一导电层与第二导电层的步骤之前，还包括步骤：形成第一导电用孔、第二导电用孔以及所述第三导电用孔和第四导电用孔，第一导电用孔贯穿支撑层以及抵达从而露出晶体管单元内的第一电连接层，第二导电用孔贯穿支撑层以及抵达从而露出晶体管单元内的第二电连接层；
在提供彼此电绝缘的第一导电层与第二导电层的步骤中，第一导电层经由第一导电用孔与第一电连接层电连接、经由第三导电用孔与第一电极引出层电连接，第二导电层经由第二导电用孔与第二电连接层电连接、经由第四导电用孔与第二电极引出层电连接。
18.根据权利要求15所述的方法，其中，设置与晶体管单元接合的PMUT单元的步骤包括：
提供支撑层初始结构，所述支撑层初始结构包括辅助基底、支撑层以及设置在辅助基底的一侧与支撑层的另一侧之间的辅助连接层；
将支撑层初始结构的支撑层的一侧与晶体管单元的一侧接合；
移除辅助连接层和辅助基底，以露出支撑层的另一侧；以及
在支撑层的另一侧设置PMUT，所述PMUT还包括与第一电极层电连接的第一电极引出层以及与第二电极层电连接的第二电极引出层。
19.根据权利要求18所述的方法，其中：
在提供彼此电绝缘的第一导电层与第二导电层的步骤之前，还包括步骤：形成第一导电用孔与第二导电用孔，第一导电用孔贯穿支撑层以及抵达从而露出晶体管单元内的第一电连接层，第二导电用孔贯穿支撑层以及抵达从而露出晶体管单元内的第二电连接层；
在提供彼此电绝缘的第一导电层与第二导电层的步骤中，第一导电层经由第一导电用孔与第一电连接层电连接，第二导电层经由第二导电用孔与第二电连接层电连接。
20.根据权利要求16-19中任一项所述的方法，其中：
提供晶体管单元的步骤中，晶体管单元自身的面对PMUT单元的一侧设置有所述空腔；或者
设置与晶体管单元接合的PMUT单元的步骤中，将PMUT单元的面对晶体管单元的一侧与晶体管单元的面对PMUT单元的一侧以接合层接合，以在PMUT单元的面对晶体管单元的一侧与晶体管单元的面对PMUT单元的一侧以及接合层之间限定所述空腔。
21.根据权利要求15所述的方法，其中：
提供晶体管单元包括提供晶体管晶圆，基于MEMS工艺，所述晶体管晶圆形成有多个晶体管单元；
设置与晶体管单元接合的PMUT单元包括：提供PMUT晶圆，基于MEMS工艺，所述PMUT晶圆形成有与所述多个晶体管单元分别对应的多个PMUT单元，且PMUT晶圆上多个PMUT单元的面对晶体管晶圆的一侧分别与晶体管晶圆上的多个晶体管单元的面对PMUT晶圆的一侧接合；
在提供彼此电绝缘的第一导电层与第二导电层的步骤之后，所述方法还包括步骤：执行切割以形成包括单个PMUT单元与单个晶体管单元的PMUT结构。
22.根据权利要求15所述的方法，还包括步骤：
沉积器件保护层，所述器件保护层覆盖PMUT、第一导电层与第二导电层。
23.根据权利要求15所述的方法，其中：
所述晶体管单元还包括晶体管基底，晶体管基底设置在晶体管单元的另一侧。
24.根据权利要求15所述的方法，其中：
所述压电层为PZT压电层或者LiNbO3压电层或钽酸锂压电层或铌酸钾压电层。
25.根据权利要求15所述的方法，其中：
第一电连接层与晶体管的电极中的一个电连接，第二电连接层与晶体管的电极中的另外的一个电极电连接。
26.根据权利要求14所述的方法，设置与晶体管单元接合的PMUT单元的步骤包括：
提供包括辅助基底、支撑层以及设置在辅助基底的一侧与支撑层的另一侧之间的辅助连接层的支撑层初始结构。
27.根据权利要求16或18或26所述的方法，其中：
所述支撑层初始结构为SOI结构。
28.根据权利要求14所述的方法，其中：
所述晶体管单元包括CMOS单元、BiMOS单元、BCD单元中的一种。
29.根据权利要求14所述的方法，其中：
支撑层的面对晶体管单元的一侧与晶体管单元的一侧的表面接合。
30.根据权利要求14-29中任一项所述的方法，其中：
所述支撑层为单晶硅薄膜层。
31.一种PMUT结构阵列，包括多个根据权利要求1-13中任一项所述的PMUT结构，或者多个根据权利要求14-30中任一项所述的制造方法制造的PMUT结构。
32.一种电子设备，包括包括根据权利要求1-13中任一项所述的PMUT结构，或者根据权利要求14-30中任一项所述的制造方法制造的PMUT结构，或者根据权利要求31所述的PMUT结构阵列。
33.根据权利要求32所述的电子设备，其中：
所述电子设备包括如下中的至少一种：超声成像仪、超声测距仪、超声指纹传感器、无损探伤仪、流量计、力觉反馈设备、烟雾报警器。
CN202210959222.0A 2022-08-05 2022-08-05 支撑层为单晶薄膜层的pmut结构 Pending CN117548316A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210959222.0A CN117548316A (zh) 2022-08-05 2022-08-05 支撑层为单晶薄膜层的pmut结构
PCT/CN2023/110641 WO2024027727A1 (zh) 2022-08-05 2023-08-02 支撑层为单晶薄膜层的pmut结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210959222.0A CN117548316A (zh) 2022-08-05 2022-08-05 支撑层为单晶薄膜层的pmut结构

Publications (1)

Publication Number Publication Date
CN117548316A true CN117548316A (zh) 2024-02-13

Family

ID=89822126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210959222.0A Pending CN117548316A (zh) 2022-08-05 2022-08-05 支撑层为单晶薄膜层的pmut结构

Country Status (2)

Country Link
CN (1) CN117548316A (zh)
WO (1) WO2024027727A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023154A (ko) * 2014-08-21 2016-03-03 삼성전자주식회사 초음파 변환기
US10656255B2 (en) * 2016-05-04 2020-05-19 Invensense, Inc. Piezoelectric micromachined ultrasonic transducer (PMUT)
MY191624A (en) * 2017-09-29 2022-07-04 Silterra Malaysia Sdn Bhd Monolithic integration of pmut on cmos
CN113441379B (zh) * 2021-08-27 2021-11-23 南京声息芯影科技有限公司 适合高密度集成的PMUT-on-CMOS单元、阵列芯片及制造方法
CN114486014B (zh) * 2022-03-18 2022-11-22 浙江仙声科技有限公司 Pmut结合mems压力传感器的超声换能器单元、阵列及制造方法

Also Published As

Publication number Publication date
WO2024027727A1 (zh) 2024-02-08

Similar Documents

Publication Publication Date Title
US10322929B2 (en) Monolithic integration of PMUT on CMOS
Bernstein et al. Micromachined high frequency ferroelectric sonar transducers
US7053456B2 (en) Electronic component having micro-electrical mechanical system
KR101761819B1 (ko) 초음파 변환기 및 그 제조 방법
CN114486014B (zh) Pmut结合mems压力传感器的超声换能器单元、阵列及制造方法
US20180180724A1 (en) Ultrasonic transducer integrated with supporting electronics
JP2019146020A (ja) 超音波センサー、超音波装置、及び超音波センサーの製造方法
EP3238629A1 (en) Integrated acoustic transducer with reduced propagation of undesired acoustic waves
CN117548316A (zh) 支撑层为单晶薄膜层的pmut结构
CN113120854B (zh) 一种背衬型高频宽带pmut单元及pmut阵列
CN117548317A (zh) 空腔设置于晶体管单元上方的pmut结构及其制造方法
CN117548315A (zh) 晶体管单元与具有空腔的pmut单元集成的pmut结构
JP2005039720A (ja) 圧電型超音波センサ素子
WO2024027730A1 (zh) 基底同侧设置有双pmut的微机械超声换能器结构及其制造方法
WO2024027732A1 (zh) 具有双承载层的微机械超声换能器结构及其制造方法
WO2024027731A1 (zh) 承载层设置有双pmut的微机械超声换能器结构及其制造方法
CN112697262A (zh) 水听器及其制造方法
CN117548318A (zh) 具有支护层的pmut结构及其制造方法
Ren et al. Micromachined piezoelectric acoustic device
EP3905716B1 (en) Ultrasound device
US20230354714A1 (en) Micromechanical component, sound transducer device, and method for producing a micromechanical component
US20220280971A1 (en) Ultrasound transducer manufacturing method
KR102667193B1 (ko) Cmos 상의 pmut 모놀리식 집적
US20230002213A1 (en) Micro-machined ultrasound transducers with insulation layer and methods of manufacture
Zhao et al. Design, Fabrication, and Characterization of High-Performance PMUT Arrays Based on Potassium Sodium Niobate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination