CN116096070A - 接触结构的制备方法及接触结构 - Google Patents
接触结构的制备方法及接触结构 Download PDFInfo
- Publication number
- CN116096070A CN116096070A CN202111286549.8A CN202111286549A CN116096070A CN 116096070 A CN116096070 A CN 116096070A CN 202111286549 A CN202111286549 A CN 202111286549A CN 116096070 A CN116096070 A CN 116096070A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- mask
- contact structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开提供一种接触结构的制备方法及接触结构。本公开提供的接触结构的制备方法包括：提供一衬底，所述衬底的表面上依次设置第一多晶硅层和第一掩膜层；对所述第一多晶硅层和所述第一掩膜层实施第一刻蚀工艺，形成所述第一掩模层宽度小于所述第一多晶硅层宽度的台阶型结构；以所述第一多晶硅层为掩膜对所述衬底实施第二刻蚀工艺，形成沟槽；在所述沟槽中沉积第二多晶硅层，所述第二多晶硅层顶部高度不高于所述第一掩模层的底部；进行退火工艺，形成接触结构。本公开通过在接触结构的制备过程中采用台阶型结构，改善了多晶硅层中孔隙过多的问题，并通过退火工艺进一步改善多晶硅生长产生的空洞，提高了接触结构的质量，改善了缺陷问题。
Description
技术领域
本公开涉及半导体领域，尤其涉及一种接触结构的制备方法及接触结构。
背景技术
在现有技术中，集成电路以及电子元器件的制造工艺中，集成电路流程步骤中缺陷的改善方法是一个重要课题。在半导体工艺中，尤其在动态随机存储器的生产中，多晶硅层中孔隙和空洞的出现成为影响半导体器件性能和使用寿命的一个重要问题。
发明内容
本公开提供了一种接触结构的制备方法，包括：提供一衬底，所述衬底的表面上依次设置第一多晶硅层和第一掩膜层；对所述第一多晶硅层和所述第一掩膜层实施第一刻蚀工艺，形成所述第一掩模层宽度小于所述第一多晶硅层宽度的台阶型结构；以所述第一多晶硅层为掩膜对所述衬底20实施第二刻蚀工艺，形成沟槽；在所述沟槽中沉积第二多晶硅层，所述第二多晶硅层顶部高度不高于所述第一掩模层的底部；进行退火工艺，形成接触结构。
在一些实施例中，在所述接触结构的制备方法中，所述衬底包括浅沟槽隔离结构，所述浅沟槽隔离结构包括氧化硅、氮化硅、氮氧化硅中的一种或多种。
在一些实施例中，在所述接触结构的制备方法中，所述第一刻蚀工艺中所述第一多晶硅层的刻蚀速率小于所述第一掩膜层。
在一些实施例中，在所述接触结构的制备方法中，所述衬底的表面包括绝缘层，所述绝缘层位于第一多晶硅层下方。
在一些实施例中，在所述接触结构的制备方法中，所述第二刻蚀工艺包括：对所述绝缘层和衬底进行刻蚀，形成沟槽。
在一些实施例中，在所述接触结构的制备方法中，形成所述第二多晶硅层的步骤进一步包括：在所述台阶型结构和沟槽表面沉积多晶硅，形成第一多晶硅预备层；在所述第一多晶硅预备层表面沉积多晶硅，形成第二多晶硅预备层，所述第二多晶硅预备层填充所述沟槽和所述台阶型结构之间的空隙；刻蚀所述第二多晶硅预备层，形成第二多晶硅层。
在一些实施例中，在所述接触结构的制备方法中，所述衬底的表面上依次设置第一多晶硅层和第一掩膜层之前的步骤是：提供一衬底，在所述衬底的表面形成叠层，所述叠层从下到上包括绝缘层、第三多晶硅预备层、第一牺牲层、第二掩膜层、第二牺牲层、以及第三掩膜层；刻蚀所述第二牺牲层和第三掩膜层，形成第一凹槽；在所述第一凹槽内形成第三牺牲层，覆盖所述第二掩膜层、所述第二牺牲层以及所述第三掩膜层；去除部分所述第三牺牲层至与所述第三掩膜层的高度齐平；去除所述第二牺牲层和第三掩膜层；以所述第三牺牲层为掩膜刻蚀所述第二掩膜层、所述第一牺牲层、所述第三多晶硅预备层，形成第二凹槽、第一掩膜层、以及第一多晶硅层；去除所述第三牺牲层以及所述第二掩膜层。
在一些实施例中，在所述接触结构的制备方法中，所述第一牺牲层和第二牺牲层采用的材料包括SOH和/或SOC。
在一些实施例中，在所述接触结构的制备方法中，所述第二掩膜层和第三掩膜层的材料包括SiN、SiON、以及SiCN材料中的一种或多种。
在一些实施例中，在所述接触结构的制备方法中，所述第三牺牲层包括氧化物。
在一些实施例中，在所述接触结构的制备方法中，所述退火工艺的温度包括600℃-800℃，所述退火工艺的时间包括3h-6h。
在一些实施例中，在所述接触结构的制备方法中，所述退火工艺包括离子注入工艺，对所述第一多晶硅层和/或第二多晶硅层进行离子注入。
在一些实施例中，在所述接触结构的制备方法中，所述退火工艺完成后，还包括快速热退火工艺，所述快速热退火工艺的温度高于所述退火工艺。
在一些实施例中，在所述接触结构的制备方法中，所述绝缘层采用SiN材料。
在一些实施例中，在所述接触结构的制备方法中，所述第一刻蚀工艺形成所述第一掩模层宽度小于所述第一多晶硅层宽度的台阶型结构的工艺中采用ZIVIS机台，所述第一刻蚀工艺采用湿法刻蚀工艺，刻蚀气体包括H2和/或N2。
在一些实施例中，在所述接触结构的制备方法中，所述退火工艺完成后，还包括快速热退火工艺，所述快速热退火工艺的温度高于所述退火工艺。
本公开还提供了一种接触结构，所述接触结构由上述方法中任意一项所述的方法制备形成。
本公开通过在接触结构的制备过程中采用台阶型掩膜结构及多次沉积工艺，改善了位线接触结构制备的沉积工艺中，由于位线接触结构孔顶部的沉积速度大于孔中部的沉积速度造成的位线接触结构孔中的孔隙和空洞形成的问题。降低了接触结构多晶硅层中的孔隙，提高了接触结构的质量，改善了接触结构中的缺陷问题。
附图说明
附图1所示为本公开一具体实施方式所述接触结构的制备方法的步骤示意图。
附图2A-2D所示为本公开一具体实施方式所述的附图1中步骤S10-S13的工艺示意图。
附图3所示为本公开一具体实施方式所述接触结构的制备方法中形成第二多晶硅层的步骤示意图。
附图4A-4C所示为本公开一具体实施方式所述的附图3中步骤S31-S33的工艺示意图。
附图5所示为本公开一具体实施方式所述接触结构的制备方法中所述衬底的表面上依次设置第一多晶硅层和第一掩膜层之前的步骤步骤示意图。
附图6A-6G所示为本公开一具体实施方式所述的附图5中步骤S50-S56的工艺示意图。
附图7A-7C所示为本公开一具体实施方式所述的附图3中步骤S31-S33的工艺示意图。
附图8A-8C所示为本公开一具体实施方式所述退火工艺的效果示意图。
附图9A-9D所示为本公开一具体实施方式所述的附图1中步骤S10-S13的工艺示意图。
附图10A-10C所示为本公开一具体实施方式所述的附图3中步骤S31-S33的工艺示意图。
具体实施方式
下面结合附图对本公开提供的接触结构的制备方法及接触结构的具体实施方式做详细说明。
附图1所示为本公开一具体实施方式所述接触结构的制备方法的步骤示意图，包括：步骤S10，提供一衬底，所述衬底的表面上依次设置第一多晶硅层和第一掩膜层；步骤S11，对所述第一多晶硅层和所述第一掩膜层实施第一刻蚀工艺，形成所述第一掩模层宽度小于所述第一多晶硅层宽度的台阶型结构；步骤S12，以所述第一多晶硅层为掩膜对所述衬底实施第二刻蚀工艺，形成沟槽；步骤S13，在所述沟槽中沉积第二多晶硅层，所述第二多晶硅层顶部高度不高于所述第一掩模层的底部；步骤S14，进行退火工艺，形成接触结构。
附图2A-2D所示为本公开一具体实施方式所述的附图1中步骤S10-S13的工艺示意图。
附图2A所示，参考步骤S10，提供一衬底20，所述衬底20的表面上依次设置第一多晶硅层211和第一掩膜层212。在本公开的一种具体实施方式中，所述衬底20包括浅沟槽隔离结构，所述浅沟槽隔离结构202包括氧化硅、氮化硅、氮氧化硅中的一种或多种。即所述浅沟槽隔离结构202采用的材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种。在本具体实施方式中，所述浅沟槽隔离结构202采用氧化硅材料，所述衬底20还包括硅衬底201。在本公开的一种具体实施方式中，所述衬底20的表面包括绝缘层203，所述绝缘层203位于所述第一多晶硅层211下方。所述绝缘层203采用SiN材料。
附图5所示为本公开一具体实施方式所述接触结构的制备方法中所述衬底20的表面上依次设置第一多晶硅层211和第一掩膜层212之前的步骤步骤示意图，包括：步骤S50，提供一衬底，在所述衬底的表面形成叠层，所述叠层从下到上包括绝缘层、第三多晶硅预备层、第一牺牲层、第二掩膜层、第二牺牲层、以及第三掩膜层；步骤S51，刻蚀所述第二牺牲层和第三掩膜层，形成第一凹槽；步骤S52，在所述第一凹槽内形成第三牺牲层，覆盖所述第二掩膜层、所述第二牺牲层以及所述第三掩膜层；步骤S53，去除部分所述第三牺牲层至与所述第三掩膜层的高度齐平；步骤S54，去除所述第二牺牲层和第三掩膜层；步骤S55，以所述第三牺牲层为掩膜刻蚀所述第二掩膜层、所述第一牺牲层、所述第三多晶硅预备层，形成第二凹槽、第一掩膜层、以及第一多晶硅层；步骤S56，去除所述第三牺牲层以及所述第二掩膜层。
附图6A-6G所示为本公开一具体实施方式所述的附图5中步骤S50-S56的工艺示意图。
附图6A所示，参考步骤S50，提供一衬底20，在所述衬底20的表面形成叠层，所述叠层从下到上包括绝缘层203、第三多晶硅预备层601、第一牺牲层602、第二掩膜层603、第二牺牲层604、以及第三掩膜层605。在本公开的一种具体实施方式中，所述第一牺牲层602和第二牺牲层604采用的材料包括SOH和/或SOC。所述第二掩膜层603和第三掩膜层605的材料包括SiN、SiON、以及SiCN材料中的一种或多种。在本公开的一种具体实施方式中，所述衬底20包括浅沟槽隔离结构，所述浅沟槽隔离结构202采用的材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种。在本具体实施方式中所述浅沟槽隔离结构202采用氧化硅材料，所述衬底20还包括硅衬底201。在本公开的一种具体实施方式中，所述衬底20的表面包括绝缘层203，所述绝缘层203位于所述第三多晶硅预备层601下方。所述绝缘层203采用SiN材料，所述第三多晶硅预备层601的材料采用多晶硅。
附图6B所示，参考步骤S51，刻蚀所述第二牺牲层604和第三掩膜层605，形成第一凹槽61。精准的定位和刻蚀是本步骤技术的关键，所述第二牺牲层604和第三掩膜层605在后续的步骤中也会去除。
附图6C所示，参考步骤S52，在所述第一凹槽61内形成第三牺牲层606，覆盖所述第二掩膜层603、所述第二牺牲层604以及所述第三掩膜层605。在本公开的一种具体实施方式中，所述第三牺牲层606采用氧化物材料，包括但不限于氧化硅材料。
附图6D所示，参考步骤S53，去除部分所述第三牺牲层606至与所述第三掩膜层605的高度齐平。暴露出所述第三掩膜层605，以便后续步骤中对所述第二牺牲层604和第三掩膜层605进行去除。
附图6E所示，参考步骤S54，去除所述第二牺牲层604和第三掩膜层605。在本公开的一种具体实施方式中，所述去除所述第二牺牲层604和第三掩膜层605采用干法去除或湿法去除方式中的一种或多种。
附图6F所示，参考步骤S55，以所述第三牺牲层606为掩膜刻蚀所述第二掩膜层603、所述第一牺牲层602、所述第三多晶硅预备层601，形成第二凹槽62、第一掩膜层212、以及第一多晶硅层211。
附图6G所示，参考步骤S56，去除所述第三牺牲层606以及所述第二掩膜层603。在本具体实施方式中，在所述衬底20上保留所述绝缘层203、所述第一多晶硅层211、以及所述第一掩膜层212。
上述技术方案通过在接触结构的制备过程中采用台阶型结构，改善了位线接触结构制备的沉积工艺中，由于位线接触结构孔顶部的生长速度大于孔中部的生长速度造成的位线接触结构孔中的孔隙和空洞形成的问题。降低了接触结构多晶硅层中的孔隙，提高了接触结构的质量，改善了接触结构中的缺陷问题。
上述步骤完成后，即得到附图2A所示结构，包括：衬底20，所述衬底20的表面上依次设置第一多晶硅层211和第一掩膜层212。在本公开的一种具体实施方式中，所述衬底20包括浅沟槽隔离结构，所述浅沟槽隔离结构202采用的材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种。在本具体实施方式中所述浅沟槽隔离结构202采用氧化硅材料，所述衬底20还包括硅衬底201。在本公开的一种具体实施方式中，所述衬底20的表面包括绝缘层203，所述绝缘层203位于所述第一多晶硅层211下方。所述绝缘层203采用SiN材料。在附图2A所示结构的基础上，继续实施以下步骤。
附图2B所示，参考步骤S11，对所述第一多晶硅层211和所述第一掩膜层212实施第一刻蚀工艺，形成所述第一掩模层212宽度小于所述第一多晶硅层211宽度的台阶型结构。在本公开的一种具体实施方式中，所述第一刻蚀工艺中所述第一多晶硅层211的刻蚀速率小于所述第一掩膜层212。由于所述第一掩模层212采用的材料包括SOH和/或SOC，第一多晶硅层211采用的材料为多晶硅，当使用湿法刻蚀工艺时具有较高的选择比，能够达到所述第一刻蚀工艺中所述第一多晶硅层211的刻蚀速率小于所述第一掩膜层212，形成上小下大的台阶型结构。在本具体实施方式中，所述第一刻蚀工艺形成所述第一掩模层212宽度小于所述第一多晶硅层211宽度的台阶型结构的工艺中采用ZIVIS机台，所述第一刻蚀工艺采用湿法刻蚀工艺，刻蚀气体包括H2、N2。使用ZIVIS机台刻蚀形成的台阶型结构，能够在后续接触结构沉积工艺时，使接触结构的顶部留有较大的窗口，以缓解孔隙和空洞的问题。
附图2C所示，参考步骤S12，以所述第一多晶硅层211为掩膜对所述衬底20实施第二刻蚀工艺，形成沟槽22。在本公开的一种具体实施方式中，所述第二刻蚀工艺包括：对所述绝缘层203和衬底20进行刻蚀，形成沟槽22。
附图2D所示，参考步骤S13，在所述沟槽22中沉积第二多晶硅层219，所述第二多晶硅层219顶部高度不高于所述第一掩模层212的底部。在本具体实施方式中，所述第二多晶硅层219顶部高度与原第一多晶硅层211的顶部高度齐平，在本公开的其他具体实施方式中，所述第二多晶硅层219顶部高度也可以低于原第一多晶硅层211的顶部高度。
上述技术方案通过在接触结构的制备过程中采用台阶型结构，改善了位线接触结构制备的沉积工艺中，由于位线接触结构孔顶部的生长速度大于孔中部的生长速度造成的位线接触结构孔中的孔隙和空洞形成的问题。降低了接触结构多晶硅层中的孔隙，提高了接触结构的质量，改善了接触结构中的缺陷问题。
在本公开的其他具体实施方式中，附图9A-9D所示为另一种附图1中步骤S10-S13的工艺示意图。
附图9A所示，参考步骤S10，提供一衬底20，所述衬底20的表面上依次设置第一多晶硅层211和第一掩膜层212。在本公开的一种具体实施方式中，所述衬底20包括浅沟槽隔离结构，所述浅沟槽隔离结构202采用的材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种。在本具体实施方式中所述浅沟槽隔离结构202采用氧化硅材料，所述衬底20还包括硅衬底201。在本公开的一种具体实施方式中，所述衬底20的表面包括绝缘层203，所述绝缘层203位于所述第一多晶硅层211下方。所述绝缘层203采用SiN材料。
附图9B所示，参考步骤S11，对所述第一多晶硅层211和所述第一掩膜层212实施第一刻蚀工艺，形成所述第一掩模层212宽度小于所述第一多晶硅层211宽度的台阶型结构。在本公开的一种具体实施方式中，所述第一刻蚀工艺中所述第一多晶硅层211的刻蚀速率小于所述第一掩膜层212。由于所述第一掩模层212采用的材料包括SOH和/或SOC，第一多晶硅层211采用的材料为多晶硅，当使用湿法刻蚀工艺时具有较高的选择比，能够达到所述第一刻蚀工艺中所述第一多晶硅层211的刻蚀速率小于所述第一掩膜层212，形成上小下大的台阶型结构。在本具体实施方式中，所述第一刻蚀工艺形成所述第一掩模层212宽度小于所述第一多晶硅层211宽度的台阶型结构的工艺中采用ZIVIS机台，所述第一刻蚀工艺采用湿法刻蚀工艺，刻蚀气体包括H2、N2。使用ZIVIS机台刻蚀形成的台阶型结构，能够在后续接触结构沉积工艺时，使接触结构的顶部留有较大的窗口，以缓解孔隙和空洞的问题。
附图9C所示，参考步骤S12，以所述第一多晶硅层211为掩膜对所述衬底20实施第二刻蚀工艺，形成沟槽22。在本公开的一种具体实施方式中，所述第二刻蚀工艺包括：对所述绝缘层203和衬底20进行刻蚀，形成沟槽22。
附图9D所示，参考步骤S13，在所述沟槽22中沉积第二多晶硅层219，所述第二多晶硅层219顶部高度不高于所述第一掩模层212的底部。在本具体实施方式中，所述第二多晶硅层219顶部高度低于原第一多晶硅层211的顶部高度。以便暴露出可能存在的孔洞和空隙，并便于在后续的退火步骤中消除这些孔洞和空隙。
上述技术方案通过在接触结构的制备过程中采用台阶型结构，改善了位线接触结构制备的沉积工艺中，由于位线接触结构孔顶部的生长速度大于孔中部的生长速度造成的位线接触结构孔中的孔隙和空洞形成的问题。降低了接触结构多晶硅层中的孔隙，提高了接触结构的质量，改善了接触结构中的缺陷问题。
上述步骤中形成所述第二多晶硅层219的步骤进一步如下。
附图3所示为本公开一具体实施方式所述接触结构的制备方法中形成第二多晶硅层219的步骤示意图。形成所述第二多晶硅层的步骤进一步包括：步骤S31，在所述台阶型结构和沟槽表面沉积多晶硅，形成第一多晶硅预备层；步骤S32，在所述第一多晶硅预备层表面沉积多晶硅，形成第二多晶硅预备层，所述第二多晶硅预备层填充所述沟槽和所述台阶型结构之间的空隙；步骤S33，刻蚀所述第二多晶硅预备层，形成第二多晶硅层。
附图4A-4C所示为本公开一具体实施方式所述的附图3中步骤S31-S33的工艺示意图。
附图4A所示，参考步骤S31，在所述台阶型结构和沟槽22表面沉积多晶硅，形成第一多晶硅预备层217。在本公开的一种具体实施方式中，所述第一多晶硅预备层217与所述第二多晶硅层219采用不同的多晶硅材料。
附图4B所示，参考步骤S32，在所述第一多晶硅预备层217表面沉积多晶硅，形成第二多晶硅预备层218，所述第二多晶硅预备层218填充所述沟槽22和所述台阶型结构之间的空隙。在本公开的一种具体实施方式中，所述第二多晶硅预备层218与所述第一多晶硅预备层217采用不同的多晶硅材料。
附图4C所示，参考步骤S33，刻蚀所述第二多晶硅预备层218，形成第二多晶硅层219。所述第二多晶硅层219顶部高度不高于所述第一掩模层212的底部。在本具体实施方式中，所述第二多晶硅层219顶部高度与原第一多晶硅层211的顶部高度齐平，在本公开的其他具体实施方式中，所述第二多晶硅层219顶部高度也可以低于原第一多晶硅层211的顶部高度。
附图7A-7C所示为本公开一具体实施方式所述的附图3中步骤S31-S33另一种具体实施方式的工艺示意图。
附图7A所示，参考步骤S31，在所述台阶型结构和沟槽22表面沉积多晶硅，形成第一多晶硅预备层217。在本公开的一种具体实施方式中，所述第一多晶硅预备层217与所述第二多晶硅层219采用相同的多晶硅材料。沉积的多晶硅与所述第二多晶硅层219共同形成所述第一多晶硅预备层217。
附图7B所示，参考步骤S32，在所述第一多晶硅预备层217表面沉积多晶硅，形成第二多晶硅预备层218，所述第二多晶硅预备层218填充所述沟槽22和所述台阶型结构之间的空隙。在本公开的一种具体实施方式中，所述第二多晶硅预备层218与所述第一多晶硅预备层217采用相同的多晶硅材料。沉积的多晶硅与所述第一多晶硅预备层217共同形成所述第二多晶硅预备层218。
附图7C所示，参考步骤S33，刻蚀所述第二多晶硅预备层218，形成第二多晶硅层219。所述第二多晶硅层219顶部高度不高于所述第一掩模层212的底部。在本具体实施方式中，所述第二多晶硅层219顶部高度与原第一多晶硅层211的顶部高度齐平，在本公开的其他具体实施方式中，所述第二多晶硅层219顶部高度也可以低于原第一多晶硅层211的顶部高度。
上述技术方案通过在接触结构的制备过程中采用台阶型结构，改善了位线接触结构制备的沉积工艺中，由于位线接触结构孔顶部的生长速度大于孔中部的生长速度造成的位线接触结构孔中的孔隙和空洞形成的问题。降低了接触结构多晶硅层中的孔隙，提高了接触结构的质量，改善了接触结构中的缺陷问题。
在本公开的其他具体实施方式中，附图10A-10C所示为另一种附图3中步骤S31-S33的工艺示意图。
附图10A所示，参考步骤S31，在所述台阶型结构和沟槽22表面沉积多晶硅，形成第一多晶硅预备层217。在本公开的一种具体实施方式中，所述第一多晶硅预备层217与所述第二多晶硅层219采用相同的多晶硅材料。沉积的多晶硅与所述第二多晶硅层219共同形成所述第一多晶硅预备层217。
附图10B所示，参考步骤S32，在所述第一多晶硅预备层217表面沉积多晶硅，形成第二多晶硅预备层218，所述第二多晶硅预备层218填充所述沟槽22和所述台阶型结构之间的空隙。在本公开的一种具体实施方式中，所述第二多晶硅预备层218与所述第一多晶硅预备层217采用相同的多晶硅材料。沉积的多晶硅与所述第一多晶硅预备层217共同形成所述第二多晶硅预备层218。
附图10C所示，参考步骤S33，刻蚀所述第二多晶硅预备层218，形成第二多晶硅层219。所述第二多晶硅层219顶部高度不高于所述第一掩模层212的底部。在本具体实施方式中，所述第二多晶硅层219顶部高度低于原第一多晶硅层211的顶部高度。
上述技术方案通过在接触结构的制备过程中采用台阶型结构，改善了位线接触结构制备的沉积工艺中，由于位线接触结构孔顶部的生长速度大于孔中部的生长速度造成的位线接触结构孔中的孔隙和空洞形成的问题。降低了接触结构多晶硅层中的孔隙，提高了接触结构的质量，改善了接触结构中的缺陷问题。
上述步骤完成后，进行退火工艺，形成接触结构。在本公开的一种具体实施方式中，所述退火工艺包括离子注入。所述退火工艺的温度包括600℃-800℃，所述退火工艺的时间包括3h-6h。所述退火工艺包括离子注入工艺，对所述第一多晶硅层和/或第二多晶硅层进行离子注入。所述退火工艺完成后，还包括快速热退火工艺，所述快速热退火工艺的温度高于所述退火工艺。
在本具体实施方式中，所述离子注入采用Ge。高温长时间下退火处理多晶硅，会激活Si热激活能，扩散原子在晶体中跃迁，由于空洞中Si的浓度比较低，因此由于下坡扩散的原因高浓度的Si向低浓度的Si进行扩散，从而使Si浓度趋于均匀化，从而改善孔隙和空洞问题，在从高温降到低温的过程中，会对扩散过程进行冻结，可以把动态恢复或动态再结晶的组织及状态保持下来，以达到消除所述第一多晶硅层211中孔隙和空洞的问题。
附图8A-8C所示为本公开一具体实施方式所述退火工艺的效果示意图。附图8A所示为前述步骤中所述第一多晶硅层211中产生孔隙80的示意图；附图8B所示为去除部分所述第二多晶硅层219，暴露出空隙80的示意图；附图8C所示为所述退火工艺完成后孔隙80消失的示意图。上述技术方案中的台阶型结构，已经很大程度上减少了沉积多晶硅过程中产生的孔隙和空洞，若仍有少量的孔隙和空洞产生，在后续的退火工艺中也能够得以消除。
所述退火工艺完成后，还包括快速热退火工艺，所述快速热退火工艺的温度高于所述退火工艺。所述快速热退火工艺的时间为10秒内，采用短时间高温度的快速退火工艺激活离子注入元素的活性。在本具体实施方式中，采用短时间高温度的快速退火工艺激活Ge活性。
上述技术方案通过在接触结构的制备过程中采用台阶型结构，改善了位线接触结构制备的沉积工艺中，由于位线接触结构孔顶部的生长速度大于孔中部的生长速度造成的位线接触结构孔中的孔隙和空洞形成的问题。并通过退火工艺进一步改善多晶硅生长产生的孔隙和空洞，提高了接触结构的质量，改善了接触结构中的缺陷问题。
上述步骤完成后，即得到本公开所述接触结构，所述接触结构由上述方法中任意一项所述的方法制备形成。
上述技术方案通过在接触结构的制备过程中采用台阶型结构，改善了多晶硅层中孔隙过多的问题，并通过退火工艺进一步改善多晶硅生长产生的孔隙和空洞，提高了接触结构的质量，改善了接触结构中的缺陷问题。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。
Claims (17)
1.一种接触结构的制备方法，其特征在于，包括：
提供一衬底，所述衬底的表面上依次设置第一多晶硅层和第一掩膜层；
对所述第一多晶硅层和所述第一掩膜层实施第一刻蚀工艺，形成所述第一掩模层宽度小于所述第一多晶硅层宽度的台阶型结构；
以所述第一多晶硅层为掩膜对所述衬底实施第二刻蚀工艺，形成沟槽；
在所述沟槽中沉积第二多晶硅层，所述第二多晶硅层顶部高度不高于所述第一掩模层的底部；
进行退火工艺，形成接触结构。
2.根据权利要求1所述的方法，其特征在于，所述第一刻蚀工艺中所述第一多晶硅层的刻蚀速率小于所述第一掩膜层。
3.根据权利要求1所述的方法，其特征在于，所述衬底的表面包括绝缘层，所述绝缘层位于第一多晶硅层下方。
4.根据权利要求1所述的方法，其特征在于，所述第二刻蚀工艺包括：对所述绝缘层和衬底进行刻蚀，形成沟槽。
5.根据权利要求1所述的方法，其特征在于，形成所述第二多晶硅层的步骤包括：
在所述台阶型结构和沟槽表面沉积多晶硅，形成第一多晶硅预备层；
在所述第一多晶硅预备层表面沉积多晶硅，形成第二多晶硅预备层，所述第二多晶硅预备层填充所述沟槽和所述台阶型结构之间的空隙；
刻蚀第一多晶硅预备层和所述第二多晶硅预备层，形成第二多晶硅层。
6.根据权利要求1所述的方法，其特征在于，所述衬底包括浅沟槽隔离结构，所述浅沟槽隔离结构包括氧化硅、氮化硅、氮氧化硅中的一种或多种。
7.根据权利要求1所述的方法，其特征在于，所述衬底的表面上依次设置第一多晶硅层和第一掩膜层之前包括：
提供一衬底，在所述衬底的表面形成叠层，所述叠层从下到上包括绝缘层、第三多晶硅预备层、第一牺牲层、第二掩膜层、第二牺牲层、以及第三掩膜层；
刻蚀所述第二牺牲层和第三掩膜层，形成第一凹槽；
在所述第一凹槽内形成第三牺牲层，覆盖所述第二掩膜层、所述第二牺牲层以及所述第三掩膜层；
去除部分所述第三牺牲层至与所述第三掩膜层的顶部齐平；
去除所述第二牺牲层和第三掩膜层；
以所述第三牺牲层为掩膜刻蚀所述第二掩膜层、所述第一牺牲层、所述第三多晶硅预备层，形成第二凹槽、第一掩膜层、以及第一多晶硅层；
去除所述第三牺牲层以及所述第二掩膜层。
8.根据权利要求7所述的方法，其特征在于，所述第一牺牲层和第二牺牲层包括SOH和/或SOC。
9.根据权利要求7所述的方法，其特征在于，所述第二掩膜层和第三掩膜层包括SiN、SiON、以及SiCN中的一种或多种。
10.根据权利要求7所述的方法，其特征在于，所述第三牺牲层包括氧化硅。
11.根据权利要求1所述的方法，其特征在于，所述退火工艺的温度包括600℃-800℃，所述退火工艺的时间包括3h-6h。
12.根据权利要求1或11所述的方法，其特征在于，所述退火工艺包括离子注入工艺，对所述第一多晶硅层和/或第二多晶硅层进行离子注入。
13.根据权利要求1或11所述的方法，其特征在于，所述退火工艺完成后，还包括快速热退火工艺，所述快速热退火工艺的温度高于所述退火工艺。
14.根据权利要求7所述的方法，其特征在于，所述绝缘层包括SiN、SiO2、SiON中的一种或多种。
15.根据权利要求1所述的方法，其特征在于，所述第一刻蚀工艺形成所述第一掩模层宽度小于所述第一多晶硅层宽度的台阶型结构的工艺中采用ZIVIS机台。
16.根据权利要求1或15所述的方法，其特征在于，所述第一刻蚀工艺采用湿法刻蚀工艺，刻蚀气体包括H2和/或N2。
17.一种接触结构，其特征在于，所述接触结构由权利要求1-16中任意一项所述的方法制备形成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111286549.8A CN116096070A (zh) | 2021-11-02 | 2021-11-02 | 接触结构的制备方法及接触结构 |
| PCT/CN2022/098105 WO2023077804A1 (zh) | 2021-11-02 | 2022-06-10 | 接触结构的制备方法及接触结构 |
| US17/867,683 US20230138089A1 (en) | 2021-11-02 | 2022-07-19 | Method for fabricating contact structure and contact structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111286549.8A CN116096070A (zh) | 2021-11-02 | 2021-11-02 | 接触结构的制备方法及接触结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116096070A true CN116096070A (zh) | 2023-05-09 |
Family
ID=86197788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111286549.8A Pending CN116096070A (zh) | 2021-11-02 | 2021-11-02 | 接触结构的制备方法及接触结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116096070A (zh) |
| WO (1) | WO2023077804A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653203B1 (en) * | 2002-05-23 | 2003-11-25 | Taiwan Semiconductor Manufacturing Company | Thin sidewall multi-step HDP deposition method to achieve completely filled high aspect ratio trenches |
| KR101979901B1 (ko) * | 2012-12-05 | 2019-08-28 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR102175040B1 (ko) * | 2013-12-20 | 2020-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN107768253A (zh) * | 2017-11-06 | 2018-03-06 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet的制造方法 |
| US10546863B1 (en) * | 2018-08-02 | 2020-01-28 | Micron Technology, Inc. | Method for fabricating bit line contact |
-
2021
- 2021-11-02 CN CN202111286549.8A patent/CN116096070A/zh active Pending
-
2022
- 2022-06-10 WO PCT/CN2022/098105 patent/WO2023077804A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023077804A1 (zh) | 2023-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295929B1 (ko) | 트렌치격리부형성및반도체디바이스제조방법 | |
| KR100743651B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| JP2004518284A (ja) | 半導体タイリング構造体及びその製造方法 | |
| CN116096070A (zh) | 接触结构的制备方法及接触结构 | |
| CN108346570B (zh) | 一种半导体器件的制作方法 | |
| JP2002170877A (ja) | 半導体装置の製造方法 | |
| KR20010008579A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR101077014B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| US20230138089A1 (en) | Method for fabricating contact structure and contact structure | |
| KR100190059B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| US20200144111A1 (en) | Metal interconnection structure and method for fabricating same | |
| KR20080084256A (ko) | 반도체 소자의 ｓｔｉ 형성공정 | |
| US20240170559A1 (en) | Method for producing closely spaced gate structures of a quantum dot device | |
| KR100321174B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100533380B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| KR100400286B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| KR20030069303A (ko) | 반도체 장치 제조방법 | |
| KR100334390B1 (ko) | 이중 게이트산화막 형성방법 | |
| KR100703841B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| JP2002009144A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |