CN1160947C

CN1160947C - 视频显示器

Info

Publication number: CN1160947C
Application number: CNB998009261A
Authority: CN
Inventors: 上原宏敏; 希; 栗田尚希; 一; 后藤昌一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-06-11
Filing date: 1999-06-10
Publication date: 2004-08-04
Anticipated expiration: 2019-06-10
Also published as: US6611269B1; EP1006721A1; KR20010022788A; EP1006721A4; KR100527982B1; TW432865B; WO1999065236A1; CN1273000A

Abstract

本发明的视频显示器包括多目的运算单元，它通过在象素时钟的一个周期内至少进行一次运算来产生显示数据；指令定序器，它将要输入的显示数据和运算内容指令成指令，并且与显示时钟同步执行所描述的指令，完成视频放大和缩小处理，以及与OSD的混合处理。因此，不必象传统单元那样为每种所要求的规范提供专用电路，并且通过把指令重写到指令定序器内，可以对付多个显示规范。

Description

视频显示器

发明领域

本发明涉及一种视频显示器，它包括一机顶盒，机顶盒用于接收对诸如压缩视频信号或程序信息等数字数据多路复用的数字广播信号，并且对选定的视频信号解码和输出。本发明还涉及一程序记录媒体。

背景技术

随着近年来数字技术的发展，已实现了各种数字广播服务，它们用统一的方法将广播用的视频、音频和数据信号用作数字信号，并且利用卫星等广播。

在这些服务中，借助于(按ISO/IEC-13818标准化的)MPEG2或类似标准所表示的压缩复用技术，提供了数十条或数百条广播信道。每个广播服务提供者试图利用数字广播的特性，完成各种服务，从而进行高清晰度的视频广播，并且实现诸如使用静止图像之信息服务等的鉴别，其中所述数字广播特性是将所有用于视频、音频和数据的信号处理成数字信号。而且需要一个相对应的视频显示器。

图14例示了一种传统的MPEG视频解码系统，以下描述其工作情况。

在图14中，标号100表示系统控制装置，用于控制整个系统；标号101表示视频解码装置，用于对MPEG解码；而标号102表示帧存储器，用于存储显示数据；其中，视频解码装置101存储要解码的视频数据以及屏上显示(以下称为OSD)图形数据。标号103表示显示定时发生装置，用于产生同步信号或类似信号；标号104是存储器控制装置，用于控制帧存储器102的读或写。标号105表示输出缓冲装置，用于暂时存储由存储器控制装置104读取的显示数据。标号800表示视频处理单元，它利用输出缓冲装置105的数据产生显示数据；而标号801表示控制定时发生装置，用于控制视频处理单元800。

图15例示了上述MPEG视频解码系统中视频处理单元800的内部结构。标号8001和8002表示水平滤波器电路，用于对视频数据进行水平放大和缩小；标号8003表示垂直滤波器电路，用于沿垂直方向放大和缩小来自水平滤波器8001和8002的两行连续数据；而标号8004表示混合电路，用于在来自垂直滤波器电路8003的视频数据和OSD数据之间切换。

图16(a)示出了要在接收机上执行的视频输出格式，其中接收机进行按DVB(数字视频广播文件A001-版本1)标准建立的数字广播。

为了实现图16(a)所示的水平和垂直放大处理，水平滤波器电路8001和8002以及垂直滤波器电路8003要配备预先对应以下放大率的电路：

水平滤波器电路：3/4、1、9/8、4/3、3/2、2、8/3；

垂直滤波器电路：1、2。

图16(b)示出了摆动扫描处理，该处理是在4∶3的监视器上输出纵横比为16∶9的输入图像时，切除和水平放大中央显示部分(摆动&扫描窗口)。

用这种方法，在数字广播接收机的视频显示器中，对视频信号的水平和垂直放大处理已成为必要的功能。

以下描述图14中MPEG解码系统的工作情况。

系统控制装置100将对应于用户所选信道的比特流输入视频解码装置101中。

视频解码装置101从比特流中挑出关于图16(a)入射分辨率的信息，传递给系统控制装置100。视频解码装置101将帧存储器102用作参考帧缓冲器和显示帧缓冲器，进行MPEG视频解码处理。由于MPEG解码处理并不与本发明的目的直接相关，所以不再对其详细工作情况进行描述。

系统控制装置100在进行解码控制的同时，还为帧存储器102描绘屏上显示(OSD)数据。这是程序表数据，称为菜单等的选项信息或者EPG(电子程序指南)。在视频显示中，系统控制装置100控制存储器控制装置104读取从帧存储器102解码得到的视频数据，以及每行的OSD数据。将每行读取的数据暂时存储在输出缓冲装置105中。

系统控制装置100根据视频解码装置101挑出的输入图像的分辨率信息以及用户预先指示的输出监视器纵横比，设置视频处理单元800中水平滤波器电路8001和8002以及垂直滤波器电路8003的放大比率，从而控制图16(a)所示的放大处理。在混合电路8004将解码图像与OSD数据混合之后，向外输出经放大处理的解码图像。

在该方法中，MPEG解码系统中的传统视频处理单元具有与预先设置的放大率对应的专用电路，以及具有OSD数据的混合电路，以便产生遵从解码图像分辨率信息等的显示输出。

图17示出了MPEG解码系统的方框图，该MPEG解码系统除了视频显示和OSD显示之外还进行静止图像显示，以便对应于静止图像信息服务。视频处理单元800具有两个水平滤波器电路8001和8002以及一个垂直滤波器电路8003，用于分别控制视频数据和静止图像数据，并且还具有混合电路(1)8005，用于在视频数据和静止图像数据之间切换。

工作时，系统控制装置100不仅向帧存储器102描述OSD数据，而且还描述静止图像数据。利用诸如数字卫星广播等数据广播，发送静止图像数据，或者通过电话线发送静止图像数据。在任何情况下，都由用户操作获得数据，由系统控制装置100控制显示数据。存储控制装置104将帧存储器102中所写的静止图像数据与视频数据和OSD数据一起按每行读取到输出缓冲装置105中。这时，当对视频数据进行垂直滤波处理时，为视频数据读取两行连续的数据。

利用这些数据，由图17所示的视频处理单元800对视频数据和静止图像数据独立地进行缩小处理，并且通过将该操作的结果与OSD数据混合，获得如图17所示的输出图像。

如上所述，根据每个服务提供者，配备与不同显示规格对应的如图15和17所示的专用电路，从而实现传统视频显示器。这些通常都作为MPEG视频解码LSI电路的一部分来安装。

另一方面，美国地面波的数字广播标准差不多对应于这样的高清晰度系统，该系统具有三种扫描线数1080、720和480，并且具有两种扫描系统(即，逐行扫描和隔行扫描)，通过组合这些扫描类型可以用18种视频格式进行广播。为了将它们输出到TV监视器上，必须进行按比例处理，而不是图16(a)所示的处理。并且期望由上述静止图像服务或者减小图像进行的EPG显示等被要求与更多的滤波器运算对应。

但是，在该方法中，传统的视频显示器根据服务提供者要求不同的专用电路，并且为了对应多个广播服务，存在这样的问题，即由于必须用不同的电路来满足个别的显示要求，所以增大了总的电路，或者为了根据服务开发不同类型的LSI进行优化，所以增加了开发成本。

由于为了对付未来所要求的处理，除了预先安装必要电路之外没有其它办法，所以当扩充系统时，还会出现问题。

发明内容

考虑到传统视频显示器的这些问题，本发明的一个目的是提供一种视频显示器，与现有技术相比，它能够限制开发成本的增加。

考虑到传统视频显示器的这些问题，本发明的另一个目的是提供一种视频显示器，与现有技术相比，它能够限制开发成本的增加，并且对系统未来的扩充具有更好的适应性。

依照本发明的第一方面，提供了一种视频显示器，该视频显示器包括：

帧存储器，用于存储显示数据；

显示定时发生装置，用于产生显示定时；

存储器控制装置，用于与所述显示定时发生装置同步从所述帧存储器中读出显示数据；

输出缓冲装置，用于暂时存储由所述存储器控制装置读出的显示数据；

运算单元，它通过在象素时钟的一个周期内至少完成一次运算，来产生显示数据；

数据选择装置，用于与象素时钟同步从所述输出缓冲装置中读出显示数据，并且选择被输入所述运算单元的数据；和

指令定序器，用于与所述显示定时发生装置的定时同步控制所述数据选择装置和所述运算单元。

依照本发明的第二方面，对于本发明第一方面的视频显示器，所述指令定序器包括：

指令存储器，用于存储控制信号，以便控制所述运算单元和所述数据选择装置；

指令执行控制装置，用于在象素时钟的一个周期内，至少读出一个或多个指令；和

指令解码装置，用于对读出的指令解码，并且控制由所述数据选择装置输入所述运算单元的数据。

用这种方法，本发明的视频显示器包括例如运算单元和指令定序器，运算单元可以在象素时钟的一个周期内至少进行一次算术运算，指令定序器用于控制要输入运算单元的数据的选择和输出，并且通过使指令与显示时钟同步执行，实现视频放大和缩小处理，以及与OSD的混合处理。

此结构允许运算单元和指令定序器位于一个公共电路中，通过切换指令对应多个显示规范，而不是用传统单元中为每个所需规范提供专用电路的实现方法。

还允许重写存储在指令定序器中的指令，以便很容易对应更多的显示规范。

依照本发明的第三方面，在本发明第二方面的视频显示器中，

所述指令存储器在象素时钟的至少一个周期内存储执行指令；以及

所述指令执行装置与象素时钟同步反复读所述指令存储器。

这方法为一个象素只使用一个很小的指令存储器，可以实现诸如视频放大和缩小以及与OSD混合处理的视频显示处理。

依照本发明的第四方面，本发明第二或第三方面的视频显示器还包括运算结果缓冲装置，它用于暂时存储所述运算单元的输出，并且输出到所述数据选择装置。

该方法通过暂时存储算术运算结果，即使在下一个周期和下一个周期之后，也允许自由地将算术运算结果选作运算单元输入，以便可以用指令控制多种运算处理。

依照本发明的第五方面，本发明第二至第四方面中任何一项所述的视频显示器还包括回写装置，它用于将所述运算单元的数据输出回写到所述输出缓冲装置中，并且指令定序器控制所述回写装置。

该方法在放大或缩小后将解码图像写入帧存储器，从而提供可以安排并显示多个缩小图像的屏幕。

依照本发明的第六方面，在本发明第二至第五方面任何一项所述的视频显示器中，所述指令定序器具有切换装置，用于在象素时钟一个周期内读出的指令数。

该方法允许通过即使在混合广播480或1080行隔行扫描以及480或702行逐行扫描的情况下只改变可执行的指令数来进行视频处理，其方法为根据解码图像在象素时钟的一个周期内切换可执行的指令数。

依照本发明的第七方面，提供了一种视频显示器，该视频显示器包括：帧存储器，用于存储显示数据；显示定时发生装置，用于产生显示定时；存储器控制装置，用于与所产生的显示定时同步从所述帧存储器读出显示数据；输出缓冲装置，用于暂时存储由存储器控制装置读出的显示数据；显示数据读出装置，用于根据所需的显示规范控制从所述输出缓冲装置中读出显示数据；多个视频处理单元，用于处理从所述显示数据读出装置中读出的显示数据；输出选择装置，用于所述多个视频处理单元的输出数据；以及指令定序器，它在对应于多个预先所存显示规范的处理指令内，利用对应所需的显示规范，控制所述多个视频处理单元和所述输出选择装置。

依照本发明的第八方面，在本发明第七方面的视频显示器中，每个所述视频处理单元包括运算单元，用于在象素时钟的一个周期内至少进行一次运算，并且产生显示数据；和数据选择装置，用于与象素时钟同步，从所述输出缓冲装置中读取显示数据，并且选择要输入所述运算单元的数据；并且所述指令定序器包括指令存储器，用于存储用来控制所述运算单元和所述数据选择装置的控制信息；指令执行控制装置，用于在象素时钟的一个周期内至少读取一个或多个指令；和指令解码装置，它通过对读取的指令解码，在多个视频处理单元内控制输入运算单元的数据。

上述结构允许运算单元和指令定序器位于一个公共电路中，以便通过切换指令对应多个显示规范，而不是象传统单元那样为每个所需的规范提供专用电路。

在该方法中，通过提供运算单元和指令定序器，其中运算单元在象素时钟的一个周期内至少进行一次运算处理，而指令定序器用于控制要输入运算单元的数据的选择和输出，并且通过使该指令与显示时钟同步执行，来完成视频放大和缩小处理以及与OSD的混合处理。因此，用指令定序器的指令描述诸如视频放大和缩小以及与OSD混合处理等视频显示处理。并且，由于在该结构，并行安装相同的视频处理单元，并且用一个指令定序器控制它，所以用一个简单的结构，很容易根据象素时钟和运算处理内容进行放大。

依照本发明的第九方面，在本发明第七方面的视频显示器中，每个所述视频处理单元包括运算单元，用于在象素时钟的一个周期内至少进行一次运算，并且产生显示数据；和数据选择装置，用于与象素时钟同步，从所述输出缓冲装置中读取显示数据，并且选择要输入所述运算单元的数据；并且所述指令定序器包括指令存储器，用于存储用来控制所述运算单元和所述数据选择装置的控制信息；指令执行控制装置，用于在象素时钟的一个周期内至少读取一个或多个指令；和指令解码装置，它位于所述多个视频处理单元的每个单元中，并且通过对读取的指令解码，在视频处理单元内控制输入运算单元的数据。

此结构可以用指令定序器的指令描述诸如视频放大和缩小处理以及与OSD混合处理等视频显示处理。并且由于在该结构中，并行安装相同的视频处理单元，指令解码器对应每个视频处理单元对它们进行控制，所以用一个简单的结构，很容易根据象素时钟和运算处理的内容进行放大。

依照本发明的第十方面，在本发明第八或第九方面的视频显示器中，所述指令存储器在象素时钟的至少一个周期内存储执行指令，并且所述指令执行控制装置与象素时钟同步，反复读所述指令存储器。

该方法允许对一个象素只用一个很小的指令存储器来实现。

依照本发明的第十一方面，在本发明第八至第十方面任何一项所述的视频显示器中，每个所述视频处理单元都具有一个运算结果缓冲装置，它能够暂存储所述运算单元的输出，并且输出到所述数据选择装置。

在该方法中，通过暂时存储算术运算结果，可以在下一个周期和下一个周期之后，自由地将算术运算结果选作运算单元输入，从而用指令控制多种运算处理。

依照本发明的第十二方面，在本发明第八至第十一方面任何一项所述的视频显示器中，具有回写装置，用于将每个所述视频处理霎时铁输出数据回写到所述输出缓冲装置，并且所述指令定序器控制所述回写装置。

在该方法中，通过在放大和缩小后将解码图像写入帧存储器中，可以提供用于安排和显示多个缩小图像的屏幕。

附图概述

图1是一方框图，示出了依照本发明第一实施例的视频显示器；

图2例示了一种在图1所示视频显示器的指令定序器中进行的指令执行情况；

图3例示了另一种在图1所示视频显示器的指令定序器中进行的指令执行；

图4是一方框图，示出了依照本发明第二实施例的视频显示器；

图5是一方框图，示出了依照本发明第三实施例的视频显示器；

图6是一方框图，示出了依照本发明第四实施例的视频显示器；

图7是一方框图，示出了第四实施例视频显示器中的视频处理单元；

图8例示了一种在图6所示视频显示器的指令定序器中进行的指令执行情况；

图9例示了另一种在图6所示视频显示器的指令定序器中进行的指令执行情况；

图10是一方框图，示出了依照本发明第五实施例的视频显示器；

图11例示了一种第五实施例视频显示器的指令定序器中进行的指令执行情况；

图12是一方框图，示出了依照本发明第六实施例的视频显示器；

图13是显示第六实施例视频显示器的另一方框图；

图14是一方框图，例示了依照现有技术的视频显示器；

图15是一方框图，详细示出了现有技术视频显示器中的视频处理单元；

图16(a)示出了数据广播接收机中的视频输出规范；

图16(b)示出了数字广播接收机中的摆动扫描显示处理；

图17是一详细方框图，示出了现有技术视频显示器中的另一种视频处理单元。

(标号说明)

100 系统控制装置

101 视频解码装置

102 帧存储器

103 显示定时发生装置

104 存储控制装置

105 输出缓冲装置

106 视频处理单元

106A，106B 视频处理单元

107 指令定序器

108 输入输出缓冲装置

109，110 输出选择装置

111 回写装置

112 输入输出缓冲装置

1061 数据选择装置

1062 运算单元A

1063 运算单元B

1064 寄存器文件

1065 输出切换装置

1066 回写装置

1071，1174 指令存储器

1072 指令执行控制装置

1073，1073A，1073B 指令解码装置

1074 可执行指令数切换装置

1108 显示数据读出装置

实施本发明的最佳方式

以下参照附图，描述实施本发明的方式。

(第一实施例)

以下参照图1和图2，描述依照本发明第一实施例的视频显示器。

图1中，系统控制装置100、视频解码装置101、帧存储器102、显示定时发生装置103、存储控制装置104和输出缓冲装置105具有与现有技术相应装置类似的结构。

本实施例是依照权利要求1-4的视频显示器的一个例子。

视频处理单元106包括数据选择装置1061，它与象素时钟同步从输出缓冲装置105中读取显示数据，并且选择数据，以输出到下述运算单元；运算单元A 1062和运算单元B 1063，它们在一个象素时钟周期内至少进行6次算术运算，并且产生显示数据；寄存器文件1064，用于暂时存储算术运算结果；以及输出切换装置1065。

数据选择装置1061能够根据水平放大率控制从输出缓冲装置105读出数据。这可以用以下方式实现，例如用一个8位加法器为每一个象素时钟提供一固定值增量，并且施加加法器的进位，用作下一个象素数据的读出触发信号。

在该情况下，通过提供固定值增量，可以指定水平放大率，并且可以将8位加法器输出用作水平放大处理的运算处理系数。

运算单元A(1062)和运算单元B(1063)分别执行以下计算式：

运算单元A(1062)：(运算结果)＝α×A+β×B+C

运算单元B(1063)：(运算结果)＝γ×D+(1-γ)×E

其中A、B、C、D和E表示数据选择装置106 1选择的视频数据。具体地说，它们是输出缓冲装置105输出的视频数据；运算单元A(1062)和B(1063)在过去作算术运算所得的视频数据；用作背景颜色等的视频数据；OSD等的视频数据；以及数据选择装置1061从固定值数据(例如，零)中选定的、能够输出特定值的视频数据。α和β是系数，用特定权重(滤波处理)对数据选择装置1061选择的视频输入数据A和B进行算术运算，例如，当如上所述进行水平放大处理时的运算系数，或者进行垂直象素算术运算的运算系数。γ是混合运算系数，它可以对数据选择装置1061选择的输入数据D和E进行半透明的混合算术运算。例如，如果γ＝0，则照原样输出E，如果γ＝1，则照原样输出D，如果γ＝1/2，则将D和E作为半透明的图像输出。

使指令定序器107与显示定时发生装置103的定时同步，以便控制数据选择装置1061、运算单元1062和1063。指令定序器107包括以下三个部分。

指令存储器1071存储用于控制运算单元1062和1063之输入输出的控制信息；指令执行控制装置1072控制一个象素时钟周期内读出的多个指令；而指令解码装置1073对从指令存储器1071读出的指令进行解码，并用数据选择装置105[SIC]控制输入运算单元1062和1063的数据。

指令选择系数值α和β，并且将数据A、B和C输入运算单元A 1062；选择系数值γ，并且将数据D和E输入运算单元B 1063，指定每个运算单元的输出方向(写入结果的地址信息：是写入寄存器文件1064，还是输出切换装置1065)。

指令存储器1071存储6个指令，指令执行控制装置1072与象素时钟同步地反复读取这6个指令，并对一行控制这些指令的执行。

参照图2，描述上述方式的工作情况。

首先，系统控制装置100将显示控制控制到一个单位行。具体地说，根据系统控制装置100的指示，存储控制装置104从帧存储器102中将要在一个单位行中显示的数据读取到输出缓冲装置105中。视频处理单元106和指令定序器107利用这部分数据产生一行的输出数据。直到将显示数据读取到输出缓冲装置105的工作部分与现有技术中的相同。在以下描述的情况中，输出图8(a)所示的分辨率为352×240，并且所显示的内容在水平和垂直方向上扩大两倍。在该情况下，输出缓冲装置105持有两行数据，其中解码图像从帧存储器102中串联取出。

图2例示了依照现有技术执行图7中视频处理的情况，其中象素时钟为13.5MHz，并且视频处理单元和指令定序器的工作时钟是该数据的6倍，即81MHz。

指令执行控制装置1072与象素时钟同步，从指令存储器1071的第0-5个地址上反复读取指令。指令解码器1073对读取的指令解码，并如下控制数据选择装置1061、运算单元A 1062和运算单元B 1063。

运算单元A：

(1)指令1：数据选择装置1061选择解码图像(视频)第一行的两个水平象素数据以及系数值数据，并且用该数据进行乘法和加法处理。将算术运算结果写入寄存器文件1064中。从而，完成了第一行的水平放大处理(水平算术运算)。

(2)指令2：数据选择装置1061选择第二行的两个水平象素数据以及系数值数据，并且用该数据进行乘法和加法处理。通过算术运算结果(反馈到数据选择装置)。从而，完成了第二行的水平放大处理(水平算术运算)。

(3)指令3：数据选择装置1061选择指令1时写入寄存器文件的数据和指令2时(所通过的)算术运算结果，并且进行乘法和加法处理。从而，用第一行和第二行数据完成了垂直放大处理(垂直算术运算)。通过允许数据选择装置1061拥有一个系数寄存器并且使用系统控制装置100以行为单位设置的α和β，可以获算术系数值α和β。将算术运算结果写入寄存器文件1064中。

(4)指令时隙4-6不特别进行指令执行。

参照图2描述这里的工作情况。例如，在以下描述的2002时期，在指令1作用下，在算术处理2004中，利用指令3在时期2001期间完成的算术运算结果2003(对应于写入寄存器文件1064的数据)。

下面描述图2中使用的缩写标记。HFLTO是水平滤波器0的缩写，表示第一行的水平滤波处理。HFLT1是水平滤波器1的缩写，表示第二行的水平滤波处理。VFLT是垂直滤波器的缩写，表示垂直滤波处理。NOP是不操作的缩写，表示不作任何处理。BLD BG是与背景混合的缩写(背景色)，表示与背景色作混合处理。另外，BLD OSD是与OSD混合的缩写，表示与OSD数据作混合处理。

运算单元B：

(1)指令1：数据选择装置1061选择运算单元A在指令3下写入寄存器文件1064中的数据以及变成背景色的寄存器值(存储在数据选择装置1061中)，并进行算术运算。由解码图像(视频)的有效显示期信号产生算术系数值γ，并且这是在数据选择装置1061中选择的。通过算术运算结果(反馈到数据选择装置)。从而产生用特定背景色涂画在有效显示区之外的数据。有效显示期信号是指定视频显示区的信号。

(2)指令2：数据选择装置1061选择指令1的算术运算结果和OSD数据，以便进行混合处理。OSD数据具有与视频数据的混合值(γ系数值)。将算术运算结果写入输出切换装置(1065)，以便输出到外部监视器。

以上描述了对一个象素的指令(6个步骤)，并且如图2所示，指令执行控制装置1072与象素时钟同步反复执行这指令，从而产生一行的视频数据。通过改变运算单元A中指令1-3，可以对应对解码图像的放大处理。例如，通过仅执行指令1并且不操作指令2-6，来对应水平放大处理的情况。

另一方面，图3例示了在图1视频显示器中依照现有技术实现的图9的视频处理。在以下描述中，解码图像(视频)数据和静止图像数据的两种屏幕在水平和垂直方向上都缩小到1/2。当进行垂直方向1/2缩小时，用连续的两行进行内插处理，以产生数据。与图2中的方法一样，象素时钟为13.5MHz，视频处理单元和指令定序器的工作时钟是其6倍，即81MHz。在指令定序器107中如下控制指令：

运算单元A：

(1)指令1-3：与图2描述的内容相同。

(3)指令4-6，执行内容与指令1-3相同，但存在一个不同点，即数据选择装置1061将静止图像数据选作算术处理数据。

运算单元B：

(1)指令1：数据选择装置1061选择运算单元A在指令3下写入的寄存器文件1064以及变成背景色的寄存器值(存储在数据选择装置1061中)，以便进行算术运算。将运算结果写入寄存器文件1064中。

(3)指令2：数据选择装置1061选择运算单元A在指令6下写入的寄存器文件1064以及变成背景色的寄存器值(存储在数据选择装置1061中)，以便进行算术运算。通过运算结果。

(4)指令3：数据选择装置1061选择指令1下写入的寄存器文件1064和指令2的算术运算结果，以便进行运算。在数据选择装置1061中，由解码图像(视频)的有效显示期信号产生算术系数值γ，并选择该值。通过该算术运算结果。

(5)指令4：数据选择装置1061选择指令3的算术运算结果和OSD数据，以进行运算。将算术运算结果写入输出切换装置1065，以便输出到外部监视器。

如上所述，在与图1所示相同的视频显示器中，进行图3的指令，以便很容易对应图9所示的视频处理。

随着近年来半导体技术的发展，电路的工作频率快速增加，并且很容易相对象素时钟提高运算单元的工作时钟。例如，如果用高于81MHz的频率运行，那么根据本发明的结构很容易显示两个静止图像或视频。

尽管通过由两个运算单元独立进行滤波器算术运算和混合运算，实现了图1的实施例，但本发明不限于此结构。例如，可以用一个运算单元，或者将多个运算单元组合在一起。运算单元不限于上述实施例中的乘法和加法处理，还可以进行其它算术运算。

在上述实施例中，指令存储器被描述成具有一个象素的大小，但它可以具有多个象素或者一行的大小。尽管所述实施例的结构被描述成使用寄存器文件，但如果指定指令以便对每个周期使用算术运算结果，那么不用寄存器文件也能实施。

(第二实施例)

下面参照图4，描述依照本发明的另一个视频显示器实施例。

与图1相同的部件使用相同的标号，并且省略其描述。

此方式是依照权利要求5的一例视频显示器。

在该图中，回写装置1066实行控制，以便写回来自运算单元A 1062和B 1063的输出数据，并且输入输出缓冲装置108除了能够从帧存储器102读取显示数据之外，还能够将来自回写装置1066的回写数据写入帧存储器102中。

根据指令定序器107的指令，通过选择运算结果所写入的回写装置1066，将经处理的解码图像写入输入输出缓冲装置108中。

在工作中，当从指令解码装置1072中选择回写装置1066时，将来自运算单元A 1062或B 1063的输出数据一次存入回写装置1066中。

回写装置1066在非显示读出的其他周期，将所存数据传递给输入输出缓冲装置108。在写入一行的算术运算结果数据之后，系统控制装置100控制存储控制器104对帧存储器102进行写操作。

如果从帧存储器102中读出回写图像作为要显示的静止图像，那么可以按次序显示多个经缩小的解码图像，例如，很容易提供一个用户界面屏幕，将缩小的静止图像放入程序表中。

(第三实施例)

下面参照图5，描述依照本发明的另一个视频显示器实施例。

与图1相同的部件使用相同的标号，并且省略其描述。此方式是依照权利要求6的一例视频显示器。

在数字广播时，可以提供不同帧速率的广播服务。例如，由480或1080行隔行描述和480或720等逐行扫描混合而成的广播。在该情况下，必须根据解码图像切换显示时钟。

在本实施例中，视频显示器被描述成，视频处理单元106和指令定序器107的工作频率照旧，同时在象素时钟的一个周期内仅切换可执行指令的数目，以对应该情况。

可执行指令数切换装置1074用于切换在象素时钟一个周期内读取的指令数，它由系统控制装置100控制。

工作时，当根据解码图像的分辨信息切换显示时钟时，系统控制装置100将预先设置的指令数设置到可执行指令数切换装置1074中。

指令执行控制装置1072反复读取与执行指令数切换装置1074指定的指令数相对应的部分。

即使在切换显示时钟时，上述结构也可以进行视频处理，而不引起任何问题。

如上所述，依照本发明的视频显示器，根据服务提供者，对于不同的显示要求规范，组合与公共硬件和显示要求范围对应的指令，可以实现各种功能。并且还可以只对一个象素实现小尺寸的指令存储器，而且几乎不变化传统单元还可以实现电路规模。

以下根据附图所示的方式描述本发明。

(第四实施例)

图6是一方框图，示出了依照本发明第四实施例的视频显示器，而图7是一方框图，示出了视频显示器中视频处理单元的结构。

在图6中，系统控制装置100、视频解码装置101、帧存在器102、显示定时发生装置103、存储器控制装置104和输出缓冲装置105具有与现有技术相应部分相同的结构。

本方式是依照权利要求7、9和10的一例视频显示器。

视频处理单元106A和106B根据输出缓冲装置205中的数据产生输出数据，并且在本方式中对这两个单元并行操作。如图7所示，此视频处理单元包括：数据选择装置1061，用于选择输入下述运算单元的数据；运算单元A 1062和B 1063，用于对象素时钟进行三次运算；寄存器文件1064，它是算术运算结果缓冲装置，用于暂时存储算术运算结果；以及输出切换装置1065。

显示数据读出装置1108根据水平放大率控制从输出缓冲装置105中读出数据。例如，它用一个8位加法器提供一固定值增量，并且施加加法器的进位作为读出下一个象素数据触发信号，从而控制对输出缓冲装置105的读出操作。在该情况下，用增量形式给出的固定值指定水平放大率，并且在水平放大处理时，可以将8位加法器的输出用作运算处理系数。

在本方式中，两个视频处理单元同时处理两个象素，因此在一个象素内给予两次固定值的上述增量。显示数据读出装置1108将第一读出数据和算术运算系数输出给视频处理单元106A，并且将第二读出数据和算术运算系统输出给视频处理单元106B。

另一方面，视频处理单元的运算单元A 1062和运算单元B 1063分别执行以下计算式：

运算单元A 1062：(运算结果)＝α×A+β×B+C

运算单元B 1063：(运算结果)＝γ×D+(1-γ)×E

其中A、B、C、D和E是下述视频数据，即由下述数据选择装置1061选择的视频数据；数据选择装置1061从输出缓冲装置105通过显示数据读出装置1108输出的视频数据中选择的视频数据；运算单元A 1062和B 1063在过去处理的、作为算术运算结果的视频数据；背景色等的视频数据；OSD等的视频数据；以及能够输出特定值等的固定值(例如，零)。α和β是系数值，它们用特定权重(滤波处理)对数据选择装置1061选择的视频输入数据A和B进行算术运算(滤波处理)，例如，当如上所述进行水平放大处理时的运算系数，或者进行垂直象素算术运算的运算系数等。γ是混合运算系数，它可以对数据选择装置1061选择的视频输入数据D和E进行半透明的混合算术运算。例如，如果γ＝0，则照原样输出E，如果γ＝1，则照原样输出D，如果γ＝1/2，则将D和E作为半透明的图像输出。

指令定序器107与显示定时发生装置103的定时同步，并且控制两个视频处理单元106A和106B，指令定序器107由以下三个部件构成。

指令存储器1071存储用于控制运算单元A 1062和B 1063之输入输出的控制信息；指令执行控制装置1072控制一个象素时钟周期内读出的多个指令；而指令解码装置1073对从指令存储器1071读出的指令进行解码，并为数据选择装置1061控制输入运算单元A1062和B1063的数据。

分别对于视频处理单元106A和106B，指令为运算单元A 1062选择系数值α和β以及输入数据A、B和C，并且为运算单元B 1063选择系数值γ和输入数据D和E，并且指定每个运算单元的输出地址(写入结果的地址信息：是写入寄存器文件1064，还是输出切换装置1065)。也就是说，用公共指令同时控制两个视频处理单元。

指令存储器1071存储6个指令，指令执行控制装置1072在一个周期内对两个象素反复读此，并就一行控制指令执行。

输出选择装置109暂时存储从两个视频处理单元106A和106B产生的两部分数据，并且选择数据，以便与显示时钟同步一个象素一个象素地交替输出数据。

参照附图，描述本方式按上述结构构造的视频显示器的工作情况。

首先，系统控制装置100每单位行控制显示单元。具体地说，根据系统控制装置100的指示，每一行，存储控制装置104从帧存储器102中将要显示的数据读取到输出缓冲装置105中。视频处理单元106A和106B以及指令定序器107利用这些数据产生一行的输出数据。直到将显示数据读取到输出缓冲装置105的工作部分与现有技术中的相同。下面，描述图16(a)所示分辨率为352×240的情况，以便当显示时，在水平和垂直方向上扩大两倍。在该情况下，输出缓冲装置105持有来自帧存储器102的解码图像的连续两行数据。

图8例示了依照现有技术执行图15中视频处理的情况，其中象素时钟为13.5MHz，并且视频处理单元和指令定序器的工作时钟是该数据的3倍，即40.5MHz。

在一个周期内，对于两个象素，指令执行控制装置1072反复读取指令存储器1071之第0-5个地址上的指令。指令解码器1073对读取的指令解码，并如下控制视频处理单元106A和106B的数据选择装置1061，以及运算单元A 1062和运算单元B 1063。这里视频处理单元106A产生2N个象素的数据，同时视频处理单元106B产生(2N+1)个象素的数据。

运算单元A：

(1)指令1：数据选择装置1061选择解码图像(视频)第一行的两个水平象素数据以及系数值数据，以便用该数据进行乘法和加法处理。由数据读出装置1108输入两个水平象素数据和系数值。将算术运算结果写入寄存器文件1064中。

(2)指令2：数据选择装置1061选择第二行的两个水平象素数据以及系数值数据，以便用该数据进行乘法和加法处理。用与指令1相同的方法，由数据读出装置1108输入两个水平象素数据和系数值。通过算术运算结果(反馈到数据选择装置)。

(3)指令3：数据选择装置1061选择指令1时写入寄存器文件的数据和指令2时(所通过的)算术运算结果，以便进行乘法和加法处理。从而，用第一行和第二行数据完成了垂直放大处理。通过允许数据选择装置1061拥有一个系数寄存器以便用系统控制装置100作每行设置，可以获得算术系数值α和β。将运算结果写入寄存器文件1064中。

(4)指令时隙4-6不特别进行指令执行。

运算单元B：

(1)指令1：数据选择装置1061选择运算单元A在指令3下写入寄存器文件1064中的数据以及变成背景色的寄存器值(存储在数据选择装置1061中)，以进行运算。在数据选择装置1061中，由解码图像的有效显示期信号，产生算术系数值γ。通过运算结果(反馈到数据选择装置)。从而产生用特定背景色涂画在有效显示区之外的数据。

(2)指令2：数据选择装置1061选择指令1的运算结果和OSD数据，以便进行混合处理。OSD数据具有与视频数据的混合值(γ系数值)。将运算结果写入输出切换装置1065，以便输出到外部监视器。

(3)指令时隙4-6不特别进行指令执行。

将两个视频处理单元106A和106B之运算单元B 1063的输出输入输出选择装置109，并且与象素时钟同步进行选择和交替输出。具体地说，对于每两个象素，输出选择装置109同时锁存来自视频处理单元106A和视频处理单元106B的数据，以便首先输出视频处理单元106A的锁存数据，然后延迟一个象素输出视频处理单元106B的数据。

如上所述，指令执行控制装置1072与象素时钟同步反复执行指令(6个步骤)，并且通过操作两个视频处理单元，产生一行的视频数据。通过改变运算单元A中指令1-3，可以对应对解码图像的放大处理。例如，通过仅执行指令1并且不操作指令2-6，来对应水平放大处理的情况。

另一方面，在图9中，例示了在图6的视频显示器中依照现有技术实现的图15的视频处理。在以下描述中，解码图像(视频)数据和静止图像数据的两种屏幕在水平和垂直方向上都缩小到1/2。至于垂直缩小到1/2的时间，用连续两行进行内插处理，以产生数据。

与图8中的方法一样，象素时钟为13.5MHz，而视频处理单元106A和106B以及指令定序器107的工作时钟是其3倍，即40.5MHz。在指令定序器107中如下控制指令：

运算单元A：

(1)指令1-3：与图8描述的内容相同。

运算单元B：

(1)指令1：数据选择装置1061选择运算单元A在指令3下写入的寄存器文件1064以及变成背景色的寄存器值(存储在数据选择装置1061中)，以便进行运算。将运算结果写入寄存器文件1064中。

(4)指令2：数据选择装置1061选择运算单元A在指令6下写入的寄存器文件1064以及将变成背景色的寄存器值(存储在数据选择装置1061中)，以便进行运算。通过运算结果。

(5)指令3：数据选择装置1061选择指令1下写入的寄存器文件1064和指令2的算术运算结果，以便进行运算。在数据选择装置1061中，由解码图像(视频)的有效显示期信号，产生运算系数值γ，并选择该值。通过该运算结果。

(6)指令4：数据选择装置1061选择指令3的运算结果和OSD数据，以进行运算。将运算结果写入输出切换装置1065，以便输出到外部监视器。

如上所述，与图6所示相同的视频显示器可以图8和9的指令，以便很容易对应图15所示的视频处理。

根据如上所述的本实施例，一个指令定序器可以控制多个视频处理单元，并且通过组成指令可以实现各种显示处理。

并且，通过将视频处理的控制系统统一为一个，可以控制电路规模的增长，并且通过使用多个视频处理单元并列处理的结构，可以获得以下效果。

即使在图像分辨率增大的情况下，通过增加并行处理的视频处理单元的个数，来实现类似的视频处理。特别是，将来有必要应付高清晰度(分辨率超过720象素×480行)的系统，并且实现的可能性将变成重点。

在设计LSI时，对开发商来说，用相同的并行电路比完全设计新的电路更容易。

尽管在上述实施例中，描述了两个视频处理单元，但本发明不限于该数字。尽管在图6中，两个运算单元独立完成滤波运算和混合运算，但本发明不限于用该结构实现。例如，可以使用一个运算单元，或者将其与多个运算单元组合。运算单元不限于具有如上述方式所述的乘法和加法处理，还可以进行其它运算处理。

在上述实施例中，指令存储器被描述成具有两个象素的大小，但它可以具有多个象素或者一行的大小。

在上述方式中，尽管结构被描述成使用寄存器文件(它是运算结果缓冲装置)，但如果指定指令以便对每个周期使用运算结果，那么不用寄存器文件也能实施。

(第五实施例)

图10为一方框图，示出了按照本发明第五实施例的一个视频显示器。

本实施例与上述方式的相同之处在于，一个指令定序器用与图6相同方法控制多个视频处理单元，不同之处在于为每个视频处理单元提供指令定序器的指令解码器。用相同的标号表示与图6相同的部件，其描述省略。

本方式是依照权利要求8的一例视频显示器。

指令解码装置1073A和1073B具有与图6中指令解码装置1073相同的功能。尽管指令存储器1174用相同的图6中指令存储器1071的方法存储6条指令，但不同之处在于，指令执行控制装置1072控制同时读出两条指令。输出选择装置110暂时存储分别由两个视频处理单元106A和106B产生的两部分数据，以便与显示时钟同步输出。

参照附图，描述上述依照本方式结构的视频显示器的工作情况。

图11例示了依照现有技术在图17中实现的视频处理，其中象素时钟为13.5MHz，视频处理单元和指令定序器的工作时钟为其3倍，即40.5MHz。

指令执行控制装置1072用两个象素的一个周期反复读取指令存储器1174中第0-5个地址上的指令。这时，如图11所示交错提供给指令解码装置1073A和1073B的指令。也就是说，根据指令解码装置1073A之指令1的定时，将指令4提供给指令解码装置1073B。

这两个指令解码装置1073A和1073B分别控制数据选择装置1061和相应视频处理单元106A和106B的运算单元A 1062和B 1063。指令控制与上述方式中的相同，其描述省略。

在图11中，在运算单元B的BLD(OSD)中示出了运算结果数据。发现视频处理单元106A和106B的运算结果数据是对每个图像交替产生。因此，输出选择装置110不需要诸如上述方式中所用的延迟控制，而可以与象素时钟同步交替地选择。

如上所述，根据本方式，一个指令定序器控制多个视频处理单元，并且通过组合指令用不同于上述方式的结构实现各种显示处理。。

在本方式中，描述了两个视频处理单元，但本发明不限于该数字。在图11的例子中，由两个运算单元独立进行滤波运算和混合运算，实现该结构，但本发明不限于此结构。例如，可以用一个运算单元来实现，或者将多个运算单元组合在一起。运算单元不限于乘法和加法处理，还可以进行其它算术运算。

在上述方式中，结构被描述成使用寄存器文件(它是运算结果缓冲装置)，但如果指定指令以便对每个周期使用算术运算结果，那么不用寄存器文件也能实施。

(第六实施例)

图12是一方框图，例示了依照本发明第六方式的视频显示器，而图13是一方框图，示出了同一方式的另一实施例。相同的标号表示与图6和图11相同的部件，其描述省略。

本方式是依照权利要求11的一例视频显示器。

回写装置111控制从运算单元A 1062和B 1063中回写输出数据，并且输入输出缓冲装置112除了能够从帧存储器102读取显示数据之外，还能够将回写到回写装置111的数据写入帧存储器102中。

指令定序器107的指令将回写装置111选作写入运算结果的地址，并且允许将经处理的解码图像等写入输入输出缓冲装置112中。

图12和图13之间的差别是两个视频处理单元输出的数据具有不同的产生定时。在图12中，如上述方式所述，对每两个象素时钟同时产生两个象素。另一方面，在图13中，如第五方式中所述的，通过用一个象素对执行指令过筛，一个一个交替地从两个视频处理单元中产生象素。

这些结构例子之间的不同与本方法强调的写操作没有直接关系，因此，省略详细运算描述。

工作时，当从指令解码装置1073中选择回写装置111时，将运算单元A 1062或B 1063的输出数据暂时存储到回写装置111中。

回写装置111在非显示读取的周期中，将所存数据传递给输入输出缓冲装置112。当写入一行的运算结果数据时，系统控制装置100通过存储器控制装置104控制向帧存储器102作写入传递。

如果通过读帧存储器102而将回写的图像显示成静止图像时，可以按布置显示多个缩小的解码图像，并且很容易提供用户界面屏幕，将缩小的静止图像放入程序表中。

在本方式中，描述了两个视频处理单元，但本发明不限于该数字。在图7的例子中，由两个运算单元独立进行滤波运算和混合运算，实现该结构，但本发明不限于此结构。例如，可以用一个运算单元来实现，或者将多个运算单元组合在一起。运算单元不限于乘法和加法处理，还可以进行其它算术运算。

在上述方式中，结构被描述成使用寄存器文件(它是运算结果缓冲装置)，但如果指定这些指令以便对每个周期使用算术运算结果，那么不用寄存器文件也能实施。

在本说明书所述的任何一个视频显示器中，可以用软件实现每个部件，或者将其构造成专用硬件。

本说明书所述任何一个视频显示器中的每个装置或每个步骤之整个或部分功能都可以用记录在磁盘、光盘或其它记录媒体上的计算机程序来实现，不用说，为了实现上述操作，可以形成和利用这些程序。也就是说，本发明可以是一程序记录媒体，它存储了可以用计算机实现上述单元中每个单元或每部分之整个或部分功能的程序。

如上所述，本发明可以控制开发成本的增加，并且为视频显示器提供了极佳的放大可能性。也就是说，依照本发明的视频显示器，对于基于服务提供者的不同的显示要求规范，很容易通过组合对应于每种显示要求范围的公共硬件和指令，来实现每一项功能。并且还可以只用小的指令存储器来实现。

当对高清晰度(分辨率超过720象素×480行)系统增加图像分辨率时，通过增加并行操作的视频处理单元的个数，很容易实现具有类似特性的视频处理单元。

另外，可以获得这样的效果，即曾经因为对每个所需的规范都要制造不同的电路(LSI)，所以会增加成本，成为问题，而今，开发成本降低了。

工业应用性

如上所述，依照本发明，提供了多重目的的运算单元，它们用于在象素时钟的一个周期内至少完成一次运算，并且产生显示数据；和指令定序器，用于描述要作为指令输入其中的显示数据和运算内容，并且与显示时钟同步执行所描述的指令，实现视频放大和缩小处理以及与OSD的混合处理。从而，不必象传统单元那样为每个所需的规范提供专用电路，并且通过将指令重写到指令定序器内，可以对付多个显示规范。

Claims

1.一种视频显示器，其特征在于，包括

帧存储器，用于存储显示数据；

显示定时发生装置，用于产生显示定时；

指令定序器，用于与所述显示定时发生装置的定时同步控制所述数据选择装置和所述运算单元，它包括：指令存储器，用于存储用于控制所述运算单元和所述数据选择装置的指令；指令执行控制装置，它连接到所述显示定时发生装置，用于在象素时钟的一个周期内，从所述指令存储器读出至少一个或多个指令；和指令解码装置，它连接到所述运算单元和所述数据选择装置，用于对读出的指令解码，并且控制由所述数据选择装置输入所述运算单元的数据。

2.如权利要求1所述的视频显示器，其特征在于，

所述指令执行控制装置与象素时钟同步反复读所述指令存储器。

3.如权利要求1或2所述的视频显示器，其特征在于，包括运算结果缓冲装置，它用于暂时存储所述运算单元的输出，并且输出到所述数据选择装置。

4.如权利要求1或2所述的视频显示器，其特征在于，包括回写装置，它用于将所述运算单元的数据输出回写到所述输出缓冲装置中，并且指令定序器控制所述回写装置。

5.如权利要求1或2所述的视频显示器，其特征在于，所述指令定序器具有切换装置，用于在象素时钟一个周期内读出的指令数。

6.一种视频显示器，其特征在于，包括：帧存储器，用于存储显示数据；显示定时发生装置，用于产生显示定时；存储器控制装置，用于与所产生的显示定时同步从所述帧存储器读出显示数据；输出缓冲装置，用于暂时存储由存储器控制装置读出的显示数据；显示数据读出装置，用于根据所需的显示规范控制从所述输出缓冲装置中读出显示数据；多个视频处理单元，用于处理从所述显示数据读出装置中读出的显示数据；输出选择装置，用于所述多个视频处理单元的输出数据；以及指令定序器，它在对应于多个预先所存显示规范的处理指令内，利用对应所需的显示规范，控制所述多个视频处理单元和所述输出选择装置；其中，

每个所述视频处理单元包括运算单元，用于在象素时钟的一个周期内至少进行一次运算，并且产生显示数据；和数据选择装置，用于与象素时钟同步，从所述显示数据读出装置中读取显示数据，并且选择要输入所述运算单元的数据；并且

所述指令定序器包括指令存储器，用于存储用来控制所述运算单元和所述数据选择装置的指令；指令执行控制装置，它连接到所述显示定时发生装置，用于在象素时钟的一个周期内从所述指令存储器读取至少一个或多个指令；和指令解码装置，它连接到所述运算单元和所述数据选择装置，它通过对读取的指令解码，在多个视频处理单元内控制从所述数据选择装置输入到运算单元的数据。

7.如权利要求6所述的视频显示器，其特征在于，为所述多个视频处理单元中的每个单元提供所述指令定序器的所述指令解码装置。

8.如权利要求6或7所述的视频显示器，其特征在于，所述指令存储器在象素时钟的至少一个周期内存储执行指令，并且所述指令执行控制装置与象素时钟同步，反复读所述指令存储器。

9.如权利要求6或7所述的视频显示器，其特征在于，每个所述视频处理单元都具有一个运算结果缓冲装置，它能够暂时存储所述运算单元的输出，并且输出到所述数据选择装置。

10.如权利要求6或7所述的视频显示器，其特征在于，具有回写装置，用于将每个所述视频处理单元的输出数据回写到所述输出缓冲装置，并且所述指令定序器控制所述回写装置。