JP2000175114A - 映像表示装置およびプログラム格納媒体 - Google Patents

Abstract

(57)【要約】 【課題】 事業者毎に異なる表示要求仕様に対し、別々
の回路が必要となり回路規模の増大を招いたり、事業者
毎に最適化すると別品種のＬＳＩとして開発する必要が
あり、開発コスト増を招くといった課題を有している。 【解決手段】 画素クロック内に少なくとも１回の演算
を行い表示データを生成する映像処理ユニット１０６
Ａ、１０６Ｂと、これに入力すべき表示データ及び演算
内容を命令として記述する１つの命令シーケンサ１０７
とを備え、記述した命令を表示クロックに同期して実行
させることで、映像の拡大・縮小処理、及びＯＳＤとの
合成処理を実現する。これにより各要求仕様毎に専用回
路を備える必要が無く、命令シーケンサ１０７内の命令
を書き換えることで、複数の表示仕様に対応する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧縮された映像信
号や番組情報等のディジタルデータを多重化したディジ
タル放送信号を受信し、選択された映像信号を復号化し
出力するセットトップボックス等の映像表示装置に関す
るものである。

【０００２】

【従来の技術】近年、ディジタル技術の発展に伴い、放
送用の映像、音声、データ信号をディジタル信号として
一元的に処理し、通信衛星等を利用して放送を行うディ
ジタル放送サービスが実現されつつある。

【０００３】これらのサービスにおいてはＭＰＥＧ２
（ＩＳＯ／ＩＥＣ−１３８１８で標準化）等に代表され
る圧縮多重技術により数十から数百チャンネルの放送を
提供することが可能である。各放送事業者は、ディジタ
ル放送では映像、音声、データ等の信号がすべてディジ
タル信号として扱われる特徴を活かし、高画質放送の実
施や、静止画情報サービス等差別化を実現するための種
々のサービスの充実を図ろうとしており、これらに対応
した映像表示装置が必要とされている。

【０００４】従来のＭＰＥＧビデオデコーダシステムの
一例を図８に示し、以下その動作を説明する。

【０００５】図８において、１００はシステム全体を制
御するシステム制御手段、１０１はMPEGデコードを行う
映像復号化手段、１０２は表示データを格納するフレー
ムメモリであり、映像復号化部１０１がデコードする映
像データやOn Screen Display(以下ＯＳＤ）のグラフ
ィックスデータ等を格納する。１０３は同期信号などを
生成する表示タイミング生成手段、１０４はフレームメ
モリ１０２の書き込みと読み出しを制御するメモリ制御
手段、１０５はメモリ制御手段１０４により読み出され
た表示データを一時的に格納する出力バッファ手段、８
００は出力バッファ手段１０５のデータを用いて表示デ
ータを生成する映像処理ユニット、８０１は映像処理ユ
ニット８００を制御する制御タイミング生成手段であ
る。

【０００６】図９は、上記MPEGビデオデコーダシステム
における映像処理ユニット８００の代表的な内部構成を
示す図である。８００１、８００２は映像データの水平
拡大・縮小を行う水平フィルタ回路、８００３は水平フ
ィルタ８００１、８００２からの連続する２ラインのデ
ータより垂直方向の拡大・縮小を行う垂直フィルタ回
路、８００４は垂直フィルタ回路８００３からの映像デ
ータとＯＳＤデータとを切り替える合成回路である。

【０００７】図１０は、ＤＶＢ（Digital VideoBroard
casting DOCUMENT A001-revision1） 規格で制定され
たディジタル放送の受信機で実現すべきビデオ出力フォ
ーマットを示す。

【０００８】図１０（ａ）に示す水平・垂直拡大処理を
実現するため、水平フィルタ回路８００１、８００２、
及び垂直フィルタ回路８００３は、予め以下の倍率に対
応する回路を備える。

【０００９】 水平フィルタ回路： ３／４，１，９／８，４／３,
３／２，２，８／３ 垂直フィルタ回路： １，２ 図１０（ｂ）はパンスキャン処理を示す図であり、アス
ペクト比１６：９の入力画像を４：３のモニタに出力す
る場合に画面中央部分（Pan & Scan Window）を切り
出し水平拡大するものである。

【００１０】このようにデジタル放送受信機における映
像表示装置では、映像信号の水平垂直の拡大処理が必須
の機能となっている。

【００１１】以下、図８のＭＰＥＧデコーダシステムの
動作を説明する。

【００１２】システム制御手段１００は、ユーザが選択
したチャンネルに相当するビットストリームを映像復号
化手段１０１に対して入力する。

【００１３】映像復号化手段１０１は、ビットストリー
ム中に格納される図１０（ａ）の入力解像度の情報を抜
き出し、システム制御手段１００に渡す。映像復号化手
段１０１は、フレームメモリ１０２を参照フレームバッ
ファ及び表示フレームバッファとして使用してＭＰＥＧ
ビデオデコード処理を行う。ＭＰＥＧデコード処理は、
本発明の目的とは直接関係しないため詳細動作の説明を
省略する。

【００１４】システム制御手段１００は、デコード制御
と平行して、フレームメモリ１０２に対し、On Screen
Display(ＯＳＤ) データを描画する。これは、メニュ
ー等の操作情報やＥＰＧ（Electronic Program Guid
e）と呼ぶ番組表データである。映像表示において、シ
ステム制御手段１００は、メモリ制御手段１０４を制御
してフレームメモリ１０２からデコードされた画像デー
タとＯＳＤデータをライン単位で読み出す。ライン単位
に読み出されたデータは、出力バッファ手段１０５に一
時格納される。

【００１５】システム制御手段１００は、映像復号化手
段１０１より抜き出した入力画像の解像度情報とユーザ
より予め指示される出力モニタのアスペクト比に従い、
映像処理ユニット８００の水平フィルタ回路８００１、
８００２、及び垂直フィルタ回路８００３の拡大率を設
定し、図１０（ａ）に示す拡大処理を制御する。拡大処
理されたデコード画像は、合成回路８００４でＯＳＤデ
ータと合成され外部に出力される。

【００１６】このように、従来のＭＰＥＧデコードシス
テムでの映像処理装置は、予め定められた拡大率に対応
する専用回路、及びＯＳＤデータとの合成回路を備え、
デコード画像の解像度情報等に従い表示出力を生成して
いる。

【００１７】図１１は、静止画情報サービスに対応する
ため、動画、ＯＳＤの表示に加えて、静止画表示を実現
する場合のＭＰＥＧデコーダシステムのブロック図を示
す。映像処理ユニット８００は、２系統の水平フィルタ
回路８００１、８００２と垂直フィルタ回路８００３と
を備え、各々動画データ、静止画データ用として制御
し、動画データと静止画データを切り替える合成回路
（１）８００５をさらに備えている。

【００１８】動作としては、システム制御手段１００が
フレームメモリ１０２に対しＯＳＤデータだけでなく、
静止画データを描画する。静止画データは、例えばデジ
タル衛星放送でのデータ放送を利用して送られてきた
り、電話回線を介して送られてくる。いずれもユーザの
操作によりデータを取得し、システム制御手段１００の
制御により表示する。フレームメモリ１０２に描画され
た静止画データは、メモリ制御手段１０４により動画デ
ータ、ＯＳＤデータと共にライン単位に出力バッファ手
段１０５に読み出される。この時、動画データの垂直フ
ィルタ処理を行う場合、動画データは連続する２ライン
分のデータを読み出す。

【００１９】このデータを用いて、図１１に示す映像処
理ユニット８００により、動画と静止画データに対し独
立に縮小処理を実行し、この演算結果をＯＳＤデータと
合成することで、図１１に示すような出力画面を得るこ
とができる。

【００２０】以上のように従来の映像表示装置では、事
業者毎に異なる表示仕様に対応し、図９、図１１に示す
ような専用回路を備えて実現していた。これらは、通常
ＭＰＥＧビデオデコーダＬＳＩの回路の一部として内蔵
される。

【００２１】一方、米国地上波でのデジタル放送規格
は、ハイデフィニッション（ＨＤ）まで対応しており、
走査線数が1080本、720本、480本の３種類、走査方式が
順次走査、飛び越し走査の２種類があり、これらの組み
合わせで１８種類の映像フォーマットの放送が可能とな
っている。これらをテレビモニターに出力するために
は、図１０（ａ）に示す以外のスケーリング処理が必要
となる。また、前述の静止画サービスや縮小画像による
ＥＰＧ画面なども要求されると予想され、映像表示装置
としてより多くのフィルタ演算に対応することが求めら
れる。

【００２２】

【発明が解決しようとする課題】このように従来の映像
表示装置では、事業者毎に異なる専用回路が必要とな
り、複数の放送事業者に対応するには、個々の表示要求
に対し、別々の回路が必要となり回路規模の増大を招い
たり、事業者毎に最適化すると別品種のＬＳＩとして開
発する必要があり、開発コスト増を招くといった課題を
有していた。

【００２３】また、今後要求される処理に対しては、予
め対応する回路を内蔵する以外に方法がなく、拡張性の
点で課題を有していた。

【００２４】本発明は、従来の映像表示装置のこのよう
な課題を考慮し、開発コストの増大を抑制でき、拡張性
に優れた映像表示装置を提供することを目的とするもの
である。

【００２５】

【課題を解決するための手段】請求項１の本発明は、表
示データを格納するフレームメモリと、表示タイミング
を生成する表示タイミング生成手段と、その生成された
表示タイミングに同期して前記フレームメモリから表示
データを読み出すメモリ制御手段と、そのメモリ制御手
段により読み出された表示データを一時的に格納する出
力バッファ手段と、所望の表示仕様に応じて出力バッフ
ァ手段からの表示データの読み出しを制御する表示デー
タ読み出し手段と、その表示データ読み出し手段から読
み出された表示データを処理する複数の映像処理ユニッ
トと、その複数の映像処理ユニットの出力データを選択
する出力選択手段と、予め格納された複数の表示仕様に
対応した処理命令のうちの所望の表示仕様に対応する処
理命令を用いて、複数の映像処理ユニット及び出力選択
手段を制御する命令シーケンサとを備えた映像表示装置
である。

【００２６】また、請求項２の本発明は、上記構成にお
いて、各映像処理ユニットが、それぞれ画素クロック内
に少なくとも１回の演算を行い表示データを生成する演
算器と、出力バッファ手段からピクセルクロックに同期
して表示データを読み出すと共に、演算器に入力するデ
ータを選択するデータ選択手段とを有するものであり、
命令シーケンサが、演算器及び前記データ選択手段を制
御するための制御情報を格納した命令メモリと、画素ク
ロック内に少なくとも１つ以上の命令を読み出す命令実
行制御手段と、その読み出された命令をデコードし複数
の映像処理ユニット内の演算器に入力するデータを制御
する命令デコーダ手段とを有するものである。

【００２７】上記構成により、従来装置のような専用回
路を各要求仕様毎に備えるという実現手法ではなく、演
算器と命令シーケンサとを共通の回路とし、命令を切り
替えることで複数の表示仕様に対応することが可能とな
る。

【００２８】このように、画素クロック内に少なくとも
１回の演算処理を行う演算器と、これに入力すべきデー
タの選択と出力とを制御する命令シーケンサとを備える
ことにより、この命令を表示クロックに同期して実行さ
せることで、映像の拡大・縮小処理、及びＯＳＤとの合
成処理を実現する。従って、映像の拡大・縮小及びＯＳ
Ｄとの合成処理といった映像表示処理を、命令シーケン
サの命令で記述することができる。また、同一の映像処
理ユニットを並列に配置し、これを１つの命令シーケン
サで制御する構成をとるため、単純な構成で画素クロッ
クや演算処理内容に応じた拡張が容易となる。

【００２９】また、請求項３の本発明は、各映像処理ユ
ニットが、それぞれ画素クロック内に少なくとも１回の
演算を行い表示データを生成する演算器と、出力バッフ
ァ手段からピクセルクロックに同期して表示データを読
み出すと共に、演算器に入力するデータを選択するデー
タ選択手段とを有するものであり、命令シーケンサが、
演算器とデータ選択手段を制御するための制御情報を格
納した命令メモリと、画素クロック内に少なくとも１つ
以上の命令を読み出す命令実行制御手段と、複数の映像
処理ユニット毎に設けられ、読み出された命令をデコー
ドし映像処理ユニット内の演算器に入力するデータを制
御する命令デコーダ手段とを有するものである請求項１
に記載の映像表示装置である。

【００３０】この構成により、映像の拡大・縮小及びＯ
ＳＤとの合成処理といった映像表示処理を、命令シーケ
ンサの命令で記述することができる。また、同一の映像
処理ユニットを並列に配置し、これを映像処理ユニット
毎にに対応づけた命令デコーダで制御する構成をとるた
め、単純な構成で画素クロックや演算処理内容に応じた
拡張が容易となる。

【００３１】また、請求項４の本発明は、命令メモリが
少なくとも１画素分の出力データを生成する実行命令を
格納するものであって、命令実行制御手段が画素クロッ
クに同期して命令メモリを繰り返し読み出す請求項２ま
たは３に記載の映像表示装置である。これにより、１画
素分という少ない命令メモリで実現できる。

【００３２】また、請求項５の本発明は、各映像処理ユ
ニットが、それぞれ演算器の出力を一時的に記憶可能で
かつデータ選択手段へ出力可能な演算結果バッファ手段
を有する請求項２〜４のいずれかに記載の映像表示装置
である。このように、演算結果を一時的に蓄積すること
で、演算した結果を次サイクル以降でも自由に演算器入
力として選択することが可能となり、より多くの種類の
演算処理を命令で制御できるようになる。

【００３３】また、請求項６の本発明は、各映像処理ユ
ニットからの出力データを出力バッファ手段に書き戻す
書き戻し手段を備え、命令シーケンサが書き戻し手段も
制御する請求項２〜５のいずれかに記載の映像表示装置
である。このように、拡大・縮小後のデコード画像をフ
レームメモリに書き戻す機能により、複数の縮小画像を
並べて表示する画面を提供することができる。

【００３４】

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。 （第１の実施の形態）図１は、本発明にかかる第１の実
施の形態の映像表示装置を示すブロック図であり、図２
は、その映像表示装置における映像処理ユニットの構成
を示すブロック図である（本実施の形態は、請求項１、
請求項３、請求項４の映像表示装置に対応する）。図１
において、システム制御手段１００、映像復号化手段１
０１、フレームメモリ１０２、表示タイミング生成手段
１０３、メモリ制御手段１０４、出力バッファ手段１０
５は従来例と同様の構成である。

【００３５】映像処理ユニット１０６A、１０６Bは、出
力バッファ手段１０５のデータより、出力データを生成
するもので、本実施の形態では２つを並列に動作させて
いる。この映像処理ユニットは、図２に示すように、後
述の演算器に入力するデータを選択するデータ選択手段
１０６１、画素クロックに３回の演算を行う演算器Ａ１
０６２、演算器Ｂ１０６３、演算結果を一時的に記憶す
る演算結果バッファ手段であるレジスタファイル１０６
４、出力切替手段１０６５により構成される。

【００３６】表示データ読み出し手段１０８は、水平拡
大率に応じて出力バッファ手段１０５からのデータの読
み出しを制御するものである。例えば８ビットの加算器
を持ち、固定値をインクリメントして、加算器のキャリ
ーを次画素データの読み出しトリガにすることで出力バ
ッファ手段１０５からの読み出しを制御する。この場
合、水平拡大率はインクリメントする固定値で指定で
き、８ビット加算器出力が水平拡大処理時の演算係数と
して使用できる。

【００３７】また、本実施の形態では、２つの映像処理
ユニットで２画素同時に処理するために、上記固定値の
インクリメントを１画素内に２回行う。表示データ読み
出し手段１０８は、１回目の読み出しデータと演算係数
を映像処理ユニット１０６Ａに出力し、２回目の読み出
しデータと演算係数を映像処理ユニット１０６Ｂに出力
する。

【００３８】一方、映像処理ユニットの演算器Ａ１０６
２、Ｂ１０６３は、各々以下の式を実行するものとす
る。

【００３９】 演算器Ａ１０６２： （演算結果）＝α×Ａ＋β×Ｂ＋
Ｃ 演算器Ｂ１０６３： （演算結果）＝γ×Ｄ＋（１−
γ）×Ｅ ここでＡ，Ｂ，Ｃ，Ｄ，Ｅは後述するデータ選択手段１
０６１により選択される映像データであり、出力バッフ
ァ手段１０５から表示データ読み出し手段１０８を経て
出力される映像データ、演算器Ａ１０６２、Ｂ１０６３
により過去の時間に演算された演算結果である映像デー
タ、背景色等の映像データ、ＯＳＤ等の映像データ、ま
た特定値の出力を可能にするための固定値データ（例え
ば０）等からデータ選択手段１０６１によって選択され
る映像データである。またα、βはデータ選択手段１０
６１によって選択される映像入力データＡ，Ｂに対し特
定の重みづけを行った演算を実行するための係数値であ
り（フィルタ処理）、例えば既に述べた水平拡大処理時
の演算係数や、垂直画素演算を行うための演算係数等で
ある。またγはデータ選択手段１０６１によって選択さ
れる映像入力データＤ，Ｅに対し半透明合成演算を可能
にする合成演算係数であり、例えばγ＝０であればＥが
そのまま出力され、γ＝１であればＤがそのまま出力さ
れ、γ＝1/2であればＤ，Ｅが半透明の映像となり出力
される。

【００４０】命令シーケンサ１０７は、表示タイミング
生成手段１０３のタイミングに同期して２つの映像処理
ユニット１０６Ａ、１０６Ｂを制御するものであり、次
の３つで構成される。

【００４１】命令メモリ１０７１は、演算器Ａ１０６
２、演算器Ｂ１０６３の入力と出力を制御するための制
御情報を格納したものであり、命令実行制御手段１０７
２は、画素クロック内に複数個の命令読み出しを制御す
るものであり、命令デコーダ手段１０７３は命令メモリ
１０７１より読み出された命令をデコードし、データ選
択手段１０６１に対して演算器Ａ１０６２、演算器Ｂ１
０６３に入力するデータを制御するものである。

【００４２】命令は、映像処理ユニット１０６Ａ、１０
６Ｂのそれぞれの、演算器Ａ１０６２に対する係数値
α、β及び入力データＡ、Ｂ、Ｃの選択と、演算器Ｂ１
０６３に対する係数値γ及び入力データＤ、Ｅの選択
と、各々の演算器の出力先（結果をどこに書き込むかの
情報：レジスタファイル１０６４への書き込みか、出力
切替手段１０６５か）を指定するものとする。すなわ
ち、２つの映像処理ユニットは、共通の命令で同時に制
御される。

【００４３】また命令メモリ１０７１は、６命令を格納
するものとし、命令実行制御手段１０７２はこれを２画
素を１周期として繰り返して読み出し、１ライン分の命
令実行を制御するものとする。

【００４４】出力選択手段１０９は、２つの映像処理ユ
ニット１０６Ａと１０６Ｂからの２つの生成データを一
旦格納し、表示クロックに同期して１画素ずつ交互に出
力するようにデータを選択するものである。

【００４５】以上のように構成された本実施の形態の映
像表示装置の動作について、図面を参照しながら説明す
る。

【００４６】まず、システム制御手段１００は、表示制
御を１ライン単位に制御する。具体的には、システム制
御手段１００の指示により、メモリ制御手段１０４は、
表示すべきデータをライン単位にフレームメモリ１０２
から出力バッファ手段１０５に読み出す。映像処理ユニ
ット１０６Ａ、１０６Ｂと命令シーケンサ１０７は、こ
のデータを用いて、１ライン分の出力データを生成す
る。出力バッファ手段１０５への表示データ読み出しま
では従来例とその動作は同じである。以下では、図１０
（ａ）に示す入力解像度が３５２×２４０の場合で、表
示時に水平・垂直方向に２倍拡大するものとして説明す
る。この場合、出力バッファ手段１０５には、フレーム
メモリ１０２よりデコード画像の連続する２ライン分の
データを保持するものとする。

【００４７】図３（ａ）は、従来例の図９の映像処理を
実現した例であり、画素クロックを１３．５ＭＨｚと
し、映像処理ユニット、命令シーケンサの動作クロック
を３倍の４０．５ＭＨｚとしている。

【００４８】命令実行制御手段１０７２は、２画素を１
周期として命令メモリ１０７１より０〜５番地までの命
令を繰り返し読み出す。命令デコーダ手段１０７３は、
読み出された命令をデコードし、映像処理ユニット１０
６Ａ、１０６Ｂのデータ選択手段１０６１と演算器Ａ１
０６２と演算器Ｂ１０６３を以下のように制御する。こ
こで、映像処理ユニット１０６Ａは２Ｎ画素のデータ生
成を、映像処理ユニット１０６Ｂは（２Ｎ＋１）画素の
データ生成を行うものとする。

【００４９】演算器Ａ： （１）命令１：データ選択手段１０６１によりデコード
画像（動画）の第１のラインの水平２画素データと係数
値データを選択し、同データによる乗加算処理を実行さ
せる。水平２画素データと係数値は、データ読み出し手
段１０８より入力される。演算結果は、レジスタファイ
ル１０６４に書き込ませる。 （２）命令２：データ選択手段１０６１により第２のラ
インの水平２画素と係数値データを選択し、同データに
よる乗加算処理を実行させる。水平２画素データと係数
値は、命令１と同様にデータ読み出し手段１０８より入
力される。演算結果はスルー（データ選択手段にフィー
ドバック）させる。 （３）命令３：データ選択手段１０６１により命令１で
書き込んだレジスタファイルデータと命令２の演算結果
（スルーさせたもの）を選択し、乗加算演算を実行す
る。これにより、第１のラインと第２のラインのデータ
による垂直演算を実行したことになる。演算係数値α、
βは、データ選択手段１０６１に係数レジスタを持た
せ、システム制御手段１００がライン単位に設定するこ
とで実現できる。演算結果はレジスタファイル１０６４
に書き込ませる。 （４）命令スロット４〜６は命令実行を特に行わない。

【００５０】演算器Ｂ： （１）命令１：データ選択手段１０６１により演算器Ａ
の命令３で書き込んだレジスタファイル１０６４のデー
タと背景色となるレジスタ値（データ選択手段１０６１
に保持）を選択し、演算を行う。演算係数値γは、デー
タ選択手段１０６１においてデコード画像の有効表示期
間信号より生成するものとする。演算結果はスルー（デ
ータ選択手段にフィードバック）とする。これにより、
有効表示領域外を特定の背景色に塗りつぶすしたデータ
を生成する。 （２）命令２：データ選択手段１０６１により命令１の
演算結果とＯＳＤデータとを選択し、合成処理を行う。
ＯＳＤデータは、映像データとの合成値（γ係数値）を
持つものとする。演算結果は、出力切替手段１０６５に
書き込みし、外部モニタへ出力させる。 （３）命令スロット3〜６は命令実行を特に行わない。

【００５１】２つの映像処理ユニット１０６Ａ、１０６
Ｂの演算器Ｂ１０６３の出力は、出力選択手段１０９に
入力され、画素クロックに同期して交互に選択されて出
力される。具体的には、出力選択手段１０９は、映像処
理ユニット１０６Ａと映像処理ユニット１０６Ｂからの
データを２画素毎に同時にラッチし、映像処理ユニット
１０６Ａのラッチデータを先に出力し、映像処理ユニッ
ト１０６Ｂのデータを１画素分遅延させてから出力す
る。

【００５２】以上のように、命令実行制御手段１０７２
により画素クロックに同期させて命令（６ステップ）を
繰り返し実行し、２つの映像処理ユニットを動作させる
ことで、１ライン分の画面データを生成することができ
る。また、デコード画像に対する拡大処理は、演算器Ａ
における命令１〜３を変更することで対応できる。例え
ば、水平拡大処理の場合は、命令１のみ実行し、命令２
〜命令６をＮＯＰ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）とする
ことで対応できる。

【００５３】一方、図３（ｂ）は図１の映像表示装置に
おいて、従来例の図９の映像処理を実現した例である。
以下では、デコード画像（動画）と静止画データの２種
類の画面を、各々水平・垂直方向に１／２縮小するもの
として説明する。垂直１／２縮小時は、連続する２ライ
ンにより補間処理を行ってデータを生成するものとす
る。

【００５４】図３（ａ）と同様に画素クロックを１３．
５ＭＨｚとし、映像処理ユニット１０６Ａ、１０６Ｂ、
命令シーケンサ１０７の動作クロックを３倍の４０．５
ＭＨｚとする。命令シーケンサ１０７で制御される命令
を以下のように制御する。

【００５５】演算器Ａ： （１）命令１〜命令３：図３（ａ）と同じ。 （３）命令４〜命令６：実行内容は命令１〜３と同じだ
が、データ選択手段１０６１より演算データとして静止
画データを選択する点が異なる。

【００５６】演算器Ｂ： （１）命令１：データ選択手段１０６１により演算器Ａ
の命令３で書き込んだレジスタファイル１０６４と背景
色となるレジスタ値（データ選択手段１０６１に保持）
を選択し、演算を行う。演算結果はレジスタファイル１
０６４に書き込ませる。 （４）命令２：データ選択手段１０６１により演算器Ａ
の命令６で書き込んだレジスタファイル１０６４と背景
色となるレジスタ値（データ選択手段１０６１に保持）
を選択し、演算を実行する。演算結果はスルーさせる。 （５）命令３：データ選択手段１０６１により命令１で
書き込んだレジスタファイル１０６４と命令２の演算結
果を選択し、演算を行う。演算係数値γは、データ選択
手段１０６１においてデコード画像（動画）の有効表示
期間信号より生成するものとし、これを選択する。演算
結果はスルーさせる。 （６）命令４：データ選択手段１０６１により命令３の
演算結果とＯＳＤデータを選択し、演算を行う。演算結
果は、出力切替手段１０６５に書き込みし、外部モニタ
へ出力させる。

【００５７】以上により、図１に示す同一の映像表示装
置で、図３の命令を実行することで、図９に示す映像処
理にも容易に対応することができる。

【００５８】上述のように本実施の形態によれば、１つ
の命令シーケンサで複数の映像処理ユニットを制御さ
せ、命令の組み合わせにより様々な表示処理を実現する
ことができる。

【００５９】また、映像処理の制御系を１つにすること
で、回路規模の増大を抑制すると共に、複数の映像処理
ユニットを並列処理させる構成とすることで、以下のよ
うなメリットを奏する。

【００６０】映像解像度が増えた場合でも、並列動作さ
せる映像処理ユニット数を増やすことで、同様の映像処
理を実現できる。特に、今後はハイデフィニッション
（解像度が720画素×480ラインを超える）への対応が必
要となってきており、その実現性は重要なポイントとな
る。

【００６１】ＬＳＩ化を図る上では、同一の回路を並列
に使用することは新規に回路を設計する場合に比べて、
開発が容易である。

【００６２】なお、上記実施の形態では、２つの映像処
理ユニットとして説明したが、本発明は特にその数を限
定するものではない。また、図１では、２つの演算器に
よりフィルタ演算と合成演算を別々に実行させて実現し
ているが、本発明は特にその構成に限定するものではな
い。例えば、１つの演算器で実現しても構わないし、更
に複数の演算器を組み合わせても構わない。演算器も、
上述の実施の形態で説明したような乗加算処理に限定す
るものではなく、その他の演算処理を実行するものでも
良い。

【００６３】また、上記実施の形態では、命令メモリサ
イズを２画素分として説明しているが、複数画素分や１
ライン分を備えても構わない。

【００６４】また、上記実施の形態では、演算結果バッ
ファ手段であるレジスタファイルを用いた構成として説
明したが、演算結果を毎サイクル使用することのように
命令を指定すれば、レジスタファイルを持たなくとも実
現できる。 （第２の実施の形態）図４は、本発明にかかる第２の実
施の形態の映像表示装置を示すブロック図である（請求
項２の映像表示装置に対応する）。本実施の形態は、図
１と同じく複数の映像処理ユニットを１つの命令シーケ
ンサで制御する点は同じであるが、命令シーケンサの命
令デコーダを映像処理ユニット毎に持たせる点が異な
る。図１と同じ構成要素については同一の番号を付与
し、説明を省略する。

【００６５】命令デコーダ手段１０７３Ａ、１０７３Ｂ
は、図１の命令デコーダ手段１０７３と同じ機能を有す
る。命令メモリ１０７４は図１の命令メモリ１０７１と
同じように６つの命令を格納するが、命令実行制御手段
１０７２の制御により同時に２つの命令を読み出す点が
異なる。出力選択手段１１０は、２つの映像処理ユニッ
ト１０６Ａと１０６Ｂからの２つの生成データを一旦格
納し、表示クロックに同期して出力するものである。

【００６６】以上のように構成された本実施の形態の映
像表示装置の動作について、図面を参照しながら説明す
る。

【００６７】図５は、従来例の図１１の映像処理を実現
した例であり、画素クロックを１３．５ＭＨｚとし、映
像処理ユニット、命令シーケンサの動作クロックを３倍
の４０．５ＭＨｚとしている。

【００６８】命令実行制御手段１０７２は、２画素を１
周期として命令メモリ１０７４より０〜５番地までの命
令を繰り返し読み出す。この時、命令デコーダ手段１０
７３Ａ、１０７３Ｂに与える命令を図５のようにずらし
たものとする。すなわち、命令デコーダ手段１０７３Ａ
の命令１のタイミングで、命令デコーダ手段１０７３Ｂ
には命令４を与える。

【００６９】この２つの命令デコーダ手段１０７３Ａ、
１０７３Ｂは、各々対応する映像処理ユニット１０６
Ａ、１０６Ｂに対し、データ選択手段１０６１と演算器
Ａ１０６２と演算器Ｂ１０６３を制御する。命令制御
は、前述の第１の実施の形態と同じであるため説明を省
略する。

【００７０】図５において、演算結果データは演算器Ｂ
のBLD(OSD)で示される。映像処理ユニット１０６Ａ、１
０６Ｂの演算結果データが画素毎に交互に生成されてい
ることがわかる。従って、出力選択手段１１０は、第１
の実施の形態で用いたような遅延制御を必要とせず、画
素クロックに同期させて交互にセレクトするのみで良
い。

【００７１】以上のように本実施の形態によれば、１つ
の命令シーケンサで複数の映像処理ユニットを制御さ
せ、命令の組み合わせにより様々な表示処理を第１の実
施の形態とは異なる構成でも実現することができる。

【００７２】なお、本実施の形態では、２つの映像処理
ユニットとして説明したが、本発明は特にその数を限定
するものではない。また、図５の構成例では２つの演算
器によりフィルタ演算と合成演算を別々に実行させて実
現しているが、本発明は特にその構成に限定するもので
はない。例えば、１つの演算器で実現しても構わない
し、更に複数の演算器を組み合わせても構わない。演算
器も、乗加算処理に限定するものではなく、その他の演
算処理を実行するものでも良い。

【００７３】また、上記実施の形態では、命令メモリサ
イズを２画素分として説明しているが、複数画素分や１
ライン分を備えても構わない。

【００７４】また、上記実施の形態では、演算結果バッ
ファ手段であるレジスタファイルを用いた構成として説
明したが、演算結果を毎サイクル使用することのように
命令を指定すれば、レジスタファイルを持たなくとも実
現できる。 （第３の実施の形態）図６は、本発明にかかる第３の実
施の形態の映像表示装置の一例を示すブロック図であ
り、図７は同様に別の一例を示すブロック図である（請
求項５の映像表示装置に対応する）。図１、図５と同じ
構成要素については同一の番号を付与し、説明を省略す
る。

【００７５】書戻し手段１１１は、演算器Ａ１０６２及
び演算器Ｂ１０６３からの出力データを書き戻す制御を
行うもので、入出力バッファ手段１１２は、フレームメ
モリ１０２からの表示データの読み出しに加えて、書戻
し手段１１１に書き戻されたデータをフレームメモリ１
０２に書き込む機能を備える。

【００７６】命令シーケンサ１０７の命令で、演算結果
の書き込み先として書戻し手段１１１を選択すること
で、処理したデコード画像などを入出力バッファ手段１
１２に書き込むことが可能となる。

【００７７】図６と図７の違いは、２つの映像処理ユニ
ットから出力されるデータの生成タイミングが異なる。
図６では、第１の実施の形態で説明したように２画素ク
ロック毎に２画素分が同時に生成される。一方、図７で
は、第２の実施の形態で説明したように実行命令を１画
素分ずらせることで、２つの映像処理ユニットから１画
素ずつ交互に生成される。

【００７８】なお、これら構成例の違いは、本実の形態
が主眼とする書き込み動作には直接関係しないため、詳
細動作の説明を省略する。

【００７９】動作としては、命令デコーダ手段１０７３
より書戻し手段１１１が選択されると、演算器Ａ１０６
２または演算器Ｂ１０６３の出力データを、書戻し手段
１１１で一旦格納する。

【００８０】書戻し手段１１１は、格納したデータを、
表示読み出し以外のサイクルで入出力バッファ手段１１
２に転送する。システム制御手段１００は、１ライン分
の演算結果データが書き込まれると、メモリ制御手段１
０４によりフレームメモリ１０２に対しての書き込み転
送を制御する。

【００８１】書き戻された画像を、静止画像としてフレ
ームメモリ１０２より読み出して表示を行えば、縮小し
た複数のデコード画像を並べて表示することも可能とな
り、例えば番組表に縮小された静止画をはめ込むなどの
ユーザインタフェース画面を容易に提供することができ
る。

【００８２】なお、本実施の形態では、２つの映像処理
ユニットとして説明したが、本発明は特にその数を限定
するものではない。また、図２の構成例では２つの演算
器によりフィルタ演算と合成演算を別々に実行させて実
現しているが、本発明は特にその構成に限定するもので
はない。例えば、１つの演算器で実現しても構わない
し、更に複数の演算器を組み合わせても構わない。演算
器も、乗加算処理に限定するものではなく、その他の演
算処理を実行するものでも良い。

【００８３】また、上記実施の形態では、命令メモリサ
イズを２画素分として説明しているが、複数画素分や１
ライン分を備えても構わない。

【００８４】また、上記実施の形態では、演算結果バッ
ファ手段であるレジスタファイルを用いた構成として説
明したが、演算結果を毎サイクル使用することのように
命令を指定すれば、レジスタファイルを持たなくとも実
現できる。なお本発明は、上述した各発明における各手
段、各部の全部又は一部の機能をコンピュータで実現す
るためのプログラムを格納した媒体でもある。

【００８５】

【発明の効果】以上述べたところから明らかなように本
発明は、開発コストの増大を抑制でき、拡張性に優れた
映像表示装置を提供することができる。すなわち、本発
明の映像表示装置によれば、事業者によって異なる表示
要求仕様に対し、共通のハードウエアと表示要求仕様に
対応した命令の組み合わせにより、容易に各種機能を実
現することができる。また、その命令メモリも少ないサ
イズで実現することも可能である。

【００８６】また、ハイデフィニッション（解像度が72
0画素×480ラインを超える）など映像解像度が増えた場
合でも、並列動作させる映像処理ユニット数を増やすこ
とで、同様の特徴を有する映像処理装置を容易に実現で
きる。

【００８７】また、これらより、従来課題であった要求
仕様毎に別品種の回路（ＬＳＩ）を制作することによる
開発コストを低減できるという効果を奏するものであ
る。

【図面の簡単な説明】

【図１】本発明にかかる第１の実施の形態の映像表示装
置を示すブロック図である。

【図２】同第１の実施の形態の映像表示装置における映
像処理ユニットを示すブロック図。

【図３】同図（ａ）は、図１に示す映像表示装置での命
令シーケンサにおける命令実行例を示す図、同図（ｂ）
は、図１に示す映像表示装置での命令シーケンサにおけ
る別の命令実行例を示す図である。

【図４】本発明にかかる第２の実施の形態の映像表示装
置を示すブロック図である。

【図５】同第２の実施の形態の映像表示装置での命令シ
ーケンサにおける命令実行例を示す図である。

【図６】本発明にかかる第３の実施の形態の映像表示装
置を示すブロック図である。

【図７】同第３の実施の形態の映像表示装置を示す別の
ブロック図である。

【図８】従来の映像表示装置の例を示すブロック図。

【図９】従来の映像表示装置における映像処理ユニット
の詳細ブロック図。

【図１０】同図（ａ）は、デジタル放送受信機における
ビデオ出力仕様を示した図、同図（ｂ）は、デジタル放
送受信機におけるパンスキャン表示処理を示した図であ
る。

【図１１】従来の映像表示装置における別の映像処理ユ
ニットの詳細ブロック図。

【符号の説明】

１００ システム制御手段 １０１ 映像復号化手段 １０２ フレームメモリ １０３ 表示タイミング生成手段 １０４ メモリ制御手段 １０５ 出力バッファ手段 １０６Ａ、１０６Ｂ 映像処理ユニット １０７ 命令シーケンサ １０８ 表示データ読出し手段 １０９、１１０ 出力選択手段 １１１ 書き戻し手段 １１２ 入出力バッファ手段 １０６１ データ選択手段 １０６２ 演算器Ａ １０６３ 演算器Ｂ １０６４ レジスタファイル １０６５ 出力切替手段 １０７１、１０７４ 命令メモリ １０７２ 命令実行制御手段 １０７３、１０７３Ａ、１０７３Ｂ 命令デコーダ手段

Claims (7)

【特許請求の範囲】
1. 【請求項１】 表示データを格納するフレームメモリ
   と、表示タイミングを生成する表示タイミング生成手段
   と、その生成された表示タイミングに同期して前記フレ
   ームメモリから表示データを読み出すメモリ制御手段
   と、そのメモリ制御手段により読み出された表示データ
   を一時的に格納する出力バッファ手段と、所望の表示仕
   様に応じて前記出力バッファ手段からの表示データの読
   み出しを制御する表示データ読み出し手段と、その表示
   データ読み出し手段から読み出された表示データを処理
   する複数の映像処理ユニットと、その複数の映像処理ユ
   ニットの出力データを選択する出力選択手段と、予め格
   納された複数の表示仕様に対応した処理命令のうちの所
   望の表示仕様に対応する処理命令を用いて、前記複数の
   映像処理ユニット及び前記出力選択手段を制御する命令
   シーケンサとを備えたことを特徴とする映像表示装置。
2. 【請求項２】 前記各映像処理ユニットは、それぞれ画
   素クロック内に少なくとも１回の演算を行い表示データ
   を生成する演算器と、前記出力バッファ手段からピクセ
   ルクロックに同期して表示データを読み出すと共に、前
   記演算器に入力するデータを選択するデータ選択手段と
   を有するものであり、前記命令シーケンサは、前記演算
   器及び前記データ選択手段を制御するための制御情報を
   格納した命令メモリと、画素クロック内に少なくとも１
   つ以上の命令を読み出す命令実行制御手段と、その読み
   出された命令をデコードし前記複数の映像処理ユニット
   内の演算器に入力するデータを制御する命令デコーダ手
   段とを有するものであることを特徴とする請求項１に記
   載の映像表示装置。
3. 【請求項３】 前記各映像処理ユニットは、それぞれ画
   素クロック内に少なくとも１回の演算を行い表示データ
   を生成する演算器と、前記出力バッファ手段からピクセ
   ルクロックに同期して表示データを読み出すと共に、前
   記演算器に入力するデータを選択するデータ選択手段と
   を有するものであり、前記命令シーケンサは、前記演算
   器と前記データ選択手段を制御するための制御情報を格
   納した命令メモリと、画素クロック内に少なくとも１つ
   以上の命令を読み出す命令実行制御手段と、前記複数の
   映像処理ユニット毎に設けられ、前記読み出された命令
   をデコードし映像処理ユニット内の演算器に入力するデ
   ータを制御する命令デコーダ手段とを有するものである
   ことを特徴とする請求項１に記載の映像表示装置。
4. 【請求項４】 前記命令メモリが少なくとも１画素分の
   出力データを生成する実行命令を格納するものであっ
   て、前記命令実行制御手段が画素クロックに同期して前
   記命令メモリを繰り返し読み出すことを特徴とする請求
   項２または３に記載の映像表示装置。
5. 【請求項５】 前記各映像処理ユニットは、それぞれ前
   記演算器の出力を一時的に記憶可能でかつ前記データ選
   択手段へ出力可能な演算結果バッファ手段を有すること
   を特徴とする請求項２〜４のいずれかに記載の映像表示
   装置。
6. 【請求項６】 前記各映像処理ユニットからの出力デー
   タを前記出力バッファ手段に書き戻す書き戻し手段を備
   え、前記命令シーケンサが前記書き戻し手段も制御する
   ことを特徴とする請求項２〜５のいずれかに記載の映像
   表示装置。
7. 【請求項７】 請求項１〜６のいずれかに記載の各手段
   の全部又は一部の機能をコンピュータで実現するための
   プログラムを格納したことを特徴とするプログラム格納
   媒体。