CN116081566A - 集成芯片封装方法及集成芯片封装结构 - Google Patents

Abstract

本发明公开了一种集成芯片封装方法及集成芯片封装结构，集成芯片封装方法包括：提供晶圆，所述晶圆包括相对设置的第一表面和第二表面，在所述第一表面形成功能区以及与所述功能区电连接的第一重布线层；提供临时基板，将所述临时基板键合于所述晶圆的第一表面；在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层；剥离所述临时基板；在所述晶圆的第一表面设置与所述第一重布线层电连接的功能芯片，或者，在所述晶圆的第二表面设置与所述第二重布线层电连接的功能芯片。本发明集成芯片封装方法及集成芯片封装结构，其能够简化集成芯片的封装结构，降低集成芯片的封装成本。

Description

集成芯片封装方法及集成芯片封装结构

技术领域

本发明是关于半导体封装技术领域，特别是关于一种集成芯片封装方法及集成芯片封装结构。

背景技术

MEMS芯片以及ASIC芯片可以采用与集成电路类似的生成技术，可以大量利用集成电路的成熟技术以及工艺进行大批量、低成本的生产，生成高性能的MEMS芯片以及ASIC芯片。MEMS芯片与ASIC芯片的一体封装的封装结构开辟了一个全新的技术领域和产业，基于所述封装结构制作的微传感器、微执行器、微型构件、微机械光学器件、真空微电子器件、电力电子器件等在航空、航天、汽车、生物医学、环境监控、军事以及几乎人们所接触到的所有领域中都有着十分广阔的应用前景。

现有技术中，一般的MEMS芯片与ASIC芯片的封装结构较为复杂，且制作成本较高。因此，如何提供一种结构简单以及制作成本较低的MEMS芯片与ASIC芯片的封装结构以及封装方法是半导体器件领域一个亟待解决的问题。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种集成芯片封装方法及集成芯片封装结构，其能够简化集成芯片(MEMS芯片与ASIC芯片)的封装结构，降低集成芯片(MEMS芯片与ASIC芯片)的封装成本。

为实现上述目的，本发明的实施例提供了一种集成芯片封装方法，包括：

提供晶圆，所述晶圆包括相对设置的第一表面和第二表面，在所述第一表面形成功能区以及与所述功能区电连接的第一重布线层；

提供临时基板，将所述临时基板键合于所述晶圆的第一表面；

在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层；

剥离所述临时基板；

在所述晶圆的第一表面设置与所述第一重布线层电连接的功能芯片，或者，在所述晶圆的第二表面设置与所述第二重布线层电连接的功能芯片。

在本发明的一个或多个实施方式中，在剥离所述临时基板的步骤之后，还包括：在所述第一重布线层上形成第一焊接凸起的步骤。

在本发明的一个或多个实施方式中，在剥离所述临时基板的步骤之前，还包括：在所述第二重布线层上形成第二焊接凸起的步骤。

在本发明的一个或多个实施方式中，通过UV照射方式剥离所述临时基板。

在本发明的一个或多个实施方式中，在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层，包括：

对所述晶圆的第二表面进行刻蚀；

在所述晶圆的第二表面形成绝缘层；

在所述绝缘层上形成电性连接所述第一重布线层的第二重布线层；

在所述第二重布线层上形成阻焊层。

在本发明的一个或多个实施方式中，在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层，包括：

于所述晶圆的第二表面形成通孔，所述通孔暴露所述第一重布线层；

在所述通孔的侧壁以及所述晶圆的第二表面形成绝缘层；

于所述通孔内形成导电柱，所述导电柱电连接所述第一重布线层；

在所述晶圆的第二表面形成电连接所述导电柱的第二重布线层；

在所述第二重布线层上形成防焊层。

在本发明的一个或多个实施方式中，还包括切割所述晶圆的步骤。

在本发明的一个或多个实施方式中，还包括在所述晶圆设置有功能芯片的相对面设置印刷电路板的步骤。

本发明一实施方式还提供了一种集成芯片封装结构，包括：

第一芯片，具有相对设置的第一表面和第二表面，所述第一表面形成有功能区以及与所述功能区电连接的第一重布线层，所述第二表面形成有第二重布线层，所述第一重布线层与所述第二重布线层之间电性连接；

功能芯片，设置于所述第一芯片的第一表面且与所述第一重布线层电性连接，或者，设置于所述第一芯片的第二表面且与所述第二重布线层电性连接。

在本发明的一个或多个实施方式中，所述第一芯片的第一重布线层上形成有第一焊接凸起，所述功能芯片与所述第一重布线层通过所述第一焊接凸起电性连接。

在本发明的一个或多个实施方式中，所述第一芯片的第一表面和第二表面之间的距离为300～500μm。

在本发明的一个或多个实施方式中，所述第一芯片的第二重布线层上形成有第二焊接凸起，所述功能芯片与所述第二重布线层通过所述第二焊接凸起电性连接。

在本发明的一个或多个实施方式中，还包括印刷电路板，所述印刷电路板设置于所述第一芯片未设置所述功能芯片的表面。

与现有技术相比，本发明实施方式的集成芯片封装方法，通过临时基板配合晶圆级封装，极大简化了集成芯片的封装工艺和封装结构，降低了封装成本。

附图说明

图1是本发明一实施方式的集成芯片封装方法的工艺流程图；

图2a～2i是本发明一实施方式的集成芯片封装方法的原理示意图。

图3是本发明一实施方式的集成芯片封装结构的结构示意图；

图4是本发明另一实施方式的集成芯片封装结构的结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

如背景技术所言，现有的MEMS芯片与ASIC芯片的封装，其封装工艺过于复杂，制作成本较高。

为了解决上述技术问题，本发明提供了一种集成芯片封装方法及集成芯片封装结构，集成芯片封装方法采用晶圆级封装方式，配合临时基板的设置，极大地简化了集成芯片的封装工艺和封装结构，降低了封装成本。

如图1所示，本发明一实施方式提供了一种集成芯片封装方法，包括：

步骤101：提供晶圆，晶圆包括相对设置的第一表面和第二表面。

参考图2a和图2b所示，提供一晶圆10。图2a为晶圆10的俯视图，图2b为图2a在AA1方向的切面图。晶圆10包括相对设置的第一表面10a和第二表面10b。

步骤102：在晶圆的第一表面形成功能区以及与功能区电连接的第一重布线层。

参考图2c所示，在晶圆10的第一表面10a上形成多个阵列排布的功能区101以及与功能区101电连接的第一重布线层102，每个功能区101以及其所属的第一重布线层102组合形成第一芯片11。在本实施例中，第一芯片11优选为ASIC芯片。

示例性的，第一重布线层102可以通过先在晶圆10的第一表面10a上形成一层金属层，再通过对金属层图案化形成。

步骤103：提供临时基板，将临时基板键合于晶圆的第一表面。

参考图2d所示，提供临时基板20，将临时基板20键合于晶圆10的第一表面10a上。示例性的，临时基板20可以通过临时键合胶键合于晶圆10的第一表面10a。临时键合胶可以为UV解胶胶带或热解胶胶带或其他合适的胶带材料，通过喷涂、旋涂或者黏贴等工艺形成，临时键合胶在后续形成临时键合胶层，在后续的工艺过程中可以通过UV光照射的方式很方便的将临时键合胶层以及临时基板20从晶圆10的第一表面10a揭除。

步骤104：在晶圆的第二表面形成电性连接第一重布线层的第二重布线层，在第二重布线层上形成第二焊接凸起。

参考图2e所示，将晶圆10倒置，对晶圆10的第二表面10b进行刻蚀，形成贯穿晶圆10的过孔12，过孔12暴露出第一重布线层102。过孔12为上大下小的梯形孔，以便于后续绝缘层以及第二重布线层的形成。在形成过孔12之前，可以先对晶圆10的第二表面10b进行减薄处理，以使得第一芯片11的第一表面10a和第二表面10b之间的距离为300～500μm。在形成过孔12之后，形成覆盖晶圆10的第二表面10b的绝缘层13，绝缘层13覆盖过孔12的侧壁，且在过孔12的底部形成开口，以暴露出第一重布线层102。在绝缘层13的表面形成第二重布线层14。第二重布线层14覆盖过孔12的底部，且延伸至过孔12的外边沿。在第二重布线层14的表面形成阻焊层15。阻焊层15的表面形成暴露第二重布线层14的开口，在阻焊层15的开口处设置第二焊接凸起17。

或者，在另一实施例中，参考图2f所示，将晶圆10倒置，对晶圆10的第二表面10b进行刻蚀，形成贯穿晶圆10的通孔120，通孔120暴露出第一重布线层102，通孔120为上下直径基本一致的直孔。在形成通孔120之前，可以先对晶圆10的第二表面10b进行减薄处理，以使得第一芯片11的第一表面10a和第二表面10b之间的距离为300～500μm。在形成通孔120之后，形成覆盖晶圆10的第二表面10b的绝缘层13，绝缘层13覆盖通孔120的侧壁，且在通孔120的底部形成开口，以暴露出第一重布线层102。在通孔120内填充导电液以形成导电柱16，导电柱16电连接第一重布线层102。在晶圆10的第二表面10b形成形成第二重布线层14。第二重布线层14电连接导电柱16。在第二重布线层14的表面形成阻焊层15。阻焊层15的表面形成暴露第二重布线层14的开口，在阻焊层15的开口处设置第二焊接凸起17。

步骤105：剥离临时基板。通过UV照射方式剥离临时基板20。

步骤106：在第一重布线层上形成第一焊接凸起。

参考图2g所示，在晶圆10的第一表面10a的第一重布线层102上形成第一焊接凸起18。第一焊接凸起18用于与其他芯片或者外部电路形成电连接。

步骤107：在晶圆的第一表面设置与第一重布线层电连接的功能芯片，或者，在晶圆的第二表面设置与第二重布线层电连接的功能芯片。

参考图2h和图2i所示，在晶圆10的第一表面10a设置与第一重布线层102电连接的功能芯片30，或者，在晶圆10的第二表面10b设置与第二重布线层14电连接的功能芯片30。在此步骤中，若在晶圆10的第二表面10b设置与第二重布线层14电连接的功能芯片30，则可在剥离临时基板20的步骤之前完成此步骤，能节省封装时间，提高封装效率。在设置完功能芯片30之后，还包括切割晶圆10的步骤，以形成单个的集成芯片封装结构。在本实施例中，功能芯片30优选为MEMS芯片。

步骤108：在晶圆设置有功能芯片的相对面设置印刷电路板。

参考图3所示，在晶圆10设置有功能芯片30的相对面设置印刷电路板40。

参考图3和图4所示，本发明一实施方式还提供了一种集成芯片封装结构，包括第一芯片11以及功能芯片30。第一芯片11具有相对设置的第一表面和第二表面，第一表面形成有功能区101以及与功能区101电连接的第一重布线层102，第二表面10b形成有第二重布线层14，第一重布线层102与第二重布线层14之间电性连接。功能芯片30设置于第一芯片11的第一表面上且与第一重布线层102电性连接，或者，功能芯片30设置于第一芯片11的第二表面上且与第二重布线层14电性连接。

示例性的，若功能芯片30设置于第一芯片11的第一表面，则第一芯片11的第一表面与功能芯片30之间通过第一焊接凸起18电性连接。若功能芯片30设置于第一芯片11的第二表面，则第一芯片11的第二表面与功能芯片30之间通过第二焊接凸起17电性连接。第一焊接凸起18和第二焊接凸起17可以为焊盘或是锡球，可以通过TSV(硅通孔)工艺在第一芯片11背离功能芯片30的一侧形成第一焊接凸起18或第二焊接凸起17。

为了使得第二焊接凸起17与第一焊接凸起18电连接，可以在第一芯片11上设置贯穿第一芯片11的过孔12(通孔120)，过孔12(通孔120)内设置第一电连接结构电连接第一焊接凸起18与第二焊接凸起17。第一电连接结构可以为设置在过孔12(通孔120)内的导电柱或是第二重布线层。

通孔120的孔径在由第一芯片11的第二表面10b指向第一表面10a的方向上不变。定义此时通孔120为直孔。通孔120可以为圆孔、方孔或是三角形孔等。

过孔12的孔径还可以在由第一芯片11的第二表面10b指向第一表面10a的方向上逐渐减小。定义此时通孔120为梯形孔。

可以理解的是，过孔12(通孔120)的侧壁与导电柱或是第二重布线层之间还设置有绝缘层13，绝缘层13在过孔12的底部形成开口，导电柱或是第二重布线层通过该开口与第一重布线层102连接。第二重布线层14的表面形成阻焊层15，阻焊层15的表面形成暴露第二重布线层14的开口，在阻焊层15的开口处设置第二焊接凸起17。

在本发明另一实施例中，集成芯片封装结构还包括印刷电路板40，印刷电路板40设置于第一芯片11未设置功能芯片30的表面。

与现有技术相比，本发明实施方式的集成芯片封装方法，通过临时基板配合晶圆级封装，极大简化了集成芯片的封装工艺和封装结构，降低了封装成本。

本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。

在本申请案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。

在本申请案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。

在本申请案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本发明教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。

除非另外具体陈述，否则术语“包含”、“具有”的使用通常应理解为开放式的且不具限制性。

除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一”及“所述”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本发明教示还包括特定量值本身。

应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。

应理解，本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本发明的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。

可了解，在本发明的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外，将此替代视为在本发明的范围内。

尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种集成芯片封装方法，其特征在于，包括：

提供晶圆，所述晶圆包括相对设置的第一表面和第二表面，在所述第一表面形成功能区以及与所述功能区电连接的第一重布线层；

提供临时基板，将所述临时基板键合于所述晶圆的第一表面；

在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层；

剥离所述临时基板；

在所述晶圆的第一表面设置与所述第一重布线层电连接的功能芯片，或者，在所述晶圆的第二表面设置与所述第二重布线层电连接的功能芯片。

2.如权利要求1所述的集成芯片封装方法，其特征在于，在剥离所述临时基板的步骤之后，还包括：在所述第一重布线层上形成第一焊接凸起的步骤。

3.如权利要求1所述的集成芯片封装方法，其特征在于，在剥离所述临时基板的步骤之前，还包括：在所述第二重布线层上形成第二焊接凸起的步骤。

4.如权利要求1所述的集成芯片封装方法，其特征在于，通过UV照射方式剥离所述临时基板。

5.如权利要求1所述的集成芯片封装方法，其特征在于，还包括切割所述晶圆的步骤。

6.如权利要求1所述的集成芯片封装方法，其特征在于，还包括在所述晶圆设置有功能芯片的相对面设置印刷电路板的步骤。

7.一种集成芯片封装结构，其特征在于，包括：

第一芯片，具有相对设置的第一表面和第二表面，所述第一表面形成有功能区以及与所述功能区电连接的第一重布线层，所述第二表面形成有第二重布线层，所述第一重布线层与所述第二重布线层之间电性连接；

功能芯片，设置于所述第一芯片的第一表面且与所述第一重布线层电性连接，或者，设置于所述第一芯片的第二表面且与所述第二重布线层电性连接。

8.如权利要求7所述的集成芯片封装结构，其特征在于，所述第一芯片的第一重布线层上形成有第一焊接凸起，所述功能芯片与所述第一重布线层通过所述第一焊接凸起电性连接。

9.如权利要求7所述的集成芯片封装结构，其特征在于，所述第一芯片的第二重布线层上形成有第二焊接凸起，所述功能芯片与所述第二重布线层通过所述第二焊接凸起电性连接。

10.如权利要求7所述的集成芯片封装结构，其特征在于，还包括印刷电路板，所述印刷电路板设置于所述第一芯片未设置所述功能芯片的表面。

Images