CN116072773A - 一种微型发光芯片阵列及其制备方法 - Google Patents

一种微型发光芯片阵列及其制备方法 Download PDF

Info

Publication number
CN116072773A
CN116072773A CN202310145366.7A CN202310145366A CN116072773A CN 116072773 A CN116072773 A CN 116072773A CN 202310145366 A CN202310145366 A CN 202310145366A CN 116072773 A CN116072773 A CN 116072773A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
mask
intermediate structure
emitting chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310145366.7A
Other languages
English (en)
Inventor
邱成峰
张珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Stan Technology Co Ltd
Original Assignee
Shenzhen Stan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Stan Technology Co Ltd filed Critical Shenzhen Stan Technology Co Ltd
Priority to CN202310145366.7A priority Critical patent/CN116072773A/zh
Publication of CN116072773A publication Critical patent/CN116072773A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种微型发光芯片阵列及其制备方法，涉及显示技术领域。制备方法包括：提供设定结构；在电极层上设置设定图案的第一掩膜层；基于设置为设定图案的第一掩膜层，对设定结构的电极层、电流扩散层、第三半导体层、多量子阱结构的第一预设区进行刻蚀，除去第一掩膜层，得到露出第二半导体层的第一中间结构；对第一中间结构的第二半导体层、第一半导体层、缓冲层的至少部分的第一预设区进行处理，得到露出衬底的第二中间结构；基于所述第二中间结构制备得到微型发光芯片阵列。本申请提供的微型发光芯片阵列的制备方法，简化了制备工艺流程，降低了生产成本。

Description

一种微型发光芯片阵列及其制备方法
技术领域
本申请涉及显示技术领域，尤其涉及一种微型发光芯片阵列及其制备方法。
背景技术
微型发光二极管(Micro LED，Micro Light Emitting Diode)显示技术有着低耗电、高可靠度、广色域、高亮度和高对比度等特性，是新一代半导体显示技术。Micro LED显示器具有功耗低、温升低、寿命长、显示效果更真实的优点。然而，相关技术中Micro LED显示器存在成本过高的问题。
发明内容
有鉴于此，本申请提供了一种微型发光芯片阵列及其制备方法。
本申请提供如下技术方案：
一种微型发光芯片阵列的制备方法，包括：
提供设定结构，所述设定结构包括依次层叠的衬底、缓冲层、第一半导体层、第二半导体层、多量子阱结构、第三半导体层、电流扩散层和电极层；
在所述电极层上设置设定图案的第一掩膜层；
基于设置为所述设定图案的第一掩膜层，对所述设定结构的所述电极层、所述电流扩散层、所述第三半导体层、所述多量子阱结构的第一预设区进行刻蚀，除去所述第一掩膜层，得到露出所述第二半导体层的第一中间结构；
对所述第一中间结构的所述第二半导体层、所述第一半导体层、所述缓冲层的至少部分的所述第一预设区进行处理，得到露出所述衬底的第二中间结构；
基于所述第二中间结构制备得到微型发光芯片阵列。
在本申请的一些实施例中，所述对所述第一中间结构的所述第二半导体层、所述第一半导体层、所述缓冲层的至少部分的所述第一预设区进行处理，得到露出所述衬底的第二中间结构，包括：
在所述第一中间结构上设置设定图案的第二掩膜层；
基于设置为所述设定图案的第二掩膜层，分别对所述第一中间结构的所述第二半导体层、所述第一半导体层、所述缓冲层的至少部分的所述第一预设区进行刻蚀，得到露出所述衬底的第二中间结构。
在本申请的一些实施例中，所述基于设置为所述设定图案的第一掩膜层，分别对所述设定结构的所述电极层、所述电流扩散层、所述第三半导体层、所述多量子阱结构的第一预设区进行刻蚀，除去所述第一掩膜层，得到露出所述第二半导体层的第一中间结构，包括：
基于设置为所述设定图案的第一掩膜层，分别对所述设定结构的所述电极层、所述电流扩散层进行湿刻蚀，得到露出所述第三半导体层的第三中间结构；
根据设置为所述设定图案的第一掩膜层，分别对所述第三中间结构的所述第三半导体层、所述多量子阱结构进行干刻蚀，除去所述第一掩膜层，得到露出所述第二半导体层的第一中间结构。
在本申请的一些实施例中，所述第三中间结构的所述多量子阱结构进行干刻蚀，包括：
对所述第三中间结构的所述多量子阱结构进行过刻，将所述第二半导体层的部分的所述第一预设区刻蚀除去。
在本申请的一些实施例中，所述第一掩膜层包括第一光刻胶层，所述在所述电极层上设置设定图案的第一掩膜层，包括：
在所述电极层上设置第一掩膜层；
基于一道掩膜版对所述第一掩膜层的第一预设区进行处理，得到设定图案的第一掩膜层。
在本申请的一些实施例中，所述基于所述第二中间结构制备得到微型发光芯片阵列，包括：
在除去所述第二掩膜层的第二中间结构上设置绝缘层，并在所述绝缘层上设置接触孔以露出所述第二半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区；
在露出的所述第二半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区上设置金属凸点，得到微型发光芯片阵列。
在本申请的一些实施例中，所述提供设定结构，包括：
提供一外延片，所述外延片包括依次层叠的衬底、缓冲层、第一半导体层、第二半导体层、多量子阱结构和第三半导体层；
在所述外延片的第三半导体层上设置电流扩散层，在所述电流扩散层上设置电极层。
本申请还提供一种微型发光芯片阵列，所述微型发光芯片阵列由如上所述的制备方法制成。
本申请还提供一种微型发光芯片阵列，包括：
设定结构，所述设定结构包括依次层叠设置的衬底、缓冲层、第一半导体层、第二半导体层、多量子阱结构、第三半导体层、电流扩散层和电极层，所述电极层、所述电流扩散层、所述第三半导体层、所述多量子阱结构的第一预设区开设有第一凹槽，以露出所述第二半导体层，所述第二半导体层、所述第一半导体层、所述缓冲层的至少部分的所述第一预设区开设有第二凹槽，以露出所述衬底；
绝缘层，设置于露出的所述第二半导体层及所述电极层上，所述绝缘层上开设有接触孔，以露出所述第二半导体层的至少部分所述第一预设区，以及所述电极层的第二预设区；
金属凸点，设置于露出的所述第二半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区上。
本申请还提供一种微型发光结构，包括驱动芯片及如上所述的微型发光芯片阵列，所述驱动芯片与所述微型发光芯片阵列键合连接。
本申请的实施例具有如下优点：
本申请提出一种微型发光芯片阵列的制备方法，通过在电极层上设置设定图案的第一掩膜层，以对设定结构的非第一预设区起到保护作用，使得无第一掩膜层保护的设定结构的第一预设区能够被刻蚀除去。基于设置为设定图案的第一掩膜层，对设定结构的电极层、电流扩散层、第三半导体层、多量子阱结构的第一预设区进行刻蚀，除去第一掩膜层，以得到露出第二半导体层的第一中间结构。通过对第一中间结构的第二半导体层、第一半导体层、缓冲层的至少部分的第一预设区进行处理，以得到露出衬底的第二中间结构，并通过基于第二中间结构制备得到微型发光芯片阵列。该制备方法实现对微型发光芯片阵列的制备，有效简化制备工艺流程，提高生产效率从而降低生产成本，提高了生产效率。并且，本申请提出的微型发光芯片阵列的制备方法，能够有效降低位置精度误差，从而提升了产品的电学及光学性能。
本申请实施例能够改善Micro LED显示器存在制备工艺流程复杂、成本高及精度误差较大的技术问题。
为使本申请的上述目的、特征和优点能更明显和易懂，下文特举较佳实施例，并配合所附附图，做详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本申请一些实施例中微型发光芯片阵列的制备方法的流程示意图；
图2示出了本申请一些实施例中外延片的剖视示意图；
图3示出了本申请一些实施例中设定结构的剖视示意图一；
图4示出了本申请一些实施例中设定结构的剖视示意图二；
图5示出了本申请一些实施例中第一掩膜层的剖视示意图一；
图6示出了本申请一些实施例中第一掩膜层的剖视示意图二；
图7示出了本申请一些实施例中第三中间结构的剖视示意图；
图8示出了本申请一些实施例中除去第一掩膜层前的剖视示意图；
图9示出了本申请一些实施例中第一中间结构的剖视示意图；
图10示出了本申请一些实施例中第二掩膜层的剖视示意图一；
图11示出了本申请一些实施例中第二掩膜层的剖视示意图二；
图12示出了本申请一些实施例中除去第二掩膜层前的剖视示意图；
图13示出了本申请一些实施例中第二中间结构的剖视示意图；
图14示出了本申请一些实施例中绝缘层的剖视示意图；
图15示出了本申请一些实施例中微型发光芯片阵列的剖视示意图。
主要元件符号说明：
100-微型发光芯片阵列；110-设定结构；111-衬底；112-缓冲层；113-第一半导体层；114-第二半导体层；115-多量子阱结构；116-第三半导体层；117-电流扩散层；118-电极层；120-第一掩膜层；130-第一中间结构；140-第二掩膜层；150-第二中间结构；160-绝缘层；161-接触孔；170-金属凸点；180-第三中间结构；190-外延片；191-第一凹槽；192-第二凹槽。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在模板的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本申请的发明人发现，相关技术中Micro LED显示器的制备工艺流程可以为：先在外延片上进行MESA刻蚀制程，以制作出独立的Micro LED像素；然后在Micro LED像素上进行CSL(电流扩散层)制程；接着进行ELEC(导电层)制程；再进行钝化层制程以及接触电极制程。完成MESA刻蚀、CSL和ELEC制程需要三道黄光工艺，即需要设置三次光刻胶层。制备工艺流程复杂，材料耗用量大，同时也需要较长的生产制程时间以及大量的生产设备。三道黄光工艺间存在套刻精度误差，使得产品不同层之间容易产生位置误差，从而影响产品外观、电学和光学性能。此外，MESA刻蚀、CSL和ELEC制程之间有多道黄光工艺和剥离工艺，容易造成界面污染受损而影响接触电阻，从而影响Micro LED显示器的电学性能。
如图1所示，本申请的实施例提供了一种微型发光芯片阵列100的制备方法。该制备方法包括步骤：
如图4所示，步骤S101：提供设定结构110，所述设定结构110包括依次层叠的衬底111、缓冲层112、第一半导体层113、第二半导体层114、多量子阱结构115、第三半导体层116、电流扩散层117和电极层118。
其中，衬底111可以是蓝宝石衬底111，第一半导体层113可以是U-GaN层，第二半导体层114可以是N-GaN层，第三半导体层116可以是P-GaN层。可以采用磁控溅射方法在第三半导体层116上沉积氧化铟锡层(ITO层)作为电流扩散层117。当然，还可以使用任何其它适用工艺方法在第三半导体层116上设置电流扩散层117。可以采用电子束蒸镀方法在电流扩散层117上沉积电极层118。当然，还可以使用任何其它适用工艺方法在电流扩散层117上设置电极层118。示例性的，电极层118采用的材质可以为钼/铝钼、铜、钼/铜。
具体的，设定结构110可以是预先制备好的，也可以在本公开的微型发光芯片阵列100的制备过程中制备而成。在一些实施例中，设定结构110可以是设置有电流扩散层117和电极层118的外延片。在实施时，设定结构110中的至少一层可以根据需要制备有图案，例如，可以预先刻蚀除去多量子阱结构115的边缘位置。
如图6所示，步骤S102：在所述电极层118上设置设定图案的第一掩膜层120。
具体的，通过在电极层118上设置设定图案的第一掩膜层120，以对设定结构110的非第一预设区起到保护作用，使得无第一掩膜层120保护的设定结构110的第一预设区能够被刻蚀除去。其中，第一掩膜层120可以包括金属层，也可以包括非金属层如氮化硅、氧化硅，还可以包括光阻层。
如图8和图9所示，步骤S103：基于设置为所述设定图案的第一掩膜层120，对所述设定结构110的所述电极层118、所述电流扩散层117、所述第三半导体层116、所述多量子阱结构115的第一预设区进行刻蚀，除去所述第一掩膜层120，得到露出所述第二半导体层114的第一中间结构130。
需要说明的是，在一些实施例中，在对设定结构110进行刻蚀的过程中，可以刻蚀除去至少部分的第二半导体层114，以保证第二半导体层114的第一预设区表面没有残留的多量子阱结构115，改善残留的多量子阱结构115发光导致光串扰、对比度降低等现象，从而改善微型发光芯片阵列100的微型发光结构的视觉效果。
如图12和图13所示，步骤S104：基对所述第一中间结构130的所述第二半导体层114、所述第一半导体层113、所述缓冲层112的至少部分的所述第一预设区进行处理，得到露出所述衬底111的第二中间结构150。
如图14和图15所示，步骤S105：基于所述第二中间结构150制备得到微型发光芯片阵列100。
具体的，该制备方法实现对微型发光芯片阵列100的制备，有效简化制备工艺流程，提高生产效率从而降低生产成本，提高了生产效率。并且，本申请提出的微型发光芯片阵列100的制备方法，能够有效降低位置精度误差，从而提升了产品的电学及光学性能。本申请实施例能够改善Micro LED显示器存在制备工艺流程复杂、成本高及精度误差较大的技术问题。
在本申请的一个实施例中，可选的，在步骤S104中，所述对所述第一中间结构130的所述第二半导体层114、所述第一半导体层113、所述缓冲层112的至少部分的所述第一预设区进行处理，得到露出所述衬底111的第二中间结构150，包括步骤：
如图11所示，步骤S1041：在所述第一中间结构130上设置设定图案的第二掩膜层140。
具体的，通过在第一中间结构130上设置设定图案的第二掩膜层140，使得无第二掩膜层140保护的第一中间结构130的至少部分的第一预设区能够被刻蚀除去。其中，第二掩膜层140可以包括金属层，也可以包括非金属层如氮化硅、氧化硅，还可以包括光阻层。
如图12和图13所示，步骤S1042：基于设置为所述设定图案的第二掩膜层140，分别对所述第一中间结构130的所述第二半导体层114、所述第一半导体层113、所述缓冲层112的至少部分的所述第一预设区进行刻蚀，除去所述第二掩膜层140，得到露出所述衬底111的第二中间结构150。
在本申请的一个实施例中，可选的，在步骤S105中，所述基于所述第二中间结构150制备得到微型发光芯片阵列100，包括步骤：
如图14所示，S1051：在除去所述第二掩膜层140的第二中间结构150上设置绝缘层160，并在所述绝缘层160上设置接触孔161以露出所述第二半导体层114的至少部分的所述第一预设区，以及所述电极层118的第二预设区。
具体的，通过在除去第二掩膜层140的第二中间结构150上设置绝缘层160，并在绝缘层160上设置接触孔161，以露出第二半导体层114的至少部分的第一预设区，以及电极层118的第二预设区，从而便于后续在露出的第二半导体层114的至少部分的第一预设区，以及电极层118的第二预设区上设置金属凸点170，实现形成微型发光芯片阵列100。其中，绝缘层160的材料可以包括氮化硅、氧化硅等中的至少之一，也可以包括绝缘光阻，如PFA等。
如图15所示，S1052：在露出的所述第二半导体层114的至少部分的所述第一预设区，以及所述电极层118的第二预设区上设置金属凸点170，得到微型发光芯片阵列100。
具体的，通过在露出的第二半导体层114的至少部分的第一预设区，以及电极层118的第二预设区上设置金属凸点170，以得到微型发光芯片阵列100，实现对微型发光芯片阵列100的制备。
在本申请的上述实施例中，可选的，在步骤S103中，所述基于设置为所述设定图案的第一掩膜层120，分别对所述设定结构110的所述电极层118、所述电流扩散层117、所述第三半导体层116、所述多量子阱结构115的第一预设区进行刻蚀，除去所述第一掩膜层120，得到露出所述第二半导体层114的第一中间结构130，包括步骤：
如图7所示，S1031：基于设置为所述设定图案的第一掩膜层120，分别对所述设定结构110的所述电极层118、所述电流扩散层117进行湿刻蚀，得到露出所述第三半导体层116的第三中间结构180。
具体的，基于设置为设定图案的第一掩膜层120，分别对设定结构110的电极层118、电流扩散层117进行湿刻蚀，这样使得无第一掩膜层120保护的电极层118、电流扩散层117的第一预设区能够被刻蚀除去，从而得到露出第三半导体层116的第三中间结构180。
如图8和图9所示，S1032：根据设置为所述设定图案的第一掩膜层120，分别对所述第三中间结构180的所述第三半导体层116、所述多量子阱结构115进行干刻蚀，除去所述第一掩膜层120，得到露出所述第二半导体层114的第一中间结构130。
具体的，在得到露出第三半导体层116的第三中间结构180的基础上，根据设置为设定图案的第一掩膜层120，分别对第三中间结构180的第三半导体层116、多量子阱结构115进行干刻蚀，这样使得无第一掩膜层120保护的第三半导体层116、多量子阱结构115的第一预设区能够被刻蚀除去，除去第一掩膜层120，从而得到露出第二半导体层114的第一中间结构130。
需要说明的是，在一些实施例中，在对第三中间结构180进行干刻蚀的过程中，可以刻蚀除去至少部分的第二半导体层114，换言之，第二半导体层114的部分的第一预设区也能够被干刻蚀除去，以保证第二半导体层114的第一预设区表面没有残留的多量子阱结构115，改善残留的多量子阱结构115发光导致光串扰、对比度降低等现象，从而改善包括微型发光芯片阵列100的微型发光结构的视觉效果。
如图8和图9所示，在本申请的上述实施例中，可选的，在步骤S1032中，对所述第三中间结构180的所述多量子阱结构115进行干刻蚀，包括步骤：
S10321：对所述第三中间结构180的所述多量子阱结构115进行过刻，将所述第二半导体层114的部分的所述第一预设区刻蚀除去。
具体的，通过对第三中间结构180的多量子阱结构115进行过刻，以刻蚀除去至少部分的第二半导体层114，换言之，将第二半导体层114的部分的第一预设区刻蚀除去，从而保证第一预设区没有残留的多量子阱结构115，改善残留的多量子阱结构115发光导致光串扰、对比度降低等现象，进而改善包括微型发光芯片阵列100的微型发光结构的视觉效果。
在本申请的一个实施例中，可选的，在步骤S102中，所述第一掩膜层120包括第一光刻胶层，所述在所述电极层118上设置设定图案的第一掩膜层120，包括步骤：
如图5所示，S1021：在所述电极层118上设置第一掩膜层120。
如图6所示，S1022：基于一道掩膜版对所述第一掩膜层120的第一预设区进行处理，得到设定图案的第一掩膜层120。
需要说明的是，掩膜版是芯片流片过程中最为昂贵的消耗品之一，一道掩膜版通常需要几万至几百万，且与之对应的高精度曝光机工时成本更高，也就是说，黄光制程是芯片流片过程中的瓶颈制程。
在本实施例中，基于一道掩膜版对所述第一掩膜层120的第一预设区进行处理，得到设定图案的第一掩膜层120，再基于这一第一掩膜层120，对所述设定结构110的所述电极层118、所述电流扩散层117、所述第三半导体层116、所述多量子阱结构115的第一预设区进行刻蚀，得到露出所述第二半导体层114的第一中间结构130。相较于相关技术采用两道或以上掩膜版实现所述电极层118、所述电流扩散层117、所述第三半导体层116、所述多量子阱结构115的图案化处理过程，本实施例仅采用一道掩膜版，一方面减少了掩膜版的道数，可以降低生产成本；另一方面也能够减少黄光制程的数量，从而简化制备工艺流程、提升生产效率，而提升生产效率也相应地降低了生产成本。
示例性的，第一掩膜层120可以是光刻胶层，可以采用涂布方法在电极层118上涂布光刻胶层。通过基于一道掩膜版对第一掩膜层120的第一预设区进行曝光和显影处理，以得到设定图案的第一掩膜层120。
第一掩膜层120还可以包括光刻胶层和金属层的层叠结构，可以采用涂布和沉积方法在电极层118上设置光刻胶层和金属层。通过基于一道掩膜版对第一掩膜层120的第一预设区进行曝光、显影以及刻蚀处理，以得到设定图案的第一掩膜层120。
在本申请的一个实施例中，可选的，在步骤S104中，所述第二掩膜层140包括第二光刻胶层，所述在所述第一中间结构130上设置设定图案的第二掩膜层140，包括步骤：
如图10所示，S1043：在所述第一中间结构130上设置第二掩膜层140。
如图11所示，S1044：基于一道掩膜版对所述第二掩膜层140的至少部分的第一预设区进行处理，得到设定图案的第二掩膜层140。
需要说明的是，掩膜版是芯片流片过程中最为昂贵的消耗品之一，一道掩膜版通常需要几万至几百万，且与之对应的高精度曝光机工时成本更高，也就是说，黄光制程是芯片流片过程中的瓶颈制程。
在本实施例中，基于一道掩膜版对所述第二掩膜层140的至少部分的第一预设区进行处理，得到设定图案的第二掩膜层140，再基于这一第二掩膜层140，对所述第一中间结构130的所述第二半导体层114、所述第一半导体层113、所述缓冲层112的至少部分的所述第一预设区进行处理，得到露出所述衬底111的第二中间结构150。相较于相关技术采用两道或以上掩膜版实现所述第二半导体层114、所述第一半导体层113、所述缓冲层112的图案化处理过程，本实施例仅采用一道掩膜版，一方面减少了掩膜版的道数，可以降低生产成本；另一方面也能够减少黄光制程的数量，从而简化制备工艺流程、提升生产效率，而提升生产效率也相应地降低了生产成本。
示例性的，第二掩膜层140可以是光刻胶层，可以采用涂布方法在第一中间结构130上涂布光刻胶层。通过基于一道掩膜版对第二掩膜层140的至少部分的第一预设区进行曝光和显影处理，以得到设定图案的第二掩膜层140。
第二掩膜层140还可以包括光刻胶层和金属层的层叠结构，可以采用涂布和沉积方法在第一中间结构130上设置光刻胶层和金属层。通过基于一道掩膜版对第二掩膜层140的至少部分的第一预设区进行曝光、显影以及刻蚀处理，以得到设定图案的第二掩膜层140。
在本申请的一个实施例中，可选的，在步骤S101中，所述提供设定结构110，包括步骤：
如图2所示，S1011：提供一外延片190，所述外延片190包括依次层叠的衬底111、缓冲层112、第一半导体层113、第二半导体层114、多量子阱结构115和第三半导体层116。
具体的，外延片190可以是预先制备好的，也可以在本公开的微型发光芯片阵列100的制备过程中制备而成。衬底111可以是蓝宝石衬底111，第一半导体层113可以是U-GaN层，第二半导体层114可以是N-GaN层，第三半导体层116可以是P-GaN层。
如图3和图4所示，S1012：在所述外延片190的第三半导体层116上设置电流扩散层117，在所述电流扩散层117上设置电极层118。
具体的，可以采用磁控溅射方法在第三半导体层116上沉积氧化铟锡层(ITO层)作为电流扩散层117。当然，还可以使用任何其它适用工艺方法在第三半导体层116上设置电流扩散层117。可以采用电子束蒸镀方法在电流扩散层117上沉积电极层118。当然，还可以使用任何其它适用工艺方法在电流扩散层117上设置电极层118。示例性的，电极层118采用的材质可以为钼/铝钼、铜、钼/铜。
本申请还提供一种微型发光芯片阵列100，所述微型发光芯片阵列100由以上实施例中所述的制备方法制成。
如图15所示，本申请还提供一种微型发光芯片阵列100，包括设定结构110、绝缘层160和金属凸点170。
其中，设定结构110包括依次层叠设置的衬底111、缓冲层112、第一半导体层113、第二半导体层114、多量子阱结构115、第三半导体层116、电流扩散层117和电极层118，所述电极层118、所述电流扩散层117、所述第三半导体层116、所述多量子阱结构115的第一预设区开设有第一凹槽191，以露出所述第二半导体层114，所述第二半导体层114、所述第一半导体层113、所述缓冲层112的至少部分的所述第一预设区开设有第二凹槽192，以露出所述衬底111。
绝缘层160设置于露出的所述第二半导体层114及所述电极层118上，所述绝缘层160上开设有接触孔161，以露出所述第二半导体层114的至少部分所述第一预设区，以及所述电极层118的第二预设区。金属凸点170设置于露出的所述第二半导体层114的至少部分的所述第一预设区，以及所述电极层118的第二预设区上。
具体的，通过在第二半导体层114、第一半导体层113、缓冲层112的至少部分的第一预设区开设第二凹槽192，以露出衬底111，这样使得第二半导体层114、第一半导体层113和缓冲层112为非连续的结构，从而实现单颗微型发光芯片阵列100。
需要说明的是，上述微型发光芯片阵列100由于与本申请制备方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见制备方法实施例部分，此处不再赘述。
本申请还提供一种微型发光结构，包括驱动芯片及以上实施例中所述的微型发光芯片阵列100，所述驱动芯片与所述微型发光芯片阵列100通过键合连接。
在实施时，可以通过将驱动芯片与微型发光芯片阵列100键合连接，得到微型发光结构。
在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

Claims (10)

1.一种微型发光芯片阵列的制备方法，其特征在于，包括：
提供设定结构，所述设定结构包括依次层叠的衬底、缓冲层、第一半导体层、第二半导体层、多量子阱结构、第三半导体层、电流扩散层和电极层；
在所述电极层上设置设定图案的第一掩膜层；
基于设置为所述设定图案的第一掩膜层，对所述设定结构的所述电极层、所述电流扩散层、所述第三半导体层、所述多量子阱结构的第一预设区进行刻蚀，除去所述第一掩膜层，得到露出所述第二半导体层的第一中间结构；
对所述第一中间结构的所述第二半导体层、所述第一半导体层、所述缓冲层的至少部分的所述第一预设区进行处理，得到露出所述衬底的第二中间结构；
基于所述第二中间结构制备得到微型发光芯片阵列。
2.根据权利要求1所述的制备方法，其特征在于，所述对所述第一中间结构的所述第二半导体层、所述第一半导体层、所述缓冲层的至少部分的所述第一预设区进行处理，得到露出所述衬底的第二中间结构，包括：
在所述第一中间结构上设置设定图案的第二掩膜层；
基于设置为所述设定图案的第二掩膜层，分别对所述第一中间结构的所述第二半导体层、所述第一半导体层、所述缓冲层的至少部分的所述第一预设区进行刻蚀，得到露出所述衬底的第二中间结构。
3.根据权利要求2所述的制备方法，其特征在于，所述基于设置为所述设定图案的第一掩膜层，分别对所述设定结构的所述电极层、所述电流扩散层、所述第三半导体层、所述多量子阱结构的第一预设区进行刻蚀，除去所述第一掩膜层，得到露出所述第二半导体层的第一中间结构，包括：
基于设置为所述设定图案的第一掩膜层，分别对所述设定结构的所述电极层、所述电流扩散层进行湿刻蚀，得到露出所述第三半导体层的第三中间结构；
根据设置为所述设定图案的第一掩膜层，分别对所述第三中间结构的所述第三半导体层、所述多量子阱结构进行干刻蚀，除去所述第一掩膜层，得到露出所述第二半导体层的第一中间结构。
4.根据权利要求3所述的制备方法，其特征在于，对所述第三中间结构的所述多量子阱结构进行干刻蚀，包括：
对所述第三中间结构的所述多量子阱结构进行过刻，将所述第二半导体层的部分的所述第一预设区刻蚀除去。
5.根据权利要求1至4中任一项所述的制备方法，其特征在于，所述第一掩膜层包括第一光刻胶层，所述在所述电极层上设置设定图案的第一掩膜层，包括：
在所述电极层上设置第一掩膜层；
基于一道掩膜版对所述第一掩膜层的第一预设区进行处理，得到设定图案的第一掩膜层。
6.根据权利要求1所述的制备方法，其特征在于，所述基于所述第二中间结构制备得到微型发光芯片阵列，包括：
在除去第二掩膜层的第二中间结构上设置绝缘层，并在所述绝缘层上设置接触孔以露出所述第二半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区；
在露出的所述第二半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区上设置金属凸点，得到微型发光芯片阵列。
7.根据权利要求1所述的制备方法，其特征在于，所述提供设定结构，包括：
提供一外延片，所述外延片包括依次层叠的衬底、缓冲层、第一半导体层、第二半导体层、多量子阱结构和第三半导体层；
在所述外延片的第三半导体层上设置电流扩散层，在所述电流扩散层上设置电极层。
8.一种微型发光芯片阵列，其特征在于，所述微型发光芯片阵列由权利要求1至7中任一项所述的制备方法制成。
9.一种微型发光芯片阵列，其特征在于，包括：
设定结构，所述设定结构包括依次层叠设置的衬底、缓冲层、第一半导体层、第二半导体层、多量子阱结构、第三半导体层、电流扩散层和电极层，所述电极层、所述电流扩散层、所述第三半导体层、所述多量子阱结构的第一预设区开设有第一凹槽，以露出所述第二半导体层，所述第二半导体层、所述第一半导体层、所述缓冲层的至少部分的所述第一预设区开设有第二凹槽，以露出所述衬底；
绝缘层，设置于露出的所述第二半导体层及所述电极层上，所述绝缘层上开设有接触孔，以露出所述第二半导体层的至少部分所述第一预设区，以及所述电极层的第二预设区；
金属凸点，设置于露出的所述第二半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区上。
10.一种微型发光结构，其特征在于，包括驱动芯片及权利要求9中所述的微型发光芯片阵列，所述驱动芯片与所述微型发光芯片阵列键合连接。
CN202310145366.7A 2023-01-31 2023-01-31 一种微型发光芯片阵列及其制备方法 Pending CN116072773A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310145366.7A CN116072773A (zh) 2023-01-31 2023-01-31 一种微型发光芯片阵列及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310145366.7A CN116072773A (zh) 2023-01-31 2023-01-31 一种微型发光芯片阵列及其制备方法

Publications (1)

Publication Number Publication Date
CN116072773A true CN116072773A (zh) 2023-05-05

Family

ID=86180053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310145366.7A Pending CN116072773A (zh) 2023-01-31 2023-01-31 一种微型发光芯片阵列及其制备方法

Country Status (1)

Country Link
CN (1) CN116072773A (zh)

Similar Documents

Publication Publication Date Title
CN108987412B (zh) 显示设备及其形成方法
US9825013B2 (en) Transfer-bonding method for the light emitting device and light emitting device array
US10032957B2 (en) Substrate with topological features for steering fluidic assembly LED disks
US8043873B2 (en) Method for fabricating light emitting diode chip
CN100416877C (zh) 用于制造垂直结构的发光二极管的方法
JP2024016213A (ja) 半導体発光素子の製造方法
CN102593275A (zh) 制作发光二极管封装结构的方法以及发光二极管元件
TWI521690B (zh) 發光元件的轉移方法以及發光元件陣列
US10546842B2 (en) Display device and method for forming the same
KR20220020936A (ko) 디스플레이 패널, 디스플레이 장치 및 디스플레이 패널의 제조 방법
WO2017185849A1 (zh) 发光元件及其制备方法
US8008098B2 (en) Light emitting device and method of manufacturing the same
JP2020202351A (ja) 発光素子の製造方法
JP2023519989A (ja) モノリシック電子デバイス
JP2013247301A (ja) 半導体発光装置及びその製造方法
CN116072773A (zh) 一种微型发光芯片阵列及其制备方法
CN116314479A (zh) 一种微型发光芯片阵列及其制备方法
KR102100749B1 (ko) 반도체 발광소자 및 이의 제조방법
CN110808328A (zh) 一种led彩色显示芯片及其制作方法
CN111192820A (zh) 自对准竖直固态装置制造和集成方法
US11955507B2 (en) Light-emitting device and manufacturing method thereof and manufacturing method of light-emitting apparatus
EP3888130B1 (en) Method of fabricating micro light emitting diode array substrate
JP7091598B2 (ja) 発光装置の製造方法
KR102087728B1 (ko) 반도체 발광소자 및 이의 제조방법
US20220037570A1 (en) Light emitting device and display apparatus having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination