CN116314479A - 一种微型发光芯片阵列及其制备方法 - Google Patents

一种微型发光芯片阵列及其制备方法 Download PDF

Info

Publication number
CN116314479A
CN116314479A CN202310117124.7A CN202310117124A CN116314479A CN 116314479 A CN116314479 A CN 116314479A CN 202310117124 A CN202310117124 A CN 202310117124A CN 116314479 A CN116314479 A CN 116314479A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
micro light
emitting chip
chip array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310117124.7A
Other languages
English (en)
Inventor
邱成峰
李晗光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Stan Technology Co Ltd
Original Assignee
Shenzhen Stan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Stan Technology Co Ltd filed Critical Shenzhen Stan Technology Co Ltd
Priority to CN202310117124.7A priority Critical patent/CN116314479A/zh
Publication of CN116314479A publication Critical patent/CN116314479A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种微型发光芯片阵列及其制备方法，涉及显示技术领域。该制备方法包括：提供设定结构，设定结构包括依次层叠的第一半导体层、多量子阱结构、第二半导体层、电流扩散层和电极层；在电极层上设置设定图案的掩膜层；基于设置为设定图案的掩膜层，对设定结构的电极层、电流扩散层、第二半导体层、多量子阱结构的第一预设区进行刻蚀，得到露出第一半导体层的第一中间结构；除去第一中间结构的掩膜层，制备得到微型发光芯片阵列。本申请提供的微型发光芯片阵列的制备方法，实现对微型发光芯片阵列的制备，简化了制备工艺流程，降低了生产成本。

Description

一种微型发光芯片阵列及其制备方法
技术领域
本申请涉及显示技术领域，尤其涉及一种微型发光芯片阵列及其制备方法。
背景技术
微型发光二极管(Micro LED，Micro Light Emitting Diode)显示技术有着低耗电、高可靠度、广色域、高亮度和高对比度等特性，是新一代半导体显示技术。Micro LED显示器具有功耗低、温升低、寿命长、显示效果更真实的优点。然而，相关技术中Micro LED显示器存在成本过高的问题。
发明内容
有鉴于此，本申请提供了一种微型发光芯片阵列及其制备方法。
本申请提供如下技术方案：
一种微型发光芯片阵列的制备方法，包括：
提供设定结构，所述设定结构包括依次层叠的第一半导体层、多量子阱结构、第二半导体层、电流扩散层和电极层；
在所述电极层上设置设定图案的掩膜层；
基于设置为所述设定图案的掩膜层，对所述设定结构的所述电极层、所述电流扩散层、所述第二半导体层、所述多量子阱结构的第一预设区进行刻蚀，得到露出所述第一半导体层的第一中间结构；
除去所述第一中间结构的掩膜层，制备得到微型发光芯片阵列。
在本申请的一些实施例中，所述制备得到微型发光芯片阵列，包括：
在除去所述掩膜层的第一中间结构上设置绝缘层，并在所述绝缘层上设置接触孔以露出所述第一半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区；
在露出的所述第一半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区上设置金属凸点，得到微型发光芯片阵列。
在本申请的一些实施例中，所述基于设置为所述设定图案的掩膜层，对所述设定结构的所述电极层、所述电流扩散层、所述第二半导体层、所述多量子阱结构的第一预设区进行刻蚀，得到露出所述第一半导体层的第一中间结构，包括：
基于设置为所述设定图案的掩膜层，对所述设定结构的所述电极层、所述电流扩散层进行湿刻蚀，得到露出所述第二半导体层的第二中间结构；
根据设置为所述设定图案的掩膜层，对所述第二中间结构的所述第二半导体层、所述多量子阱结构进行干刻蚀，得到露出所述第一半导体层的第一中间结构。
在本申请的一些实施例中，对所述第二中间结构的所述多量子阱结构进行干刻蚀，包括：
对所述第二中间结构的所述多量子阱结构进行过刻，将所述第一半导体层的部分的所述第一预设区刻蚀除去。
在本申请的一些实施例中，所述掩膜层包括第一光刻胶层，所述在所述电极层上设置设定图案的掩膜层，包括：
在所述电极层上设置掩膜层；
基于一道掩膜版对所述掩膜层的第一预设区进行处理，得到设定图案的掩膜层。
在本申请的一些实施例中，所述提供设定结构，包括：
提供一外延片，所述外延片包括依次层叠的第一半导体层、多量子阱结构和第二半导体层；
在所述外延片的第二半导体层上设置电流扩散层，在所述电流扩散层上设置电极层。
本申请还提供一种微型发光芯片阵列，所述微型发光芯片阵列由如上所述的制备方法制成。
本申请还提供一种微型发光芯片阵列，包括：
设定结构，所述设定结构包括依次层叠设置的第一半导体层、多量子阱结构、第二半导体层、电流扩散层和电极层，所述电极层、所述电流扩散层、所述第二半导体层、所述多量子阱结构的第一预设区开设有通孔，以露出所述第一半导体层；
绝缘层，设置于露出的所述第一半导体层及所述电极层上，所述绝缘层上开设有接触孔，以露出所述第一半导体层的至少部分所述第一预设区，以及所述电极层的第二预设区；
金属凸点，设置于露出的所述第一半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区上。
在本申请的一些实施例中，所述第一半导体层连续设置。
本申请还提供一种微型发光结构，包括驱动芯片及如上所述的微型发光芯片阵列，所述驱动芯片与所述微型发光芯片阵列键合连接。
本申请的实施例具有如下优点：
本申请提出一种微型发光芯片阵列的制备方法，通过在电极层上设置设定图案的掩膜层，以对设定结构的非第一预设区起到保护作用，使得无掩膜层保护的设定结构的第一预设区能够被刻蚀除去。基于设置为设定图案的掩膜层，对设定结构的电极层、电流扩散层、第二半导体层、多量子阱结构的第一预设区进行刻蚀，以得到露出第一半导体层的第一中间结构。通过除去第一中间结构的掩膜层，并通过制备得到微型发光芯片阵列。该制备方法实现对微型发光芯片阵列的制备，有效简化制备工艺流程，提高生产效率从而降低生产成本。并且，本申请提出的微型发光芯片阵列的制备方法，能够有效降低位置精度误差，从而提升了产品的电学及光学性能。
本申请实施例能够改善Micro LED显示器存在制备工艺流程复杂、成本高及精度误差较大的技术问题。
为使本申请的上述目的、特征和优点能更明显和易懂，下文特举较佳实施例，并配合所附附图，做详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本申请一些实施例中微型发光芯片阵列的制备方法的流程示意图；
图2示出了本申请一些实施例中外延片的剖视示意图；
图3示出了本申请一些实施例中设定结构的剖视示意图一；
图4示出了本申请一些实施例中设定结构的剖视示意图二；
图5示出了本申请一些实施例中掩膜层的剖视示意图一；
图6示出了本申请一些实施例中掩膜层的剖视示意图二；
图7示出了本申请一些实施例中第二中间结构的剖视示意图；
图8示出了本申请一些实施例中第一中间结构的剖视示意图；
图9示出了本申请一些实施例中第一中间结构除去掩膜层后的剖视示意图；
图10示出了本申请一些实施例中绝缘层的剖视示意图；
图11示出了本申请一些实施例中微型发光芯片阵列的剖视示意图。
主要元件符号说明：
100-微型发光芯片阵列；110-设定结构；111-第一半导体层；112-多量子阱结构；113-第二半导体层；114-电流扩散层；115-电极层；120-掩膜层；130-第一中间结构；140-绝缘层；141-接触孔；150-金属凸点；160-第二中间结构；170-外延片；180-通孔。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在模板的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本申请的发明人发现，相关技术中Micro LED显示器的制备工艺流程可以为：先在外延片上进行MESA刻蚀制程，以制作出独立的Micro LED像素；然后在Micro LED像素上进行CSL(电流扩散层)制程；接着进行ELEC(导电层)制程；再进行钝化层制程以及接触电极制程。完成MESA刻蚀、CSL和ELEC制程需要三道黄光工艺，即需要设置三次光刻胶层。制备工艺流程复杂，材料耗用量大，同时也需要较长的生产制程时间以及大量的生产设备。三道黄光工艺间存在套刻精度误差，使得产品不同层之间容易产生位置误差，从而影响产品外观、电学和光学性能。此外，MESA刻蚀、CSL和ELEC制程之间有多道黄光工艺和剥离工艺，容易造成界面污染受损而影响接触电阻，从而影响Micro LED显示器的电学性能。
如图1所示，本申请的实施例提供了一种微型发光芯片阵列100的制备方法。该制备方法包括步骤：
如图4所示，步骤S101：提供设定结构110，所述设定结构110包括依次层叠的第一半导体层111、多量子阱结构112、第二半导体层113、电流扩散层114和电极层115。
其中，第一半导体层111可以是N-GaN层，第二半导体层113可以是P-GaN层。可以采用磁控溅射方法在第二半导体层113上沉积氧化铟锡层(ITO层)作为电流扩散层114。当然，还可以使用任何其它适用工艺方法在第二半导体层113上设置电流扩散层114。可以采用电子束蒸镀方法在电流扩散层114上沉积电极层115。当然，还可以使用任何其它适用工艺方法在电流扩散层114上设置电极层115。示例性的，电极层115采用的材质可以为钼/铝钼、铜、钼/铜。
具体的，设定结构110可以是预先制备好的，也可以在本公开的微型发光芯片阵列100的制备过程中制备而成。在一些实施例中，设定结构110可以是设置有电流扩散层114和电极层115的外延片。在实施时，设定结构110中的至少一层可以根据需要制备有图案，例如，预先刻蚀除去多量子阱结构112的边缘位置。
如图6所示，步骤S102：在所述电极层115上设置设定图案的掩膜层120。
具体的，通过在电极层115上设置设定图案的掩膜层120，以对设定结构110的非第一预设区起到保护作用，使得无掩膜层120保护的设定结构110的第一预设区能够被刻蚀除去。其中，掩膜层120可以包括金属层，也可以包括非金属层如氮化硅、氧化硅，还可以包括光阻层。
如图8所示，步骤S103：基于设置为所述设定图案的掩膜层120，对所述设定结构110的所述电极层115、所述电流扩散层114、所述第二半导体层113、所述多量子阱结构112的第一预设区进行刻蚀，得到露出所述第一半导体层111的第一中间结构130。
需要说明的是，在一些实施例中，在对设定结构110进行刻蚀的过程中，可以刻蚀除去至少部分的第一半导体层111，以保证第一半导体层111的第一预设区表面没有残留的多量子阱结构112，改善残留的多量子阱结构112发光导致光串扰、对比度降低等现象，从而改善包括微型发光芯片阵列100的微型发光结构的视觉效果。
如图9、图10和图11所示，步骤S104：除去所述第一中间结构130的掩膜层120，制备得到微型发光芯片阵列100。
具体的，该制备方法实现对微型发光芯片阵列100的制备，有效简化制备工艺流程，提高生产效率从而降低生产成本。并且，本申请提出的微型发光芯片阵列100的制备方法，能够有效降低位置精度误差，从而提升了产品的电学及光学性能。本申请实施例能够改善Micro LED显示器存在制备工艺流程复杂、成本高及精度误差较大的技术问题。
在本申请的一个实施例中，可选的，在步骤S104中，所述制备得到微型发光芯片阵列100，包括步骤：
如图10所示，S1041：在除去所述掩膜层120的第一中间结构130上设置绝缘层140，并在所述绝缘层140上设置接触孔141以露出所述第一半导体层111的至少部分的所述第一预设区，以及所述电极层115的第二预设区。
具体的，通过在除去掩膜层120的第一中间结构130上设置绝缘层140，并在绝缘层140上设置接触孔141，以露出第一半导体层111的至少部分的第一预设区，以及电极层115的第二预设区，从而便于后续在露出的第一半导体层111的至少部分的第一预设区，以及电极层115的第二预设区上设置金属凸点150，实现形成微型发光芯片阵列100。其中，绝缘层140的材料可以包括氮化硅、氧化硅等中的至少之一，也可以包括绝缘光阻如PFA等。
如图11所示，S1042：在露出的所述第一半导体层111的至少部分的所述第一预设区，以及所述电极层115的第二预设区上设置金属凸点150，得到微型发光芯片阵列100。
具体的，通过在露出的第一半导体层111的至少部分的第一预设区，以及电极层115的第二预设区上设置金属凸点150，以得到微型发光芯片阵列100，实现对微型发光芯片阵列100的制备。
在本申请的上述实施例中，可选的，在步骤S103中，所述基于设置为所述设定图案的掩膜层120，对所述设定结构110的所述电极层115、所述电流扩散层114、所述第二半导体层113、所述多量子阱结构112的第一预设区进行刻蚀，得到露出所述第一半导体层111的第一中间结构130，包括步骤：
如图7所示，S1031：基于设置为所述设定图案的掩膜层120，对所述设定结构110的所述电极层115、所述电流扩散层114进行湿刻蚀，得到露出所述第二半导体层113的第二中间结构160。
具体的，基于设置为设定图案的掩膜层120，对设定结构110的电极层115、电流扩散层114进行湿刻蚀，这样使得无掩膜层120保护的电极层115、电流扩散层114的第一预设区能够被刻蚀除去，从而得到露出第二半导体层113的第二中间结构160。
如图8所示，S1032：根据设置为所述设定图案的掩膜层120，对所述第二中间结构160的所述第二半导体层113、所述多量子阱结构112进行干刻蚀，得到露出所述第一半导体层111的第一中间结构130。
具体的，在得到露出第二半导体层113的第二中间结构160的基础上，根据设置为设定图案的掩膜层120，对第二中间结构160的第二半导体层113、多量子阱结构112进行干刻蚀，这样使得无掩膜层120保护的第二半导体层113、多量子阱结构112的第一预设区能够被刻蚀除去，从而得到露出第一半导体层111的第一中间结构130。
需要说明的是，在一些实施例中，在对第二中间结构160进行干刻蚀的过程中，可以刻蚀除去至少部分的第一半导体层111，换言之，第一半导体层111的部分的第一预设区也能够被干刻蚀除去，以保证第一半导体层111的第一预设区表面没有残留的多量子阱结构112，改善残留的多量子阱结构112发光导致光串扰、对比度降低等现象，从而改善包括微型发光芯片阵列100的微型发光结构的视觉效果。
如图8所示，在本申请的上述实施例中，可选的，在步骤S1032中，对所述第二中间结构160的所述多量子阱结构112进行干刻蚀，包括步骤：
S10321：对所述第二中间结构160的所述多量子阱结构112进行过刻，将所述第一半导体层111的部分的所述第一预设区刻蚀除去。
具体的，通过对第二中间结构160的多量子阱结构112进行过刻，以刻蚀除去至少部分的第一半导体层111，换言之，将第一半导体层111的部分的第一预设区刻蚀除去，从而保证第一预设区没有残留的多量子阱结构112，改善残留的多量子阱结构112发光导致光串扰、对比度降低等现象，进而改善包括微型发光芯片阵列100的微型发光结构的视觉效果。
在本申请的一个实施例中，可选的，在步骤S102中，所述掩膜层120包括第一光刻胶层，所述在所述电极层115上设置设定图案的掩膜层120，包括步骤：
如图5所示，S1021：在所述电极层115上设置掩膜层120。
如图6所示，S1022：基于一道掩膜版对所述掩膜层120的第一预设区进行处理，得到设定图案的掩膜层120。
需要说明的是，掩膜版是芯片流片过程中最为昂贵的消耗品之一，一道掩膜版通常需要几万至几百万，且与之对应的高精度曝光机工时成本更高，也就是说，黄光制程是芯片流片过程中的瓶颈制程。
在本实施例中，基于一道掩膜版对所述掩膜层120的第一预设区进行处理，得到设定图案的掩膜层120，再基于这一掩膜层120，对所述设定结构110的所述电极层115、所述电流扩散层114、所述第二半导体层113、所述多量子阱结构112的第一预设区进行刻蚀，制备得到微型发光芯片阵列100。相较于相关技术采用两道或以上掩膜版实现所述电极层115、所述电流扩散层114、所述第二半导体层113、所述多量子阱结构112的图案化处理过程，本实施例仅采用一道掩膜版，一方面减少了掩膜版的道数，可以降低生产成本；另一方面也能够减少黄光制程的数量，从而简化制备工艺流程、提升生产效率，而提升生产效率也相应地降低了生产成本。
示例性的，掩膜层120可以是光刻胶层，可以采用涂布方法在电极层115上涂布光刻胶层。通过基于一道掩膜版对掩膜层120的第一预设区进行曝光和显影处理，以得到设定图案的掩膜层120。掩膜层120还可以包括光刻胶层和金属层的层叠结构，可以采用涂布和沉积方法在电极层115上设置光刻胶层和金属层。通过基于一道掩膜版对掩膜层120的第一预设区进行曝光、显影以及刻蚀处理，以得到设定图案的掩膜层120。
在本申请的一个实施例中，可选的，在步骤S101中，所述提供设定结构110，包括步骤：
如图2所示，S1011：提供一外延片170，所述外延片170包括依次层叠的第一半导体层111、多量子阱结构112和第二半导体层113。
具体的，外延片170可以是预先制备好的，也可以在本公开的微型发光芯片阵列100的制备过程中制备而成。第一半导体层111可以是N-GaN层，第二半导体层113可以是P-GaN层。
如图3和图4所示，S1012：在所述外延片170的第二半导体层113上设置电流扩散层114，在所述电流扩散层114上设置电极层115。
具体的，可以采用磁控溅射方法在外延片170的第二半导体层113上沉积氧化铟锡层(ITO层)作为电流扩散层114。当然，还可以使用任何其它适用工艺方法在第二半导体层113上设置电流扩散层114。可以采用电子束蒸镀方法在电流扩散层114上沉积电极层115。当然，还可以使用任何其它适用工艺方法在电流扩散层114上设置电极层115。示例性的，电极层115采用的材质可以为钼/铝钼、铜、钼/铜。
本申请还提供一种微型发光芯片阵列100，所述微型发光芯片阵列100由以上实施例中所述的制备方法制成。
如图11所示，本申请还提供一种微型发光芯片阵列100，包括设定结构110、绝缘层140和金属凸点150。
其中，设定结构110包括依次层叠设置的第一半导体层111、多量子阱结构112、第二半导体层113、电流扩散层114和电极层115，所述电极层115、所述电流扩散层114、所述第二半导体层113、所述多量子阱结构112的第一预设区开设有通孔180，以露出所述第一半导体层111。
绝缘层140设置于露出的所述第一半导体层111及所述电极层115上，所述绝缘层140上开设有接触孔141，以露出所述第一半导体层111的至少部分所述第一预设区，以及所述电极层115的第二预设区。
金属凸点150设置于露出的所述第一半导体层111的至少部分的所述第一预设区，以及所述电极层115的第二预设区上。
需要说明的是，上述微型发光芯片阵列100由于与本申请制备方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见制备方法实施例部分，此处不再赘述。
如图11所示，本申请实施例可以为共阴极的微型发光芯片阵列100，所述第一半导体层111为连续设置。通过在设定结构110中连续设置的第一半导体层111，第一半导体层111为连续不断开的结构，支持结构通过金属凸点150—第一半导体层111—多量子阱结构112、第二半导体层113等层—金属凸点150实现电流导通，从而实现微型发光芯片阵列100的均匀点亮。其中，第一半导体层111的连续设置方式，可以是整面性的，也可以是网状等结构的。
本申请还提供一种微型发光结构，包括驱动芯片及以上实施例中所述的微型发光芯片阵列100，所述驱动芯片与所述微型发光芯片阵列100通过金属凸点150键合连接。
在实施时，可以通过将驱动芯片与微型发光芯片阵列100键合连接，得到微型发光结构。
在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

Claims (10)

1.一种微型发光芯片阵列的制备方法，其特征在于，包括：
提供设定结构，所述设定结构包括依次层叠的第一半导体层、多量子阱结构、第二半导体层、电流扩散层和电极层；
在所述电极层上设置设定图案的掩膜层；
基于设置为所述设定图案的掩膜层，对所述设定结构的所述电极层、所述电流扩散层、所述第二半导体层、所述多量子阱结构的第一预设区进行刻蚀，得到露出所述第一半导体层的第一中间结构；
除去所述第一中间结构的掩膜层，制备得到微型发光芯片阵列。
2.根据权利要求1所述的制备方法，其特征在于，所述制备得到微型发光芯片阵列，包括：
在除去所述掩膜层的第一中间结构上设置绝缘层，并在所述绝缘层上设置接触孔以露出所述第一半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区；
在露出的所述第一半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区上设置金属凸点，得到微型发光芯片阵列。
3.根据权利要求1或2所述的制备方法，其特征在于，所述基于设置为所述设定图案的掩膜层，对所述设定结构的所述电极层、所述电流扩散层、所述第二半导体层、所述多量子阱结构的第一预设区进行刻蚀，得到露出所述第一半导体层的第一中间结构，包括：
基于设置为所述设定图案的掩膜层，对所述设定结构的所述电极层、所述电流扩散层进行湿刻蚀，得到露出所述第二半导体层的第二中间结构；
根据设置为所述设定图案的掩膜层，对所述第二中间结构的所述第二半导体层、所述多量子阱结构进行干刻蚀，得到露出所述第一半导体层的第一中间结构。
4.根据权利要求3所述的制备方法，其特征在于，对所述第二中间结构的所述多量子阱结构进行干刻蚀，包括：
对所述第二中间结构的所述多量子阱结构进行过刻，将所述第一半导体层的部分的所述第一预设区刻蚀除去。
5.根据权利要求1至4中任一项所述的制备方法，其特征在于，所述掩膜层包括第一光刻胶层，所述在所述电极层上设置设定图案的掩膜层，包括：
在所述电极层上设置掩膜层；
基于一道掩膜版对所述掩膜层的第一预设区进行处理，得到设定图案的掩膜层。
6.根据权利要求1所述的制备方法，其特征在于，所述提供设定结构，包括：
提供一外延片，所述外延片包括依次层叠的第一半导体层、多量子阱结构和第二半导体层；
在所述外延片的第二半导体层上设置电流扩散层，在所述电流扩散层上设置电极层。
7.一种微型发光芯片阵列，其特征在于，所述微型发光芯片阵列由权利要求1至6中任一项所述的制备方法制成。
8.一种微型发光芯片阵列，其特征在于，包括：
设定结构，所述设定结构包括依次层叠设置的第一半导体层、多量子阱结构、第二半导体层、电流扩散层和电极层，所述电极层、所述电流扩散层、所述第二半导体层、所述多量子阱结构的第一预设区开设有通孔，以露出所述第一半导体层；
绝缘层，设置于露出的所述第一半导体层及所述电极层上，所述绝缘层上开设有接触孔，以露出所述第一半导体层的至少部分所述第一预设区，以及所述电极层的第二预设区；
金属凸点，设置于露出的所述第一半导体层的至少部分的所述第一预设区，以及所述电极层的第二预设区上。
9.根据权利要求8所述的微型发光芯片阵列，其特征在于，所述第一半导体层连续设置。
10.一种微型发光结构，其特征在于，包括驱动芯片及权利要求8至9中任一项所述微型发光芯片阵列，所述驱动芯片与所述微型发光芯片阵列键合连接。
CN202310117124.7A 2023-01-31 2023-01-31 一种微型发光芯片阵列及其制备方法 Pending CN116314479A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310117124.7A CN116314479A (zh) 2023-01-31 2023-01-31 一种微型发光芯片阵列及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310117124.7A CN116314479A (zh) 2023-01-31 2023-01-31 一种微型发光芯片阵列及其制备方法

Publications (1)

Publication Number Publication Date
CN116314479A true CN116314479A (zh) 2023-06-23

Family

ID=86829684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310117124.7A Pending CN116314479A (zh) 2023-01-31 2023-01-31 一种微型发光芯片阵列及其制备方法

Country Status (1)

Country Link
CN (1) CN116314479A (zh)

Similar Documents

Publication Publication Date Title
CN108987412B (zh) 显示设备及其形成方法
US10074768B2 (en) Printable inorganic semiconductor method
US8101440B2 (en) Method for fabricating light emitting diode chip
US20180309023A1 (en) Substrate with Topological Features for Steering Fluidic Assembly LED Disks
US20130026511A1 (en) Transfer-bonding method for the light emitting device and light emitting device array
US20120286240A1 (en) Methods of Fabricating Light Emitting Diode Packages
CN102593275A (zh) 制作发光二极管封装结构的方法以及发光二极管元件
CN108022945A (zh) 显示装置及其形成方法
CN109873060B (zh) 一种微发光二极管阵列制作方法
KR20220020936A (ko) 디스플레이 패널, 디스플레이 장치 및 디스플레이 패널의 제조 방법
EP3451393B1 (en) Light-emitting element and method for preparing same
US8008098B2 (en) Light emitting device and method of manufacturing the same
JP2020202351A (ja) 発光素子の製造方法
CN116565103A (zh) MicroLED微显示芯片及其制造方法
US20160309587A1 (en) Light emitting diode load board and manufacturing process thereof
US20060255356A1 (en) Light-emitting diode and manufacturing method thereof
CN107431106B (zh) 流体组装顶接触led圆盘
CN116314479A (zh) 一种微型发光芯片阵列及其制备方法
CN107689383A (zh) 显示装置及其制造方法
US10553640B2 (en) Electrodeless light-emitting diode display and method for fabricating the same
TW201944584A (zh) 用於形成直驅式微型led顯示器的系統及方法
CN116072773A (zh) 一种微型发光芯片阵列及其制备方法
CN115939272A (zh) 微型led器件制备方法、微型led器件以及显示装置
CN112582443A (zh) Led显示结构的制作方法、led显示结构以及显示面板
KR101026216B1 (ko) 발광 다이오드 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination