JP2020202351A - 発光素子の製造方法 - Google Patents
発光素子の製造方法 Download PDFInfo
- Publication number
- JP2020202351A JP2020202351A JP2019110506A JP2019110506A JP2020202351A JP 2020202351 A JP2020202351 A JP 2020202351A JP 2019110506 A JP2019110506 A JP 2019110506A JP 2019110506 A JP2019110506 A JP 2019110506A JP 2020202351 A JP2020202351 A JP 2020202351A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor layer
- silicon substrate
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 258
- 239000000758 substrate Substances 0.000 claims abstract description 156
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 154
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 154
- 239000010703 silicon Substances 0.000 claims abstract description 154
- 239000011347 resin Substances 0.000 claims abstract description 106
- 229920005989 resin Polymers 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims description 47
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000000605 extraction Methods 0.000 abstract description 41
- 238000005530 etching Methods 0.000 description 24
- 238000001020 plasma etching Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】光取り出し面を覆わないようにｎ型半導体層の側面にｎ側電極を形成する工程を有する発光素子の製造方法の簡略化。【解決手段】ｎ型半導体層上に残したシリコン基板の一部をマスクにして、半導体積層体の側面に形成された絶縁膜を除去し、ｎ型半導体層の側面および樹脂層の側面を露出させ、ｎ型半導体層の側面と樹脂層の側面との間に位置し、露出させたｎ型半導体層の側面に接続されるｎ側電極を形成し、ｎ側電極を形成した後、シリコン基板の一部を除去し、ｎ型半導体層を露出させる。【選択図】図９
Description
本発明は、発光素子の製造方法に関する。
表示装置における画素に配置される発光ダイオードのような発光素子には小型化が求められている。発光素子の小型化が進むと、アノードおよびカソードの２つの電極を同じ面側に形成する構造が難しくなる。また、光取り出し面に透明電極を形成した構造は、光取り出し面に透明電極を形成していない構造に比べて、光取り出し効率の低下をまねく。そこで、例えば特許文献１には、ｐ型半導体層、発光層、およびｎ型半導体層が下から順に積層された積層体におけるｐ型半導体層の下面にアノード側の電極を形成し、ｎ型半導体層の側面にカソード側の電極を形成した構成が開示されている。
本発明の一態様は、光取り出し面を覆わないようにｎ型半導体層の側面にｎ側電極を形成する工程を有する発光素子の製造方法の簡略化を目的とする。
本発明の一態様によれば、発光素子の製造方法は、シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、前記ｐ型半導体層上にｐ側電極を形成する工程と、前記半導体積層体の側面に絶縁膜を形成する工程と、前記絶縁膜を形成した後、前記シリコン基板と前記絶縁膜とを覆う樹脂層を形成する工程と、前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた前記絶縁膜を除去し、前記ｎ型半導体層の側面および前記樹脂層の側面を露出させる工程と、前記ｎ型半導体層の前記側面と前記樹脂層の前記側面との間に位置し、露出させた前記ｎ型半導体層の前記側面に接続されるｎ側電極を形成する工程と、前記ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、を備える。
また、本発明の他の一態様によれば、発光素子の製造方法は、シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、前記半導体積層体を複数の素子部に分離する工程と、前記ｐ型半導体層上にｐ側電極を形成する工程と、前記複数の素子部のうち隣り合う前記素子部それぞれの前記半導体積層体の側面に絶縁膜を形成する工程と、前記絶縁膜を形成した後、前記シリコン基板と前記絶縁膜とを覆うとともに、隣り合う前記素子部の間に位置する樹脂層を形成する工程と、前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、隣り合う前記素子部それぞれの前記半導体積層体の前記側面に設けられた前記絶縁膜を除去し、前記ｎ型半導体層の側面および前記樹脂層の側面を露出させる工程と、隣り合う前記素子部の間の前記樹脂層の上面に形成されるとともに、前記ｎ型半導体層の前記側面と前記樹脂層の前記側面との間に位置し、隣り合う前記素子部それぞれの前記ｎ型半導体層の前記側面を介して隣り合う前記素子部を接続するｎ側電極を形成する工程と、前記ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、を備える。
また、本発明のさらに他の一態様によれば、発光素子の製造方法は、シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、前記半導体積層体の前記ｐ型半導体層および前記発光層を除去し、前記ｎ型半導体層の一部を前記ｐ型半導体層および前記発光層から露出させ、前記ｐ型半導体層および前記発光層を含むメサ部を形成する工程と、前記メサ部の前記ｐ型半導体層上にｐ側電極を形成する工程と、前記メサ部の側面に第１絶縁膜を形成する工程と、前記第１絶縁膜を形成した後、前記ｎ型半導体層の前記一部を除去し、前記シリコン基板を前記ｎ型半導体層から露出させることで前記ｎ型半導体層の側面を形成する工程と、前記ｎ型半導体層の前記側面に、第１ｎ側電極を形成する工程と、前記第１ｎ側電極の側面に、第２絶縁膜を形成する工程と、前記第２絶縁膜を形成した後、前記シリコン基板と前記第２絶縁膜とを覆う樹脂層を形成する工程と、前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記第２絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた前記第２絶縁膜を除去し、前記第１ｎ側電極の前記側面および前記樹脂層の側面を露出させる工程と、前記第１ｎ側電極の前記側面と前記樹脂層の前記側面との間に位置し、露出した前記第１ｎ側電極の前記側面に接続される、第２ｎ側電極を形成する工程と、前記第２ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、を備える。
また、本発明のさらに他の一態様によれば、発光素子の製造方法は、シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、前記半導体積層体の前記ｐ型半導体層および前記発光層を除去し、前記ｎ型半導体層の一部を前記ｐ型半導体層および前記発光層から露出させ、前記ｐ型半導体層および前記発光層を含む複数のメサ部を形成する工程と、前記複数のメサ部それぞれの前記ｐ型半導体層上にｐ側電極を形成する工程と、前記複数のメサ部のうち隣り合う前記メサ部の側面それぞれに第１絶縁膜を形成する工程と、前記半導体積層体を前記メサ部を含む複数の素子部に分離し、隣り合う前記メサ部の間に位置する前記ｎ型半導体層の前記一部を除去することで、隣り合う前記素子部それぞれの前記ｎ型半導体層の側面を形成する工程と、隣り合う前記素子部の前記ｎ型半導体層の前記側面それぞれに第１ｎ側電極を形成する工程と、隣り合う前記素子部それぞれに設けられた前記第１ｎ側電極の側面に第２絶縁膜を形成する工程と、前記第２絶縁膜を形成した後、前記シリコン基板と前記第２絶縁膜とを覆い、隣り合う前記素子部の間に位置する樹脂層を形成する工程と、前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記複数の素子部の前記ｎ型半導体層上のそれぞれに前記シリコン基板の一部を残しつつ、前記第２絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた隣り合う前記素子部それぞれに設けられた前記第２絶縁膜を除去し、前記第１ｎ側電極の側面および前記樹脂層の側面を露出させる工程と、前記第１ｎ側電極の前記側面と前記樹脂層の前記側面との間に位置し、隣り合う前記素子部の間の前記樹脂層の上面に形成されるとともに、隣り合う前記素子部それぞれの前記第１ｎ側電極の前記側面を介して隣り合う前記素子部を接続する、第２ｎ側電極を形成する工程と、前記第２ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、を備える。
本発明によれば、光取り出し面を覆わないようにｎ型半導体層の側面にｎ側電極を形成する工程を有する発光素子の製造方法の簡略化が可能である。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、本発明の第１実施形態の発光素子１の模式断面図である。図２は、発光素子１の模式上面図である。
発光素子１は、半導体積層体１０を有する。半導体積層体１０は、例えば、窒化物半導体からなる複数の半導体層が積層された積層体である。本明細書において「窒化物半導体」とは、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。
半導体積層体１０は、ｐ型半導体層１０ｐと、発光層１０ａと、ｎ型半導体層１０ｎとを有する。ｎ型半導体層１０ｎからｐ型半導体層１０ｐに向かう方向を第１方向ｄ１とする。半導体積層体１０の厚さ方向は、第１方向ｄ１に沿う。発光層１０ａは、第１方向ｄ１において、ｎ型半導体層１０ｎとｐ型半導体層１０ｐとの間に設けられている。発光層１０ａの発光ピーク波長は、例えば、４３０ｎｍ以上５４０ｎｍ以下程度であり、青色光や緑色光を発する。
ｎ型半導体層１０ｎの上面は、発光層１０ａからの光が主に取り出される光取り出し面１１として機能する。第１方向ｄ１において光取り出し面１１の反対側に位置するｐ型半導体層１０ｐの下面（半導体積層体１０の下面）には、ｐ側電極３０が設けられている。
ｐ側電極３０は、第１ｐ側電極３１と、第２ｐ側電極３２とを有する。第１ｐ側電極３１は、ｐ型半導体層１０ｐと第２ｐ側電極３２との間に設けられ、ｐ型半導体層１０ｐに接している。
第１ｐ側電極３１はｐ型半導体層１０ｐに対して良好なオーミック接触を形成するコンタクト層として機能する。第１ｐ側電極３１は、例えば、導電性金属酸化膜である。このような導電性金属酸化膜として、例えば、Ｚｎ、Ｉｎ、Ｓｎ、Ｇａ、およびＴｉからなる群から選択された少なくとも１種の元素を含む酸化物が挙げられる。第１ｐ側電極３１の材料は、例えばＩＴＯ（Indium Tin Oxide）である。第２ｐ側電極３２の材料は、例えばＣｒ、Ｎｉ、Ａｕ、Ｔｉ、Ｐｔ、およびＲｕからなる群から選択された少なくとも１種の元素を含む金属材料である。第２ｐ側電極３２は、複数の金属層が積層された積層構造とすることができる。
半導体積層体１０の側面の一部に絶縁膜５０が設けられている。絶縁膜５０は、ｐ型半導体層１０ｐの側面および発光層１０ａの側面を覆っている。絶縁膜５０は、ｐ型半導体層１０ｐの下面における第１ｐ側電極３１が接している面以外の面を覆っている。絶縁膜５０は、第１ｐ側電極３１における第２ｐ側電極３２が接している面以外の面を覆っている。絶縁膜５０は、例えばシリコン酸化膜である。
また、絶縁膜５０は、ｎ型半導体層１０ｎにおける下層側の側面１４にも設けられ、その側面１４を覆っている。下層側の側面１４に連続してｎ型半導体層１０ｎの上層側の側面１３が形成され、その側面１３と光取り出し面１１とは鋭角を形成する。側面１３は第１方向ｄ１に対して傾斜している。側面１３にはｎ側電極４０が設けられ、ｎ側電極４０は側面１３に接している。ｎ側電極４０の材料は、ｎ型半導体層１０ｎに対してオーミック接触を形成する金属材料であることが好ましい。ｎ側電極４０は、例えばＴｉ、Ｃｒなどの金属材料である。
半導体積層体１０は、光取り出し面１１を上に向けた状態において、例えば逆台形状の断面を有する。その半導体積層体１０の側面の周囲には樹脂層６０が設けられている。樹脂層６０と半導体積層体１０の側面との間には、ｎ側電極４０および絶縁膜５０が設けられ、樹脂層６０はｎ側電極４０の側面および絶縁膜５０の側面を覆っている。
樹脂層６０は、半導体積層体１０の下面側において絶縁膜５０を覆っている。また、樹脂層６０は、第２ｐ側電極３２の側面を覆っている。第２ｐ側電極３２の下面は、樹脂層６０から露出している。
ｎ側電極４０は、樹脂層６０の上面６１にも設けられている。これにより、ｎ側電極４０が側面１３と樹脂層６０との間のみに設けられている場合に比べて実装性が向上する。図２に示す上面視において、例えば、ｎ側電極４０の上面は光取り出し面１１を囲む環状に形成されている。ｎ側電極４０の断面視形状は、側面１３に沿って傾斜した傾斜部と、樹脂層６０の上面６１に沿った平坦部とを有する。
ｎ側電極４０および樹脂層６０は、光取り出し面１１上には設けられず、光取り出し面１１を覆っていない。ｎ側電極４０が光取り出し面１１を覆わずに設けられることにより、ｎ側電極４０による光吸収が生じることがないため、発光層１０ａからの光を効率よく取り出すことができる。
なお、必要に応じて、光取り出し面１１上に、蛍光体層やレンズを設けることができる。例えば、青色光を発する発光素子１の光取り出し面１１上に、発光素子１からの光の一部を黄色光に変換する蛍光体を含む蛍光体層を設けることで、白色光を取り出すことができる発光装置とすることができる。
次に、図３〜図１１を参照して、第１実施形態の発光素子１の製造方法について説明する。
まず、図３に示すウェーハＷを準備する。ウェーハＷは、シリコン基板１００と半導体積層体１０とを有する。半導体積層体１０は、例えばＭＯＣＶＤ（metal organic chemical vapor deposition）法で、シリコン基板１００上にエピタキシャル成長される。半導体積層体１０は、シリコン基板１００上に順に形成されたｎ型半導体層１０ｎ、発光層１０ａ、およびｐ型半導体層１０ｐを有する。
図４に示すように、半導体積層体１０は、シリコン基板１００上で複数の素子部２０に分離される。例えばＲＩＥ（Reactive Ion Etching）法で、半導体積層体１０の一部が厚さ方向にエッチングされ、シリコン基板１００に達する溝９１が形成される。溝９１は例えば格子状に形成され、島状または柱状の複数の素子部２０が得られる。素子部２０は、それぞれｎ型半導体層１０ｎ、発光層１０ａ、およびｐ型半導体層１０ｐをシリコン基板１００側から順に有する。
シリコン基板１００を下にした状態で素子部２０は台形状の断面を有する。すなわち、素子部２０の側面は、ｎ型半導体層１０ｎからｐ型半導体層１０ｐに向かう第１方向ｄ１に対して傾斜している。
図５に示すように、複数の素子部２０それぞれのｐ型半導体層１０ｐ上にｐ側電極３０が形成される。ｐ型半導体層１０ｐの上面に第１ｐ側電極３１が形成され、その第１ｐ側電極３１上に第２ｐ側電極３２が形成される。
ｐ側電極３０を形成した後、図６に示すように、複数の素子部２０それぞれの半導体積層体１０の側面に絶縁膜５０が形成される。絶縁膜５０は、半導体積層体１０の上面、第１ｐ側電極３１の上面及び側面、第２ｐ側電極３２の側面にも形成される。隣り合う素子部２０それぞれの半導体積層体１０の側面に絶縁膜５０が形成される。絶縁膜５０として例えばシリコン酸化膜が、ＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法で形成される。
絶縁膜５０は、半導体積層体１０の側面、ｐ側電極３０、および溝９１の底のシリコン基板１００の上面に連続して形成される。その後、例えば、溝９１の底のシリコン基板１００の上面および第２ｐ側電極３２の上面以外を覆うレジストを形成し、そのレジストをマスクにして絶縁膜５０がエッチングされる。絶縁膜５０のエッチングは、例えば、ＲＩＥ法により行う。これにより、絶縁膜５０が部分的に除去され、溝９１の底のシリコン基板１００の上面、および第２ｐ側電極３２の上面が絶縁膜５０から露出する。
絶縁膜５０を形成した後、図７に示すように、シリコン基板１００上に樹脂層６０が形成される。樹脂層６０は、シリコン基板１００の上面と絶縁膜５０を覆うとともに、隣り合う素子部２０の間に位置し、素子部２０の間を埋める。樹脂層６０は、ｐ側電極３０を覆うように形成された後、第２ｐ側電極３２上に位置する樹脂層６０が例えば研磨や研削などにより除去され、第２ｐ側電極３２の上面が樹脂層６０から露出される。
樹脂層６０を形成し、第２ｐ側電極３２の上面を樹脂層６０から露出した後、樹脂層６０におけるシリコン基板１００に接する面とは反対の面側をシリコン基板１００とは別の支持体に支持させた状態で、シリコン基板１００の下面側から研削し、シリコン基板１００の厚さを薄くする。
シリコン基板１００の厚さを薄くした後、図８に示すように、シリコン基板１００を選択的に除去する。つまり、シリコン基板１００の一部１００ａを残す。例えばシリコン基板１００上にレジストを形成し、そのレジストをパターニングし、パターニングされたレジストをマスクにして、シリコン基板１００をＲＩＥ法で選択的に除去する。シリコン基板１００を選択的に除去するためのマスクは、複数の素子部２０のｎ型半導体層１０ｎ上を覆う形状にパターニングされる。
シリコン基板１００を選択的に除去することで、複数の素子部２０それぞれのｎ型半導体層１０ｎ上には、シリコン基板１００の一部１００ａが残される。光取り出し面１１となるｎ型半導体層１０ｎの上面が、シリコン基板１００の一部１００ａで覆われている。樹脂層６０の上面６１、および樹脂層６０の上面６１と光取り出し面１１との間の絶縁膜５０の上面が、シリコン基板１００から露出する。シリコン基板１００の一部１００ａの厚みは、後述するシリコン基板１００の一部１００ａをマスクとしたエッチングの際にマスクとしての機能が得られる程度に適宜調整する。
シリコン基板１００の一部を選択的にエッチングする前に、上述したようにシリコン基板１００の厚さを薄くすることで、シリコン基板１００のエッチング量およびエッチング時間を減らすことができる。また、シリコン基板１００のパターニング精度を向上できる。
シリコン基板１００を選択的に除去した後、ｎ型半導体層１０ｎ上に残ったシリコン基板１００の一部１００ａをマスクにして、シリコン基板１００から露出させた絶縁膜５０の一部を除去する。例えばシリコン酸化膜やシリコン窒化膜からなる絶縁膜５０を、フッ素系のガスを用いたＲＩＥによりエッチングする。絶縁膜５０の上端側からエッチングが進み、所定時間エッチング処理が続けられる。
絶縁膜５０の一部の除去により、図９に示すように、複数の素子部２０それぞれのｎ型半導体層１０ｎにおける上層側（光取り出し面１１側）の側面１３が露出される。また、その側面１３に空隙９２を隔てて向き合う樹脂層６０の側面６３も露出される。
絶縁膜５０の上端が発光層１０ａまで後退する前に絶縁膜５０のエッチングがストップするようにエッチング時間が制御され、発光層１０ａの側面およびｐ型半導体層１０ｐの側面を覆う絶縁膜５０は除去されないようにする。絶縁膜５０のエッチングは、ｎ型半導体層１０ｎの側面１３の面積のうち、５０％以上８０％以下の面積が露出するように行うことが好ましい。側面１３が露出する面積を５０％以上とすることで、ｎ側電極４０と側面１３との接触面積を確保しやすい。側面１３が露出する面積を８０％以下とすることで、ｎ側電極４０が、発光層１０ａやｐ型半導体層１０ｐと接触することを抑制できる。
絶縁膜５０の除去によって形成された空隙９２には、図１０に示すように、ｎ側電極４０が形成される。ｎ側電極４０は、シリコン基板１００の一部１００ａをマスクにして形成されるため、ｎ側電極４０を形成するためのマスクを別に設ける必要はない。ｎ側電極４０は、例えばＴｉ、Ｃｒなどの金属材料により形成される。ｎ側電極４０は、例えば、めっき法により形成する。
ｎ側電極４０は、ｎ型半導体層１０ｎの側面１３と樹脂層６０の側面６３との間に位置し、前工程で露出させたｎ型半導体層１０ｎの側面１３に接続される。また、ｎ側電極４０は、隣り合う素子部２０の間の樹脂層６０の上面６１にも形成され、隣り合う素子部２０それぞれのｎ型半導体層１０ｎの側面１３を介して隣り合う素子部２０を接続する。ｎ型半導体層１０ｎの光取り出し面１１はシリコン基板１００の一部１００ａで覆われているため、光取り出し面１１上にｎ側電極４０は形成されない。
ｎ側電極４０を形成した後、ｎ型半導体層１０ｎ上のシリコン基板１００の一部１００ａを除去する。例えば、ｎ型半導体層１０ｎ上のシリコン基板１００の一部１００ａを全て除去する。シリコン基板１００の一部１００ａは、例えば窒素系のガスを用いたＲＩＥ法により除去する。
シリコン基板１００の一部１００ａが除去され、図１１に示すように、ｎ型半導体層１０ｎの光取り出し面１１が露出される。
シリコン基板１００の一部１００ａを除去した後、ウェーハ状態から個片化され、図１に示す発光素子１が得られる。隣り合う素子部２０の間の樹脂層６０の上面６１上のｎ側電極４０およびその下の樹脂層６０が厚さ方向に切断される。
なお、発光素子１は複数の素子部２０を有する構成であってもよい。複数の素子部２０を有する発光素子１において、隣り合う素子部２０のｎ型半導体層１０ｎ同士は、それぞれのｎ型半導体層１０ｎの側面１３および樹脂層６０の上面６１に設けられた共通のｎ側電極４０によって接続されている。
以上説明した発光素子１の製造方法によれば、光取り出し面１１を覆わないようにｎ型半導体層１０ｎの側面１３にｎ側電極４０を形成するに際して、半導体積層体１０の成長に用いたシリコン基板１００をマスクとして利用する。そのため、ｎ側電極４０を形成するときに、別途マスクの形成が不要であり、工程を簡略化できる。また、シリコン基板１００は、例えばサファイア基板に比べて低コストで高精度に加工することができる。
絶縁膜５０の膜厚は、０．８μｍ以上６μｍ以下である。したがって、図９における空隙９２の幅も、０．８μｍ以上６μｍ以下である。絶縁膜５０の膜厚を０．８μｍ以上とすることで、絶縁膜５０を除去した領域にｎ側電極４０を形成させやすくすることができる。絶縁膜５０の膜厚を６μｍ以下とすることで、絶縁膜５０をエッチングするために必要な時間を短縮することができる。
前述したように、ｎ型半導体層１０ｎの側面１３と光取り出し面１１とが鋭角を形成するように、側面１３は傾斜している。したがって、図９に示すように、隣り合う素子部２０それぞれに隣接する空隙９２の間には、樹脂層６０の一部が断面台形状に残る。その断面台形状の樹脂層６０の上面６１および側面６３に沿うようにｎ側電極４０が形成される。このような形状のｎ側電極４０が形成されることで、断面矩形または逆台形状の樹脂層６０の上面６１および側面６３に沿うようにｎ側電極４０が形成される場合に比べて、樹脂層６０の上面６１と側面６３との間の角部におけるｎ側電極４０を被覆性が向上する。また、ｎ側電極４０を形成する際、樹脂層６０の上面６１と側面６３との間の角部でｎ側電極４０が断線しにくくなる。
図１２は、本発明の第２実施形態の発光素子２の模式断面図である。図１３は、発光素子２の模式上面図である。第１実施形態の発光素子１と同じ要素には同じ符号を付し、その詳細な説明は省略する。
発光素子２は、第１実施形態の発光素子１と同様、ｎ型半導体層１０ｎと、発光層１０ａと、ｐ型半導体層１０ｐとを有する半導体積層体１０を有する。発光素子２のｎ型半導体層１０ｎの側面には段差が形成され、発光素子２の半導体積層体１０はメサ部２１を有する。
メサ部２１は、ｐ型半導体層１０ｐと、発光層１０ａと、ｎ型半導体層１０ｎの一部とを有する。ｎ型半導体層１０ｎは、光取り出し面１１との間に鋭角を形成する側面１３を有する。ｎ型半導体層１０ｎの側面１３と、メサ部２１の側面との間には、ｎ型半導体層１０ｎの平坦面１５ａが設けられている。ｎ型半導体層１０ｎの平坦面１５ａは、光取り出し面１１と略平行な面である。ｎ型半導体層１０ｎの側面１３と、メサ部２１の側面と、ｎ型半導体層１０ｎの平坦面１５ａとは連続している。平坦面１５ａは、上面視において、例えば環状に形成されている。
ｐ型半導体層１０ｐの下面に、第１ｐ側電極３１と、第１ｐ側電極３１上に設けられた第２ｐ側電極３２とを有するｐ側電極３０が設けられている。
メサ部２１の側面に第１絶縁膜５１が設けられている。第１絶縁膜５１は、メサ部２１におけるｎ型半導体層１０ｎの側面を覆っている。第１絶縁膜５１は、ｐ型半導体層１０ｐの側面および発光層１０ａの側面を覆っている。第１絶縁膜５１は、ｐ型半導体層１０ｐの下面における第１ｐ側電極３１が接している面以外の面を覆っている。第１絶縁膜５１は、例えばシリコン酸化膜である。
ｎ型半導体層１０ｎの側面１３には第１ｎ側電極４１が設けられ、第１ｎ側電極４１は側面１３に接している。また、ｎ型半導体層１０ｎの平坦面１５ａの一部にも、第１ｎ側電極４１が設けられている。第１ｎ側電極４１の材料は、ｎ型半導体層１０ｎに対してオーミック接触を形成する金属材料であることが好ましい。第１ｎ側電極４１は、例えばＴｉ、Ｃｒなどの金属材料である。
第１ｎ側電極４１の側面および第１絶縁膜５１の側面には、第２絶縁膜５２が設けられている。また、第２絶縁膜５２は、第１ｐ側電極３１の表面を覆う第１絶縁膜５１の表面を覆っている。第２絶縁膜５２は、側面１３および平坦面１５ａに設けられた第１ｎ側電極４１と、メサ部２１の側面に設けられた第１絶縁膜５１とに沿って設けられている。第２絶縁膜５２の断面視形状は、第１ｎ側電極４１に沿って傾斜した傾斜部と、平坦面１５ａに沿った平坦部と、第１絶縁膜５１に沿って傾斜した傾斜部とを有する。第２絶縁膜５２は、例えばシリコン酸化膜である。
第１ｎ側電極４１の上端側（光取り出し面１１側）の側面には第２絶縁膜５２が設けられず、第２ｎ側電極４２が設けられている。第２ｎ側電極４２は、第１ｎ側電極４１の側面に接している。第２ｎ側電極４２の材料は、例えばＣｕなどの金属材料である。
半導体積層体１０の側面の周囲には樹脂層６０が設けられている。樹脂層６０と半導体積層体１０の側面との間には、第２ｎ側電極４２、第２絶縁膜５２、第１ｎ側電極４１、および第１絶縁膜５１が設けられている。樹脂層６０は、第２ｎ側電極４２の側面および第２絶縁膜５２の側面を覆っている。
樹脂層６０は、半導体積層体１０の下面側において第２絶縁膜５２を覆っている。また、樹脂層６０は、第２ｐ側電極３２の側面を覆っている。第２ｐ側電極３２の下面は、樹脂層６０から露出している。
第２ｎ側電極４２は、樹脂層６０の上面６１、および第１ｎ側電極４１の上端にも設けられている。図１３に示す上面視において、例えば、第２ｎ側電極４２の上面は光取り出し面１１を囲む環状に形成されている。
第１ｎ側電極４１、第２ｎ側電極４２、および樹脂層６０は、光取り出し面１１上には設けられず、光取り出し面１１を覆っていない。第１ｎ側電極４１および第２ｎ側電極４２が光取り出し面１１を覆わずに設けられることにより、ｎ側電極４０による光吸収が生じることがないため、発光層１０ａからの光を効率よく取り出すことができる。
次に、図１４〜図２４を参照して、第２実施形態の発光素子２の製造方法について説明する。
まず、第１実施形態と同様に、図３に示すウェーハＷを準備する。ウェーハＷは、シリコン基板１００と半導体積層体１０とを有する。
図１４に示すように、半導体積層体１０には複数のメサ部２１が形成される。例えばＲＩＥ法で、ｐ型半導体層１０ｐ、発光層１０ａ、およびｎ型半導体層１０ｎが順に厚さ方向に選択的にエッチングされる。このＲＩＥ法によるエッチングは、ｎ型半導体層１０ｎの厚さ方向の途中でストップされる。これにより、メサ部２１の間に位置するｎ型半導体層１０ｎの一部１５が形成される。
図１５に示すように、複数のメサ部２１それぞれのｐ型半導体層１０ｐ上にｐ側電極３０が形成される。ｐ型半導体層１０ｐの上面に第１ｐ側電極３１が形成され、その第１ｐ側電極３１上に第２ｐ側電極３２が形成される。
ｐ側電極３０を形成した後、図１６に示すように、露出している複数のメサ部２１それぞれの側面に第１絶縁膜５１が形成される。隣り合うメサ部２１それぞれの側面に第１絶縁膜５１が形成される。第１絶縁膜５１として例えばシリコン酸化膜が、ＣＶＤ法またはＡＬＤ法で形成される。
第１絶縁膜５１は、メサ部２１の側面、ｐ側電極３０、およびメサ部２１の間のｎ型半導体層１０ｎの一部１５に連続して形成される。その後、例えばｎ型半導体層１０ｎの一部１５の上面及び第２ｐ側電極３２の上面以外を覆うレジストを形成し、そのレジストをマスクにして絶縁膜５０がエッチングされる。絶縁膜５０のエッチングは、例えば、ＲＩＥ法により行う。これにより、絶縁膜５０が部分的に除去され、ｎ型半導体層１０ｎの一部１５の上面、および第２ｐ側電極３２の上面が露出する。
第１絶縁膜５１を形成した後、ｎ型半導体層１０ｎの一部１５を、例えばＲＩＥ法で厚さ方向にエッチングすることで、図１７に示すように、半導体積層体１０はシリコン基板１００上で複数の素子部２０に分離される。例えば島状または柱状の複数の素子部２０が得られる。素子部２０は、それぞれｎ型半導体層１０ｎ、発光層１０ａ、およびｐ型半導体層１０ｐを有する。
複数の素子部２０それぞれにおけるｎ型半導体層１０ｎの一部１５の側面１３が露出される。ｎ型半導体層１０ｎの一部１５の側面１３は、ｎ型半導体層１０ｎからｐ型半導体層１０ｐに向かう第１方向ｄ１に対して傾斜している。隣り合う素子部２０間に露出するシリコン基板１００の上面と、側面１３とは鈍角を形成している。
ｎ型半導体層１０ｎの一部１５の側面１３には、図１８に示すように、第１ｎ側電極４１が形成される。第１ｎ側電極４１は、側面１３とメサ部２１の側面との間の平坦面１５ａの一部にも形成される。第１ｎ側電極４１は、平坦面１５ａの面積のうち、５０％以上の面積に設けられることが好ましい。これにより、第１ｎ側電極４１とｎ型半導体層１０ｎとの接触面積を増加させることができる。例えば、第１ｎ側電極４１は、スパッタリング法により形成される。光取り出し面１１はシリコン基板１００に覆われているので、光取り出し面１１に第１ｎ側電極４１は形成されない。
第１ｎ側電極４１を形成した後、図１９に示すように、複数の素子部２０それぞれの第１絶縁膜５１の側面および第１ｎ側電極４１の側面に第２絶縁膜５２が形成される。第２絶縁膜５２として例えばシリコン酸化膜が、ＣＶＤ法またはＡＬＤ法で形成される。
第２絶縁膜５２は、第１絶縁膜５１の側面、第１ｎ側電極４１の側面、ｐ側電極３０、および素子部２０の間のシリコン基板１００の上面に連続して形成される。その後、例えば、シリコン基板１００の上面の一部および第２ｐ側電極３２の上面以外を覆うレジストを形成し、そのレジストをマスクにして第２絶縁膜５２がエッチングされる。第２絶縁膜５２のエッチングは、例えば、ＲＩＥ法により行う。これにより、第２絶縁膜５２が部分的に除去され、素子部２０の間のシリコン基板１００の上面、および第２ｐ側電極３２の上面が第２絶縁膜５２から露出する。
第２絶縁膜５２を形成した後、図２０に示すように、シリコン基板１００上に樹脂層６０が形成される。樹脂層６０は、シリコン基板１００の上面と第２絶縁膜５２を覆うとともに、隣り合う素子部２０の間に位置し、素子部２０の間を埋める。樹脂層６０は、ｐ側電極３０を覆うように形成された後、第２ｐ側電極３２上に位置する樹脂層６０が例えば研磨や研削などにより除去され、第２ｐ側電極３２の上面が樹脂層６０から露出される。
樹脂層６０を形成した後、樹脂層６０におけるシリコン基板１００に接する面とは反対の面側をシリコン基板１００とは別の支持体に支持させた状態で、シリコン基板１００の下面側から研削し、シリコン基板１００の厚さを薄くする。
シリコン基板１００の厚さを薄くした後、図２１に示すように、シリコン基板１００を選択的に除去する。例えばシリコン基板１００上にレジストを形成し、そのレジストをパターニングし、パターニングされたレジストをマスクにして、シリコン基板１００をＲＩＥ法で選択的に除去する。シリコン基板１００を選択的に除去するためのマスクは、複数の素子部２０のｎ型半導体層１０ｎ上を覆う形状にパターニングされる。
シリコン基板１００を選択的に除去することで、複数の素子部２０それぞれのｎ型半導体層１０ｎ上には、シリコン基板１００の一部１００ａが残される。ｎ型半導体層１０ｎにおける光取り出し面１１となるｎ型半導体層１０ｎの上面がシリコン基板１００の一部１００ａで覆われている。樹脂層６０の上面６１、樹脂層６０の上面６１と光取り出し面１１との間の第２絶縁膜５２の上面および第１ｎ側電極４１の上面が、シリコン基板１００から露出する。
シリコン基板１００の一部を選択的にエッチングする前に、上述したようにシリコン基板１００の厚さを薄くすることで、シリコン基板１００のエッチング量およびエッチング時間を減らすことができる。また、シリコン基板１００のパターニング精度を向上できる。
シリコン基板１００を選択的に除去した後、ｎ型半導体層１０ｎ上に残ったシリコン基板１００の一部１００ａをマスクにして、シリコン基板１００から露出させた第２絶縁膜５２の一部を除去する。例えばシリコン酸化膜である第２絶縁膜５２を、フッ素系のガスを用いたＲＩＥによりを用いてエッチングする。第２絶縁膜５２の上端側からエッチングが進み、所定時間エッチング処理が続けられる。
第２絶縁膜５２の一部の除去により、図２２に示すように、複数の素子部２０それぞれのｎ型半導体層１０ｎの側面１３に設けられた第１ｎ側電極４１の側面が露出される。また、露出した第１ｎ側電極４１の側面に空隙９３を隔てて向き合う樹脂層６０の側面６３も露出される。
第２絶縁膜５２が第１絶縁膜５１を覆う部分までエッチングが進行しないようにエッチング時間が制御される。これにより、第２絶縁膜５２のエッチング時に、第１絶縁膜５１がエッチングガスまたは液にさらされることがなく、第１絶縁膜５１と第２絶縁膜５２が同種材料であっても、発光層１０ａの側面およびｐ型半導体層１０ｐの側面を覆っている第１絶縁膜５１は除去されない。第２絶縁膜５２のエッチングは、ｎ型半導体層１０ｎの側面１３の面積のうち、５０％以上の面積が露出するように行うことが好ましい。側面１３が露出する面積を５０％以上とすることで、第２ｎ側電極４２と第１ｎ側電極４１との接触面積を確保しやすい。
第２絶縁膜５２の除去によって形成された空隙９３には、図２３に示すように、第２ｎ側電極４２が形成される。第２ｎ側電極４２は、シリコン基板１００の一部１００ａをマスクにして形成されるため、第２ｎ側電極４２を形成するためのマスクを別に設ける必要はない。第２ｎ側電極４２は、例えばＣｕなどの金属材料により形成される。第２ｎ側電極４２は、例えば、めっき法により形成する。
第２ｎ側電極４２は、第１ｎ側電極４１の側面と樹脂層６０の側面６３との間に位置し、前工程で露出させた第１ｎ側電極４１の側面に接続される。第２ｎ側電極４２は、第１ｎ側電極４１を介してｎ型半導体層１０ｎの側面１３と接続される。
また、第２ｎ側電極４２は、隣り合う素子部２０の間の樹脂層６０の上面６１にも形成され、隣り合う素子部２０それぞれの第１ｎ側電極４１の側面を介して隣り合う素子部２０を接続する。ｎ型半導体層１０ｎの光取り出し面１１はシリコン基板１００の一部１００ａで覆われているため、光取り出し面１１上に第２ｎ側電極４２は形成されない。
第２ｎ側電極４２を形成した後、ｎ型半導体層１０ｎ上のシリコン基板１００の一部１００ａを除去する。シリコン基板１００の一部１００ａは、例えば窒素系のガスを用いたＲＩＥ法により除去する。
シリコン基板１００の一部１００ａが除去され、図２４に示すように、ｎ型半導体層１０ｎの光取り出し面１１が露出される。
シリコン基板１００の一部１００ａを除去した後、ウェーハ状態から個片化され、図１２に示す発光素子２が得られる。隣り合う素子部２０の間の樹脂層６０の上面６１上の第２ｎ側電極４２およびその下の樹脂層６０が厚さ方向に切断される。
なお、発光素子２は複数の素子部２０を有する構成であってもよい。複数の素子部２０を有する発光素子２において、隣り合う素子部２０のｎ型半導体層１０ｎ同士は、それぞれのｎ型半導体層１０ｎの側面１３に設けられた第１ｎ側電極４１と、第１ｎ側電極４１の側面および樹脂層６０の上面６１に設けられた共通の第２ｎ側電極４２とによって接続されている。
以上説明した発光素子２の製造方法によれば、第２ｎ側電極４２を形成する前に、ｎ型半導体層１０ｎの側面１３に接続される第１ｎ側電極４１を形成することで、第１ｎ側電極４１とｎ型半導体層１０ｎとの接触面積を確保している。このように第１ｎ側電極４１が形成された状態で、第２ｎ側電極４２を形成することで、第２ｎ側電極４２とｎ型半導体層１０ｎとの電気的な導通を容易に得ることができる。また上述した第１実施形態の発光素子の製造方法と同様に、光取り出し面１１を覆わないようにｎ型半導体層１０ｎの側面１３に第１ｎ側電極４１および第２ｎ側電極４２を形成するに際して、半導体積層体１０の成長に用いたシリコン基板１００をマスクとして利用する。そのため、第２ｎ側電極４２を形成するときに、別途マスクの形成が不要であり、工程を簡略化できる。また、シリコン基板１００は、例えばサファイア基板に比べて低コストで発光素子を製造することができる。
第２絶縁膜５２の膜厚は、０．８μｍ以上６μｍ以下であることが好ましい。したがって、図２２における空隙９３の幅も、０．８μｍ以上６μｍ以下である。第２絶縁膜５２の膜厚を０．８μｍ以上とすることで、絶縁膜５０を除去した領域にｎ側電極４０を形成させやすくすることができる。絶縁膜５０の膜厚を６μｍ以下とすることで、絶縁膜５０をエッチングするために必要な時間を短縮することができる。
ｎ型半導体層１０ｎの側面１３と光取り出し面１１とが鋭角を形成するように、側面１３は傾斜している。その側面に１３に形成される第１ｎ側電極４１の側面および第１ｎ側電極４１の側面に形成される第２絶縁膜５２の側面も、ｎ型半導体層１０ｎの側面１３に沿って傾斜する。
したがって、図２２に示すように、第２絶縁膜５２の除去により形成される空隙９３の間には、樹脂層６０の一部が断面台形状に残る。その断面台形状の樹脂層６０の上面６１および側面６３に沿うように第２ｎ側電極４２が形成される。このような形状の第２ｎ側電極４２が形成されることで、断面矩形または逆台形状の樹脂層６０の上面６１および側面６３に沿うように第２ｎ側電極４２が形成される場合に比べて、樹脂層６０の上面６１と側面６３との間の角部における第２ｎ側電極の被覆性が向上する。また、第２ｎ側電極４２を形成する際、樹脂層６０の上面６１と側面６３との間の角部で第２ｎ側電極４２が断線しにくくなる。
以上説明した発光素子１、２の製造方法は、複数の発光素子１、２をウェーハ状態で一括して同時に形成する方法に限らず、１つの発光素子１、２を形成する方法にも適用可能である。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１,２…発光素子、１０…半導体積層体、１０ｎ…ｎ型半導体層、１０ａ…発光層、１０ｐ…ｐ型半導体層、１１…光取り出し面、１３…ｎ型半導体層の側面、２０…素子部、２１…メサ部、３０…ｐ側電極、４０…ｎ側電極、４１…第１ｎ側電極、４２…第２ｎ側電極、５０…絶縁膜、５１…第１絶縁膜、５２…第２絶縁膜、６０…樹脂層、１００…シリコン基板
Claims (7)
- シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、
前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記半導体積層体の側面に絶縁膜を形成する工程と、
前記絶縁膜を形成した後、前記シリコン基板と前記絶縁膜とを覆う樹脂層を形成する工程と、
前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、
前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた前記絶縁膜を除去し、前記ｎ型半導体層の側面および前記樹脂層の側面を露出させる工程と、
前記ｎ型半導体層の前記側面と前記樹脂層の前記側面との間に位置し、露出させた前記ｎ型半導体層の前記側面に接続されるｎ側電極を形成する工程と、
前記ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、
を備えた発光素子の製造方法。 - シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、
前記半導体積層体を複数の素子部に分離する工程と、
前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記複数の素子部のうち隣り合う前記素子部それぞれの前記半導体積層体の側面に絶縁膜を形成する工程と、
前記絶縁膜を形成した後、前記シリコン基板と前記絶縁膜とを覆うとともに、隣り合う前記素子部の間に位置する樹脂層を形成する工程と、
前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、
隣り合う前記素子部それぞれの前記半導体積層体の前記側面に設けられた前記絶縁膜を除去し、前記ｎ型半導体層の側面および前記樹脂層の側面を露出させる工程と、
隣り合う前記素子部の間の前記樹脂層の上面に形成されるとともに、前記ｎ型半導体層の前記側面と前記樹脂層の前記側面との間に位置し、隣り合う前記素子部それぞれの前記ｎ型半導体層の前記側面を介して隣り合う前記素子部を接続するｎ側電極を形成する工程と、
前記ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、
を備えた発光素子の製造方法。 - シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、
前記半導体積層体の前記ｐ型半導体層および前記発光層を除去し、前記ｎ型半導体層の一部を前記ｐ型半導体層および前記発光層から露出させ、前記ｐ型半導体層および前記発光層を含むメサ部を形成する工程と、
前記メサ部の前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記メサ部の側面に第１絶縁膜を形成する工程と、
前記第１絶縁膜を形成した後、前記ｎ型半導体層の前記一部を除去し、前記シリコン基板を前記ｎ型半導体層から露出させることで前記ｎ型半導体層の側面を形成する工程と、
前記ｎ型半導体層の前記側面に、第１ｎ側電極を形成する工程と、
前記第１ｎ側電極の側面に、第２絶縁膜を形成する工程と、
前記第２絶縁膜を形成した後、前記シリコン基板と前記第２絶縁膜とを覆う樹脂層を形成する工程と、
前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記第２絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、
前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた前記第２絶縁膜を除去し、前記第１ｎ側電極の前記側面および前記樹脂層の側面を露出させる工程と、
前記第１ｎ側電極の前記側面と前記樹脂層の前記側面との間に位置し、露出した前記第１ｎ側電極の前記側面に接続される、第２ｎ側電極を形成する工程と、
前記第２ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、
を備えた発光素子の製造方法。 - シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、
前記半導体積層体の前記ｐ型半導体層および前記発光層を除去し、前記ｎ型半導体層の一部を前記ｐ型半導体層および前記発光層から露出させ、前記ｐ型半導体層および前記発光層を含む複数のメサ部を形成する工程と、
前記複数のメサ部それぞれの前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記複数のメサ部のうち隣り合う前記メサ部の側面それぞれに第１絶縁膜を形成する工程と、
前記半導体積層体を前記メサ部を含む複数の素子部に分離し、隣り合う前記メサ部の間に位置する前記ｎ型半導体層の前記一部を除去することで、隣り合う前記素子部それぞれの前記ｎ型半導体層の側面を形成する工程と、
隣り合う前記素子部の前記ｎ型半導体層の前記側面それぞれに第１ｎ側電極を形成する工程と、
隣り合う前記素子部それぞれに設けられた前記第１ｎ側電極の側面に第２絶縁膜を形成する工程と、
前記第２絶縁膜を形成した後、前記シリコン基板と前記第２絶縁膜とを覆い、隣り合う前記素子部の間に位置する樹脂層を形成する工程と、
前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記複数の素子部の前記ｎ型半導体層上のそれぞれに前記シリコン基板の一部を残しつつ、前記第２絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、
前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた隣り合う前記素子部それぞれに設けられた前記第２絶縁膜を除去し、前記第１ｎ側電極の側面および前記樹脂層の側面を露出させる工程と、
前記第１ｎ側電極の前記側面と前記樹脂層の前記側面との間に位置し、隣り合う前記素子部の間の前記樹脂層の上面に形成されるとともに、隣り合う前記素子部それぞれの前記第１ｎ側電極の前記側面を介して隣り合う前記素子部を接続する、第２ｎ側電極を形成する工程と、
前記第２ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、
を備えた発光素子の製造方法。 - 前記絶縁膜の膜厚は、０．８μｍ以上６μｍ以下である請求項１又は２に記載の発光素子の製造方法。
- 前記第２絶縁膜の膜厚は、０．８μｍ以上６μｍ以下である請求項３又は４に記載の発光素子の製造方法。
- 前記ｎ型半導体層の前記側面は、前記ｎ型半導体層から前記ｐ型半導体層に向かう第１方向に対して傾斜している請求項１〜６のいずれか１つに記載の発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019110506A JP7052188B2 (ja) | 2019-06-13 | 2019-06-13 | 発光素子の製造方法 |
| US16/899,183 US11791440B2 (en) | 2019-06-13 | 2020-06-11 | Method of manufacturing light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019110506A JP7052188B2 (ja) | 2019-06-13 | 2019-06-13 | 発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020202351A true JP2020202351A (ja) | 2020-12-17 |
| JP7052188B2 JP7052188B2 (ja) | 2022-04-12 |
Family
ID=73742809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019110506A Active JP7052188B2 (ja) | 2019-06-13 | 2019-06-13 | 発光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11791440B2 (ja) |
| JP (1) | JP7052188B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022270309A1 (ja) * | 2021-06-21 | 2022-12-29 | 京セラ株式会社 | 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210000351A (ko) * | 2019-06-24 | 2021-01-05 | 삼성전자주식회사 | 반도체 발광소자 및 디스플레이 장치 |
| FR3102613A1 (fr) * | 2019-10-28 | 2021-04-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d’une diode photo-emettrice ou photo-receptrice |
| JP7091598B2 (ja) * | 2020-05-20 | 2022-06-28 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| US20230155065A1 (en) * | 2021-11-12 | 2023-05-18 | Lumileds Llc | Composite cathode contact for monolithically integrated micro-leds, mini-leds and led arrays |
| KR20230105760A (ko) * | 2022-01-04 | 2023-07-12 | 삼성디스플레이 주식회사 | 반도체 발광 소자 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142729A (ja) * | 2001-11-05 | 2003-05-16 | Sanken Electric Co Ltd | 半導体発光素子 |
| JP2010123717A (ja) * | 2008-11-19 | 2010-06-03 | Stanley Electric Co Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
| JP2011249425A (ja) * | 2010-05-24 | 2011-12-08 | Toshiba Corp | 半導体発光装置 |
| US20130256738A1 (en) * | 2012-03-30 | 2013-10-03 | Lextar Electronics Corporation | Light emitting diode component, light emitting diode package and manufacturing method thereof |
| JP2016171164A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 半導体発光装置 |
| CN107331679A (zh) * | 2017-07-05 | 2017-11-07 | 广东工业大学 | 一种csp封装的高压led芯片结构及制作方法 |
| JP2018190896A (ja) * | 2017-05-10 | 2018-11-29 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| WO2019092357A1 (fr) * | 2017-11-10 | 2019-05-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4737502B2 (ja) | 2004-11-11 | 2011-08-03 | ソニー株式会社 | 配線接続方法、ならびに表示装置の製造方法 |
| CN109923681B (zh) * | 2016-12-12 | 2021-06-11 | 歌尔股份有限公司 | 显示装置制造方法、显示装置和电子设备 |
-
2019
- 2019-06-13 JP JP2019110506A patent/JP7052188B2/ja active Active
-
2020
- 2020-06-11 US US16/899,183 patent/US11791440B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142729A (ja) * | 2001-11-05 | 2003-05-16 | Sanken Electric Co Ltd | 半導体発光素子 |
| JP2010123717A (ja) * | 2008-11-19 | 2010-06-03 | Stanley Electric Co Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
| JP2011249425A (ja) * | 2010-05-24 | 2011-12-08 | Toshiba Corp | 半導体発光装置 |
| US20130256738A1 (en) * | 2012-03-30 | 2013-10-03 | Lextar Electronics Corporation | Light emitting diode component, light emitting diode package and manufacturing method thereof |
| JP2016171164A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 半導体発光装置 |
| JP2018190896A (ja) * | 2017-05-10 | 2018-11-29 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| CN107331679A (zh) * | 2017-07-05 | 2017-11-07 | 广东工业大学 | 一种csp封装的高压led芯片结构及制作方法 |
| WO2019092357A1 (fr) * | 2017-11-10 | 2019-05-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022270309A1 (ja) * | 2021-06-21 | 2022-12-29 | 京セラ株式会社 | 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7052188B2 (ja) | 2022-04-12 |
| US11791440B2 (en) | 2023-10-17 |
| US20200395509A1 (en) | 2020-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7052188B2 (ja) | 発光素子の製造方法 | |
| US11557694B2 (en) | Light emitting device | |
| US11735695B2 (en) | Light emitting diode devices with current spreading layer | |
| US20210288222A1 (en) | Light Emitting Diode Devices With Common Electrode | |
| US11942507B2 (en) | Light emitting diode devices | |
| US10326047B2 (en) | Light emitting diode and manufacture method thereof | |
| US20220037393A1 (en) | Optoelectronic device comprising pixels which emit three colours | |
| US20110147704A1 (en) | Semiconductor light-emitting device with passivation layer | |
| TWI420698B (zh) | 半導體發光元件之製造方法 | |
| TW201427075A (zh) | 具有優異電流分佈效果之發光裝置及其製造方法 | |
| KR20110006652A (ko) | 양면 패시베이션을 갖는 반도체 발광 소자 | |
| US20150349196A1 (en) | Nitride semiconductor light-emitting device and method of manufacturing same | |
| US11784286B2 (en) | Light emitting diode devices with defined hard mask opening | |
| US11848402B2 (en) | Light emitting diode devices with multilayer composite film including current spreading layer | |
| CN103915539A (zh) | 氮化物半导体发光器件及其制造方法 | |
| US11764199B2 (en) | Self-aligned vertical solid state devices fabrication and integration methods | |
| KR101490174B1 (ko) | 다중 접합 구조를 가지는 발광 다이오드 및 이의 형성방법 | |
| US9048348B2 (en) | Method of separating substrate and method of fabricating semiconductor device using the same | |
| TWI796658B (zh) | 單體電子器件、測試基片及其形成與測試方法 | |
| JP2023536360A (ja) | Ｌｅｄデバイス及びｌｅｄデバイスの製造方法 | |
| CN112447892A (zh) | 发光元件及其制造方法 | |
| US7981705B2 (en) | Method of manufacturing a vertical type light-emitting diode | |
| KR101186682B1 (ko) | 다수의 발광셀이 어레이된 발광소자 및 그의 제조방법 | |
| US10622508B2 (en) | Method for manufacturing an optoelectronic component, and optoelectronic component | |
| JP2023108377A (ja) | 発光素子の製造方法及び発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7052188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |