CN116072563A - 半导体结构及其制备方法、测试系统 - Google Patents

半导体结构及其制备方法、测试系统 Download PDF

Info

Publication number
CN116072563A
CN116072563A CN202111275407.1A CN202111275407A CN116072563A CN 116072563 A CN116072563 A CN 116072563A CN 202111275407 A CN202111275407 A CN 202111275407A CN 116072563 A CN116072563 A CN 116072563A
Authority
CN
China
Prior art keywords
connection
section
conductive
packaging
system board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111275407.1A
Other languages
English (en)
Inventor
文继伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111275407.1A priority Critical patent/CN116072563A/zh
Priority to PCT/CN2022/087109 priority patent/WO2023071074A1/zh
Publication of CN116072563A publication Critical patent/CN116072563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法、测试系统，半导体结构包括：系统板；封装结构，封装结构包括封装层、封装基板以及位于封装层中的裸片，封装层位于封装基板远离系统板的表面；电连接结构，部分电连接结构位于封装结构中，电连接结构电连接裸片与系统板；导电结构，导电结构位于封装基板表面，导电结构包括被封装层覆盖且与电连接结构电连接的第一部分、以及未被封装层覆盖且用于连接测试装置的第二部分，第二部分包括与第一部分连接的连接段、用于连接测试装置的接触段、将连接段连接至接触段的连接器件，连接器件可拆卸地连接在连接段和接触段间。本公开实施例有利于改善对半导体结构进行信号测试的测试质量。

Description

半导体结构及其制备方法、测试系统
技术领域
本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法、测试系统。
背景技术
随着科技的发展，半导体芯片在各类电子产品中的应用越来越广泛，半导体芯片通常设置于印刷电路板上。为了提高半导体芯片的良率，通常需要在半导体芯片与印刷电路板电连接的情况下，对每一个半导体芯片进行高速信号的测试。在进行测试时，高速信号需要具有较好的信号完整性以及电源完整性，以较真实地反映半导体芯片的性能。
然而，目前，在对半导体芯片进行高速信号的测试时，存在测试信号产生失真的现象，从而对测试的质量产生影响。
发明内容
本公开实施例提供一种半导体结构及其制备方法、测试系统至少有利于改善对半导体结构进行信号测试时的测试质量。
本公开实施例提供一种半导体结构，包括：系统板；封装结构，封装结构设置在系统板的表面，封装结构包括裸片、封装层以及封装基板，封装层位于封装基板远离系统板的表面，封装层将裸片封装在内；电连接结构，部分电连接结构位于封装结构中，电连接结构分别电连接裸片与系统板；导电结构，导电结构位于封装基板远离系统板的表面，封装层覆盖导电结构的一部分，导电结构包括被封装层覆盖且与电连接结构电连接的第一部分、以及未被封装层覆盖且用于连接测试装置的第二部分，第二部分包括与第一部分连接的连接段、与连接段间隔设置并用于连接测试装置的接触段、以及将连接段连接至接触段的连接器件，连接器件可拆卸地连接在连接段和接触段之间。
在一些实施例中，接触段包括：导电部，导电部与连接器件远离连接段的端部接触；电接触结构，电接触结构位于导电部远离连接器件的端部。
在一些实施例中，电接触结构在封装基板表面的正投影形状为矩形。
在一些实施例中，电接触结构在封装基板表面的正投影面积大于导电部在封装基板表面的正投影面积。
在一些实施例中，封装层在封装基板表面的正投影落入封装基板表面。
在一些实施例中，连接器件为外接电阻。
在一些实施例中，外接电阻的阻值为零欧。
在一些实施例中，电连接结构包括：焊盘，焊盘位于封装基板远离系统板的表面；键合线，键合线电连接裸片以及焊盘；布线以及与布线电连接的锡球，布线贯穿封装基板并与焊盘电连接，锡球位于封装基板以及系统板之间并电连接系统板。
在一些实施例中，连接段与焊盘邻近导电结构的端部连接。
相应地，本公开实施例还提供一种半导体结构的制备方法，包括：提供封装基板以及系统板；在封装基板上形成电连接结构以及与电连接结构相连的导电结构，电连接结构与裸片电连接，导电结构包括第一部分以及第二部分，第二部分用于连接测试装置，第二部分包括与第一部分连接的连接段、与连接段间隔设置并用于连接测试装置接触段、以及将连接段连接至接触段的连接器件，连接器件可拆卸地连接在连接段和接触段之间；在封装基板表面形成封装层，封装层将所述裸片、第一部分以及部分电连接结构封装在内；基于电连接结构将封装基板与系统板电连接。
在一些实施例中，形成导电结构的工艺步骤包括：在封装基板上形成导电部、电接触结构以及与电连接结构电连接的初始连接段，电接触结构位于导电部远离电连接结构的端部，初始连接段的一部分作为连接段，初始连接段的剩余部分作为第一部分，导电部与连接段间隔设置；在导电部与电连接结构之间设置连接器件，连接器件将连接段连接至导电部，电接触结构、导电部、连接器件、连接段以及第一部分形成导电结构。
在一些实施例中，采用电镀工艺形成导电结构。
在一些实施例中，导电结构的材料包括铜、锡或者金中的任一者。
相应地，本公开实施例还提供一种测试系统，包括测试装置，测试装置用于对上述任一项半导体结构进行测试。
本公开实施例提供的技术方案至少具有以下优点：
本公开实施例提供的半导体结构的技术方案中，半导体结构包括：系统板；封装结构，封装结构设置在系统板的表面，封装结构包括裸片、封装层以及封装基板，封装层位于封装基板远离系统板的表面，封装层将裸片封装在内；电连接结构，部分电连接结构位于封装结构中，电连接结构分别电连接裸片与系统板；导电结构，导电结构位于封装基板远离系统板的表面，封装层覆盖导电结构的一部分，导电结构包括被封装层覆盖且与电连接结构电连接的第一部分、以及未被封装层覆盖且用于连接测试装置的第二部分，也就是说，在封装基板上设置导电结构作为用于连接测试装置的测试点，相较于在裸片与系统板之间额外引入用于提供测试点的转接板而言，将测试点内置于半导体结构中，使得测试点与裸片之间的距离更近，从而信号传输的路径更短，有利于信号的快速传输，并且无需额外设置裸片与系统板之间的电连接线，因此，对信号本身的影响较小，从而可以改善测试信号的真实性，提高测试质量，第二部分包括与第一部分连接的连接段、与连接段间隔设置并用于连接测试装置的接触段、以及将连接段连接至接触段的连接器件，连接器件可拆卸地连接在连接段和接触段之间，可以实现导电结构与电连接结构间电流的通断。如此，当对裸片的测试完成后，可以去掉连接器件，以断开导电结构与电连接结构的连接，使得位于封装基板上的导电结构不会影响裸片的正常性能，从而可以达到在改善测试信号的质量的同时，保持裸片本身的性能较好的目的。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1为本公开一实施例提供的半导体结构的一种剖视结构示意图；
图2为本公开一实施例提供的半导体结构的一种俯视结构示意图；
图3为本公开一实施例提供的半导体结构的制备方法中形成电连接结构的步骤对应的结构示意图；
图4至图5为本公开一实施例提供的半导体结构的制备方法中形成导电结构的步骤对应的结构示意图；
图6为本公开一实施例提供的半导体结构的制备方法中形成封装层的步骤对应的结构示意图；
图7为本公开一实施例提供的测试系统的结构示意图。
具体实施方式
由背景技术可知，目前存在对半导体芯片进行信号测试时，测试质量不高的问题。分析发现，导致对半导体芯片进行信号测试时，测试质量不高的原因之一在于，通常在对半导体芯片进行高速信号的测试时，在系统板与转接板之间会连入一个转接板。该转接板一方面可以起到电连接半导体芯片与系统板的作用，另一方面，该转接板设置有测试点，用于连接测试装置，从而可以为半导体芯片提供测试信号，以完成对半导体芯片的测试。然而，该转接板的存在，使得在半导体芯片与系统板之间引入了额外的电连接线，该电连接线的存在，使得信号传输的路径较长，不利于测试信号的快速传输，导致测试信号产生失真的现象，从而使得测试质量较低。
本公开实施例提供一半导体结构，包括：系统板以及封装结构，封装结构设置在系统板的表面，封装结构包括裸片、封装层以及封装基板，封装层位于封装基板远离系统板的表面，封装层将裸片封装在内；电连接结构，部分电连接结构位于封装结构中，电连接结构分别电连接裸片与系统板；导电结构，导电结构位于封装基板远离系统板的表面，导电结构包括被封装层覆盖且与电连接结构电连接的第一部分、以及未被封装层覆盖且用于连接测试装置的第二部分，第二部分包括与第一部分连接的连接段、与连接段间隔设置并用于连接测试装置的接触段、以及将连接段连接至接触段的连接器件，连接器件可拆卸地连接在连接段和接触段之间，也就是说，在封装基板上设置导电结构作为用于连接测试装置的测试点，如此，使得测试点与裸片之间的距离较近，从而信号传输的路径较短，有利于信号的快速传输，并且无需额外设置裸片与系统板之间的电连接线，因此，对信号本身的影响较小，从而可以改善测试信号的真实性，提高测试质量。此外，在导电结构中设置了连接器件，可以实现导电结构与电连接结构间电流的通断。如此，当对裸片的测试完成后，可以去掉连接器件，以断开导电结构与电连接结构的连接，使得位于封装基板上的导电结构不会影响裸片的正常性能，从而可以达到在改善测试信号的质量的同时，保持裸片本身的性能较好。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本公开一实施例提供的半导体结构的一种剖面结构示意图。
参考图1，半导体结构包括：系统板100；封装结构110，封装结构110设置在系统板100的表面，封装结构110包括裸片111、封装层112以及封装基板113，封装层112位于封装基板113远离系统板100的表面，封装层112将裸片111封装在内；电连接结构120，部分电连接结构120位于封装结构110中，电连接结构120分别电连接裸片111与系统板100；导电结构130，导电结构130位于封装基板113远离系统板100的表面，封装层112覆盖导电结构130的一部分，导电结构130包括被封装层112覆盖且与电连接结构120电连接的第一部分131、以及未被封装层112覆盖且用于连接测试装置的第二部分132，第二部分132包括与第一部分131连接的连接段133、与连接段133间隔设置并用于连接测试装置的接触段134、以及将连接段133连接至接触段134的连接器件135，连接器件135可拆卸地连接在连接段133和接触段134之间。
在封装基板113上设置导电结构130作为用于连接测试装置的测试点，如此，使得测试点与裸片111之间的距离较近，从而信号传输的路径较短，有利于信号的快速传输，并且无需额外设置裸片111与系统板100之间的电连接线，因此，对信号本身的影响较小。此外，在导电结构130中设置了连接器件135，可以控制导电结构130与电连接结构120间电流的通断。如此，当完成对裸片111的测试后，可以去掉连接器件135，以断开导电结构130与电连接结构120的连接，使得位于封装基板113上的导电结构130不会影响裸片111的正常性能，从而可以达到在改善测试信号的质量的同时，保持裸片111本身的性能较好。
半导体生产过程包括晶圆制造和封装测试，在这两个环节中要完成晶圆检测和成品测试两个检测步骤，其中，成品测试是指对封装完成后的芯片进行功能和电参数测试。裸片111经过封装之后即被称为芯片，芯片一般与印刷电路板(PCB，Printed Circuit Board)进行电连接，PCB板上具有金属线，可以实现芯片之间的相互连接、中继传输，令电流沿着预设的线路在裸片111中完成放大、衰减、调制、解码、编码等功能。当芯片与PCB板电连接后，需要对芯片进行有关电气特性的测试。具体地，需要将被测芯片的电信号引出至测试点，由测试装置对芯片输入测试信号并采集芯片的输出信号，判断芯片功能和性能是否达到设计规范要求。通常，测试装的的测试信号为高速信号，为了较真实的反映芯片的电气特性，因此，在进行测试时，高速信号需要具有较好的信号完整性以及电源完整性。
系统板100与封装结构110中的裸片111直接电连接，相当于芯片与系统板100的电连接。在一些实施例中，系统板100可以为PCB板。
封装结构110将裸片111封装在内，可以保护裸片111免受周围环境的影响，同时，封装结构110中还包括电连接结构120，电连接结构120用于将裸片111与系统板100电连接。具体地，封装结构110中的封装基板113为裸片111提供电连接、保护、支撑以及组装等功能，可以实现多引脚化，改善电性能以及实现高密度的目的。封装层112用于包覆部分电连接结构120以及裸片111，如此，可以保护裸片111以及电连接结构120不受损坏，防止出现气体进入从而氧化内部裸片111的问题，此外，还可以保证产品使用安全和稳定。在一些实施例中，封装层112的材料可以是封装模塑料，例如可以是环氧模塑料、硅橡胶或者聚酰亚胺中的任一者。
具体地，在一些实施例中，封装层112在封装基板113表面的正投影落入封装基板113表面。也就是说，在平行于封装基板113表面方向上，封装层112的面积小于封装基板113的面积，即封装层112覆盖部分封装基板113，未被封装层112覆盖的部分封装基板113可以用来承载导电结构130，使得导电结构130可以外露，从而被用于连接测试装置。此外，还使得连接器件135外露，因此可以较方便地对连接器件135进行拆卸，从而达到控制导电结构130与电连接结构120之间电流通断的目的。
在一些实施例中，接触段134包括：导电部136，导电部136与连接器件135远离连接段133的端部接触；电接触结构137，电接触结构137位于导电部136远离连接器件135的端部。也就是说，电接触结构137作为测试点，用于与测试装置进行电连接，导电部136用于电连接电接触结构137与裸片111，从而实现测试信号在测试装置与裸片111之间的传输。可以理解的是，导电部136与电接触结构137分别用于不同的功能，对于电接触结构137而言，由于需要与测试装置进行电接触，因此需要电接触结构137具有相对较大的接触面积，从而有利于与测试装置的电接触。导电部136用于电连接电接触结构137与裸片111，需要考虑到形成导电部136的难易程度，从而使得实际制备导电部136的工艺较简单，有利于规模化生产。
参考图2，图2为本公开一实施例提供的半导体结构的一种俯视结构示意图。在一些实施例中，电接触结构137在封装基板113表面的正投影形状为矩形。电接触结构137的形状为矩形，如此，当需要在半导体结构中形成多个电接触结构137时，在保持电接触结构137的面积不变的条件下，调整电接触结构137的长宽比，使得在沿多个电接触结构137间隔排布的方向上，电接触结构137的宽度较小，从而可以排布较密的电接触结构137，满足不同的产品需求。可以理解的是，在另一些实施例中，电接触结构137在封装基板113表面的正投影形状也可以为圆形或者其它几何形状。
在一些实施例中，电接触结构137在封装基板113表面的正投影面积大于导电部136在封装基板113表面的正投影面积。如此，使得电接触结构137的表面积相对较大，从而在电接触结构137外接测试装置时，电接触结构137与测试装置的连接线的接触面积较大，使得电接触结构137与连接线的接触电阻较小，从而可以使得测试装置输出的测试信号可以较快速的传输至裸片111，且裸片111对测试信号的反馈信号也可以较快速的传输至测试装置中。因此，可以保持测试信号较高的真实性，从而可以改善由于测试信号的延时传输而对测试质量产生影响的问题。可以理解的是，在另一些实施例中，电接触结构137在封装基板113表面的正投影面积也可以等于导电部136在封装基板113表面的正投影面积。
连接器件135可拆卸式地连接在连接段133与接触段134之间，如此，可控制连接段133与接触段134之间的电流通断，从而控制导电结构130与电连接结构120之间的电流通断，即起到开关的作用。具体地，当需要对裸片111进行测试时，连接器件135电连接连接段133与接触段134，即将导电结构130与电连接结构120之间的电流导通，使得裸片111所产生的电信号可以被传输至测试装置。当不需要对裸片111进行测试时，可以将连接器件135进行拆卸，从而实现连接段133与接触段134之间的断路，如此，当对裸片111的测试完成后，由于导电结构130与电连接结构120之间为断路状态，因此，不会影响裸片111的正常性能。因此，使得测试用的产品也可以被作为量产的实际产品。具体地，在一些实施例中，连接器件135可以为外接电阻。外接电阻结构简单且成本较低，有利于本公开实施例提供的半导体结构的量产。
具体地，在一些实施例中，外接电阻的阻值为零欧。如此，当使用外接电阻将连接段133与接触段134连接以对裸片111进行测试时，由于外接电阻的阻值为零，相当于将连接段133与接触段134直接连接，有利于测试信号在导电结构130与电连接结构120之间的快速传输，从而改善由于测试信号的延时传输而导致测试信号失真的问题，进而可以改善测试质量。
电连接结构120分别电连接裸片111以及系统板100，用于实现裸片111以及系统板100的电连接，此外，电连接结构120还与导电部136电连接，从而可以将裸片111的电信号引出，用于测试。在一些实施例中，电连接结构120可以包括：焊盘121，焊盘121位于封装基板113远离系统板100的表面；键合线122，键合线122电连接裸片111以及焊盘121；布线123以及与布线123电连接的锡球124，布线123贯穿封装基板113并与焊盘121电连接，锡球124位于封装基板113以及系统板100之间并电连接系统板100。
在一些实施例中，连接段133可以与焊盘121邻近导电结构130的端部连接。连接段133以及焊盘121均位于封装基板113远离系统板100的表面，因此，在实际制备导电结构130时，可以在同一工艺步骤中，形成连接段133与焊盘121相连接，如此，使得制备工艺较简单，利于规模化生产。此外，焊盘121具有较大的表面积，因此，在实际制备工艺中，可以控制制备连接段133的工艺参数，以调控连接段133与焊盘121的接触面积较大，如此，连接段133与焊盘121之间的接触电阻较小，有利于测试信号的快速传输。可以理解的是，在另一些实施例中，连接段133也可以与焊盘121远离封装基板113的表面电连接。
上述实施例提供的半导体结构中，半导体结构包括：系统板100、封装结构110、电连接结构120以及导电结构130，其中，封装结构110包括裸片111、封装层112以及封装基板113，封装层112将裸片111封装在内。部分电连接结构120位于封装结构110中，电连接结构120分别电连接裸片111与系统板100。导电结构130位于封装基板113远离系统板100的表面，封装层112覆盖导电结构130的一部分，导电结构130包括被封装层112覆盖且与电连接结构120电连接的第一部分131、以及未被封装层112覆盖且用于连接测试装置的第二部分132，第二部分132包括与第一部分131连接的连接段133、与连接段133间隔设置并用于连接测试装置的接触段134、以及将连接段133连接至接触段134的连接器件135，连接器件135可拆卸地连接在连接段133和接触段134之间，连接器件135相当于开关，可以控制导电结构130与电连接结构120间电流的通断。也就是说，在封装基板113上设置导电结构130作为用于连接测试装置的测试点，相较于在裸片111与系统板100之间额外引入用于提供测试点的转接板而言，将测试点内置于半导体结构中，使得测试点与裸片111之间的距离更近，从而信号传输的路径更短，有利于信号的快速传输，并且无需额外设置裸片111与系统板100之间的电连接线，因此，对信号本身的影响较小，从而更加真实的反应信号本身的质量。连接器件135可以实现导电结构130与电连接结构120间电流的通断。如此，当完成对裸片111的测试后，可以去掉连接器件，以断开导电结构130与电连接结构120的连接，使得位于封装基板113上的导电结构130不会影响裸片111的正常性能，从而可以达到在改善测试信号的质量的同时，保持裸片111本身的性能较好。
相应地，本公开另一实施例提供一种半导体结构的制备方法，该半导体结构的制备方法可以形成上一实施例提供的半导体结构，以下将结合附图对本发明另一实施例提供的半导体结构的制备方法进行详细说明。
图3至图6为本公开另一实施例提供的半导体结构的制备方法中各步骤对应的结构示意图。
参考图3，图3为本公开一实施例提供的半导体结构的制备方法中形成电连接结构120的步骤对应的结构示意图，提供封装基板113以及系统板；在封装基板113上形成电连接结构120，电连接结构120与裸片111电连接。
在一些实施例中，封装基板113可以是硬质封装基板，如聚合物基板、金属基板、复合基板或者陶瓷基板中的任一种。在另一些实施例中，封装基板113也可以是柔性封装基板，柔性封装基板113的材料可以是PI(聚酰亚胺)树脂或者PE(聚酯)树脂中的任一者。
系统板用于与裸片111形成电连接，具体地，可以通过电连接结构120分别电连接系统板与裸片111，从而形成系统板与裸片111的电连接。因此，在一些实施例中，系统板可以位于封装基板113远离裸片111的一侧。
具体地，在一些实施例中，在封装基板113上形成电连接结构120的步骤可以包括：
在封装基板113中形成布线123，部分布线123贯穿封装基板113，且部分布线123还位于封装基板113远离系统板的表面；
在封装基板113远离系统板的表面形成焊盘121，焊盘121与布线123形成电连接，具体地，在一些实施例中，可以采用电镀的方式形成焊盘121；
形成键合线122，键合线122用于电连接焊盘121与裸片111，具体地，在一些实施例中，可以采用压焊的方式形成键合线122，即利用热压或超声能源，使键合线122分别与焊盘121以及裸片111焊接，从而形成焊盘121与裸片111的电连接。
具体地，在一些实施例中，电连接结构120的材料可以是铜、锡或者金中的至少一者。
参考图4以及图5，图4至图5为本公开一实施例提供的半导体结构的制备方法中形成导电结构130的步骤对应的结构示意图，在封装基板113上形成与电连接结构120相连的导电结构130，导电结构130包括第一部分131以及第二部分132，第二部分132用于连接测试装置，第二部分132包括与第一部分131连接的连接段133、与连接段133间隔设置并用于连接测试装置接触段134、以及将连接段133连接至接触段134的连接器件135，连接器件135可拆卸地连接在连接段133和接触段134之间。也就是说，可以直接在封装基板113上形成导电结构130，如此，使得制备工艺较简单。此外，还可以在同一工艺步骤中，形成连接段133与电连接结构120相连接，进一步简化了工艺流程，利于规模化生产。
具体地，在一些实施例中，形成导电结构130的工艺步骤包括：
参考图4，在封装基板113上形成导电部136、电接触结构137以及与电连接结构120电连接的初始连接段133，电接触结构137位于导电部136远离电连接结构120的端部，初始连接段133的一部分作为连接段133，初始连接段133的剩余部分作为第一部分131，导电部136与连接段133间隔设置。
也就是说，可以分别形成导电部136与电接触结构137，如此，在形成电接触结构137的步骤中，可以调节电接触结构137的表面积相对较大，使得电接触结构137在与测试装置的连接线进行连接时，电接触结构137与连接线的接触面积较大，有利于测试信号的快速传输。
导电部136与连接段133间隔设置，即在导电部136与连接段133之间为连接器件135预留空间，实现连接器件135可拆卸地连接在连接段133与接触段134之间。
初始连接段133被分为连接段133以及第一部分131，第一部分131为后续被封装层112所覆盖的部分。也就是说，将部分初始连接段133预留出来，用于被封装层112所覆盖，如此，使得后续在封装基板113上形成封装层112时，可以防止由于封装层112可能形成过多而导致整个连接段133被覆盖的问题，从而增大形成封装层112的工艺窗口。
参考图5，在导电部136与电连接结构120之间设置连接器件135，连接器件135将连接段133连接至导电部136，电接触结构137、导电部136、连接器件135、连接段133以及第一部分131形成导电结构130。在导电部136以及电连接结构120之间预留形成连接器件135的空间，使得制备工艺较简单。
具体地，在一些实施例中，可以采用电镀工艺形成导电结构130。具体地，可以采用干法电镀工艺形成导电结构130，例如可以是真空电镀、气相电镀，以及使用熔融金属进行的熔融电镀，如此，可以仅对需要形成导电结构130的部分进行电镀，而不会影响封装层112中的其它部位。
在一些实施例中，导电结构130的材料包括铜、锡或者金中的任一者。具体地，在一些实施例中，导电结构130的材料可以为铜。一方面，铜具有较好的导电能力，使得裸片111电信号可以通过导电部136进行较快速的输出，另一方面，铜的价格较低，因此，可以使半导体结构的制造成本较低，有利于规模化的生产。
参考图6，图6为本公开一实施例提供的半导体结构的制备方法中形成封装层112的步骤对应的结构示意图，在封装基板113表面形成封装层112，封装层112将所述裸片111、第一部分131以及部分电连接结构120封装在内。具体地，在一些实施例中，可以采用塑封工艺在封装基板113表面形成封装层112，封装层112的材料可以为封装模塑料，例如可以是环氧模塑料、硅橡胶或者聚酰亚胺中的任一者。
参考图1，基于电连接结构120将封装基板113与系统板100电连接。具体地，在一些实施例中，可以在封装基板113与系统板100之间形成多个间隔排布的锡球124，锡球124电连接布线123以及系统板100，从而实现电连接结构120与系统板100的电连接。具体地，在一些实施例中，可以采用焊接的方法形成多个间隔排布的锡球124。
上述实施例提供的半导体结构的制备方法中，在封装基板113上形成电连接结构120以及与电连接结构120相连的导电结构130，电连接结构120与裸片111电连接，导电结构130包括第一部分131以及第二部分132，第二部分132用于连接测试装置，第二部分132包括与第一部分131连接的连接段133、与连接段133间隔设置并用于连接测试装置接触段134、以及将连接段133连接至接触段134的连接器件135，连接器件135可拆卸地连接在连接段133和接触段134之间；在封装基板113表面形成封装层112，封装层112将所述裸片111、第一部分131以及部分电连接结构120封装在内；基于电连接结构120将封装基板113与系统板100电连接。在封装基板113上形成用于连接测试装置的导电结构130，并与封装结构110中的电连接结构120形成电连接，实现裸片111与测试装置之间的信号传输，不仅制备工艺较简单，并且使得测试点与裸片111之间的连接距离较短，从而信号传输的路径较短，有利于测试信号的传输。此外，在导电结构130中设置可拆卸的连接器件135以控制裸片111与导电结构130之间电流的通断，如此，当对裸片111的测试完成后，可以去掉连接器件135，以断开将裸片111与导电结构130之间的连接，从而使得导电结构130不会影响裸片111的正常性能，进而可以实现在改善测试信号的质量的同时，保持裸片111本身的性能较好的目的。
相应地，参考图7，图7为本公开一实施例提供的测试系统的结构示意图，本公开实施例还提供一种测试系统，包括测试装置1，测试装置1用于对上述任一项半导体结构进行测试。参考图1以及图7，本公开实施例中，在封装基板113上设置导电结构130作为用于连接测试装置1的测试点，相当于将测试点内置于半导体结构中，相较于在裸片111与系统板100之间额外引入用于提供测试点的转接板而言，使得测试点与裸片111之间的距离更近，从而信号传输的路径更短，有利于信号的快速传输，并且无需额外设置裸片111与系统板100之间的电连接线，因此，对信号本身的影响较小，从而更加真实的反应信号本身的质量。连接器件135可拆卸地连接在连接段133和接触段134之间，可以实现导电结构130与电连接结构120间电流的通断。如此，当对裸片111的测试完成后，可以去掉连接器件135，以断开导电结构130与电连接结构120的连接，使得位于封装基板113上的导电结构130不会影响裸片111的正常性能，如此，在使用测试系统对半导体结构进行测试时，不仅可以改善测试信号的质量，同时还能保持裸片111本身的性能较好。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

Claims (14)

1.一种半导体结构，其特征在于，包括：
系统板；
封装结构，所述封装结构设置在所述系统板的表面，所述封装结构包括裸片、封装层以及封装基板，所述封装层位于所述封装基板远离所述系统板的表面，所述封装层将所述裸片封装在内；
电连接结构，部分所述电连接结构位于所述封装结构中，所述电连接结构分别电连接所述裸片与所述系统板；
导电结构，所述导电结构位于所述封装基板远离所述系统板的表面，所述封装层覆盖所述导电结构的一部分，所述导电结构包括被所述封装层覆盖且与所述电连接结构电连接的第一部分、以及未被所述封装层覆盖且用于连接测试装置的第二部分，所述第二部分包括与所述第一部分连接的连接段、与所述连接段间隔设置并用于连接测试装置的接触段、以及将所述连接段连接至所述接触段的连接器件，所述连接器件可拆卸地连接在所述连接段和所述接触段之间。
2.根据权利要求1所述的半导体结构，其特征在于，所述接触段包括：
导电部，所述导电部与所述连接器件远离所述连接段的端部接触；
电接触结构，所述电接触结构位于所述导电部远离所述连接器件的端部。
3.根据权利要求2所述的半导体结构，其特征在于，所述电接触结构在所述封装基板表面的正投影形状为矩形。
4.根据权利要求2所述的半导体结构，其特征在于，所述电接触结构在所述封装基板表面的正投影面积大于所述导电部在所述封装基板表面的正投影面积。
5.根据权利要求1所述的半导体结构，其特征在于，所述封装层在所述封装基板表面的正投影落入所述封装基板表面。
6.根据权利要求1所述的半导体结构，其特征在于，所述连接器件为外接电阻。
7.根据权利要求6所述的半导体结构，其特征在于，所述外接电阻的阻值为零欧。
8.根据权利要求1所述的半导体结构，其特征在于，所述电连接结构包括：
焊盘，所述焊盘位于所述封装基板远离所述系统板的表面；
键合线，所述键合线电连接所述裸片以及所述焊盘；
布线以及与所述布线电连接的锡球，所述布线贯穿所述封装基板并与所述焊盘电连接，所述锡球位于所述封装基板以及所述系统板之间并电连接所述系统板。
9.根据权利要求8所述的半导体结构，其特征在于，所述连接段与所述焊盘邻近所述导电结构的端部连接。
10.一种半导体结构的制备方法，其特征在于，包括：
提供封装基板以及系统板；
在所述封装基板上形成电连接结构以及与所述电连接结构相连的导电结构，所述电连接结构与裸片电连接，所述导电结构包括第一部分以及第二部分，所述第二部分用于连接测试装置，所述第二部分包括与所述第一部分连接的连接段、与所述连接段间隔设置并用于连接测试装置接触段、以及将所述连接段连接至所述接触段的连接器件，所述连接器件可拆卸地连接在所述连接段和所述接触段之间；
在所述封装基板表面形成封装层，所述封装层将所述裸片、所述第一部分以及部分所述电连接结构封装在内；
基于所述电连接结构将所述封装基板与所述系统板电连接。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，形成所述导电结构的工艺步骤包括：
在所述封装基板上形成导电部、电接触结构以及与所述电连接结构电连接的初始连接段，所述电接触结构位于所述导电部远离所述电连接结构的端部，所述初始连接段的一部分作为所述连接段，所述初始连接段的剩余部分作为所述第一部分，所述导电部与所述连接段间隔设置；
在所述导电部与所述电连接结构之间设置连接器件，所述连接器件将所述连接段连接至所述导电部，所述电接触结构、所述导电部、所述连接器件、所述连接段以及所述第一部分形成所述导电结构。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，采用电镀工艺形成所述导电结构。
13.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述导电结构的材料包括铜、锡或者金中的任一者。
14.一种测试系统，包括测试装置，所述测试装置用于电连接上述权利要求1至9中任一项所述的半导体结构进行测试。
CN202111275407.1A 2021-10-29 2021-10-29 半导体结构及其制备方法、测试系统 Pending CN116072563A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111275407.1A CN116072563A (zh) 2021-10-29 2021-10-29 半导体结构及其制备方法、测试系统
PCT/CN2022/087109 WO2023071074A1 (zh) 2021-10-29 2022-04-15 半导体结构及其制备方法、测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111275407.1A CN116072563A (zh) 2021-10-29 2021-10-29 半导体结构及其制备方法、测试系统

Publications (1)

Publication Number Publication Date
CN116072563A true CN116072563A (zh) 2023-05-05

Family

ID=86159051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111275407.1A Pending CN116072563A (zh) 2021-10-29 2021-10-29 半导体结构及其制备方法、测试系统

Country Status (2)

Country Link
CN (1) CN116072563A (zh)
WO (1) WO2023071074A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004011035B4 (de) * 2004-03-06 2006-05-04 X-Fab Semiconductor Foundries Ag Verfahren zur Prüfung der Dichtigkeit von Scheibenbondverbindungen und Anordnung zur Durchführung des Verfahrens
JP4970994B2 (ja) * 2007-03-19 2012-07-11 ルネサスエレクトロニクス株式会社 半導体パッケージ
TWI483361B (zh) * 2012-03-23 2015-05-01 Chipmos Technologies Inc 半導體封裝基板以及半導體封裝結構
US9893034B2 (en) * 2015-10-26 2018-02-13 Altera Corporation Integrated circuit packages with detachable interconnect structures

Also Published As

Publication number Publication date
WO2023071074A1 (zh) 2023-05-04

Similar Documents

Publication Publication Date Title
US6774659B1 (en) Method of testing a semiconductor package device
US7190060B1 (en) Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US7586183B2 (en) Multilevel semiconductor module and method for fabricating the same
CN101893742B (zh) 表面贴装多通道光耦合器
KR19990029932A (ko) 집적 회로용 와이어 본드 패키지를 위한 방법 및 장치
TWI441297B (zh) 具有阻抗控制引線接合及參考引線接合之微電子總成
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
JP2837355B2 (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
US6400034B1 (en) Semiconductor device
CN100508111C (zh) 封装装置及其形成方法
KR20050021905A (ko) 반도체 장치용 패키지
US7009309B1 (en) Semiconductor package device that includes an insulative housing with a protruding peripheral portion
US20120244662A1 (en) Board on chip package substrate and manufacturing method thereof
TW202141718A (zh) 半導體模組及其製造方法
CN116072563A (zh) 半导体结构及其制备方法、测试系统
JP2006510201A (ja) 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法
CN108336053A (zh) 封装器件和封装器件的制造方法
WO2023071134A1 (zh) 半导体结构及其制备方法、测试系统
US7808088B2 (en) Semiconductor device with improved high current performance
JP3370842B2 (ja) 半導体装置の実装構造
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
US20050239237A1 (en) Method for producing a BGA chip module and BGA chip module
TW200845354A (en) Multi-chip semiconductor device having leads and method for fabricating the same
CN117715442A (zh) 存储器的芯片封装结构及存储装置
CN104465606B (zh) 可拆卸、可组装的半导体封装体堆叠结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination