CN116072527A - 栅极结构及其制备方法、半导体器件及其制备方法 - Google Patents
栅极结构及其制备方法、半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN116072527A CN116072527A CN202111277190.8A CN202111277190A CN116072527A CN 116072527 A CN116072527 A CN 116072527A CN 202111277190 A CN202111277190 A CN 202111277190A CN 116072527 A CN116072527 A CN 116072527A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- hafnium
- based silicate
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title abstract description 15
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims abstract description 167
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims abstract description 164
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 41
- 150000002362 hafnium Chemical class 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 238000000137 annealing Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000231 atomic layer deposition Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 11
- 239000002243 precursor Substances 0.000 claims description 11
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 8
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 24
- 239000001301 oxygen Substances 0.000 abstract description 24
- 229910052760 oxygen Inorganic materials 0.000 abstract description 24
- 238000010521 absorption reaction Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 150000004760 silicates Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- -1 hafnium alkoxide Chemical class 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 150000001343 alkyl silanes Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请实施例涉及一种栅极结构及其制备方法、半导体器件及其制备方法。该栅极结构的制备方法包括：提供基底；于基底上形成叠层结构，所述叠层结构包括层叠的铪基硅酸盐介电层及高k氧化介电层，其中，高k介电层的介电常数大于铪基硅酸盐的介电常数。通过在栅极结构中增加高k氧化介电层，在保证半导体器件中的载流子迁移率不变的同时，增加了层叠结构的EOT；并且，铪基硅酸盐介电层使得高k氧化介电层引入的氧在氧重分布过程中形成铪基硅酸盐介电层中的硅氧键，减小了层叠结构与基底之间低k层的厚度，达到提高等效介电常数的目的。
Description
技术领域
本申请实施例涉及半导体技术领域，特别是涉及一种栅极结构、一种栅极的制备方法、一种半导体器件、一种半导体器件的制备方法。
背景技术
随着大规模集成电路技术的不断发展，动态随机存取存储器的特征尺寸不断缩小，按照等比例缩小的原则，二氧化硅栅介质层变得越来越薄，但是由于氧化层收缩的限制，当栅介质层厚度降低到2nm以下时，栅极较大的漏电变得不可忽略，因此通过引入高k栅介质来避免存储器栅漏电流增大、可靠性能降低的问题。
氧化铪因其宽的带隙、高的介电常数、与硅界面较高的稳定性成为工业界应用最广泛的介电材料。但是由于氧化铪在界面处更多的散射引起迁移率的下降，为了保证半导体器件中的载流子迁移率，因此引入铪基硅酸盐作为栅介电材料。但铪基硅酸盐的介电常数远小于氧化铪,因此，铪基硅酸盐引入会牺牲一定的EOT(Equivalent Oxide Thickness，等效氧化层厚度)，如何避免引入铪基硅酸盐对EOT的影响成为急需解决的问题。
发明内容
本申请实施例提供了一种栅极结构及其制备方法、一种半导体器件及其制备方法，可以优化铪基硅酸盐对EOT的影响。
为了实现上述目的，一方面，本发明提供了一种栅极结构的制备方法，包括：
提供基底；
于基底上形成叠层结构，所述叠层结构包括层叠的铪基硅酸盐介电层及高k氧化介电层；
其中，高k介电层的介电常数大于铪基硅酸盐的介电常数。
在其中一个实施例中，于基底上形成叠层结构的步骤包括：
于基底上形成铪基硅酸盐介电层；
于铪基硅酸盐介电层的上表面形成高k氧化介电层。
在其中一个实施例中，于基底上形成叠层结构包括：
于基底上形成高k氧化介电层；
于高k氧化介电层的上表面形成铪基硅酸盐介电层。
在其中一个实施例中，于基底上形成叠层结构包括：
于基底上形成依次交替叠置的铪基硅酸盐介电层及高k氧化介电层，叠层结构的顶层及底层均为铪基硅酸盐介电层。
在其中一个实施例中，采用原子层沉积工艺形成铪基硅酸盐介电层，高k氧化介电层包括氧化铪介电层及氧化锆介电层中的至少一种。
在其中一个实施例中，采用原子层沉积工艺形成铪基硅酸盐介电层的过程中包括多个沉积周期，各沉积周期中形成的铪基硅酸盐介电层的厚度不小于0.05纳米且不大于0.15纳米。
在其中一个实施例中，铪基硅酸盐介电层中硅的原子百分比在硅的原子百分比和金属铪的原子百分比之和中的比例不小于0.1。
在其中一个实施例中，原子层沉积工艺的工艺温度不小于200摄氏度且不大于400摄氏度，工艺压力不小于0.1托且不大于5托，所述硅有机前驱体的通入流量不小于0.1标准立方厘米每分钟且不大于1100标准立方厘米每分钟，所述硅有机前驱体的通入时间不小于0.1秒且不大于5秒。
在其中一个实施例中，基底包括衬底和位于衬底上表面的氧化介质层，叠层结构位于氧化介质层的上表面，于基底上形成叠层结构之后还包括：
于叠层结构上形成金属栅电极层。
在其中一个实施例中，于基底上形成叠层结构之后还包括：
对叠层结构进行退火处理。
在其中一个实施例中，退火处理过程中，退火压力不小于1.0帕斯卡且不大于1.5帕斯卡，退火温度不小于500摄氏度且不大于900摄氏度。
本发明还提供了一种栅极结构，包括：层由叠的铪基硅酸盐介电层及高k氧化介电层构成的叠层结构；其中，高k介电层的介电常数大于铪基硅酸盐的介电常数。
在其中一个实施例中，叠层结构的底层为铪基硅酸盐介电层、叠层结构的顶层为高k氧化介电层或叠层结构的底层为高k氧化介电层、叠层结构的顶层为铪基硅酸盐介电层。
在其中一个实施例中，叠层结构包括依次交替叠置的铪基硅酸盐介电层及高k氧化介电层，叠层结构的顶层及底层均为铪基硅酸盐介电层。
在其中一个实施例中，铪基硅酸盐介电层中硅的原子百分比在硅的原子百分比和金属铪的原子百分比之和中的比例不小于0.1，高k氧化介电层包括氧化铪介电层及氧化锆介电层中的至少一种。
在其中一个实施例中，叠层结构设置于基底上，基底包括衬底和位于衬底上的氧化介质层，叠层结构位于氧化介质层的上表面；栅极结构还包括：
金属栅电极层，位于层叠结构上。
本发明还提供一种半导体器件的制备方法，包括：
采用如上述任一项栅极结构的制备方法制备栅极结构的步骤。
本发明还提供一种半导体器件，包括如上述任一项栅极结构。
上述栅极结构及其制备方法、半导体器件及其制备方法中，栅极结构包括层叠的铪基硅酸盐介电层及高k氧化介电层，其中，高k介电层的介电常数大于铪基硅酸盐的介电常数。通过在栅极结构中增加高k氧化介电层，在保证半导体器件中的载流子迁移率不变的同时，增加了层叠结构的EOT；并且，铪基硅酸盐介电层使得高k氧化介电层制备过程中引入的氧在氧重分布过程中形成铪基硅酸盐介电层中的硅氧键，减小了层叠结构与基底之间低k层的厚度，达到提高等效介电常数的目的。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中栅极结构的制备方法的流程示意图；
图2为第1实施例中步骤S104的流程示意图；
图3为图2对应的一实施例中形成叠层结构后栅极结构的剖面示意图；
图4为第2实施例中步骤S104的流程示意图；
图5为图4对应的一实施例中形成叠层结构后栅极结构的剖面示意图；
图6为第3实施例中形成叠层结构后栅极结构的剖面示意图；
图7为第3实施例中形成金属栅电极层后栅极结构的剖面示意图。
附图标记说明：
102、基底；104、铪基硅酸盐介电层；106、高k氧化介电层；202、衬底；204、氧化介质层；206、金属栅电极层。
具体实施方式
为了便于理解本申请实施例，下面将参照相关附图对本申请实施例进行更全面的描述。附图中给出了本申请实施例的首选实施例。但是，本申请实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请实施例的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中在本申请实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请实施例。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
图1为一实施例中栅极结构的制备方法的流程示意图。参见图1，在本实施例中提供一种栅极结构的制备方法，包括：
S102，提供基底。
具体地，在其中一个实施例中，基底包括衬底和位于衬底上表面的氧化介质层，示例性的，氧化介质层包括二氧化硅层。该衬底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底的构成材料选用单晶硅。
S104，于基底上形成叠层结构，所述叠层结构包括铪基硅酸盐介电层及高k氧化介电层。
具体地，在基底上形成叠层结构，该叠层结构包括上下叠层设置的铪基硅酸盐介电层及高k氧化介电层，其中，高k介电层的介电常数大于铪基硅酸盐的介电常数可以理解的是，上下是相对基底来说的，上指的是远离基底上表面，下指的是靠近基底上表面。
上述栅极结构的制备方法中，叠层结构包括层叠的铪基硅酸盐介电层及高k氧化介电层，其中，高k介电层的介电常数大于铪基硅酸盐的介电常数。通过在栅极结构中增加高k氧化介电层，在保证半导体器件中的载流子迁移率不变的同时，增加了层叠结构的EOT；并且，铪基硅酸盐介电层使得高k氧化介电层制备过程中引入的氧在氧重分布过程中，形成铪基硅酸盐介电层中的硅氧键，减小了层叠结构与基底之间低k层的厚度，达到提高等效介电常数的目的。图2为第1实施例中步骤S104的流程示意图，图3为图2对应的一实施例中形成叠层结构后栅极结构的剖面示意图。
参见图2、图3，在本实施例中，于基底上形成叠层结构的步骤包括步骤S202-步骤S204。
S202，于基底上形成铪基硅酸盐介电层。
具体地，采用原子层沉积工艺、分子束外延工艺、射频磁控溅射工艺及化学气相沉积工艺中的任一种方式，在基底102上形成铪基硅酸盐介电层104。典型的，铪基硅酸盐介电层104位于基底102的上表面，铪基硅酸盐介电层104与硅基底直接接触时展现出更好的电学性能和更高的热稳定性，与在硅基底的上表面形成高k氧化介电层相比，具有更好的器件电学稳定性和更高的器件电子迁移率，并且能够减少叠层结构表面的散射。
S204，于铪基硅酸盐介电层的上表面形成高k氧化介电层。
具体地，在铪基硅酸盐介电层104的上表面形成高k氧化介电层106，得到介电常数介于铪基硅酸盐介电层和高k氧化介电层之间的叠层结构，即叠层结构的顶层为高k氧化介电层；其中，铪基硅酸盐介电层104中的价态不饱和，具有一定的氧吸收力，可以吸收氧形成硅氧键，从而降低叠层结构与基底102界面处氧的聚集，减少层叠结构与基底之间低k层的厚度。由于铪基硅酸盐介电层104相对于高k氧化介电层106具备更好的电学稳定性和更高的电子迁移率，能够有效减少材料表面的散射，通过在上表面形成铪基硅酸盐介电层104能够提高半导体器件的迁移率，增大半导体器件的导通电流。高k氧化介电层106的介电常数大于铪基硅酸盐介电层104的介电常数，由铪基硅酸盐介电层104和高k氧化介电层106上下层叠得到的叠层结构的介电常数高于铪基硅酸盐介电层104的介电常数，通过高k氧化介电层106降低了铪基硅酸盐介电层104对EOT(Equivalent Oxide Thickness，等效氧化层厚度)的影响。作为示例性的，高k氧化介电层106包括氧化铪介电层及氧化锆介电层中的至少一种。可以理解的是，在实际应用中，本申请中的铪基硅酸盐介电层104可以是锆基硅酸盐介电层，也可以是其他具有硅氧不稳定键的硅酸盐介电层。可以理解的是，基底102上的叠层结构也可以是由多个铪基硅酸盐介电层104和高k氧化介电层106的重复结构单元构成，即叠层结构的底层(靠近基底102)为铪基硅酸盐介电层，顶层(远离基底102)为高k氧化介电层，通过该设置可以提高铪基硅酸盐介电层吸收氧形成硅氧键的速度。
图4为第2实施例中步骤S104的流程示意图，图5为图4对应的一实施例中形成叠层结构后栅极结构的剖面示意图。参见图4、图5，在本实施例中，于基底上形成叠层结构包括：
S302，于基底上形成高k氧化介电层。
具体地，采用原子层沉积工艺、分子束外延工艺、射频磁控溅射工艺及化学气相沉积工艺中的任一种方式，在基底102上形成高k氧化介电层106。典型的，高k氧化介电层106位于基底102的上表面。
S304，于高k氧化介电层的上表面形成铪基硅酸盐介电层。
具体地，在高k氧化介电层106的上表面形成铪基硅酸盐介电层104，得到介电常数介于铪基硅酸盐介电层和高k氧化介电层之间的叠层结构，其中，由于铪基硅酸盐相对于高k介电层具备更好的电学稳定性和更高的电子迁移率，能够有效减少材料表面的散射，通过在上表面形成铪基硅酸盐介电层能够提高半导体器件的迁移率，增大半导体器件的导通电流。进一步地，高k氧化介电层106的介电常数大于铪基硅酸盐介电层104的介电常数，由铪基硅酸盐介电层104和高k氧化介电层106上下层叠得到的叠层结构的介电常数高于铪基硅酸盐介电层104的介电常数，通过高k氧化介电层106降低了铪基硅酸盐介电层104对EOT(Equivalent Oxide Thickness，等效氧化层厚度)的影响。作为示例性的，高k氧化介电层106包括氧化铪介电层及氧化锆介电层中的至少一种。可以理解的是，在实际应用中，本申请中的铪基硅酸盐介电层104可以是锆基硅酸盐介电层，也可以是其他具有硅氧不稳定键的硅酸盐介电层。可以理解的是，基底102上的叠层结构也可以是由多个高k氧化介电层106和铪基硅酸盐介电层104的重复结构单元构成，即叠层结构的底层(靠近基底102)为高k氧化介电层，顶层(远离基底102)为铪基硅酸盐介电层，通过该设置同样可以提高铪基硅酸盐介电层吸收氧形成硅氧键的速度。
图6为第3实施例中形成叠层结构后栅极结构的剖面示意图。参见图6，在本实施例中，于基底上形成叠层结构包括：
于基底102上形成依次交替叠置的铪基硅酸盐介电层104及高k氧化介电层104，叠层结构的顶层及底层均为铪基硅酸盐介电层104。铪基硅酸盐介电层104与硅直接接触时展现出更好的电学性能和更高的热稳定性，叠层结构的顶层和底层均设置为铪基硅酸盐介电层104，使得包含该叠层结构的器件具有更好的器件电学稳定性和更高的器件电子迁移率，在减少了叠层结构表面散射的同时，通过在顶层引入铪基硅酸盐介电层104提高器件的迁移率。
图7为第3实施例中形成金属栅电极层后栅极结构的剖面示意图，如图7所示，在其中一个实施例中，基底102包括衬底202和位于衬底202上表面的氧化介质层204，叠层结构位于氧化介质层204的上表面，于基底上形成叠层结构之后还包括：于叠层结构上形成金属栅电极层206。示例性的，金属栅电极层206的材料包括金属铜、金属钨、金属铝、金属钛、氮化钛或金属银。在其他实施例中，金属栅电极层206的材料也可以是掺杂的多晶硅。在另一个实施例中，金属栅电极层206可以是栅堆结构(gate stack)。
在其中一个实施例中，步骤S104之后还包括：
对叠层结构进行退火处理，具体地，利用快速退火炉对形成有叠层结构的基底进行快速退火，实现叠层结构与基底界面之间氧的重新分布的同时使得叠层结构的形貌更为平整。可以理解的是，对叠层结构进行退火处理的步骤可以在形成金属栅电极层206之后，也可以在形成金属栅电极层206之前，还可以在形成金属栅电极层206前后各进行一次退火处理。
在其中一个实施例中，退火处理过程中，退火压力不小于1.0帕斯卡且不大于1.5帕斯卡，例如1.2帕斯卡、1.3帕斯卡、1.4帕斯卡等，退火温度不小于500摄氏度且不大于900摄氏度，例如600摄氏度、700摄氏度、800摄氏度、850摄氏度等。
在其中一个实施例中，采用原子层沉积工艺形成铪基硅酸盐介电层104的过程中包括多个沉积周期，各沉积周期中形成的铪基硅酸盐介电层104的厚度不小于0.05纳米且不大于0.15纳米，例如0.08纳米、0.09纳米、0.1纳米、0.12纳米、0.13纳米等。在晶向为(100)的硅基底上形成铪基硅酸盐介电层104时，各沉积周期中形成的铪基硅酸盐介电层104的厚度为0.1纳米，得到的铪基硅酸盐介电层104的均匀性和致密性更好。通过设置原子层沉积工艺中沉积周期的数量可以控制形成的铪基硅酸盐介电层104的总厚度，示例性的，铪基硅酸盐介电层104的沉积周期不小于2个，实际应用中，可以根据需要设置铪基硅酸盐介电层104的沉积周期，例如3个、4个等。进一步地，在一个沉积周期结束后对形成的铪基硅酸盐介电层104进行退火工艺后进行下一个沉积周期，通过该方式可以改善每个沉积周期形成的铪基硅酸盐介电层104的表面平整度，进一步提高原子层沉积工艺完成后得到的铪基硅酸盐介电层104的整体平整度。
在其中一个实施例中，铪基硅酸盐介电层104的厚度不小于0.1纳米，例如0.2纳米、0.3纳米、1纳米等。
在其中一个实施例中，铪基硅酸盐介电层104的厚度不大于2纳米。
在其中一个实施例中，叠层结构中铪基硅酸盐介电层104的总厚度等于高k氧化介电层106的总厚度。增加叠层结构中高k氧化介电层106的厚度可以提高叠层结构的介电常数，增加叠层结构中铪基硅酸盐介电层104的厚度会降低叠层结构的介电常数，以及减小叠层结构与基底之间界面位置氧的分布；在实际应用中，可以根据需要调整叠层结构中铪基硅酸盐介电层104的总厚度与高k氧化介电层106的总厚度之间的比值。
在其中一个实施例中，铪基硅酸盐介电层104中硅的原子百分比在硅的原子百分比和金属铪的原子百分比之和中的比例不小于0.1，即铪基硅酸盐介电层104中硅的原子百分比/(硅的原子百分比+金属铪的原子百分比)得到的值不小于0.1，铪基硅酸盐介电层104中硅的原子百分比越高，叠层结构与基底之间的界面越稳定，同时叠层结构的介电常数会降低。在实际应用中，可以通过调整形成铪基硅酸盐介电层104的工艺过程中的工艺温度、工艺压力、硅源的通入时间和通入流量来调整铪基硅酸盐介电层104中硅的原子百分比。在一定范围内，硅的原子百分比随着温度的升高、硅源的通入流量的减小而增加。同时，通过调整铪基硅酸盐介电层104中硅的原子百分比可以调节具有本申请中栅极结构的半导体器件对应的阈值电压。
在其中一个实施例中，原子层沉积工艺中的反应气体包括金属铪有机前驱体和硅有机前驱体，所述铪有机前驱体包括烷基铪、铪醇盐及铪烷基酰胺中的至少一种，所述硅有机前驱体包括烷基硅烷、硅醇盐、硅氧烷、硅氮烷及硅烷基酰胺中的至少一种。实际应用中，可以通过调整各沉积周期对应的硅有机前驱体的通入流量和通入时间来得到硅的原子百分比变化的铪基硅酸盐介电层104。在其中一个实施例中，原子层沉积工艺中的反应气体包括氧化气体，该氧化气体包括臭氧或水蒸气。
在其中一个实施例中，原子层沉积工艺的工艺温度不小于200摄氏度且不大于400摄氏度，工艺压力不小于0.1托且不大于5托，所述硅有机前驱体的通入流量不小于0.1标准立方厘米每分钟且不大于1100标准立方厘米每分钟，所述硅有机前驱体的通入时间不小于0.1秒且不大于5秒。
本申请还提供了一种栅极结构，包括：由层叠的高k氧化介电层及铪基硅酸盐介电层构成的叠层结构；其中，高k介电层的介电常数大于铪基硅酸盐的介电常数。
上述栅极结构包括由层叠的铪基硅酸盐介电层及高k氧化介电层构成的叠层结构，其中，高k介电层的介电常数大于铪基硅酸盐的介电常数。通过在栅极结构中增加高k氧化介电层，在保证半导体器件中的载流子迁移率不变的同时，增加了层叠结构的EOT；并且，铪基硅酸盐介电层使得高k氧化介电层引入的氧在氧重分布过程中形成铪基硅酸盐介电层中的硅氧键，减小了层叠结构与基底之间低k层的厚度，达到提高等效介电常数的目的。
参见图3，在其中一个实施例中，叠层结构的的底层为铪基硅酸盐介电层、叠层结构的顶层为高k氧化介电层106。叠层结构的底层和顶层是叠层结构相对设置的两个表面，在形成半导体器件过程中，靠近基底的一面为叠层结构的底层，远离基底的一面为叠层结构的顶层。铪基硅酸盐介电层104中的价态不饱和，具有一定的氧吸收力，可以吸收氧形成硅氧键，从而降低叠层结构的底层位置氧的聚集，减少后续与硅原子形成低k层的厚度。由于铪基硅酸盐介电层104相对于高k介电层106具备更好的电学稳定性和更高的电子迁移率，能够有效减少材料表面的散射，通过在上表面形成铪基硅酸盐介电层104能够提高半导体器件的迁移率，增大半导体器件的导通电流。高k氧化介电层106的介电常数大于铪基硅酸盐介电层104的介电常数，由铪基硅酸盐介电层104和高k氧化介电层106上下层叠得到的叠层结构的介电常数高于铪基硅酸盐介电层104的介电常数，通过高k氧化介电层106降低了铪基硅酸盐介电层104对EOT(Equivalent Oxide Thickness，等效氧化层厚度)的影响。作为示例性的，高k氧化介电层106包括氧化铪介电层及氧化锆介电层中的至少一种。可以理解的是，在实际应用中，可以使用具有硅氧不稳定键的其他硅酸盐介电层代替本申请中的铪基硅酸盐介电层104。可以理解的是，叠层结构也可以是由多个铪基硅酸盐介电层104和高k氧化介电层106的重复结构单元构成，即叠层结构的底层(靠近基底102)为铪基硅酸盐介电层104，顶层(远离基底102)为高k氧化介电层106，通过该设置可以提高铪基硅酸盐介电层吸收氧形成硅氧键的速度。叠层结构的底层为铪基硅酸盐介电层104，铪基硅酸盐介电层104与硅基底直接接触时展现出更好的电学性能和更高的热稳定性，与在硅基底的上表面形成高k氧化介电层相比，具有更好的器件电学稳定性和更高的器件电子迁移率，并且能够减少叠层结构表面的散射。
参见图5，在本实施例中，叠层结构的底层为高k氧化介电层106、叠层结构的顶层为铪基硅酸盐介电层104。叠层结构的底层和顶层是叠层结构相对设置的两个表面，在形成半导体器件过程中，靠近基底的一面为叠层结构的底层，远离基底的一面为叠层结构的顶层。铪基硅酸盐介电层104中的价态不饱和，具有一定的氧吸收力，可以吸收氧形成硅氧键，从而降低叠层结构的底层位置氧的聚集，减少后续与硅原子形成二氧化硅层的厚度。由于铪基硅酸盐介电层104相对于高k介电层106具备更好的电学稳定性和更高的电子迁移率，能够有效减少材料表面的散射，通过在上表面形成铪基硅酸盐介电层104能够提高半导体器件的迁移率，增大半导体器件的导通电流。进一步地，高k氧化介电层106的介电常数大于铪基硅酸盐介电层104的介电常数，由铪基硅酸盐介电层104和高k氧化介电层106上下层叠得到的叠层结构的介电常数高于铪基硅酸盐介电层104的介电常数，通过高k氧化介电层106降低了铪基硅酸盐介电层104对EOT(Equivalent Oxide Thickness，等效氧化层厚度)的影响。作为示例性的，高k氧化介电层106包括氧化铪介电层及氧化锆介电层中的至少一种。可以理解的是，在实际应用中，本申请中的铪基硅酸盐介电层104可以是锆基硅酸盐介电层，也可以是其他具有硅氧不稳定键的硅酸盐介电层。可以理解的是，叠层结构也可以是由多个高k氧化介电层106和铪基硅酸盐介电层104的重复结构单元构成，即叠层结构的底层(靠近基底102)为高k氧化介电层106，顶层(远离基底102)为铪基硅酸盐介电层104，通过该设置可以提高铪基硅酸盐介电层吸收氧形成硅氧键的速度。
参见图6，在本实施例中，叠层结构包括依次交替叠置的铪基硅酸盐介电层104及高k氧化介电层106，叠层结构的顶层及底层均为铪基硅酸盐介电层104。铪基硅酸盐介电层104与硅直接接触时展现出更好的电学性能和更高的热稳定性，叠层结构的顶层和底层均设置为铪基硅酸盐介电层104，使得包含该叠层结构的器件具有更好的器件电学稳定性和更高的器件电子迁移率，在减少了叠层结构表面散射的同时，通过在顶层引入铪基硅酸盐介电层104提高器件的迁移率。
在其中一个实施例中，铪基硅酸盐介电层104的厚度不小于0.1纳米，例如0.2纳米、0.3纳米等。
在其中一个实施例中，栅极结构中铪基硅酸盐介电层104的总厚度等于高k氧化介电层106的总厚度。增加栅极结构中高k氧化介电层106的厚度可以提高栅极结构的介电常数，增加栅极结构中铪基硅酸盐介电层104的厚度会降低栅极结构的介电常数，以及减小栅极结构与基底之间界面位置氧的分布；在实际应用中，可以根据需要调整栅极结构中铪基硅酸盐介电层104的总厚度与高k氧化介电层106的总厚度之间的比值。
在其中一个实施例中，铪基硅酸盐介电层104中硅的原子百分比在硅的原子百分比和金属铪的原子百分比之和中的比例不小于0.1，即铪基硅酸盐介电层104中硅的原子百分比/(硅的原子百分比+金属铪的原子百分比)得到的值不小于0.1，铪基硅酸盐介电层104中硅的原子百分比越高，栅极结构与基底之间的界面越稳定，同时栅极结构的介电常数会降低。在实际应用中，可以通过调整形成铪基硅酸盐介电层104的工艺过程中的工艺温度、工艺压力、硅源的通入时间和通入流量来调整铪基硅酸盐介电层104中硅的原子百分比。在一定范围内，硅的原子百分比随着温度的升高、硅源的通入流量的减小而增加。同时，通过调整铪基硅酸盐介电层104中硅的原子百分比可以调节具有本申请中栅极结构的半导体器件对应的阈值电压。
如图7所示，在其中一个实施例中，叠层结构设置于基底上，基底包括衬底和位于衬底上的氧化介质层，叠层结构位于氧化介质层的上表面；栅极结构还包括：金属栅电极层206，位于叠层结构上。
在其中一个实施例中，栅极结构是采用如上述任一项栅极结构的制备方法制备而成。
本发明还提供一种半导体器件的制备方法，包括：
采用如上述任一项栅极结构的制备方法制备栅极结构的步骤。
在其中一个实施例中，半导体器件的制备方法还包括：
于所述栅极结构两侧的基底中分别形成源极结构和漏极结构。
在其中一实施例中，所述半导体器件包括互补金属氧化物半导体器件、动态随机存取存储器件及金属氧化物半导体场效应晶体管中的一种。
本发明还提供一种半导体器件，包括如上述任一项栅极结构。
应该理解的是，虽然图1、图2、图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1、图2、图4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。
Claims (18)
1.一种栅极结构的制备方法，其特征在于，包括：
提供基底；
于所述基底上形成叠层结构，所述叠层结构包括层叠的铪基硅酸盐介电层及高k氧化介电层；其中，所述高k介电层的介电常数大于所述铪基硅酸盐的介电常数。
2.根据权利要求1所述的制备方法，其特征在于，于所述基底上形成叠层结构的步骤包括：
于所述基底上形成所述铪基硅酸盐介电层；
于所述铪基硅酸盐介电层的上表面形成所述高k氧化介电层。
3.根据权利要求1所述的制备方法，其特征在于，所述于所述基底上形成叠层结构包括：
于所述基底上形成所述高k氧化介电层；
于所述高k氧化介电层的上表面形成所述铪基硅酸盐介电层。
4.根据权利要求1所述的制备方法，其特征在于，所述于所述基底上形成叠层结构包括：
于所述基底上形成依次交替叠置的所述铪基硅酸盐介电层及所述高k氧化介电层，所述叠层结构的顶层及底层均为铪基硅酸盐介电层。
5.根据权利要求1所述的制备方法，其特征在于，采用原子层沉积工艺形成所述铪基硅酸盐介电层，所述高k氧化介电层包括氧化铪介电层及氧化锆介电层中的至少一种。
6.根据权利要求5所述的制备方法，其特征在于，采用原子层沉积工艺形成所述铪基硅酸盐介电层的过程中包括多个沉积周期，各所述沉积周期中形成的所述铪基硅酸盐介电层的厚度不小于0.05纳米且不大于0.15纳米。
7.根据权利要求5所述的制备方法，其特征在于，所述铪基硅酸盐介电层中硅的原子百分比在硅的原子百分比和金属铪的原子百分比之和中的比例不小于0.1。
8.根据权利要求5所述的制备方法，其特征在于，所述原子层沉积工艺的工艺温度不小于200摄氏度且不大于400摄氏度，工艺压力不小于0.1托且不大于5托，所述原子层沉积工艺中的反应气体包括铪有机前驱体和硅有机前驱体，所述硅有机前驱体的通入流量不小于0.1标准立方厘米每分钟且不大于1100标准立方厘米每分钟，所述硅有机前驱体的通入时间不小于0.1秒且不大于5秒。
9.根据权利要求1所述的制备方法，其特征在于，所述基底包括衬底和位于衬底上表面的氧化介质层，所述叠层结构位于所述氧化介质层的上表面，所述于所述基底上形成叠层结构之后还包括：
于所述叠层结构上形成金属栅电极层。
10.根据权利要求1-9任一项所述的制备方法，其特征在于，所述于所述基底上形成叠层结构之后还包括：
对所述叠层结构进行退火处理。
11.根据权利要求10所述的制备方法，其特征在于，所述退火处理过程中，退火压力不小于1.0帕斯卡且不大于1.5帕斯卡，退火温度不小于500摄氏度且不大于900摄氏度。
12.一种栅极结构，其特征在于，包括：由层叠的铪基硅酸盐介电层及高k氧化介电层构成的叠层结构；
其中，所述高k介电层的介电常数大于所述铪基硅酸盐的介电常数。
13.根据权利要求12所述的栅极结构，其特征在于，所述叠层结构的底层为铪基硅酸盐介电层、所述叠层结构的顶层为高k氧化介电层；
或所述叠层结构的底层为高k氧化介电层、所述叠层结构的顶层为铪基硅酸盐介电层。
14.根据权利要求12所述的栅极结构，其特征在于，所述叠层结构包括依次交替叠置的所述铪基硅酸盐介电层及所述高k氧化介电层，所述叠层结构的顶层及底层均为所述铪基硅酸盐介电层。
15.根据权利要求12所述的栅极结构，其特征在于，所述铪基硅酸盐介电层中硅的原子百分比在硅的原子百分比和金属铪的原子百分比之和中的比例不小于0.1，所述高k氧化介电层包括氧化铪介电层及氧化锆介电层中的至少一种。
16.根据权利要求12所述的栅极结构，其特征在于，所述叠层结构设置于基底上，所述基底包括衬底和位于衬底上的氧化介质层，所述叠层结构位于所述氧化介质层的上表面；所述栅极结构还包括：
金属栅电极层，位于所述层叠结构上。
17.一种半导体器件的制备方法，其特征在于，包括：
采用如权利要求1-11任一项所述的栅极结构的制备方法制备所述栅极结构的步骤。
18.一种半导体器件，其特征在于，包括如权利要求12至16中任一项所述的栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111277190.8A CN116072527A (zh) | 2021-10-29 | 2021-10-29 | 栅极结构及其制备方法、半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111277190.8A CN116072527A (zh) | 2021-10-29 | 2021-10-29 | 栅极结构及其制备方法、半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116072527A true CN116072527A (zh) | 2023-05-05 |
Family
ID=86168513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111277190.8A Pending CN116072527A (zh) | 2021-10-29 | 2021-10-29 | 栅极结构及其制备方法、半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116072527A (zh) |
-
2021
- 2021-10-29 CN CN202111277190.8A patent/CN116072527A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102422389B1 (ko) | 반도체 디바이스를 위한 게이트 구조물 | |
| TW201729263A (zh) | 半導體裝置 | |
| US7564114B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| KR20200071852A (ko) | 강유전층을 포함하는 전자 소자 | |
| KR20130015167A (ko) | 에어 갭을 갖는 반도체 소자 및 그 제조 방법 | |
| US11996454B2 (en) | Gate-last ferroelectric field effect transistor and manufacturing method thereof | |
| CN112750685A (zh) | 氮化硼层、包括其的装置以及制造氮化硼层的方法 | |
| CN112786438A (zh) | 半导体器件及其栅极结构的形成方法 | |
| KR102311437B1 (ko) | 삽입 층을 구비한 반도체 구조체 및 이를 제조하는 방법 | |
| CN109962112B (zh) | 一种铁电栅场效应晶体管及其制备方法 | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| CN102157553B (zh) | 非对称半导体的结构及其形成方法 | |
| CN116072527A (zh) | 栅极结构及其制备方法、半导体器件及其制备方法 | |
| WO2022028159A1 (zh) | 氧化层、半导体结构及其制作方法 | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| TWI757165B (zh) | 半導體元件與方法 | |
| WO2014030389A1 (ja) | ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法 | |
| JP4562751B2 (ja) | 絶縁膜の形成方法 | |
| US20210288160A1 (en) | Semiconductor device and method for fabricating the same | |
| Li et al. | Fabrication of High-Mobility Si0. 7Ge0. 3 Channel FinFET for Optimization of Device Electrical Performance | |
| TWI582963B (zh) | 記憶體元件及其製造方法 | |
| JP3779556B2 (ja) | 電界効果トランジスタ | |
| US11777014B2 (en) | Controlled doping in a gate dielectric layer | |
| US11626482B2 (en) | Air spacer formation with a spin-on dielectric material | |
| TW201830526A (zh) | 製造半導體裝置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |