CN116031207A - 半导体结构及半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，方法包括：提供衬底，包括有源区和隔离区；在衬底上形成栅极结构、侧墙结构和第一介质层，侧墙结构位于栅极结构侧壁且都位于第一介质层内，侧墙结构包括牺牲层；在有源区上形成第一导电层；在第一导电层上形成第二导电层，在部分栅极结构上形成栅极导电层，第二导电层和栅极导电层之间具有初始第一开口；去除牺牲层形成第一开口，第一开口位于第二导电层和栅极导电层之间、以及第一导电层和栅极结构之间；去除部分隔离区上的栅极结构和侧墙结构在第一介质层内形成凹槽；在衬底上形成第二介质层，第二介质层封闭第一开口顶部形成第一密闭腔，第二介质层封闭凹槽形成隔离结构。所形成的半导体结构性能优化。

Description

半导体结构及半导体结构的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

随着半导体技术工艺节点的演进，器件尺寸的不断缩小和器件密度的上升带来了诸多问题，其中之一就是金属栅极(metal gate，简称MG)之间容易发生漏电，影响器件结构的性能。

因此，金属栅极之间的漏电问题是需要持续解决。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以解决金属栅极之间的漏电问题。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相邻的有源区和隔离区；在衬底上形成栅极结构、侧墙结构和第一介质层，所述栅极结构自有源区延伸至隔离区，所述侧墙结构位于栅极结构侧壁，所述侧墙结构和栅极结构位于第一介质层内，所述侧墙结构包括牺牲层；在有源区上形成第一导电层，所述第一导电层位于栅极结构两侧的第一介质层内，所述侧墙结构位于栅极结构和第一导电层之间；在第一导电层上形成第二导电层，在部分栅极结构上形成栅极导电层，所述第二导电层和栅极导电层之间具有初始第一开口，所述初始第一开口暴露出有源区和隔离区上的侧墙结构顶部表面；去除初始第一开口暴露出的牺牲层，形成第一开口，所述第一开口位于所述第二导电层和栅极导电层之间、以及位于所述第一导电层和栅极结构之间；去除所述牺牲层之后，去除部分隔离区上的栅极结构和侧墙结构，在第一介质层内形成凹槽，所述凹槽沿与栅极结构延伸方向垂直的方向贯穿所述栅极结构；在衬底上形成第二介质层，所述第二介质层封闭所述第一开口顶部，在第一导电层和栅极结构之间、以及第二导电层和栅极导电层之间形成第一密闭腔，所述第二介质层封闭所述凹槽形成隔离结构。

可选的，所述侧墙结构还包括：位于栅极结构侧壁表面和部分衬底表面的第一侧墙层，所述牺牲层位于第一侧墙层表面；以及位于牺牲层表面的第二侧墙层。

可选的，所述牺牲层的材料与所述第一侧墙层的材料不同；所述牺牲层的材料与所述第二侧墙层的材料不同；所述第一侧墙层和第二侧墙层的材料相同。

可选的，所述牺牲层的材料包括氧化硅，所述第一侧墙层和第二侧墙层的材料包括氮化硅。

可选的，所述第一侧墙层的厚度范围为小于等于3nm；所述第二侧墙层的厚度范围为小于等于3nm；所述牺牲层的厚度范围为2nm～5nm。

可选的，在衬底上形成第一导电层之前，还包括：在第一介质层上形成停止层，所述停止层暴露出所述栅极结构顶部表面和侧墙结构顶部表面。

可选的，在第一导电层上形成第二导电层，在部分栅极结构上形成栅极导电层之前，还包括：在停止层上形成第三介质层，所述第二导电层和栅极导电层位于所述第三介质层内。

可选的，所述第三介质层的材料与牺牲层的材料相同；去除所述牺牲层的同时，还包括：去除所述第三介质层。

可选的，去除所述第三介质层和牺牲层的工艺包括湿法刻蚀工艺。

可选的，去除部分隔离区上的栅极结构和侧墙结构的方法包括：在衬底上形成掩膜结构，所述掩膜结构暴露出部分隔离区上的栅极结构；以所述掩膜结构为掩膜，采用第一刻蚀工艺去除所述侧墙结构；去除所述侧墙结构之后，采用第二刻蚀工艺去除所述栅极结构；去除部分隔离区上的栅极结构和侧墙结构之后，去除所述掩膜结构。

可选的，所述第一刻蚀工艺包括干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括CHF₃、CH₂F₂或CH₃F气体；所述第二刻蚀工艺包括干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括HBr、Cl₂、SF₆或CF₄。

可选的，形成所述第二介质层的工艺包括化学气相沉积工艺。

可选的，所述第一开口的深宽比为：3:1～8:1。

可选的，所述凹槽的深宽比范围为：1:1～6:1。

可选的，所述隔离结构还封闭所述凹槽形成第二密闭腔。

可选的，还包括：形成位于栅极结构两侧有源区内的源漏掺杂区，所述第一导电层位于源漏掺杂区上。

可选的，所述衬底包括基底、位于基底上的鳍部结构以及位于基底上的隔离层，所述隔离层的顶部平面低于所述鳍部结构顶部表面，所述栅极结构横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内；所述隔离区位于相邻的鳍部结构之间。

可选的，所述栅极结构、侧墙结构和第一介质层的形成方法包括：在衬底上形成伪栅极结构；在伪栅极结构侧壁形成侧墙结构；在侧墙结构两侧的衬底内形成源漏掺杂区；形成源漏掺杂区之后，在衬底上形成第一介质层，所述源漏掺杂区、伪栅极结构和侧墙结构位于所述第一介质层内；去除所述伪栅极结构，在第一介质层内形成栅极开口；在栅极开口内形成栅极结构。

可选的，所述栅极结构包括：位于栅极开口侧壁表面和底部表面的栅介质层；位于栅介质层上的栅极层。

可选的，所述栅极结构还包括：位于栅介质层和栅极层之间的功函数结构。

相应地，本发明技术方案还提供一种半导体结构，包括：基底，所述基底包括相邻的有源区和隔离区；位于基底有源区上的鳍部结构以及位于基底上的隔离层，所述隔离层的顶部平面低于所述鳍部结构顶部表面，所述隔离区位于相邻的鳍部结构之间；位于隔离层上的栅极结构，所述栅极结构横跨所述鳍部结构；位于栅极结构侧壁的侧墙结构；位于栅极结构两侧鳍部结构内的源漏掺杂区，所述源漏掺杂区位于所述侧墙结构远离栅极结构的一端；位于隔离层上的第一介质层，所述栅极结构和侧墙结构位于第一介质层内，所述第一介质层暴露出所述栅极结构顶部表面，所述第一介质层内具有凹槽，所述凹槽沿与栅极结构延伸方向垂直的方向贯穿所述栅极结构；位于源漏掺杂区上的第一导电层，所述第一导电层位于栅极结构两侧的第一介质层内，所述侧墙结构位于栅极结构和第一导电层之间；

位于第一导电层上的第二导电层，位于部分栅极结构上的栅极导电层，所述第二导电层和栅极导电层之间具有第一开口，所述第一开口还位于第一导电层和栅极结构之间；位于第一介质层上的第二介质层，所述第二介质层封闭所述第一开口顶部成第一密闭腔，所述第一密闭腔位于第一导电层和栅极结构之间、以及第二导电层和栅极导电层之间，所述第二介质层封闭所述凹槽成隔离结构。

可选的，所述侧墙结构包括：位于栅极结构侧壁表面和部分衬底表面的第一侧墙层，以及位于第一介质层侧壁的第二侧墙层，所述第一开口位于第一侧墙层和第二侧墙层之间。

可选的，所述第一侧墙层和第二侧墙层的材料包括氮化硅。

可选的，所述第一侧墙层的厚度范围为小于等于3nm；所述第二侧墙层的厚度范围为小于等于3nm。

可选的，还包括：位于第一介质层上的停止层，所述停止层暴露出所述栅极结构顶部表面和侧墙结构顶部表面；位于停止层上的第三介质层，所述第二导电层和栅极导电层位于所述第三介质层内。

可选的，所述隔离结构封闭所述凹槽成第二密闭腔。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明技术方案中，通过先去除所述牺牲层，再去除部分隔离区上的栅极结构和侧墙结构，在第一介质层内形成凹槽，由于所述牺牲层先行去除，从而使得去除部分隔离区上的栅极结构和侧墙结构时，去除部分隔离区上的栅极结构和侧墙结构的工艺产生的反应副产物减少，并且只用去除部分隔离区上的栅极结构和侧墙结构不用再去除牺牲层，从而所述去除部分隔离区上的栅极结构和侧墙结构的工艺能够得到简化，所述栅极结构和侧墙结构容易去除干净；同时，后续再在衬底上形成第二介质层，所述第二介质层同时封闭所述第一开口顶部和所述凹槽，形成第一密闭腔和隔离结构的工艺为一道工艺，从而能够简化工艺流程，提高生产效率。

进一步，所述隔离结构还封闭所述凹槽形成第二密闭腔。从而所述隔离结构在隔断栅极结构的同时，具有较小的寄生电容。

附图说明

图1和图2是一实施例中半导体结构的示意图；

图3至图17是本发明一实施例中半导体结构形成过程的示意图；

图18是本发明另一实施例中半导体结构形成过程的示意图。

具体实施方式

如背景技术所述，金属栅极之间的漏电问题是需要持续解决，现结合具体的实施例进行分析说明。

图1和图2是一实施例中半导体结构的示意图。

请参考图1和图2，图1为图2省略侧墙结构的俯视图，图2为图1沿剖面线AA1方向的剖面结构示意图，所述半导体结构包括：衬底100，所述衬底100包括有源区I和位于有源区I之间的隔离区II；位于衬底100上的鳍部结构101；位于衬底100上的栅极结构102，所述栅极结构102横跨所述鳍部结构101；位于栅极结构102侧壁的侧墙结构，所述侧墙结构包括位于栅极结构102侧壁的第一侧墙层107和第二侧墙层108，所述第一侧墙层107和第二侧墙层108之间具有第一开口(未标示)；位于衬底100上的第一介质层111，所述侧墙结构和栅极结构102位于第一介质层111内；位于栅极结构102两侧的第一介质层111内的第一导电层106，所述侧墙结构位于栅极结构102和第一导电层106之间；位于第一导电层106上的第二导电层105，位于有源区I栅极结构102上的栅极导电层104，所述第二导电层105和栅极导电层104之间具有第二开口(未图示)；位于衬底100上的第二介质层112，所述第二介质层112封闭所述第二开口顶部，在第一侧墙层107和第二侧墙层108之间、以及第二导电层105和栅极导电层104之间形成第一密闭腔110；位于隔离区II上的隔离结构120，所述隔离结构120沿垂直于栅极结构102延伸方向上贯穿所述栅极结构102。

所述半导体结构的形成过程中，所述侧墙结构要先形成位于第一侧墙层107和第二侧墙层108之间的牺牲层，再在形成第二导电层105和栅极导电层104之间的第二开口时一起去除，形成所述侧墙结构。所述牺牲层的材料通常与第一侧墙层107和第二侧墙层108的材料不同，以便牺牲层能去除干净。

所述隔离结构106在形成第二导电层105和栅极导电层104之后，在形成第二导电层105和栅极导电层104之间的第二开口之前的步骤形成。形成所述隔离结构120时，需要先去除隔离区II上的栅极结构102以及第一侧墙层107、第二侧墙层108和牺牲层，在第二介质层112和第一介质层111内形成凹槽，再在凹槽内形成所述隔离结构120。由于去所述栅极结构102、第一侧墙层107、第二侧墙层108和牺牲层材料各不相同，从而所述去除工艺复杂，需要更换多道工艺进行去除，同时也容易产生较多的反应副产物，使得隔离区II上的所述栅极结构102无法完全被去除干净，影响隔离效果。

为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过先去除所述牺牲层，再去除部分隔离区上的栅极结构和侧墙结构，在第一介质层内形成凹槽，由于所述牺牲层先行去除，从而使得去除部分隔离区上的栅极结构和侧墙结构时，去除部分隔离区上的栅极结构和侧墙结构的工艺产生的反应副产物减少，并且只用去除部分隔离区上的栅极结构和侧墙结构不用再去除牺牲层，从而所述去除部分隔离区上的栅极结构和侧墙结构的工艺能够得到简化，所述栅极结构和侧墙结构容易去除干净；同时，后续再在衬底上形成第二介质层，所述第二介质层同时封闭所述第一开口顶部和所述凹槽，形成第一密闭腔和隔离结构的工艺为一道工艺，从而能够简化工艺流程，提高生产效率。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图17是本发明实施例中半导体结构形成过程的示意图。

请参考图3和图4，图3为图4的俯视图，图4为图3沿剖面线AA1方向的剖面结构示意图，提供衬底，所述衬底包括相邻的有源区I和隔离区II。

在本实施例中，所述衬底包括基底200、位于基底200上的鳍部结构201以及位于基底200上的隔离层202，所述隔离202的顶部平面低于所述鳍部结构201顶部表面。

在本实施例中，所述隔离区II位于相邻的鳍部结构201之间。

在本实施例中，所述基底200的材料为硅；所述鳍部结构201的材料包括硅。

在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP；所述鳍部结构的材料包括硅锗。

在其他实施例中，所述衬底为平面型衬底。

接下来，在衬底上形成栅极结构、侧墙结构和第一介质层，所述栅极结构自有源区I延伸至隔离区II，所述侧墙结构位于栅极结构侧壁，所述侧墙结构和栅极结构位于第一介质层内，所述侧墙结构包括牺牲层。所述栅极结构、侧墙结构和第一介质层的形成过程请参考图5至图8。

请参考图5和图6，图5为图6的俯视图，图6为图5沿剖面线AA1方向的剖面结构示意图，在衬底上形成伪栅极结构203；在伪栅极结构203侧壁形成侧墙结构。

在本实施例中，所述伪栅极结构203横跨所述鳍部结构201。

在本实施例中，所述侧墙结构包括：位于伪栅极结构203侧壁表面和部分衬底表面的第一侧墙层205；位于第一侧墙层205侧壁表面的牺牲层204；以及位于牺牲层204侧壁表面的第二侧墙层206。

所述牺牲层204的材料与所述第一侧墙层205的材料不同；所述牺牲层204的材料与所述第二侧墙层206的材料不同；所述第一侧墙层205和第二侧墙层206的材料相同。

所述牺牲层204的材料与所述第一侧墙层205和第二侧墙层206的材料不同，从而后续在去除牺牲层204时，所述去除工艺对第一侧墙层205和第二侧墙层206的损伤较小，从而能够在第一侧墙层205和第二侧墙层206之间形成空腔。

在本实施例中，所述牺牲层204的材料包括氧化硅，所述第一侧墙层205和第二侧墙层206的材料包括氮化硅。

在本实施例中，所述第一侧墙层205的厚度范围为小于等于3nm；所述第二侧墙层206的厚度范围为小于等于3nm；所述牺牲层204的厚度范围为2nm～5nm。

在其他实施例中，所述侧墙结构包括：位于伪栅极结构侧壁表面和部分衬底表面的牺牲层。

请继续参考图5和图6，在侧墙结构一侧的衬底内形成源漏掺杂区207。

在本实施例中，所述源漏掺杂区207位于伪栅极结构203两侧的鳍部结构201内。

所述源漏掺杂区207具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。

请参考图7和图8，图7为图8的俯视图，图8为图7沿剖面线AA1方向的剖面结构示意图，在衬底上形成第一介质层208，所述源漏掺杂区207、伪栅极结构203和侧墙结构位于所述第一介质层208内；在第一介质层208上形成停止层211，所述停止层211暴露出所述伪栅极结构203顶部表面和侧墙结构顶部表面。

所述停止层211用作后续在第二介质层内形成第二导电层时的刻蚀停止层。所述第一介质层208的材料与停止层211的材料不同。

所述第一介质层208的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。所述停止层211的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

在本实施例中，所述第一介质层208的材料包括氧化硅；所述停止层211的材料包括氮化硅。

请继续参考图7和图8，去除所述伪栅极结构203，在第一介质层208内形成栅极开口(未图示)；在栅极开口内形成栅极结构209。

所述栅极结构209包括：位于栅极开口侧壁表面和底部表面的栅介质层(未图示)；位于栅介质层上的栅极层(未图示)。

在本实施例中，所述栅极结构209还包括：位于栅介质层和栅极层之间的功函数结构。

所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数结构的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。

请参考图9和图10，图9为图10的俯视图，图10为图9沿剖面线AA1方向的剖面结构示意图，在有源区I上形成第一导电层210，所述第一导电层210位于栅极结构209两侧的第一介质层208内，所述停止层211暴露出所述第一导电层210顶部表面，所述侧墙结构位于栅极结构209和第一导电层210之间。

在本实施例中，所述第一导电层210位于源漏掺杂区207上。

所述第一导电层210的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。

请继续参考图9和图10，在停止层211上形成第三介质层212。

所述第三介质层212的材料与牺牲层204的材料相同。从而后续所述第三介质层212和牺牲层204能够同时被去除。

在本实施例中，所述第三介质层212的材料包括氧化硅。

请继续参考图9和图10，在第一导电层210上形成第二导电层213，在部分栅极结构209上形成栅极导电层214，所述第二导电层213和栅极导电层214位于所述第三介质层212内。

所述第二导电层213的材料包括金属或金属氮化物，所述栅极导电层214的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。

请参考图11、图12和图13，图11为图12和图13的俯视图，图12为图11沿剖面线AA1方向的剖面结构示意图，图13为图11沿剖面线BB1方向的剖面结构示意图，去除所述第三介质层212，在所述第二导电层213和栅极导电层214之间形成初始第一开口(未图示)，所述初始第一开口暴露出有源区和隔离区上的侧墙结构顶部表面；去除初始第一开口暴露出的牺牲层204，形成第一开口215，所述第一开口215位于所述第二导电层213和栅极导电层214之间、以及位于所述第一导电层210和栅极结构209之间。

在本实施例中，所述第一开口215位于所述第二导电层213和栅极导电层214之间、以及位于有源区I和隔离区II上的所述第一侧墙层205和第二侧墙层206之间。

在本实施例中，去除所述第三介质层212和牺牲层204的工艺包括湿法刻蚀工艺。所述湿法刻蚀工艺能够去除干净所述牺牲层204和第三介质层212的同时，对所述第二导电层213、栅极导电层214、第一侧墙层205和第二侧墙层206的损伤较小。

在本实施例中，所述第一开口215的深宽比为：3:1～8:1。

请参考图14和图15，图14为图15的俯视图，图15为图14沿剖面线BB1方向的剖面结构示意图，去除所述牺牲层204之后，去除部分隔离区II上的栅极结构209和侧墙结构，在第一介质层208内形成凹槽216，所述凹槽216沿与栅极结构209延伸方向垂直的方向贯穿所述栅极结构209。

在本实施例中，所述凹槽216的深宽比范围为：1:1～6:1。

去除部分隔离区II上的栅极结构209和侧墙结构的方法包括：在衬底上形成掩膜结构(未图示)，所述掩膜结构暴露出部分隔离区II上的栅极结构209；以所述掩膜结构为掩膜，采用第一刻蚀工艺去除所述侧墙结构；去除所述侧墙结构之后，采用第二刻蚀工艺去除所述栅极结构209；去除部分隔离区II上的栅极结构209和侧墙结构之后，去除所述掩膜结构。

在本实施例中，所述第一刻蚀工艺包括干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括CHF₃、CH₂F₂或CH₃F气体；所述第二刻蚀工艺包括干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括HBr、Cl₂、SF₆或CF₄。

由于所述牺牲层204先行去除，从而使得去除部分隔离区II上的栅极结构209和侧墙结构时，去除部分隔离区II上的栅极结构209和侧墙结构的工艺产生的反应副产物减少，并且只用去除部分隔离区II上的栅极结构209和侧墙结构不用再去除牺牲层204，从而所述去除部分隔离区II上的栅极结构209和侧墙结构的工艺能够得到简化，所述栅极结构209和侧墙结构容易去除干净，使得后续在凹槽216内形成的隔离结构的隔离效果较好，减少了相邻有源区I上的栅极结构209短路的情况。

请参考图16和图17，图16为在图12基础上的示意图，图17为在图15基础上的示意图，在衬底上形成第二介质层217，所述第二介质层217封闭所述第一开口215顶部，在第一导电层210和栅极结构209之间、以及第二导电层213和栅极导电层214之间形成第一密闭腔218，所述第二介质层217封闭所述凹槽216形成隔离结构219。

在本实施例中，形成所述第二介质层217的工艺包括化学气相沉积工艺。所述化学气相沉积工艺具有较快的沉积速率，从而容易封闭所述第一开口215顶部。

在本实施例中，所述第一密闭腔218位于所述第一导电层210和栅极结构209之间、以及第一侧墙层205和第二侧墙层206之间。

所述第一密闭腔218具有较小的介电常数，从而使得所述第一导电层210和栅极结构209之间、以及第二导电层213和栅极导电层214之间的寄生电容减小，从而能够提升器件的反应速度。

由于所述牺牲层204先行去除，再去除部分隔离区II上的栅极结构209和侧墙结构形成凹槽216，然后在衬底上形成第二介质层217，所述第二介质层217同时封闭所述第一开口215顶部和所述凹槽216，形成第一密闭腔218和隔离结构219的工艺为一道工艺，从而能够简化工艺流程，提高生产效率。

在另一实施例中，所述隔离结构还封闭所述凹槽形成第二密闭腔。

相应地，本发明实施例还提供一种半导体结构，请继续参考图16和图17，包括：

基底200，所述基底200包括相邻的有源区I和隔离区II；

位于基底200有源区I上的鳍部结构201以及位于基底200上的隔离层202，所述隔离层202的顶部平面低于所述鳍部结构201顶部表面，所述隔离区II位于相邻的鳍部结构201之间；

位于隔离层202上的栅极结构209，所述栅极结构209横跨所述鳍部结构201；

位于栅极结构209侧壁的侧墙结构；

位于栅极结构209两侧鳍部结构201内的源漏掺杂区207，所述源漏掺杂区207位于所述侧墙结构远离栅极结构209的一端；

位于隔离层202上的第一介质层208，所述栅极结构209和侧墙结构位于第一介质层208内，所述第一介质层208暴露出所述栅极结构209顶部表面，所述第一介质层208内具有凹槽216，所述凹槽216沿与栅极结构209延伸方向垂直的方向贯穿所述栅极结构209；

位于源漏掺杂区207上的第一导电层210，所述第一导电层210位于栅极结构209两侧的第一介质层208内，所述侧墙结构位于栅极结构209和第一导电层210之间；

位于第一导电层210上的第二导电层213，位于部分栅极结构209上的栅极导电层214，所述第二导电层213和栅极导电层214之间具有第一开口215，所述第一开口215还位于第一导电层210和栅极结构209之间；

位于第一介质层208上的第二介质层217，所述第二介质层217封闭所述第一开口215顶部成第一密闭腔218，所述第一密闭腔218位于第一导电层210和栅极结构209之间、以及第二导电层213和栅极导电层214之间，所述第二介质层217封闭所述凹槽216成隔离结构219。

在本实施例中，所述侧墙结构包括：位于栅极结构209侧壁表面和部分衬底表面的第一侧墙层205，以及位于第一介质层208侧壁的第二侧墙层206，所述第一开口215位于第一侧墙层205和第二侧墙层206之间。

在本实施例中，所述第一侧墙层205和第二侧墙层206的材料包括氮化硅。

在本实施例中，所述第一侧墙层205的厚度范围为小于等于3nm；所述第二侧墙层206的厚度范围为小于等于3nm。

在本实施例中，还包括：位于第一介质层208上的停止层211，所述停止层211暴露出所述栅极结构209顶部表面和侧墙结构顶部表面；位于停止层211上的第三介质层212，所述第二导电层213和栅极导电层214位于所述第三介质层212内。

在其他实施例中，所述隔离结构封闭所述凹槽成第二密闭腔。

图18是本发明另一实施例中半导体结构的示意图。

请参考图18，图18为在图15基础上的结构示意图，在衬底上形成第二介质层，所述第二介质层封闭所述第一开口215顶部，在第一导电层210和栅极结构209之间、以及第二导电层213和栅极导电层214之间形成第一密闭腔，所述第二介质层封闭所述凹槽216形成隔离结构317。

在本实施例中，所述隔离结构还封闭所述凹槽216形成第二密闭腔319。

从而所述隔离结构317在隔断栅极结构209的同时，具有较小的寄生电容。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (26)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括相邻的有源区和隔离区；

在衬底上形成栅极结构、侧墙结构和第一介质层，所述栅极结构自有源区延伸至隔离区，所述侧墙结构位于栅极结构侧壁，所述侧墙结构和栅极结构位于第一介质层内，所述侧墙结构包括牺牲层；

在有源区上形成第一导电层，所述第一导电层位于栅极结构两侧的第一介质层内，所述侧墙结构位于栅极结构和第一导电层之间；

在第一导电层上形成第二导电层，在部分栅极结构上形成栅极导电层，所述第二导电层和栅极导电层之间具有初始第一开口，所述初始第一开口暴露出有源区和隔离区上的侧墙结构顶部表面；

去除初始第一开口暴露出的牺牲层，形成第一开口，所述第一开口位于所述第二导电层和栅极导电层之间、以及位于所述第一导电层和栅极结构之间；

去除所述牺牲层之后，去除部分隔离区上的栅极结构和侧墙结构，在第一介质层内形成凹槽，所述凹槽沿与栅极结构延伸方向垂直的方向贯穿所述栅极结构；

在衬底上形成第二介质层，所述第二介质层封闭所述第一开口顶部，在第一导电层和栅极结构之间、以及第二导电层和栅极导电层之间形成第一密闭腔，所述第二介质层封闭所述凹槽形成隔离结构。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙结构还包括：位于栅极结构侧壁表面和部分衬底表面的第一侧墙层，所述牺牲层位于第一侧墙层表面；以及位于牺牲层表面的第二侧墙层。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料与所述第一侧墙层的材料不同；所述牺牲层的材料与所述第二侧墙层的材料不同；所述第一侧墙层和第二侧墙层的材料相同。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括氧化硅，所述第一侧墙层和第二侧墙层的材料包括氮化硅。

5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一侧墙层的厚度范围为小于等于3nm；所述第二侧墙层的厚度范围为小于等于3nm；所述牺牲层的厚度范围为2nm～5nm。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，在衬底上形成第一导电层之前，还包括：在第一介质层上形成停止层，所述停止层暴露出所述栅极结构顶部表面和侧墙结构顶部表面。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，在第一导电层上形成第二导电层，在部分栅极结构上形成栅极导电层之前，还包括：在停止层上形成第三介质层，所述第二导电层和栅极导电层位于所述第三介质层内。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第三介质层的材料与牺牲层的材料相同；去除所述牺牲层的同时，还包括：去除所述第三介质层。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述第三介质层和牺牲层的工艺包括湿法刻蚀工艺。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分隔离区上的栅极结构和侧墙结构的方法包括：在衬底上形成掩膜结构，所述掩膜结构暴露出部分隔离区上的栅极结构；以所述掩膜结构为掩膜，采用第一刻蚀工艺去除所述侧墙结构；去除所述侧墙结构之后，采用第二刻蚀工艺去除所述栅极结构；去除部分隔离区上的栅极结构和侧墙结构之后，去除所述掩膜结构。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺包括干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括CHF₃、CH₂F₂或CH₃F气体；所述第二刻蚀工艺包括干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括HBr、Cl₂、SF₆或CF₄。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二介质层的工艺包括化学气相沉积工艺。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的深宽比为：3:1～8:1。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽的深宽比范围为：1:1～6:1。

15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述隔离结构还封闭所述凹槽形成第二密闭腔。

16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成位于栅极结构两侧有源区内的源漏掺杂区，所述第一导电层位于源漏掺杂区上。

17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述衬底包括基底、位于基底上的鳍部结构以及位于基底上的隔离层，所述隔离层的顶部平面低于所述鳍部结构顶部表面，所述栅极结构横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内；所述隔离区位于相邻的鳍部结构之间。

18.如权利要求16所述的半导体结构的形成方法，其特征在于，所述栅极结构、侧墙结构和第一介质层的形成方法包括：在衬底上形成伪栅极结构；在伪栅极结构侧壁形成侧墙结构；在侧墙结构两侧的衬底内形成源漏掺杂区；形成源漏掺杂区之后，在衬底上形成第一介质层，所述源漏掺杂区、伪栅极结构和侧墙结构位于所述第一介质层内；去除所述伪栅极结构，在第一介质层内形成栅极开口；在栅极开口内形成栅极结构。

19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述栅极结构包括：位于栅极开口侧壁表面和底部表面的栅介质层；位于栅介质层上的栅极层。

20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括：位于栅介质层和栅极层之间的功函数结构。

21.一种半导体结构，其特征在于，包括：

基底，所述基底包括相邻的有源区和隔离区；

位于基底有源区上的鳍部结构以及位于基底上的隔离层，所述隔离层的顶部平面低于所述鳍部结构顶部表面，所述隔离区位于相邻的鳍部结构之间；

位于隔离层上的栅极结构，所述栅极结构横跨所述鳍部结构；

位于栅极结构侧壁的侧墙结构；

位于栅极结构两侧鳍部结构内的源漏掺杂区，所述源漏掺杂区位于所述侧墙结构远离栅极结构的一端；

位于隔离层上的第一介质层，所述栅极结构和侧墙结构位于第一介质层内，所述第一介质层暴露出所述栅极结构顶部表面，所述第一介质层内具有凹槽，所述凹槽沿与栅极结构延伸方向垂直的方向贯穿所述栅极结构；

位于源漏掺杂区上的第一导电层，所述第一导电层位于栅极结构两侧的第一介质层内，所述侧墙结构位于栅极结构和第一导电层之间；

位于第一导电层上的第二导电层，位于部分栅极结构上的栅极导电层，所述第二导电层和栅极导电层之间具有第一开口，所述第一开口还位于第一导电层和栅极结构之间；

位于第一介质层上的第二介质层，所述第二介质层封闭所述第一开口顶部成第一密闭腔，所述第一密闭腔位于第一导电层和栅极结构之间、以及第二导电层和栅极导电层之间，所述第二介质层封闭所述凹槽成隔离结构。

22.如权利要求21所述的半导体结构，其特征在于，所述侧墙结构包括：位于栅极结构侧壁表面和部分衬底表面的第一侧墙层，以及位于第一介质层侧壁的第二侧墙层，所述第一开口位于第一侧墙层和第二侧墙层之间。

23.如权利要求22所述的半导体结构，其特征在于，所述第一侧墙层和第二侧墙层的材料包括氮化硅。

24.如权利要求22所述的半导体结构，其特征在于，所述第一侧墙层的厚度范围为小于等于3nm；所述第二侧墙层的厚度范围为小于等于3nm。

25.如权利要求21所述的半导体结构，其特征在于，还包括：位于第一介质层上的停止层，所述停止层暴露出所述栅极结构顶部表面和侧墙结构顶部表面；位于停止层上的第三介质层，所述第二导电层和栅极导电层位于所述第三介质层内。

26.如权利要求21所述的半导体结构，其特征在于，所述隔离结构封闭所述凹槽成第二密闭腔。

Images