CN114823902A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114823902A
CN114823902A CN202110119086.XA CN202110119086A CN114823902A CN 114823902 A CN114823902 A CN 114823902A CN 202110119086 A CN202110119086 A CN 202110119086A CN 114823902 A CN114823902 A CN 114823902A
Authority
CN
China
Prior art keywords
forming
layer
isolation
opening
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110119086.XA
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110119086.XA priority Critical patent/CN114823902A/zh
Publication of CN114823902A publication Critical patent/CN114823902A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：所述开口暴露出部分第一鳍部、部分第二鳍部和部分第三区，所述第二方向垂直于所述第一方向，所述开口内的第三区上具有第一隔离结构，所述第一隔离结构包括第一隔离层以及位于第一隔离层上的第二隔离层，所述第一隔离层在所述第二方向上的尺寸大于所述第二隔离层在所述第二方向上的尺寸；在所述开口内第一区上形成第一栅极；在所述开口内第二区上形成第二栅极。所述开口沿所述第二方向上顶部大于底部的尺寸，利于栅极材料在所述开口内的填充，避免所述开口顶部先于所述开口底部提前封闭的情况，提高所形成的第一栅极和第二栅极的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。
目前半导体业界利用金属栅(Metal Gate)取代多晶硅栅电极来解决阈值电压Vt漂移、多晶硅栅耗尽效应、过高的栅电阻和费米能级的钉扎等现象。利用高K介质材料代替SiON和利用金属栅取代多晶硅栅的技术称为HKMG工艺技术。随着半导体技术的不断发展，FinFET器件的栅极尺寸也在不断的降低。HKMG技术中，在利用金属栅替代多晶硅栅的过程中，受限于FinFET器件的三维结构及小尺寸，金属栅材料不易于填充，导致形成的栅极结构性能不稳定，不利于器件性能的提高。
总之，现有的FinFET器件的技术有待进一步改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括基底，所述基底包括第一区、第二区和第三区，所述第三区位于所述第一区和所述第二区之间，且所述第三区两侧分别与所述第一区和所述第二区相邻，所述衬底还包括位于所述第一区上的若干第一鳍部，以及位于所述第二区上的若干第二鳍部，所述第一鳍部和所述第二鳍部均沿第一方向延伸；位于衬底上的层间介质层，所述层间介质层内具有沿第二方向自第一区延伸至所述第二区的开口，所述开口暴露出部分第一鳍部、部分第二鳍部和部分第三区，所述第二方向垂直于所述第一方向；位于所述开口内第三区上的第一隔离结构，所述第一隔离结构包括第一隔离层以及位于第一隔离层上的第二隔离层，所述第一隔离层在所述第二方向上的尺寸大于所述第二隔离层在所述第二方向上的尺寸；位于所述开口内第一区上的第一栅极，所述第一栅极位于所述第一鳍部的部分侧壁和顶部表面；位于所述开口内第二区上的第二栅极，所述第二栅极位于所述第二鳍部的部分侧壁和顶部表面。
可选的，所述衬底还包括位于所述基底上的第二隔离结构，所述第二隔离结构位于所述第一鳍部和所述第二鳍部部分侧壁表面，且所述第二隔离结构顶部表面低于所述第一鳍部和所述第二鳍部顶部表面；所述第一栅极和所述第二栅极还位于部分所述第二隔离结构表面；所述第一隔离结构位于所述第二隔离结构表面。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底，所述基底包括第一区、第二区和第三区，所述第三区位于所述第一区和所述第二区之间，且所述第三区两侧分别与所述第一区和所述第二区相邻，所述衬底还包括位于所述第一区上的若干第一鳍部，以及位于所述第二区上的若干第二鳍部，所述第一鳍部和所述第二鳍部均沿第一方向延伸；在所述衬底上形成层间介质层和第一隔离结构，所述层间介质层内具有沿第二方向自第一区延伸至第二区的开口，所述开口暴露出部分第一鳍部、部分第二鳍部和部分第三区，所述第二方向垂直于所述第一方向，所述开口内的第三区上具有第一隔离结构，所述第一隔离结构包括第一隔离层以及位于第一隔离层上的第二隔离层，所述第一隔离层在所述第二方向上的尺寸大于所述第二隔离层在所述第二方向上的尺寸；在所述开口内第一区上形成第一栅极；在所述开口内第二区上形成第二栅极。
可选的，所述层间介质层、所述开口的形成方法包括：形成横跨所述第一鳍部和所述第二鳍部的伪栅极结构，所述伪栅极结构位于所述第一鳍部和所述第二鳍部的部分侧壁和顶部表面，所述伪栅极结构包括伪栅极；在所述衬底上形成层间介质层，所述层间介质层位于所述伪栅极结构侧壁，并暴露出所述伪栅极顶部表面；刻蚀去除所述第三区上的所述伪栅极，在所述伪栅极和层间介质层内形成初始开口，所述初始开口底部暴露出所述衬底表面；在所述初始开口内形成所述第一隔离结构；形成所述第一隔离结构后，去除所述伪栅极，在所述层间介质层内形成所述开口和位于所述开口内的所述第一隔离结构。
可选的，所述初始开口的形成工艺包括干法刻蚀工艺。
可选的，所述第一隔离结构的形成方法包括：在所述初始开口内形成第一隔离层；形成所述第一隔离层后，在所述第一隔离层暴露出的所述初始开口侧壁形成第一侧墙；形成所述第一侧墙后，在所述初始开口内形成所述第二隔离层，所述第一隔离结构和所述第一侧墙填充满所述初始开口。
可选的，形成所述第一隔离结构后，形成所述第一栅极和所述第二栅极前，还包括去除所述第一侧墙。
可选的，所述第一隔离层的形成方法包括：在所述初始开口内形成初始第一隔离层，所述初始第一隔离层填充满所述第一开口；回刻所述初始第一隔离层，直到所述初始第一隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。
可选的，所述第一隔离层顶部表面低于所述第一鳍部顶部表面的尺寸范围为30纳米至150纳米；所述第一隔离层顶部表面和所述第二鳍部的顶部表面的尺寸范围为20纳米至100纳米。
可选的，所述初始第一隔离层的形成方法包括：在所述初始开口内、所述伪栅极表面、所述层间介质层表面形成第一介质材料层，所述第一介质材料层填满所述初始开口；平坦化所述第一介质材料层，直到暴露出所述伪栅极表面和所述层间介质层表面。
可选的，所述第一侧墙的形成方法包括：所述第一隔离层后，在所述初始开口内、所述层间介质层和所述伪栅极表面形成第一侧墙材料层；回刻所述第一侧墙材料层，直到暴露出所述第一隔离层、所述层间介质层和所述伪栅极的顶部表面。
可选的，所述衬底还包括位于所述基底上的第二隔离结构，所述第二隔离结构位于所述第一鳍部和所述第二鳍部部分侧壁表面，且所述第二隔离结构顶部表面低于所述第一鳍部和所述第二鳍部顶部表面；所述第一栅极和所述第二栅极还位于部分所述第一隔离结构表面；所述开口底部暴露出部分所述第二隔离结构顶部表面。
可选的，所述伪栅极结构还包括位于所述第一鳍部、所述第二鳍部和所述伪栅极之间的伪栅氧层；所述伪栅极结构还包括位于所述伪栅极侧壁的第二侧墙。
可选的，形成所述第一隔离结构后，形成第一栅极和第二栅极之前，还包括：去除所述伪栅氧层。
可选的，所述第一栅极的形成方法包括：所述第一区上的所述开口暴露出的第一鳍部表面形成第一栅氧层；在所述第一栅氧层上形成第一功函数层；在所述第一功函数层上形成第一金属材料层，所述第一金属材料层、所述第一功函数层和所述第一栅氧层填满所述第一区上的所述开口。
可选的，第二栅极的形成方法包括：所述第二区上的所述开口暴露出的第二鳍部表面形成第二栅氧层；在所述第二栅氧层上形成第二功函数层；在所述第二功函数层上形成第二金属材料层，所述第二金属材料层、所述第二功函数层和所述第二栅氧层填满所述第二区上的所述开口。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，在所述开口内第一区上形成第一栅极，在所述开口内第二区上形成第二栅极，所述开口内的第三区上具有第一隔离结构，所述第一隔离结构用于隔离第一栅极和第二栅极，所述第一隔离结构包括第一隔离层以及位于第一隔离层上的第二隔离层，所述第一隔离层在所述第二方向上的尺寸大于所述第二隔离层在所述第二方向上的尺寸，所述开口沿所述第二方向上顶部大于底部的尺寸，利于栅极材料在所述开口内的填充，避免所述开口顶部先于所述开口底部提前封闭的情况，提高所形成的第一栅极和第二栅极的性能。另外，所述第一隔离层对所述第一栅极和所述第二栅极起到主要隔离的作用，不改变所述第一隔离层的在所述第二方向上的尺寸，因此不会影响不同器件之间的隔离性能。
进一步，所述第一隔离层顶部表面低于所述第一鳍部顶部表面的尺寸范围为30纳米至150纳米；所述第一隔离层顶部表面和所述第二鳍部的顶部表面的尺寸范围为20纳米至100纳米。选用所述尺寸范围的意义在于，所述第一隔离层顶部表面低于所述第一鳍部顶部表面，利于使所述开口位于所述第一鳍部和所述第一隔离结构之间的宽度较大，利于栅极材料的填充，另一方面，不影响所述第一隔离结构对所述第一栅极和所述第二栅极的隔离性能。
本发明技术方案提供的半导体结构中，所述第一隔离结构用于隔离第一栅极和第二栅极，所述开口沿所述第二方向上顶部大于底部的尺寸，利于栅极材料在所述开口内的填充，避免所述开口顶部先于所述开口底部提前封闭的情况，提高所形成的第一栅极和第二栅极的性能。另外，所述第一隔离层对所述第一栅极和所述第二栅极起到主要隔离的作用，不改变所述第一隔离层的在所述第二方向上的尺寸，因此不会影响不同器件之间的隔离性能。
附图说明
图1至图5是一种半导体结构形成过程的剖面示意图；
图6至图14是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的FinFET技术形成的半导体结构，性能亟需提升。现结合一种半导体结构进行说明分析。
图1至图5是一种半导体结构形成过程的示意图。
请参考图1和图2，图1是俯视图，图2是沿着图1中XY方向的剖面结构示意图，提供衬底，所述衬底包括基底100，所述基底100包括第一区I和所述第一区I相邻的第二区II，位于所述第一区I上的若干第一鳍部101，位于所述第二区II上的若干第二鳍部102，以及位于所述基底100上的隔离区103，所述隔离区103位于所述第一鳍部101和所述第二鳍部102部分侧壁表面，且所述隔离结构103顶部表面低于所述第一鳍部101和所述第二鳍部102顶部表面；形成横跨所述第一鳍部101的第一伪栅极104，所述第一伪栅极104位于所述第一鳍部101部分侧壁和顶部表面；形成横跨所述第二鳍部102的第二伪栅极105，所述第二伪栅极105位于所述第二鳍部102部分侧壁和顶部表面。
请参考图3和图4，图3是俯视图，图4是沿着图3中XY方向的剖面结构示意图，在所述衬底上形成层间介质层106，所述层间介质层106位于所述第一伪栅极104和所述第二伪栅极105的侧壁，并暴露出所述第一伪栅极104和所述第二伪栅极105的顶部表面；去除所述第一伪栅极104在所述层间介质层106内形成第一沟槽107；去除所述第二伪栅极105，在所述层间介质层106内形成第二沟槽108。
请参考图5，图5的视图方向同图4，在所述第一沟槽107内形成第一栅极109；在所述第二沟槽108内形成第二栅极110。
上述方法中，位于所述第一区I和所述第二区II之间的层间介质层106形成的介质墙A(如图3和图4所示)，用于隔离第一区I和所述第二区II上的不同FinFET器件。随着半导体工艺的进一步发展，器件尺寸不断缩小，所述第一沟槽107位于所述第一鳍部101和所述介质墙A之间的第一开口a(如图4所示)的宽度也越来越小，从而导致在所述第一沟槽107内填充栅极材料形成所述第一栅极109时，容易造成所述第一开口a的顶部先于所述第一开口a底部封闭的情况，从而造成形成的所述第一栅极109内具有较多的缺陷，降低所述第一栅极109的性能。同样的，所述第二沟槽108位于所述第二鳍部102和所述介质墙A之间的第二开口b(如图4所示)的宽度也越来越小，影响所述第二栅极110的性能。在另一种实施例中，通过降低所述介质墙A的宽度，以提高所述第一开口a和所述第二开口b的宽度，所述方法会降低所述介质墙A对所述第一区I上的器件和所述第二区II上的器件的隔离作用。整体上，也不利于提高器件的性能。
需要说明的是所述宽度指沿垂直于所述第一鳍部101(或所述第二鳍部102)延伸方向的尺寸。
为解决所述技术问题，本发明提供一种半导体结构的形成方法中，在所述开口内第一区上形成第一栅极，在所述开口内第二区上形成第二栅极，所述开口内的第三区上具有第一隔离结构，所述第一隔离结构用于隔离第一栅极和第二栅极，所述第一隔离结构包括第一隔离层以及位于第一隔离层上的第二隔离层，所述第一隔离层在所述第二方向上的尺寸大于所述第二隔离层在所述第二方向上的尺寸，所述开口沿所述第二方向上顶部大于底部的尺寸，利于栅极材料在所述开口内的填充，避免所述开口顶部先于所述开口底部提前封闭的情况，提高所形成的第一栅极和第二栅极的性能。另外，所述第一隔离层对所述第一栅极和所述第二栅极起到主要隔离的作用，不改变所述第一隔离层的在所述第二方向上的尺寸，因此不会影响不同器件之间的隔离性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图14是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图6和图7，图6是俯视图，图7是沿着图6中MN方向的剖面结构示意图，提供衬底，所述衬底包括基底200，所述基底200包括第一区I、第二区II和第三区III，所述第三区III位于所述第一区I和所述第二区II之间，且所述第三区III两侧分别与所述第一区I和所述第二区II相邻，所述衬底还包括位于所述第一区I上的若干第一鳍部201，以及位于所述第二区II上的若干第二鳍部202，所述第一鳍部201和第二鳍部202均沿第一方向X延伸。
本实施例中，所述基底200的材料为硅。其他实施例中，所述基底200还可以为绝缘体上硅(SOI)结构或者绝缘体上锗结构。
本实施例中，所述第一鳍部201和所述第二鳍部202的材料均为硅。其他实施例中，所述第一鳍部201和所述第二鳍部202的材料还可以为单晶锗、锗化硅、砷化镓等半导体材料。
所述第一区I和所述第二区II用于形成不同的器件，所述第三区III用于形成隔离所述第一区I和所述第二区II上不同器件的第一隔离结构。
本实施例中，所述衬底还包括位于所述基底200上的第二隔离结构203，所述第二隔离结构203位于所述第一鳍部201和所述第二鳍部201部分侧壁表面，且所述第二隔离结构203顶部表面低于所述第一鳍部201和所述第二鳍部202顶部表面。
所述第二隔离结构203的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第二隔离结构203的材料为氧化硅。所述第二隔离结构203用于实现不同的器件之间的电绝缘。
后续，在所述衬底上形成层间介质层和第一隔离结构，所述层间介质层内具有沿第二方向Y自第一区I延伸至第二区II的开口，所述开口暴露出部分第一鳍部201、部分第二鳍部202和部分第三区III，所述第二方向Y垂直于所述第一方向X，所述开口内的第三区III上具有第一隔离结构，所述第一隔离结构包括第一隔离层以及位于第一隔离层上的第二隔离层，所述第一隔离层在所述第二方向Y上的尺寸大于所述第二隔离层在所述第二方向Y上的尺寸。所述层间介质层、所述开口的形成方法请参考图6至图13。
请继续参考图6和图7，形成横跨所述第一鳍部201和所述第二鳍部202的伪栅极结构(图中未标出)，所述伪栅极结构位于所述第一鳍部201和所述第二鳍部202的部分侧壁和顶部表面，所述伪栅极结构包括伪栅极204。
本实施例中，所述伪栅极结构还包括位于所述第一鳍部201、所述第二鳍部202和所述伪栅极204之间的伪栅氧层206；所述伪栅极结构还包括位于所述伪栅极204侧壁的第二侧墙205。
本实施例中，所述伪栅极204的材料为多晶硅。其他实施例中，所述伪栅极的材料还可以为无定型硅、碳化硅等。所述伪栅极204用于为后续形成第一栅极、第二栅极以及第一隔离结构占据位置。
请参考图8和图9，图8是俯视图，图9是沿着图8中MN方向的剖面结构示意图，在所述衬底上形成层间介质层207，所述层间介质层207位于所述伪栅极结构侧壁，并暴露出所述伪栅极204顶部表面；刻蚀去除所述第三区III上的所述伪栅极204，在所述伪栅极204和层间介质层207内形成初始开口208，所述初始开口208底部暴露出所述衬底表面。
具体地，本实施例中，所述开口208底部暴露出部分所述第二隔离结构203顶部表面。
所述层间介质层207的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层207的材料为氧化硅。所述层间介质层207用于后续器件制造工艺中隔离金属互连线与器件，降低金属与衬底之间的寄生电容，改善金属横跨不同的区域而形成寄生的场效应晶体管。
本实施例中，具体地，所述伪栅极结构还位于部分所述第一隔离结构203表面。
所述初始开口208的形成工艺包括干法刻蚀工艺。本实施例中，所述初始开口208的形成工艺为干法刻蚀工艺，利于形成具有较好形貌的所述初始开口208。所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF4、CHF3中的一种或者两种的结合，功率范围为300瓦至1000瓦。所述初始开口208用于形成所述第一隔离结构。
后续，在所述初始开口208内形成所述第一隔离结构。所述第一隔离结构的形成方法包括请参考图10至图12。
请参考图10，图10的视图方向同图9，在所述初始开口208内形成第一隔离层209。
所述第一隔离层209的形成方法包括：在所述初始开口208内形成初始第一隔离层(图中未标出)，所述初始第一隔离层填充满所述初始开口208；回刻所述初始第一隔离层，直到所述初始第一隔离层的顶部表面低于所述第一鳍部201和所述第二鳍部202的顶部表面。
所述初始第一隔离层209的形成方法包括：在所述初始开口208内、所述伪栅极204表面、所述层间介质层207表面形成第一介质材料层(图中未示出)，所述第一介质材料层填满所述初始开口208；平坦化所述第一介质材料层，直到暴露出所述伪栅极204表面和所述层间介质层207表面。
所述第一介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第一介质材料层的材料为氧化硅，所述第一隔离层209由所述第一介质材料层形成，故所述第一隔离层209的材料也为氧化硅。
所述第一介质材料层的形成工艺为化学气相淀积工艺。本实施例中，所述第一介质材料层的形成方法为流体化学气相淀积工艺。所述流体化学气相沉积工艺利于减少所形成的第一介质材料层内的空隙等缺陷，具有很好的填充性能。
所述第一隔离层209顶部表面低于所述第一鳍部201顶部表面的尺寸范围为30纳米至150纳米；所述第一隔离层209顶部表面和所述第二鳍部202的顶部表面的尺寸范围为20纳米至100纳米。选用所述尺寸范围的意义详见后续图12的描述。
请参考图11，图11的视图方向同图9，形成所述第一隔离层209后，在所述第一隔离层209暴露出的所述初始开口208侧壁形成第一侧墙210。
所述第一侧墙210的形成方法包括：所述第一隔离层209后，在所述初始开口208内、所述层间介质层207和所述伪栅极204表面形成第一侧墙材料层(图中未标出)；回刻所述第一侧墙材料层，直到暴露出所述第一隔离层209、所述层间介质层207和所述伪栅极204的顶部表面。
所述第一侧墙210的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第一侧墙210的材料为氮化硅。所述第一侧墙210的材料与所述第一隔离层209和后续形成的第二隔离层的材料不同，以便于后续去除所述第一侧墙210时，选用对所述第一侧墙210具有较大刻蚀选择比的工艺，减少对所述第一隔离层209和所述第二隔离层的刻蚀损伤。
本实施例中，可以通过调节所述第一侧墙210的在沿所述第二方向Y上的尺寸，即所述第一侧墙材料层的厚度，来调节所述第二隔离层的在沿所述第二方向Y上的尺寸。
请参考图12，图12的视图方向同图9，形成所述第一侧墙210后，在所述初始开口208内形成所述第二隔离层211，所述第一隔离结构和所述第一侧墙210填充满所述初始开口208。
所述第一隔离结构包括第一隔离层209以及位于第一隔离层209上的第二隔离层211，所述第一隔离层209在所述第二方向Y上的尺寸大于所述第二隔离层211在所述第二方向Y上的尺寸。后续去除所述伪栅极204，在所述层间介质层207内形成开口和位于所述开口内的所述第一隔离结构；在所述开口内第一区I上形成第一栅极；在所述开口内第二区II上形成第二栅极。所述第一区I(所述第二区II)上的所述开口沿所述第二方向Y上顶部大于底部的尺寸，利于第一栅极材料(第二栅极材料)在所述第一区I(所述第二区II)上的开口内的填充，避免所述开口顶部先于所述开口底部提前封闭的情况，提高所形成的第一栅极和第二栅极的性能。
所述第二隔离层211厚度范围为25纳米至150纳米；所述第一隔离层209的厚度范围为35纳米至200纳米。所述厚度指沿垂直于所述衬底方向上的尺寸。所述第一隔离层209对所述第一栅极和所述第二栅极起到主要隔离的作用，不改变所述第一隔离层209的在所述第二方向上的尺寸，因此不会影响不同器件之间的隔离性能。
所述第一隔离层209顶部表面低于所述第一鳍部201顶部表面的尺寸范围为30纳米至150纳米；所述第一隔离层209顶部表面和所述第二鳍部202的顶部表面的尺寸范围为20纳米至100纳米。选用所述尺寸范围的意义在于，所述第一隔离层209顶部表面低于所述第一鳍部201(所述第二鳍部202)顶部表面，利于使所述开口位于所述第一鳍部201和所述第一隔离结构之间的宽度较大，利于栅极材料的填充，另一方面，不影响所述第一隔离结构对所述第一栅极和所述第二栅极的隔离性能。
请参考图13，图13的视图方向同图9，形成所述第一隔离结构后，去除所述伪栅极204，在所述层间介质层207内形成所述开口212和位于所述开口内212的所述第一隔离结构。
本实施例中，去除所述伪栅极204的工艺为湿法刻蚀工艺。所述湿法刻蚀工艺采用的溶液包括四甲基氢氧化铵溶液，由于四甲基氢氧化铵溶液对多晶硅材料相对于硅、氧化硅具有较大的刻蚀比。即，使得去除所述伪栅极204的工艺过程中，使伪栅极204相对于所述衬底、所述第一隔离结构和所述层间介质层207具有较大的刻蚀选择比，减少去除所述伪栅极204的过程对所述衬底、所述第一隔离结构和所述层间介质层207的损伤。
本实施例中，形成所述第一隔离结构后，形成所述第一栅极和所述第二栅极前，还包括去除所述第一侧墙210。
去除所述第一侧墙210的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。本实施例中，去除所述第一侧墙210的工艺为湿法刻蚀工艺。所述湿法刻蚀工艺采用的溶液包括磷酸溶液。由于磷酸对所述第一侧墙210具有较大的选择比，减少所述湿法刻蚀工艺过程对所述第一隔离层209和所述第二隔离层的刻蚀损伤。
本实施例中，形成所述第一隔离结构后，形成所述第一栅极和所述第二栅极之前，还包括：去除所述伪栅氧层206。
请参考图14，图14的视图方向同图9，在所述开口212内第一区I上形成第一栅极213；在所述开口212内第二区II上形成第二栅极214。
本实施例中，所述第一栅极213的形成方法包括：所述第一区I上的所述开口212暴露出的第一鳍部201表面形成第一栅氧层(图中未标出)；在所述第一栅氧层上形成第一功函数层(图中未标出)；在所述第一功函数层上形成第一金属材料层(图中未标出)，所述第一金属材料层、所述第一功函数层和所述第一栅氧层填满所述第一区I上的所述开口212。
本实施例中，所述第一金属材料层的材料为钨。其他实施例中，所述第一金属材料层还可以为铜、铝等。
本实施例中，所述第二栅极214的形成方法包括：所述第二区II上的所述开口212暴露出的第二鳍部202表面形成第二栅氧层(图中未标出)；在所述第二栅氧层上形成第二功函数层(图中未标出)；在所述第二功函数层上形成第二金属材料层(图中未标出)，所述第二金属材料层、所述第二功函数层和所述第二栅氧层填满所述第二区II上的所述开口212。
本实施例中，所述第二金属材料层的材料为钨。其他实施例中，所述第二金属材料层还可以为铜、铝等。
具体地，所述第一栅极201和所述第二栅极202还位于部分所述第一隔离结构203表面。
相应的，本发明另一实施例技术方案还提供一种上述形成方法所形成的半导体结构的实施例，请继续参考图14，包括：衬底，所述衬底包括基底200，所述基底200包括第一区I、第二区II和第三区III，所述第三区III位于所述第一区I和所述第二区II之间，且所述第三区III两侧分别与所述第一区I和所述第二区II相邻，所述衬底还包括位于所述第一区I上的若干第一鳍部201，以及位于所述第二区II上的若干第二鳍部202，所述第一鳍部201和所述第二鳍部202均沿第一方向X延伸；位于衬底上的层间介质层207，所述层间介质层207内具有沿第二方向Y自第一区I延伸至所述第二区II的开口212(如图13)，所述开口212暴露出部分第一鳍部201、部分第二鳍部202和部分第三区III，所述第二方向Y垂直于所述第一方向X；位于所述开口212内第三区III上的第一隔离结构，所述第一隔离结构包括第一隔离层209以及位于第一隔离层209上的第二隔离层211，所述第一隔离层209在所述第二方向Y上的尺寸大于所述第二隔离层211在所述第二方向Y上的尺寸；位于所述开口212内第一区I上的第一栅极213，第一栅极213位于所述第一鳍部201的部分侧壁和顶部表面；位于所述开口212内第二区II上的第二栅极214，所述第二栅极214位于所述第二鳍部202的部分侧壁和顶部表面。
由于所述第一隔离层209在所述第二方向Y上的尺寸大于所述第二隔离层211在所述第二方向Y上的尺寸，因此所述第一区I(所述第二区II)上的所述开口沿所述第二方向Y上顶部大于底部的尺寸，利于第一栅极材料(第二栅极材料)在所述第一区I(所述第二区II)上的开口内的填充，避免所述开口顶部先于所述开口底部提前封闭的情况，提高所形成的第一栅极213和第二栅极214的性能。
所述衬底还包括位于所述基底200上的第二隔离结构，所述第二隔离结构位于所述第一鳍部201和所述第二鳍部202部分侧壁表面，且所述第二隔离结构顶部表面低于所述第一鳍部201和所述第二鳍部202顶部表面；所述第一栅极213和所述第二栅极214还位于部分所述第二隔离结构203表面；所述第一隔离结构位于所述第二隔离结构203表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括基底，所述基底包括第一区、第二区和第三区，所述第三区位于所述第一区和所述第二区之间，且所述第三区两侧分别与所述第一区和所述第二区相邻，所述衬底还包括位于所述第一区上的若干第一鳍部，以及位于所述第二区上的若干第二鳍部，所述第一鳍部和所述第二鳍部均沿第一方向延伸；
位于衬底上的层间介质层，所述层间介质层内具有沿第二方向自第一区延伸至所述第二区的开口，所述开口暴露出部分第一鳍部、部分第二鳍部和部分第三区，所述第二方向垂直于所述第一方向；
位于所述开口内第三区上的第一隔离结构，所述第一隔离结构包括第一隔离层以及位于第一隔离层上的第二隔离层，所述第一隔离层在所述第二方向上的尺寸大于所述第二隔离层在所述第二方向上的尺寸；
位于所述开口内第一区上的第一栅极，所述第一栅极位于所述第一鳍部的部分侧壁和顶部表面；
位于所述开口内第二区上的第二栅极，所述第二栅极位于所述第二鳍部的部分侧壁和顶部表面。
2.如权利要求1所述的半导体结构，其特征在于，所述衬底还包括位于所述基底上的第二隔离结构，所述第二隔离结构位于所述第一鳍部和所述第二鳍部部分侧壁表面，且所述第二隔离结构顶部表面低于所述第一鳍部和所述第二鳍部顶部表面；所述第一栅极和所述第二栅极还位于部分所述第二隔离结构表面；所述第一隔离结构位于所述第二隔离结构表面。
3.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底，所述基底包括第一区、第二区和第三区，所述第三区位于所述第一区和所述第二区之间，且所述第三区两侧分别与所述第一区和所述第二区相邻，所述衬底还包括位于所述第一区上的若干第一鳍部，以及位于所述第二区上的若干第二鳍部，所述第一鳍部和所述第二鳍部均沿第一方向延伸；
在所述衬底上形成层间介质层和第一隔离结构，所述层间介质层内具有沿第二方向自第一区延伸至第二区的开口，所述开口暴露出部分第一鳍部、部分第二鳍部和部分第三区，所述第二方向垂直于所述第一方向，所述开口内的第三区上具有第一隔离结构，所述第一隔离结构包括第一隔离层以及位于第一隔离层上的第二隔离层，所述第一隔离层在所述第二方向上的尺寸大于所述第二隔离层在所述第二方向上的尺寸；
在所述开口内第一区上形成第一栅极；
在所述开口内第二区上形成第二栅极。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述层间介质层、所述开口的形成方法包括：形成横跨所述第一鳍部和所述第二鳍部的伪栅极结构，所述伪栅极结构位于所述第一鳍部和所述第二鳍部的部分侧壁和顶部表面，所述伪栅极结构包括伪栅极；在所述衬底上形成层间介质层，所述层间介质层位于所述伪栅极结构侧壁，并暴露出所述伪栅极顶部表面；刻蚀去除所述第三区上的所述伪栅极，在所述伪栅极和层间介质层内形成初始开口，所述初始开口底部暴露出所述衬底表面；在所述初始开口内形成所述第一隔离结构；形成所述第一隔离结构后，去除所述伪栅极，在所述层间介质层内形成所述开口和位于所述开口内的所述第一隔离结构。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述初始开口的形成工艺包括干法刻蚀工艺。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一隔离结构的形成方法包括：在所述初始开口内形成第一隔离层；形成所述第一隔离层后，在所述第一隔离层暴露出的所述初始开口侧壁形成第一侧墙；形成所述第一侧墙后，在所述初始开口内形成所述第二隔离层，所述第一隔离结构和所述第一侧墙填充满所述初始开口。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述第一隔离结构后，形成所述第一栅极和所述第二栅极前，还包括去除所述第一侧墙。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一隔离层的形成方法包括：在所述初始开口内形成初始第一隔离层，所述初始第一隔离层填充满所述第一开口；回刻所述初始第一隔离层，直到所述初始第一隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一隔离层顶部表面低于所述第一鳍部顶部表面的尺寸范围为30纳米至150纳米；所述第一隔离层顶部表面和所述第二鳍部的顶部表面的尺寸范围为20纳米至100纳米。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述初始第一隔离层的形成方法包括：在所述初始开口内、所述伪栅极表面、所述层间介质层表面形成第一介质材料层，所述第一介质材料层填满所述初始开口；平坦化所述第一介质材料层，直到暴露出所述伪栅极表面和所述层间介质层表面。
11.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一侧墙的形成方法包括：所述第一隔离层后，在所述初始开口内、所述层间介质层和所述伪栅极表面形成第一侧墙材料层；回刻所述第一侧墙材料层，直到暴露出所述第一隔离层、所述层间介质层和所述伪栅极的顶部表面。
12.如权利要求3所述的半导体结构的形成方法，其特征在于，所述衬底还包括位于所述基底上的第二隔离结构，所述第二隔离结构位于所述第一鳍部和所述第二鳍部部分侧壁表面，且所述第二隔离结构顶部表面低于所述第一鳍部和所述第二鳍部顶部表面；所述第一栅极和所述第二栅极还位于部分所述第一隔离结构表面；所述开口底部暴露出部分所述第二隔离结构顶部表面。
13.如权利要求3所述的半导体结构的形成方法，其特征在于，所述伪栅极结构还包括位于所述第一鳍部、所述第二鳍部和所述伪栅极之间的伪栅氧层；所述伪栅极结构还包括位于所述伪栅极侧壁的第二侧墙。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述第一隔离结构后，形成所述第一栅极和所述第二栅极之前，还包括：去除所述伪栅氧层。
15.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一栅极的形成方法包括：所述第一区上的所述开口暴露出的第一鳍部表面形成第一栅氧层；在所述第一栅氧层上形成第一功函数层；在所述第一功函数层上形成第一金属材料层，所述第一金属材料层、所述第一功函数层和所述第一栅氧层填满所述第一区上的所述开口。
16.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二栅极的形成方法包括：所述第二区上的所述开口暴露出的第二鳍部表面形成第二栅氧层；在所述第二栅氧层上形成第二功函数层；在所述第二功函数层上形成第二金属材料层，所述第二金属材料层、所述第二功函数层和所述第二栅氧层填满所述第二区上的所述开口。
CN202110119086.XA 2021-01-28 2021-01-28 半导体结构及其形成方法 Pending CN114823902A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110119086.XA CN114823902A (zh) 2021-01-28 2021-01-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110119086.XA CN114823902A (zh) 2021-01-28 2021-01-28 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114823902A true CN114823902A (zh) 2022-07-29

Family

ID=82526538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110119086.XA Pending CN114823902A (zh) 2021-01-28 2021-01-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114823902A (zh)

Similar Documents

Publication Publication Date Title
TWI399856B (zh) 塊晶鰭式場效電晶體裝置
KR20080099485A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
CN111508897A (zh) 半导体器件及其形成方法
KR20060099876A (ko) 반도체 소자의 게이트 형성방법
CN108807179B (zh) 半导体结构及其形成方法
CN116325080A (zh) 半导体结构及半导体结构的形成方法
WO2013000197A1 (zh) 一种半导体结构及其制造方法
CN113809011B (zh) 半导体结构及其形成方法
CN113903666B (zh) 半导体结构及其形成方法
CN114823902A (zh) 半导体结构及其形成方法
CN111755498A (zh) 半导体结构及其形成方法
CN113451208B (zh) 半导体结构及其形成方法
CN113764272B (zh) 半导体结构及其形成方法
CN109904072B (zh) 半导体器件及其形成方法
CN113823564B (zh) 半导体结构及其形成方法
CN110120415B (zh) 半导体结构及其形成方法
CN116799058A (zh) 半导体结构及其形成方法
CN113497034A (zh) 半导体结构及其形成方法
CN115881811A (zh) 半导体结构及其形成方法
CN116072713A (zh) 半导体结构及其形成方法
CN114678421A (zh) 半导体结构及其形成方法
CN115810582A (zh) 半导体结构及其形成方法
CN118039567A (zh) 半导体结构的形成方法
CN115692415A (zh) 半导体结构及其形成方法
CN118039480A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination