CN115132842A - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN115132842A
CN115132842A CN202110328178.9A CN202110328178A CN115132842A CN 115132842 A CN115132842 A CN 115132842A CN 202110328178 A CN202110328178 A CN 202110328178A CN 115132842 A CN115132842 A CN 115132842A
Authority
CN
China
Prior art keywords
fin
silicon
insulating layer
forming
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110328178.9A
Other languages
English (en)
Inventor
苏博
何超
亚伯拉罕·庾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110328178.9A priority Critical patent/CN115132842A/zh
Publication of CN115132842A publication Critical patent/CN115132842A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法,结构包括:衬底,衬底上具有若干平行排列的鳍部结构;位于衬底上的栅极结构、位于栅极结构两侧鳍部结构内的源漏掺杂区以及第二绝缘层,源漏掺杂区内具有第一离子,栅极结构横跨鳍部结构且位于第二绝缘层内;位于第二绝缘层内的金属层,金属层延伸方向与鳍部结构排列方向相同,金属层位于源漏掺杂区上;位于第二绝缘层内和鳍部结构内的第一隔离结构,第一隔离结构延伸方向与鳍部结构排列方向相同,第一隔离结构位于相邻金属层之间。位于第二绝缘层内的第二隔离结构,第二隔离结构延伸方向与鳍部结构排列方向相同,第二隔离结构位于第一隔离结构上,且与第二隔离结构位于相邻的金属层之间。所述结构性能得到提升。

Description

半导体结构及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种半导体结构及半导体结构的形成方法
背景技术
随着半导体技术的不断发展,集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前,由于高器件密度、高性能和低成本的需求,半导体工业已经进步到纳米技术工艺节点,半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小,来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管,FinFET是用于20nm及以下工艺节点的先进半导体器件,其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应,还可以有效提高在衬底上形成的晶体管阵列的密度,同时,FinFET中的栅极环绕鳍片(鳍形沟道)设置,因此能从三个面来控制静电,在静电控制方面的性能也更突出。
为了进一步提高FinFET工艺中器件的密度,可以设计很多单扩散区切断(singlediffusion break,简称SDB)来形成更多的更窄的浅沟槽隔离,以节省栅极阵列的区域。
然而,现有的设计单扩散区切断形成浅沟槽隔离的工艺和性能还有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法,以提升半导体结构性能。
为解决上述技术问题,本发明技术方案提供一种半导体结构,包括:衬底,所述衬底上具有若干平行排列的鳍部结构和第一绝缘层,所述第一绝缘层位于鳍部结构侧壁且第一绝缘层的顶部平面低于所述鳍部结构顶部表面;位于衬底上的栅极结构以及位于栅极结构两侧鳍部结构内的源漏掺杂区,所述源漏掺杂区内具有第一离子,所述栅极结构横跨所述鳍部结构;位于衬底上的第二绝缘层,所述栅极结构位于所述第二绝缘层内,且所述第二绝缘层顶部平面高于所述栅极结构顶部平面;位于第二绝缘层内的金属层,所述金属层的延伸方向与所述鳍部结构的排列方向相同,所述金属层位于源漏掺杂区上并且与源漏掺杂区电连接;位于第二绝缘层内和鳍部结构内的第一隔离结构,所述第一隔离结构的延伸方向与所述鳍部结构的排列方向相同,所述第一隔离结构位于相邻的金属层之间。位于衬底内的第二隔离结构,所述第二隔离结构的延伸方向与所述鳍部结构的排列方向相同,所述第二隔离结构位于第一隔离结构上,所述第一隔离结构和第二隔离结构位于相邻的金属层之间。
可选的,所述第一隔离结构位于衬底上且隔断所述鳍部结构。
可选的,还包括:位于鳍部结构内的第二隔离结构,所述第一隔离结构位于第二隔离结构上,所述第二隔离结构内具有第二离子,所述第二离子的导电类型与第一离子的导电类型相反。
可选的,所述第二隔离结构的材料为具有第二离子的鳍部结构材料。
可选的,所述第一离子包括N型离子或P型离子;所述第二离子包括N型离子或P型离子。
可选的,还包括:位于第二绝缘层内的阻挡结构,所述阻挡结构的延伸方向与鳍部结构的延伸方向相同,所述阻挡结构位于相邻的金属层之间。
可选的,所述阻挡结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的,所述第一隔离结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的,还包括:位于第二绝缘层内的蚀刻停止层,所述蚀刻停止层的底部表面与栅极结构的顶部表面共水平面。
相应地,本发明技术方案还提供一种半导体结构的形成方法,包括:提供衬底,所述衬底上具有若干平行排列的鳍部结构;在衬底上形成栅极结构、位于栅极结构两侧鳍部结构内的源漏掺杂区以及第二绝缘层,所述源漏掺杂区内具有第一离子,所述栅极结构横跨所述鳍部结构,所述栅极结构位于第二绝缘层内;在第二绝缘层内形成初始金属层,所述初始金属层的延伸方向与所述鳍部结构的排列方向相同,所述初始金属层位于源漏掺杂区上并且与所述源漏掺杂区电连接;在衬底上形成掩膜结构,所述掩膜结构内具有若干第一开口,所述第一开口的延伸方向与鳍部结构的排列方向相同,所述第一开口暴露出部分所述初始金属层表面;以所述掩膜结构为掩膜,去除第一开口暴露出的初始金属层,在第二绝缘层内形成第一凹槽,所述第一凹槽暴露出源漏掺杂区表面;去除第一凹槽暴露出的源漏掺杂区,直至暴露出鳍部结构表面,在鳍部结构内形成第二凹槽;在所述第一凹槽内和第二凹槽内形成第一隔离结构。
可选的,所述掩膜结构内还具有若干第二开口,所述第二开口的延伸方向与鳍部结构的延伸方向相同,所述第二开口暴露出相邻鳍部结构之间的部分第二绝缘层表面和初始金属层表面。
可选的,以所述掩膜结构为掩膜,去除第一开口暴露出的初始金属层的同时,还包括:去除所述第二开口暴露出的初始金属层,在第二绝缘层内形成第三凹槽。
可选的,在所述第一凹槽内和第二凹槽内形成第一隔离结构的同时,还包括:在第三凹槽内形成阻挡结构。
可选的,所述阻挡结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的,在鳍部结构内形成第二凹槽之后,在第一凹槽和第二凹槽内形成第一隔离结构之前,还包括:去除第二凹槽暴露出的鳍部结构,直至暴露出衬底表面,在鳍部结构内形成第四凹槽;所述第一隔离结构还位于第四凹槽内。
可选的,所述第一隔离结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的,去除第二凹槽暴露出的鳍部结构的工艺包括脉冲等离子体刻蚀工艺,所述脉冲等离子体刻蚀工艺的参数范围为:功率为400瓦~1400瓦;偏置电压为100伏~1000伏;占空比为5%~60%;气体为含卤素气体、CxHyOz和氢气中的一种或多种,以及氦气或氩气中的一种或多种,所述含卤素气体包括含氯气体或含溴气体,所述x为大于等于1的自然数,所述y的数值为大于等于1的自然数,所述z为大于等于0的自然数。
可选的,在鳍部结构内形成第二凹槽之后,在第一凹槽和第二凹槽内形成第一隔离结构之前,还包括:对所述第二凹槽暴露出的鳍部结构进行第二离子的离子注入,所述第二离子的导电类型与源漏掺杂区内第一离子的导电类型相反,在鳍部结构内形成第二隔离结构。
可选的,所述第一离子包括N型离子或P型离子;所述第二离子包括N型离子或P型离子。
可选的,去除第一凹槽暴露出的源漏掺杂区的工艺包括脉冲等离子体刻蚀工艺,所述脉冲等离子体刻蚀工艺的参数范围为:功率为400瓦~1400瓦;偏置电压为100伏~1000伏;占空比为5%~60%;气体为含卤素气体、CxHyOz和氢气中的一种或多种,以及氦气或氩气中的一种或多种,所述含卤素气体包括含氯气体或含溴气体,所述x为大于等于1的自然数,所述y的数值为大于等于1的自然数,所述z为大于等于0的自然数。
可选的,去除第一开口暴露出的初始金属层的工艺包括湿法刻蚀工艺或干法刻蚀刻蚀工艺;所述干法刻蚀工艺的气体包括碳氟气体,以及氧气和氢气中的一种或多种;所述湿法刻蚀工艺的刻蚀液包括酸性溶液,所述酸性溶液包括硫酸、盐酸或氢氟酸。
可选的,所述掩膜结构包括:衬垫层、位于衬垫层上的抗反射层和位于抗反射层上的光刻胶层。
与现有技术相比,本发明的技术方案具有以下有益效果:
本发明的形成方法,通过先形成位于源漏掺杂区上的初始金属层,然后再形成掩膜结构,所述掩膜结构内具有若干第一开口,所述第一开口的延伸方向与鳍部结构的排列方向相同,去除部分初始金属层形成第一凹槽,再去除源漏掺杂区形成第二凹槽,再在第一凹槽内和第二凹槽内形成第一隔离结构。先形成初始金属层,再去除部分初始金属层形成第一隔离结构,从而形成第一隔离结构工艺不会对栅极结构造成损伤,从而能够提升半导体结构的性能。
进一步,所述掩膜结构内还具有若干第二开口,所述第二开口的延伸方向与鳍部结构的延伸方向相同,所述第二开口暴露出相邻鳍部结构之间的部分第二绝缘层表面和初始金属层表面。所述掩膜结构内的第二开口为切断初始金属层的开口,将切断初始金属层和形成第一隔离结构的开口整合在一张掩膜,从而能够节省成本,简化工艺流程。
进一步,所述第一隔离结构与阻挡结构同时形成,从而能够节省工艺流程。
进一步,所述第一隔离结构还位于第四凹槽内,所述第一隔离结构对所述鳍部结构的隔离能力较好。
进一步,所述第二隔离结构为对所述鳍部结构进行第二离子的离子注入形成,所述第二离子的导电类型与源漏掺杂区内第一离子的导电类型相反。一方面,在工作时所述第二离子与鳍部结构内的离子导电类型相反,从而起到反型阻挡的作用,所述第一隔离结构和第二隔离结构对所述鳍部结构的隔离能力较好;另一方面,所述第二离子的离子注入能够对鳍部结构在去除源漏掺杂区过程中造成的晶格缺陷进行修复,使得鳍部结构的性能提升。
附图说明
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图;
图4至图18是本发明一实施例中半导体结构形成过程的剖面结构示意图;
图19和图20是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,现有的设计单扩散区切断形成浅沟槽隔离的工艺和性能还有待提升。现结合具体的实施例进行分析说明。
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1,提供衬底100;所述衬底100上具有鳍部101;所述衬底100上具有若干栅极结构103,所述栅极结构103横跨所述鳍部101;所述衬底100上具有第二绝缘层102,所述栅极结构103位于所述第二绝缘层102内。
请参考图2,在衬底100上形成掩膜结构104,所述掩膜结构104暴露出部分所述栅极结构103顶部表面;以所述掩膜结构104为掩膜去除部分所述栅极结构103和鳍部101,在第二绝缘层102内和鳍部101内形成开口105。
请参考图3,在所述开口105内形成隔离结构106。
所述半导体结构的形成过程中,形成栅极结构103之后,去除部分栅极结构103和鳍部101,再形成所述隔离结构106。一方面,先形成栅极结构103,再去除部分栅极结构103形成隔离结构106,在形成开口105的过程中,所述刻蚀工艺的等离子体容易对其他不需要去除的栅极结构103造成损伤,使得各栅极结构103的工作电压具有差异性;另一方面,所述栅极结构103为金属栅,所述栅极结构103包括栅第二绝缘层、位于栅第二绝缘层上的功函数层以及位于功函数层上的栅极层,在去除栅极结构103的过程,所述功函数层为多层不同材料构成,因此所述去除工艺使得去除栅极结构103的均匀性较差,使得后续形成的隔离结构106也具有差异性;再有,形成所述隔离结构106需要单独用一张掩膜,成本也较高。
为了解决上述问题,本发明技术方案提供一种半导体结构及半导体结构的形成方法,通过先形成位于源漏掺杂区上的初始金属层,然后再形成掩膜结构,所述掩膜结构内具有若干第一开口,所述第一开口的延伸方向与鳍部结构的排列方向相同,去除部分初始金属层形成第一凹槽,再去除源漏掺杂区形成第二凹槽,再在第一凹槽内和第二凹槽内形成第一隔离结构。先形成初始金属层,再去除部分初始金属层形成第一隔离结构,从而形成第一隔离结构工艺不会对栅极结构造成损伤,从而能够提升半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图4至图18是本发明一实施例中半导体结构形成过程的剖面结构示意图。
请参考图4和图5,图5为图4的俯视图,图4为图5沿剖面线AA1方向的结构示意图,提供衬底200,所述衬底200上具有若干平行排列的鳍部结构201。
在本实施例中,所述衬底上还具有第一绝缘层(未图示),所述第一绝缘层位于鳍部结构201侧壁且第一绝缘层的顶部平面低于所述鳍部结构201顶部表面。
所述第一绝缘层的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中,所述第一绝缘层的材料包括氧化硅。
在本实施例中,所述衬底200的材料为硅。所述鳍部结构201的材料为硅。
在其他实施例中,所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中,Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。所述鳍部结构的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中,Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图6,图6为在图4基础上的示意图,在衬底200上形成栅极结构204、位于栅极结构204两侧鳍部结构201内的源漏掺杂区203以及第二绝缘层205,所述源漏掺杂区203内具有第一离子,所述栅极结构204横跨所述鳍部结构201,所述栅极结构204位于第二绝缘层205内,且所述第二绝缘层205顶部平面高于所述栅极结构204顶部平面。
在本实施例中,还包括:位于第二绝缘层205内的蚀刻停止层(未标示),所述蚀刻停止层的底部表面与栅极结构204的顶部表面共水平面。
所述蚀刻停止层用于后续在第二绝缘层内形成第一凹槽时,所述掩膜结构内的第一开口的图形传递过程精准,形成的第一凹槽尺寸精准度较好。
所述蚀刻停止层的材料与第二绝缘层205的材料不同。
所述蚀刻停止层的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中,所述蚀刻停止层的材料包括氮化硅。
所述栅极结构204包括栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。
在本实施例中,所述栅介质层的材料包括高介电常数材料,所述高介电常数材料的介电常数大于3.9,所述高介电常数的材料包括氧化铪或氧化铝;所述栅极层的材料包括金属,所述金属包括钨。
在其他实施例中,所述栅介质层的材料包括氧化硅或低K(K小于3.9)材料;所述栅极层的材料包括多晶硅。
在本实施例中,所述栅极结构204还包括功函数层(未标示),所述功函数层位于所述栅介质层和栅极层之间;所述功函数层的材料包括N型功函数材料或P型功函数材料,所述N型功函数材料包括钛铝,所述P型功函数材料包括氮化钛或氮化钽。
所述第二绝缘层205的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中,所述第二绝缘层205的材料包括氧化硅。
所述源漏掺杂区203内第一离子的类型为N型或P型;所述N型离子包括磷离子、砷离子或锑离子;所述P型离子包括硼离子、硼氟离子或铟离子。
请参考图7和图8,图8为图7省略第二绝缘层205的俯视图,图7为图8沿剖面线BB1方向的剖面结构示意图,在第二绝缘层205内形成初始金属层206,所述初始金属层206的延伸方向与所述鳍部结构201的排列方向相同,所述初始金属层206位于源漏掺杂区203上并且与所述源漏掺杂区203电连接。
所述初始金属层206的形成方法包括:在第二绝缘层205上形成图形化层(未图示),所述图形化层暴露出所述源漏掺杂区203上的部分第二绝缘层205表面;以所述图形化层为掩膜刻蚀所述第二绝缘层205,直至暴露出源漏掺杂区203表面,在第二绝缘层205内形成若干导电开口(未图示);在导电开口内和第二绝缘层205上形成金属材料层(未图示);平坦化所述金属材料层,直至暴露出第二绝缘层205表面,在第二绝缘层205内形成所述初始金属层206。
所述初始金属层206的材料包括金属或金属氮化物;所述金属包括:铜、铝、钨、钴、镍和钽中的一种或多种的组合;所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
请参考图9、图10和图11,图11为图9和图10的俯视图,图9为图11沿剖面线CC1方向的剖面结构示意图,图10为图11沿剖面线DD1方向的剖面结构示意图,在衬底200上形成掩膜结构207,所述掩膜结构207内具有若干第一开口208,所述第一开口208的延伸方向与鳍部结构201的排列方向相同,所述第一开口208暴露出部分所述初始金属层206表面。
在本实施例中,所述掩膜结构207内还具有若干第二开口209,所述第二开口209的延伸方向与鳍部结构201的延伸方向相同,所述第二开口209暴露出相邻鳍部结构201之间的部分第二绝缘层205表面和初始金属层206表面。
所述第一开口208为后续形成第一隔离结构的开口,所述第二开口209为切断初始金属层206的开口。将切断初始金属层206和形成第一隔离结构的开口整合在一张掩膜,从而能够节省成本,简化工艺流程。
所述掩膜结构207包括:衬垫层(未图示)、位于衬垫层上的抗反射层(未图示)和位于抗反射层上的光刻胶层(未图示)。
所述衬垫层的材料包括无定形材料,所述无定形材料包括无定形硅或无定形碳;所述抗反射层包括薄硅抗反射层(Si-ARC)、有机材料底部抗反射层(organic BARC)、介质抗反射层(DARC)或者有机底部抗反射层和介质抗反射层的组合。
请参考图12、图13和图14,图14为图12和图13的俯视图,图12为图14沿剖面线EE1方向的剖面结构示意图,图13为图14沿剖面线FF1方向的剖面结构示意图,以所述掩膜结构207为掩膜,去除第一开口208暴露出的初始金属层206,在第二绝缘层205内形成第一凹槽210,所述第一凹槽210暴露出源漏掺杂区203表面。
去除第一开口208暴露出的初始金属层206的工艺包括湿法刻蚀工艺或干法刻蚀工艺;所述干法刻蚀工艺的气体包括碳氟气体,以及氧气和氢气中的一种或多种;所述湿法刻蚀工艺的刻蚀液包括酸性溶液,所述酸性溶液包括硫酸、盐酸或氢氟酸。
在本实施例中,以所述掩膜结构207为掩膜,去除第一开口208暴露出的初始金属层206的同时,还包括:去除所述第二开口209暴露出的初始金属层206,在第二绝缘层205内形成第三凹槽212。
请参考图15,图15为在图12基础上的结构示意图,去除第一凹槽210暴露出的源漏掺杂区203,直至暴露出鳍部结构201表面,在鳍部结构201内形成第二凹槽213。
在本实施例中,去除第一凹槽210暴露出的源漏掺杂区203的工艺包括脉冲等离子体刻蚀刻蚀工艺,所述脉冲等离子体刻蚀工艺的参数范围为:功率为400瓦~1400瓦;偏置电压为100伏~1000伏;占空比为5%~60%;气体为含卤素气体、CxHyOz和氢气中的一种或多种,以及氦气或氩气中的一种或多种,所述含卤素气体包括含氯气体或含溴气体,所述x为大于等于1的自然数,所述y的数值为大于等于1的自然数,所述z为大于等于0的自然数。
所述脉冲等离子体刻蚀刻蚀工艺在偏置电压和占空比参数调节下,能够形成深宽比较大且尺寸精准度较好的第二凹槽213。
请参考图16,图16为在图15基础上的结构示意图,去除第二凹槽213暴露出的鳍部结构201,直至暴露出衬底200表面,在鳍部结构201内形成第四凹槽214。
去除第二凹槽213暴露出的鳍部结构201的工艺包括脉冲等离子体刻蚀刻蚀工艺,所述脉冲等离子体刻蚀工艺的参数范围为:功率为400瓦~1400瓦;偏置电压为100伏~1000伏;占空比为5%~60%;气体为含卤素气体、CxHyOz和氢气中的一种或多种,以及氦气或氩气中的一种或多种,所述含卤素气体包括含氯气体或含溴气体,所述x为大于等于1的自然数,所述y的数值为大于等于1的自然数,所述z为大于等于0的自然数。
所述脉冲等离子体刻蚀刻蚀工艺在偏置电压和占空比参数调节下,能够形成深宽比较大且尺寸精准度较好的第四凹槽214。
请参考图17和图18,图17为在图16基础上的结构示意图,图18为在图13的基础上的结构示意图,在所述第一凹槽210内和第二凹槽213内形成第一隔离结构215。
所述第一隔离结构215用于对所述鳍部结构201进行隔离,避免鳍部结构201内的离子发生扩散而影响半导体结构的性能。
在本实施例中,还包括:在第四凹槽214内形成第一隔离结构215。所述第一隔离结构215还位于第四凹槽214内,即所述第一隔离结构215完全切断隔离所述鳍部结构201,从而所述第一隔离结构215对所述鳍部结构201的隔离能力较好。
在本实施例中,在所述第一凹槽210内和第二凹槽213内形成第一隔离结构215的同时,还包括:在第三凹槽212内形成阻挡结构216。所述阻挡结构216和第一隔离结构215同时形成,从而能够节省工艺流程。
所述阻挡结构216用于对所述初始金属层206进行切断隔离,以满足设计需求。
所述阻挡结构216的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
所述第一隔离结构215的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
所述隔离结构216和第一隔离结构215的形成方法包括:在第一凹槽210内、第二凹槽213、第三凹槽212内、第四凹槽214内和第二绝缘层205上形成隔离材料层(未图示);平坦化所述隔离材料层直至暴露出第二绝缘层205表面,形成所述隔离结构216和第一隔离结构215。
所述形成方法,通过先形成位于源漏掺杂区203上的初始金属层206,然后再形成掩膜结构207,所述掩膜结构207内具有若干第一开口208,所述第一开口208的延伸方向与鳍部结构201的排列方向相同,去除部分初始金属层206形成第一凹槽210,再去除源漏掺杂区103形成第二凹槽213,再在第一凹槽210内和第二凹槽213内形成第一隔离结构215。先形成初始金属层206,再去除部分初始金属层206形成第一隔离结构215,从而形成第一隔离结构215的工艺不会对栅极结构204造成损伤,从而能够提升半导体结构的性能。
相应地,本发明实施例还提供一种半导体结构,请继续参考图18和图19,包括:
衬底200,所述衬底200上具有若干平行排列的鳍部结构201和第一绝缘层,所述第一绝缘层位于鳍部结构201侧壁且第一绝缘层的顶部平面低于所述鳍部结构201顶部表面;
位于衬底200上的栅极结构204、位于栅极结构204两侧鳍部结构201内的源漏掺杂区203以及第二绝缘层205,所述源漏掺杂区203内具有第一离子,所述栅极结构204横跨所述鳍部结构201,所述栅极结构204位于第二绝缘层205内,且所述第二绝缘层205顶部平面高于所述栅极结构204顶部平面;
位于第二绝缘层205内的金属层,所述金属层的延伸方向与所述鳍部结构201的排列方向相同,所述金属层位于源漏掺杂区203上并且与源漏掺杂区203电连接;
位于第二绝缘层205内和鳍部结构201内的第一隔离结构215,所述第一隔离结构215的延伸方向与所述鳍部结构201的排列方向相同,所述第一隔离结构215位于相邻的金属层之间。
在本实施例中,所述第一隔离结构215位于衬底200上且隔断所述鳍部结构201。
在本实施例中,所述第一离子包括N型离子或P型离子。
在本实施例中,还包括:位于第二绝缘层205内的阻挡结构216,所述阻挡结构216的延伸方向与鳍部结构201的延伸方向相同,所述阻挡结构216位于相邻的金属层之间。
在本实施例中,所述阻挡结构216的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中,所述第一隔离结构215的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
图19至图20是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
请参考图19,图19为在图15基础上的结构示意图,在鳍部结构201内形成第二凹槽213之后,对所述第二凹槽213暴露出的鳍部结构201进行第二离子的离子注入,所述第二离子的导电类型与源漏掺杂区203内第一离子的导电类型相反,在鳍部结构201内形成第二隔离结构301。
所述第二离子包括N型离子或P型离子。
所述第二隔离结构301为对所述鳍部结构201进行第二离子的离子注入形成,所述第二离子的导电类型与源漏掺杂区203内第一离子的导电类型相反。一方面,在工作时所述第二离子与鳍部结构201内的离子导电类型相反,从而起到反型阻挡的作用,所述第一隔离结构302和第二隔离结构301对所述鳍部结构201的隔离能力较好;另一方面,所述第二离子的离子注入能够对鳍部结构201在去除源漏掺杂区203过程中造成的晶格缺陷进行修复,使得鳍部结构201的性能提升。
请参考图20,图20为在图19基础上的结构示意图,在第一凹槽210内和第二凹槽213内形成第一隔离结构302。
所述第一隔离结构302的形成过程请参考图17和图18,在此不再赘述。
相应地,本发明实施例还提供一种半导体结构,请继续参考图20,包括:
衬底200,所述衬底200上具有若干平行排列的鳍部结构201和第一绝缘层,所述第一绝缘层位于鳍部结构201侧壁且第一绝缘层的顶部平面低于所述鳍部结构201顶部表面;
位于衬底200上的栅极结构204、位于栅极结构204两侧鳍部结构201内的源漏掺杂区203以及第二绝缘层205,所述源漏掺杂区203内具有第一离子,所述栅极结构204横跨所述鳍部结构201,所述栅极结构204位于第二绝缘层205内,且所述第二绝缘层205顶部平面高于所述栅极结构204顶部平面;
位于第二绝缘层205内的金属层,所述金属层的延伸方向与所述鳍部结构201的排列方向相同,所述金属层位于源漏掺杂区203上并且与源漏掺杂区203电连接;
位于第二绝缘层205内和鳍部结构201内的第一隔离结构302,所述第一隔离结构302的延伸方向与所述鳍部结构201的排列方向相同,所述第一隔离结构302位于相邻的金属层之间。
在本实施例中,还包括:位于鳍部结构201内的第二隔离结构301,所述第一隔离结构302位于第二隔离结构301上,所述第二隔离结构301内具有第二离子,所述第二离子的导电类型与第一离子的导电类型相反。
所述第二隔离结构301的材料为掺有第二离子的鳍部结构201的材料。在本实施例中,所述第二隔离结构301的材料为掺有第二离子的硅。
在本实施例中,所述第一离子包括N型离子或P型离子;所述第二离子包括N型离子或P型离子。
在本实施例中,还包括:位于第二绝缘层205内的阻挡结构,所述阻挡结构的延伸方向与鳍部结构201的延伸方向相同,所述阻挡结构位于相邻的金属层之间。
在本实施例中,所述阻挡结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中,所述第一隔离结构302的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种半导体结构,其特征在于,包括:
衬底,所述衬底上具有若干平行排列的鳍部结构和第一绝缘层,所述第一绝缘层位于鳍部结构侧壁且第一绝缘层的顶部平面低于所述鳍部结构顶部表面;
位于衬底上的栅极结构以及位于栅极结构两侧鳍部结构内的源漏掺杂区,所述源漏掺杂区内具有第一离子,所述栅极结构横跨所述鳍部结构;
位于衬底上的第二绝缘层,所述栅极结构位于所述第二绝缘层内,且所述第二绝缘层顶部平面高于所述栅极结构顶部平面;
位于第二绝缘层内的金属层,所述金属层的延伸方向与所述鳍部结构的排列方向相同,所述金属层位于源漏掺杂区上并且与源漏掺杂区电连接;
位于第二绝缘层内和鳍部结构内的第一隔离结构,所述第第一隔离结构的延伸方向与所述鳍部结构的排列方向相同,所述第一隔离结构位于相邻的金属层之间。
位于衬底内的第二隔离结构,所述第二隔离结构的延伸方向与所述鳍部结构的排列方向相同,所述第二隔离结构位于第一隔离结构上,所述第一隔离结构和第二隔离结构位于相邻的金属层之间。
2.如权利要求1所述的半导体结构,其特征在于,所述第一隔离结构位于衬底上且隔断所述鳍部结构。
3.如权利要求1所述的半导体结构,其特征在于,还包括:位于鳍部结构内的第二隔离结构,所述第一隔离结构位于第二隔离结构上,所述第二隔离结构内具有第二离子,所述第二离子的导电类型与第一离子的导电类型相反。
4.如权利要求3所述的半导体结构,其特征在于,所述第二隔离结构的材料为具有第二离子的鳍部结构材料。
5.如权利要求3所述的半导体结构,其特征在于,所述第一离子包括N型离子或P型离子;所述第二离子包括N型离子或P型离子。
6.如权利要求1所述的半导体结构,其特征在于,还包括:位于第二绝缘层内的阻挡结构,所述阻挡结构的延伸方向与鳍部结构的延伸方向相同,所述阻挡结构位于相邻的金属层之间。
7.如权利要求6所述的半导体结构,其特征在于,所述阻挡结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
8.如权利要求1所述的半导体结构,其特征在于,所述第一隔离结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
9.如权利要求1所述的半导体结构,其特征在于,还包括:位于第二绝缘层内的蚀刻停止层,所述蚀刻停止层的底部表面与栅极结构的顶部表面共水平面。
10.一种半导体结构的形成方法,其特征在于,包括:
提供衬底,所述衬底上具有若干平行排列的鳍部结构和第一绝缘层,所述第一绝缘层位于鳍部结构侧壁且第一绝缘层的顶部平面低于所述鳍部结构顶部表面;
在衬底上形成栅极结构、位于栅极结构两侧鳍部结构内的源漏掺杂区以及第二绝缘层,所述源漏掺杂区内具有第一离子,所述栅极结构横跨所述鳍部结构,所述栅极结构位于第二绝缘层内,且所述第二绝缘层顶部平面高于所述栅极结构顶部平面;
在第二绝缘层内形成初始金属层,所述初始金属层的延伸方向与所述鳍部结构的排列方向相同,所述初始金属层位于源漏掺杂区上并且与所述源漏掺杂区电连接;
在衬底上形成掩膜结构,所述掩膜结构内具有若干第一开口,所述第一开口的延伸方向与鳍部结构的排列方向相同,所述第一开口暴露出部分所述初始金属层表面;
以所述掩膜结构为掩膜,去除第一开口暴露出的初始金属层,在第二绝缘层内形成第一凹槽,所述第一凹槽暴露出源漏掺杂区表面;
去除第一凹槽暴露出的源漏掺杂区,直至暴露出鳍部结构表面,在鳍部结构内形成第二凹槽;
在所述第一凹槽内和第二凹槽内形成第一隔离结构。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述掩膜结构内还具有若干第二开口,所述第二开口的延伸方向与鳍部结构的延伸方向相同,所述第二开口暴露出相邻鳍部结构之间的部分第二绝缘层表面和初始金属层表面。
12.如权利要求11所述的半导体结构的形成方法,其特征在于,以所述掩膜结构为掩膜,去除第一开口暴露出的初始金属层的同时,还包括:去除所述第二开口暴露出的初始金属层,在第二绝缘层内形成第三凹槽。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,在所述第一凹槽内和第二凹槽内形成第一隔离结构的同时,还包括:在第三凹槽内形成阻挡结构。
14.如权利要求13所述的半导体结构的形成方法,其特征在于,所述阻挡结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
15.如权利要求10所述的半导体结构的形成方法,其特征在于,在鳍部结构内形成第二凹槽之后,在第一凹槽和第二凹槽内形成第一隔离结构之前,还包括:去除第二凹槽暴露出的鳍部结构,直至暴露出衬底表面,在鳍部结构内形成第四凹槽;所述第一隔离结构还位于第四凹槽内。
16.如权利要求15所述的半导体结构的形成方法,其特征在于,所述第一隔离结构的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
17.如权利要求15所述的半导体结构的形成方法,其特征在于,去除第二凹槽暴露出的鳍部结构的工艺包括脉冲等离子体刻蚀工艺,所述脉冲等离子体刻蚀工艺的参数范围为:功率为400瓦~1400瓦;偏置电压为100伏~1000伏;占空比为5%~60%;气体为含卤素气体、CxHyOz和氢气中的一种或多种,以及氦气或氩气中的一种或多种,所述含卤素气体包括含氯气体或含溴气体,所述x为大于等于1的自然数,所述y的数值为大于等于1的自然数,所述z为大于等于0的自然数。
18.如权利要求10所述的半导体结构的形成方法,其特征在于,在鳍部结构内形成第二凹槽之后,在第一凹槽和第二凹槽内形成第一隔离结构之前,还包括:对所述第二凹槽暴露出的鳍部结构进行第二离子的离子注入,所述第二离子的导电类型与源漏掺杂区内第一离子的导电类型相反,在鳍部结构内形成第二隔离结构。
19.如权利要求18所述的半导体结构的形成方法,其特征在于,所述第一离子包括N型离子或P型离子;所述第二离子包括N型离子或P型离子。
20.如权利要求10所述的半导体结构的形成方法,其特征在于,去除第一凹槽暴露出的源漏掺杂区的工艺包括脉冲等离子体刻蚀刻蚀工艺,所述脉冲等离子体刻蚀工艺的参数范围为:功率为400瓦~1400瓦;偏置电压为100伏~1000伏;占空比为5%~60%;气体为含卤素气体、CxHyOz和氢气中的一种或多种,以及氦气或氩气中的一种或多种,所述含卤素气体包括含氯气体或含溴气体,所述x为大于等于1的自然数,所述y的数值为大于等于1的自然数,所述z为大于等于0的自然数。
21.如权利要求10所述的半导体结构的形成方法,其特征在于,去除第一开口暴露出的初始金属层的工艺包括湿法刻蚀工艺或干法刻蚀刻蚀工艺;所述干法刻蚀工艺的气体包括碳氟气体,以及氧气和氢气中的一种或多种;所述湿法刻蚀工艺的刻蚀液包括酸性溶液,所述酸性溶液包括硫酸、盐酸或氢氟酸。
22.如权利要求10所述的半导体结构的形成方法,其特征在于,所述掩膜结构包括:衬垫层、位于衬垫层上的抗反射层和位于抗反射层上的光刻胶层。
CN202110328178.9A 2021-03-26 2021-03-26 半导体结构及半导体结构的形成方法 Pending CN115132842A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110328178.9A CN115132842A (zh) 2021-03-26 2021-03-26 半导体结构及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110328178.9A CN115132842A (zh) 2021-03-26 2021-03-26 半导体结构及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN115132842A true CN115132842A (zh) 2022-09-30

Family

ID=83374799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110328178.9A Pending CN115132842A (zh) 2021-03-26 2021-03-26 半导体结构及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN115132842A (zh)

Similar Documents

Publication Publication Date Title
CN113903810B (zh) 半导体结构及其形成方法
CN115132842A (zh) 半导体结构及半导体结构的形成方法
CN113363256B (zh) 半导体结构及其形成方法
CN113809011B (zh) 半导体结构及其形成方法
CN110034187B (zh) 半导体结构及其形成方法
CN107591331B (zh) 半导体结构及其形成方法
CN112992679B (zh) 半导体结构及其形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
US20230093835A1 (en) Semiconductor structure and fabrication method thereof
CN113690137B (zh) 半导体结构的形成方法
WO2023115518A1 (zh) 半导体结构及半导体结构的形成方法
CN114188271A (zh) 半导体结构的形成方法
CN114203698A (zh) 半导体结构及半导体结构的形成方法
US20230102368A1 (en) Gate Dielectric Having A Non-Uniform Thickness Profile
CN109786337B (zh) 半导体结构及其形成方法
CN114496981A (zh) 半导体结构及半导体结构的形成方法
CN113658864A (zh) 半导体结构的形成方法
CN114765172A (zh) 半导体结构及其形成方法
CN116031207A (zh) 半导体结构及半导体结构的形成方法
CN117438427A (zh) 半导体结构及其形成方法
CN111463276A (zh) 半导体结构及其形成方法
CN116169141A (zh) 半导体结构及其形成方法
CN117673116A (zh) 半导体结构及半导体结构的形成方法
CN114188319A (zh) 半导体结构及其形成方法
CN117476765A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination