CN116031205B - 半导体器件的制备方法 - Google Patents

Abstract

本发明提供了一种半导体器件的制备方法，包括：提供衬底，衬底上形成有栅极结构，栅极结构两侧的衬底中分别形成有漏区和源区，且栅极结构和衬底的表面上覆盖有阻挡层；形成连接材料层覆盖阻挡层，图形化连接材料层以形成若干连接图形，且若干连接图形的顶部齐平；形成介质层，刻蚀介质层以形成若干第一开口；沿第一开口刻蚀去除连接图形，连接图形所在的区域转变为第二开口；沿第二开口刻蚀去除第二开口底部的阻挡层，第一开口和第二开口连通构成接触孔；以及，在接触孔中填充金属材质以形成接触插塞。本发明能够有效避免因刻蚀量差异导致的栅极吃穿的问题。

Description

半导体器件的制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法。

背景技术

在半导体器件的制备工艺中，在衬底上形成栅极结构，在栅极结构两侧的衬底中分别形成源区和漏区，在将栅极结构、源区和漏区电性引出时，形成介质层覆盖栅极结构和衬底，然后刻蚀介质层形成栅极接触孔、源极接触孔和漏极接触孔。由于栅极结构的顶部高于衬底的表面，栅极接触孔和源极接触孔与漏极接触孔的深度不同，在同时刻蚀形成栅极接触孔、源极接触孔和漏极接触孔时，刻蚀量差异（尤其刻蚀量相差较大）容易造成栅极吃穿的问题。虽然在现有技术中会在栅极结构和衬底上形成阻挡层，阻挡层作为刻蚀停止层，来预防栅极吃穿的问题，但不能完全避免栅极吃穿的现象发生。

发明内容

本发明的目的在于提供一种半导体器件的制备方法，能够有效避免因刻蚀量差异导致的栅极吃穿的问题。

为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：

提供衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底中分别形成有漏区和源区，且所述栅极结构和所述衬底的表面上覆盖有阻挡层；

形成连接材料层覆盖所述阻挡层，图形化所述连接材料层以形成若干连接图形，若干所述连接图形分别位于所述栅极结构、所述源区和所述漏区的上方，且若干所述连接图形的顶部齐平；

形成介质层覆盖所述栅极结构、所述衬底、所述阻挡层及所述连接图形，刻蚀所述介质层以形成若干第一开口，所述第一开口的底部显露出所述连接图形的顶部，且所述连接材料层、所述介质层和所述阻挡层的材质均不同；

沿所述第一开口刻蚀去除所述连接图形，所述连接图形所在的区域转变为第二开口；

沿所述第二开口刻蚀去除所述第二开口底部的阻挡层，以使所述第二开口延伸至所述栅极结构的顶面及所述源区和所述漏区的表面，所述第一开口和所述第二开口连通构成接触孔；以及，

在所述接触孔中填充金属材质以形成接触插塞。

可选的，所述第一开口的底部与所述连接图形的顶部完全对准。

可选的，所述阻挡层的材质包括氮化硅，所述介质层的材质包括氧化硅。

可选的，所述连接材料层的材质包括多晶硅或无定型碳。

可选的，当所述连接材料层的材质为多晶硅时，采用湿法刻蚀工艺刻蚀去除所述连接图形。

可选的，所述湿法刻蚀工艺的刻蚀剂包括氨水。

可选的，当所述连接材料层的材质为无定型碳时，采用干法刻蚀工艺刻蚀去除所述连接图形。

可选的，所述干法刻蚀工艺的刻蚀气体包括氧气。

可选的，刻蚀所述介质层以形成若干第一开口、刻蚀去除所述连接图形以及刻蚀去除所述第二开口底部的阻挡层均在同一工艺腔内进行。

可选的，形成所述连接材料层覆盖所述阻挡层且覆盖至所述栅极结构的上方之后，执行研磨工艺以使所述连接材料层的顶部平坦。

在本发明提供的半导体器件的制备方法中，提供衬底，衬底上形成有栅极结构，栅极结构两侧的衬底中分别形成有漏区和源区，且栅极结构和衬底的表面上覆盖有阻挡层；形成连接材料层覆盖阻挡层，图形化连接材料层以形成若干连接图形，若干连接图形分别位于栅极结构、源区和漏区的上方，且若干连接图形的顶部齐平；形成介质层覆盖栅极结构、衬底、阻挡层及连接图形，刻蚀介质层以形成若干第一开口，第一开口的底部显露出所述连接图形的顶部，且连接材料层、介质层和阻挡层的材质均不同；沿第一开口刻蚀去除连接图形，连接图形所在的区域转变为第二开口；沿第二开口刻蚀去除第二开口底部的阻挡层，以使第二开口延伸至栅极结构的顶面及源区和漏区的表面，第一开口和第二开口连通构成接触孔；以及，在接触孔中填充金属材质以形成接触插塞。本发明中先形成若干连接图形，再形成第一开口显露出连接图形，由于若干连接图形的顶部齐平形成第一开口的刻蚀量相同；进而去除连接图形，由于连接材料层、介质层和阻挡层的材质均不同，可选择相对于介质层和阻挡层蚀刻选择比更大的材料作为连接材料层，或可选择采用非等离子体刻蚀工艺去除连接图形，避免对阻挡层产生过蚀刻的情况，即实现刻蚀去除连接图形时不会对介质层和阻挡层产生较大的影响；随后刻蚀去除第二开口底部的阻挡层，第一开口和第二开口连通构成接触孔，能够有效避免现有技术中因刻蚀量差异导致的栅极吃穿的问题。

附图说明

图1为本发明一实施例提供的半导体器件的制备方法的流程图。

图2为本发明一实施例提供的半导体器件的制备方法中提供衬底后的剖面示意图。

图3为本发明一实施例提供的半导体器件的制备方法中形成连接材料层后的剖面示意图。

图4为本发明一实施例提供的半导体器件的制备方法中形成连接图形后的剖面示意图。

图5为本发明一实施例提供的半导体器件的制备方法中形成介质层后的剖面示意图。

图6为本发明一实施例提供的半导体器件的制备方法中形成第一开口后的剖面示意图。

图7为本发明一实施例提供的半导体器件的制备方法中形成第二开口后的剖面示意图。

图8为本发明一实施例提供的半导体器件的制备方法中刻蚀去除第二开口底部的阻挡层后的剖面示意图。

图9为本发明一实施例提供的半导体器件的制备方法中形成接触插塞后的剖面示意图。

其中，附图标记为：

10-衬底；12-沟槽隔离结构；14-掺杂区；20-栅极结构；30-阻挡层；40-连接材料层；42-连接图形；50-介质层；61-第一开口；62-第二开口；60-接触孔；70-接触插塞。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

图1为本实施例提供的半导体器件的制备方法的流程图。请参考图1，本发明提供了一种半导体器件的制备方法，包括：

步骤S1：提供衬底，衬底上形成有栅极结构，栅极结构两侧的衬底中分别形成有漏区和源区，且栅极结构和衬底的表面上覆盖有阻挡层；

步骤S2：形成连接材料层覆盖阻挡层，图形化连接材料层以形成若干连接图形，若干连接图形分别位于栅极结构、源区和漏区的上方，且若干连接图形的顶部齐平；

步骤S3：形成介质层覆盖栅极结构、衬底、阻挡层及连接图形，刻蚀介质层以形成若干第一开口，第一开口的底部显露出连接图形的顶部，且连接材料层、介质层和阻挡层的材质均不同；

步骤S4：沿第一开口刻蚀去除连接图形，连接图形所在的区域转变为第二开口；

步骤S5：沿第二开口刻蚀去除第二开口底部的阻挡层，以使第二开口延伸至栅极结构的顶面及源区和漏区的表面，第一开口和第二开口连通构成接触孔；

步骤S6：在接触孔中填充金属材质以形成接触插塞。

图2为本实施例提供的半导体器件的制备方法中提供衬底后的剖面示意图。图3为本实施例提供的半导体器件的制备方法中形成连接材料层后的剖面示意图。图4为本实施例提供的半导体器件的制备方法中形成连接图形后的剖面示意图。图5为本实施例提供的半导体器件的制备方法中形成介质层后的剖面示意图。图6为本实施例提供的半导体器件的制备方法中形成第一开口后的剖面示意图。图7为本实施例提供的半导体器件的制备方法中形成第二开口后的剖面示意图。图8为本实施例提供的半导体器件的制备方法中刻蚀去除第二开口底部的阻挡层后的剖面示意图。图9为本实施例提供的半导体器件的制备方法中形成接触插塞后的剖面示意图。下面结合图2~9对本实施例提供的半导体器件的制备方法进行详细说明。

请参考图2，执行步骤S1：提供衬底10，衬底10的材质优选为硅，还可为包括硅、锗、镓、氮或碳中的一种或多种。衬底10中可形成有沟槽隔离结构12，沟槽隔离结构12用于隔离器件结构。衬底10上形成有栅极结构20，栅极结构20包括栅极多晶硅层、栅氧化层及侧墙（图中未标示），其中栅氧化层和栅极多晶硅层依次形成于衬底10上，侧墙覆盖栅极多晶硅层及栅氧化层的侧面；栅极结构20两侧的衬底10中均形成有掺杂区14，栅极结构20两侧的掺杂区14分别作为漏区和源区，且栅极结构20和衬底10的表面上覆盖有阻挡层30。在本实施例中，阻挡层30的材质优选为氮化硅，不限于此材质。

请参考图3及图4，执行步骤S2：形成连接材料层40覆盖阻挡层30，且连接材料层40的顶面高于栅极结构20的顶面；以及，执行研磨工艺使得连接材料层40的顶部平坦。在本实施例中，连接材料层40的材质包括多晶硅或无定型碳，不限于此材质，连接材料层40应选用与阻挡层30及介质层50的刻蚀选择比较大的材质。进而，图形化连接材料层40以形成若干连接图形42，若干连接图形42分别位于栅极结构20、源区和漏区（掺杂区14）的上方，且若干连接图形42的顶部齐平。

请参考图5及图6，执行步骤S3：形成介质层50覆盖栅极结构20、衬底10、阻挡层30及连接图形42，且介质层50的顶面高于连接图形42的顶面；以及，执行研磨工艺使得介质层50的顶部平坦。在本实施例中，介质层50的材质优选为氧化硅，不限于此材质。进而，刻蚀介质层50以形成若干第一开口61，第一开口61的底部显露出连接图形42的顶部，且连接材料层（连接图形42）、介质层50和阻挡层30的材质均不同。在本实施例中，优选第一开口61的底部与连接图形42的顶部完全对准（参考图6），利于后续连接图形42的完全去除以及接触孔的填充。由于若干连接图形42的顶部齐平，在刻蚀形成第一开口61时，若干第一开口61的刻蚀量相同，避免出现刻蚀差异。

请继续参考图6及参考图7，执行步骤S4：沿第一开口61刻蚀去除连接图形42，连接图形42所在的区域转变为第二开口62。在本实施例中，若连接材料层40的材质优选为多晶硅，则采用湿法刻蚀工艺沿第一开口61刻蚀去除连接图形42，且湿法刻蚀工艺的刻蚀剂包括氨水和水。若连接材料层40的材质优选为无定型碳，则采用干法刻蚀工艺沿第一开口61刻蚀去除连接图形42，且干法刻蚀工艺的刻蚀气体包括氧气，可选择采用非等离子体蚀刻方式去除连接图形，避免对阻挡层产生过蚀刻的情况。由于连接材料层（连接图形42）、介质层50和阻挡层30的材质均不同，连接材料层40可选用与阻挡层30及介质层50的刻蚀选择比较大的材质，或可选择采用非等离子体刻蚀工艺（干法刻蚀工艺的一种）去除连接图形42，能够避免对阻挡层30及介质层50产生较大的刻蚀影响，阻挡层30能够保护栅极结构20。在本实施例中，虽然栅极结构20、源区和漏区（掺杂区14）的上方的连接图形42的保留量不同，但是通过调节连接材料层的材质（多晶硅、无定型碳），使得连接材料层的刻蚀选择比较高，在刻蚀去除连接图形时能够改善不同刻蚀量的刻蚀差异，在完全将连接图形去除后，停留于阻挡层30上，避免对栅极结构产生影响。

请继续参考图7及参考图8，执行步骤S5：沿第二开口62刻蚀去除第二开口62底部的阻挡层30，以使第二开口62延伸至栅极结构20的顶面及源区和漏区（掺杂区14）的表面，第一开口61和第二开口62连通构成接触孔60，其中位于栅极结构20上方的接触孔60为栅极接触孔，位于源区和漏区（掺杂区14）上方的接触孔60为源极接触孔和漏极接触孔。由于在完全将连接图形去除后停留于阻挡层30上，单独刻蚀去除第二开口62底部的阻挡层30，显露出栅极结构20的顶面（栅极多晶硅层的表面）及源区和漏区（掺杂区14）的表面，不会对栅极多晶硅层产生较大的刻蚀影响，能够有效避免现有技术中因刻蚀量差异导致的栅极吃穿的问题。

在本实施例中，若连接材料层的材质优选为无定型碳，刻蚀介质层以形成若干第一开口、刻蚀去除连接图形以及刻蚀去除第二开口底部的阻挡层均在同一工艺腔（干法刻蚀腔）内进行，能够节约工艺时间。若连接材料层的材质优选为多晶硅，刻蚀介质层以形成若干第一开口及刻蚀去除第二开口底部的阻挡层在同一工艺腔（干法刻蚀腔）内进行，刻蚀去除连接图形在另一工艺腔（湿法刻蚀腔）内进行。

请参考图9，执行步骤S6：在接触孔60中填充金属材质以形成接触插塞70，其中位于栅极结构20上方的接触插塞70为栅极插塞，位于源区和漏区（掺杂区14）上方的接触插塞70为源极插塞和漏极插塞，且金属材质不限于钨、铜、铝。

综上，在本发明提供的半导体器件的制备方法中，提供衬底，衬底上形成有栅极结构，栅极结构两侧的衬底中分别形成有漏区和源区，且栅极结构和衬底的表面上覆盖有阻挡层；形成连接材料层覆盖阻挡层，图形化连接材料层以形成若干连接图形，若干连接图形分别位于栅极结构、源区和漏区的上方，且若干连接图形的顶部齐平；形成介质层覆盖栅极结构、衬底、阻挡层及连接图形，刻蚀介质层以形成若干第一开口，第一开口的底部显露出所述连接图形的顶部，且连接材料层、介质层和阻挡层的材质均不同；沿第一开口刻蚀去除连接图形，连接图形所在的区域转变为第二开口；沿第二开口刻蚀去除第二开口底部的阻挡层，以使第二开口延伸至栅极结构的顶面及源区和漏区的表面，第一开口和第二开口连通构成接触孔；以及，在接触孔中填充金属材质以形成接触插塞。本发明中先形成若干连接图形，再形成第一开口显露出连接图形，由于若干连接图形的顶部齐平形成第一开口的刻蚀量相同；进而去除连接图形，由于连接材料层、介质层和阻挡层的材质均不同，可选择相对于介质层和阻挡层蚀刻选择比更大的材料作为连接材料层，或可选择采用非等离子体刻蚀工艺去除连接图形，避免对阻挡层产生过蚀刻的情况，即实现刻蚀去除连接图形时不会对介质层和阻挡层产生较大的影响；随后刻蚀去除第二开口底部的阻挡层，第一开口和第二开口连通构成接触孔，能够有效避免现有技术中因刻蚀量差异导致的栅极吃穿的问题。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：

提供衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底中分别形成有漏区和源区，且所述栅极结构和所述衬底的表面上覆盖有阻挡层；

形成连接材料层覆盖所述阻挡层，图形化所述连接材料层以形成若干连接图形，若干所述连接图形分别位于所述栅极结构、所述源区和所述漏区的上方，且若干所述连接图形的顶部齐平；

形成介质层覆盖所述栅极结构、所述衬底、所述阻挡层及所述连接图形，刻蚀所述介质层以形成若干第一开口，所述第一开口的底部显露出所述连接图形的顶部，且所述连接材料层、所述介质层和所述阻挡层的材质均不同，其中所述连接材料层的刻蚀选择比大于所述介质层和所述阻挡层的刻蚀选择比；

沿所述第一开口刻蚀去除所述连接图形，所述连接图形所在的区域转变为第二开口；

沿所述第二开口刻蚀去除所述第二开口底部的阻挡层，以使所述第二开口延伸至所述栅极结构的顶面及所述源区和所述漏区的表面，所述第一开口和所述第二开口连通构成接触孔；以及，

在所述接触孔中填充金属材质以形成接触插塞。

2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一开口的底部与所述连接图形的顶部完全对准。

3.如权利要求1所述的半导体器件的制备方法，其特征在于，所述阻挡层的材质包括氮化硅，所述介质层的材质包括氧化硅。

4.如权利要求1或3所述的半导体器件的制备方法，其特征在于，所述连接材料层的材质包括多晶硅或无定型碳。

5.如权利要求4所述的半导体器件的制备方法，其特征在于，当所述连接材料层的材质为多晶硅时，采用湿法刻蚀工艺刻蚀去除所述连接图形。

6.如权利要求5所述的半导体器件的制备方法，其特征在于，所述湿法刻蚀工艺的刻蚀剂包括氨水。

7.如权利要求4所述的半导体器件的制备方法，其特征在于，当所述连接材料层的材质为无定型碳时，采用干法刻蚀工艺刻蚀去除所述连接图形。

8.如权利要求7所述的半导体器件的制备方法，其特征在于，所述干法刻蚀工艺的刻蚀气体包括氧气。

9.如权利要求8所述的半导体器件的制备方法，其特征在于，刻蚀所述介质层以形成若干第一开口、刻蚀去除所述连接图形以及刻蚀去除所述第二开口底部的阻挡层均在同一工艺腔内进行。

10.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述连接材料层覆盖所述阻挡层且覆盖至所述栅极结构的上方之后，执行研磨工艺以使所述连接材料层的顶部平坦。

Images