CN115996598A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115996598A
CN115996598A CN202211248174.0A CN202211248174A CN115996598A CN 115996598 A CN115996598 A CN 115996598A CN 202211248174 A CN202211248174 A CN 202211248174A CN 115996598 A CN115996598 A CN 115996598A
Authority
CN
China
Prior art keywords
electrode
light emitting
disposed
insulating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211248174.0A
Other languages
English (en)
Inventor
安镐均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115996598A publication Critical patent/CN115996598A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及一种显示装置。显示装置包括：多个电极，在衬底上，并且包括在第一方向上延伸的第一电极、在第二方向上与第一电极间隔开的第二电极、在第一电极和第二电极之间的第三电极、以及在第二方向上与第二电极间隔开的第四电极；第一绝缘层，在多个电极上；多个发光元件，在多个电极上，多个发光元件在第一绝缘层上在第二方向上彼此间隔开；第二绝缘层，在第一绝缘层和多个发光元件上并且包括多个开口；多个连接电极，在多个电极中的至少一些上，与多个发光元件接触，并且在第一方向和第二方向上彼此间隔开。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置变得越来越重要。因此，正在使用诸如有机发光显示器(OLED)和液晶显示器(LCD)的各种类型的显示装置。
作为用于显示显示装置的图像的装置，存在包括发光元件的自发光显示装置。自发光显示装置可以是使用有机材料作为发光元件的发光材料的有机发光显示器或使用无机材料作为发光材料的无机发光显示器。
发明内容
本公开的实施方式的方面和特征提供了一种显示装置，其中去除了作为像素中的缺陷保留的发光元件。
然而，本公开的实施方式的方面和特征不限于本文中所阐述的方面和特征。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的一个或多个实施方式，显示装置包括：多个电极，在衬底上，并且包括在第一方向上延伸的第一电极、在第二方向上与第一电极间隔开的第二电极、在第一电极和第二电极之间的第三电极、以及在第二方向上与第二电极间隔开的第四电极；第一绝缘层，在多个电极上；多个发光元件，在多个电极上，多个发光元件在第一绝缘层上在第二方向上彼此间隔开；第二绝缘层，在第一绝缘层和多个发光元件上并且包括多个开口；多个连接电极，在多个电极中的至少一些上，与多个发光元件接触，并且在第一方向和第二方向上彼此间隔开，其中，第二绝缘层的多个开口包括多个第一开口、多个第二开口、第三开口和第四开口，其中，多个第一开口与第一电极和多个发光元件重叠并且在第一方向上彼此间隔开，其中，多个第二开口与第二电极和多个发光元件重叠并且在第一方向上彼此间隔开，其中，第三开口不与多个发光元件和多个电极重叠，以及其中，第四开口与第二电极和第三电极重叠而不与多个发光元件重叠。
显示装置还可以包括在第一绝缘层上并围绕在其中定位有多个发光元件的发射区域的堤部层，其中，多个第一开口、多个第二开口和第四开口可以位于发射区域中，并且第三开口位于堤部层上。
显示装置还可以包括位于衬底上并且与堤部层重叠的存储电容器的一个电极，其中，第三开口可以与存储电容器的一个电极重叠。
第二绝缘层的多个开口还可以包括：多个第五开口，与第三电极和多个发光元件重叠并且在第一方向上彼此间隔开；以及多个第六开口，与第四电极和多个发光元件重叠并且在第一方向上彼此间隔开。
第四开口可以位于多个第五开口与多个第二开口之间，以与第二电极与第三电极之间的区域重叠。
多个发光元件可以包括：第一发光元件，在第一电极和第三电极上，第二发光元件，在第二电极和第四电极上，第三发光元件，在第一电极和第三电极上，并且在第一方向上与第一发光元件间隔开，以及第四发光元件，在第二电极和第四电极上，并且在第一方向上与第二发光元件间隔开。
多个第一开口与第一发光元件和第三发光元件的第一端重叠，其中，多个第二开口与第二发光元件和第四发光元件的第二端重叠，其中，多个第五开口与第一发光元件和第三发光元件的第二端重叠，以及其中，多个第六开口与第二发光元件和第四发光元件的第一端重叠。
多个连接电极包括：第一连接电极，在第一电极上，并且与多个第一开口中的位于发射区域的下部区域处的第一开口重叠；以及第二连接电极，位于第二电极上，并且与多个第二开口中的位于发射区域的下部区域处的第二开口重叠。
多个连接电极还包括：第三连接电极，包括在第三电极上的第一延伸部分、以及在第一电极上并且在第一方向上与第一连接电极间隔开的第二延伸部分；第四连接电极，包括在第四电极上的第三延伸部分、以及在第二电极上并且在第一方向上与第二连接电极间隔开的第四延伸部分；以及第五连接电极，包括在第三电极上的第五延伸部分、以及在第四电极上并且在第一方向上与第三延伸部分间隔开的第六延伸部分。
第一延伸部分可以与多个第五开口中的位于发射区域的下部区域处的第五开口重叠，其中，第二延伸部分可以与多个第一开口中的位于发射区域的上部区域处的第一开口重叠，其中，第三延伸部分可以与多个第六开口中的位于发射区域的下部区域处的第六开口重叠，其中，第四延伸部分可以与多个第二开口中的位于发射区域的上部区域处的第二开口重叠，其中，第五延伸部分可以与多个第五开口中的位于发射区域的上部区域处的第五开口重叠，以及其中，第六延伸部分可以与多个第六开口中的位于发射区域的上部区域处的第六开口重叠。
显示装置还可以包括在第二绝缘层上的第三绝缘层，其中，第三绝缘层可以覆盖第三开口和第四开口。
第三绝缘层可以与第一绝缘层的由第四开口暴露的部分接触。
多个第一开口和多个第二开口中的位于发射区域的下部区域处的第一开口和第二开口以及多个第五开口和多个第六开口中的位于发射区域的上部区域处的第五开口和第六开口穿透第三绝缘层。
第三开口和第四开口的在第一方向上测量的长度可以大于多个第一开口、多个第二开口、多个第五开口和多个第六开口中的每个的在第一方向上测量的长度。
根据本公开的一个或多个实施方式，显示装置包括：第一电极和第二电极，第二电极与第一电极间隔开；第一绝缘层，在第一电极和第二电极上；多个发光元件，在第一绝缘层上各自具有在第一电极上的第一端和在第二电极上的第二端；堤部层，在第一绝缘层上，并且围绕在其中定位有多个发光元件的发射区域；第二绝缘层，在第一绝缘层和多个发光元件上并且包括多个开口；第一连接电极，在第一电极上；以及第二连接电极，在第二电极上，其中，第二绝缘层的多个开口包括：第一开口，与第一电极和多个发光元件的第一端重叠；第二开口，与第二电极和多个发光元件的第二端重叠，以及第三开口，不与多个发光元件、第一电极和第二电极重叠。
第一连接电极与第一开口部分地重叠，并且与多个发光元件的第一端接触，以及其中，第二连接电极与第二开口部分地重叠并且与多个发光元件的第二端接触。
显示装置还可以包括在第二绝缘层和第二连接电极上的第三绝缘层，其中，第一开口可以穿透第二绝缘层和第三绝缘层。
第三绝缘层覆盖第二开口和第三开口。
第三开口与堤部层重叠。
第二绝缘层的多个开口还可以包括在第一电极上而不与多个发光元件重叠的第四开口。
在根据一个或多个实施方式的显示装置中，设置在发光元件上的绝缘层可以包括形成在未对准有发光元件的区域中的开口。绝缘层可以不覆盖未对准的发光元件，并且可以去除被置放在对准区域之外的区域中的发光元件。
根据一个或多个实施方式的显示装置可以防止像素中未对准的发光元件留有缺陷，并且在显示装置的缺陷检查中，存在易于检查在下部导电层中形成的异物或暗点的效果。
然而，本公开的实施方式的效果、方面和特征不限于上述效果、方面和特征，并且各种其它效果、方面和特征包括在本说明书中。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的实施方式的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是根据一个或多个实施方式的显示装置的示意性平面图；
图2是示出根据一个或多个实施方式的包括在显示装置中的多个布线的布置的平面图；
图3是根据一个或多个实施方式的子像素的等效电路图；
图4是示出根据一个或多个实施方式的显示装置的一个像素的平面图；
图5是示出设置在图4的一个像素中的第一绝缘层的平面图；
图6是示出设置在图4的一个像素中的第二绝缘层的平面图；
图7是示出设置在图4的一个像素中的第一连接电极层的平面图；
图8是示出设置在图4的一个像素中的第三绝缘层的平面图；
图9是示出设置在图4的一个像素中的第二连接电极层的平面图；
图10是沿着图4的线E1-E1'截取的剖视图；
图11是沿着图4的线E2-E2'截取的剖视图；
图12是沿着图4的线E3-E3'截取的剖视图；
图13是根据一个或多个实施方式的发光元件的示意性剖视图；
图14是示出根据一个或多个实施方式的显示装置的子像素的平面图；
图15是示出设置在图14的一个子像素中的第一绝缘层的平面图；
图16是示出设置在图14的一个子像素中的第二绝缘层的平面图；
图17是示出设置在图14的一个子像素中的第一连接电极层的平面图；
图18是示出设置在图14的一个子像素中的第三绝缘层的平面图；
图19是示出设置在图14的一个子像素中的第二连接电极层的平面图；
图20是沿着图14中的线E4-E4'截取的剖视图；
图21是沿着图14的线E5-E5'截取的剖视图；
图22是示出根据一个或多个实施方式的显示装置的子像素的平面图；
图23是沿着图22的线E6-E6'截取的剖视图；
图24是沿着图22中的线E7-E7'截取的剖视图；以及
图25是沿着图22中的线E8-E8'截取的剖视图。
具体实施方式
现在将在下文中参考其中示出了本公开的实施方式的附图更全面地描述本公开。然而，本公开可以以不同的形式来实施，并且不应被解释为限于在本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域技术人员充分传达本公开的范围。
还将理解的是，当层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者也可以存在中间层。在整个说明书中，相同的附图标记指示相同的部件。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图描述实施方式。
图1是根据一个或多个实施方式的显示装置的示意性平面图。
参考图1，显示装置10显示运动图像或静止图像。显示装置10可以表示提供显示屏的任何电子装置。显示装置10的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄录像机等。
显示装置10包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将例举应用无机发光二极管显示面板作为显示面板的情况，但是本公开不限于此，并且可以在技术精神的相同范围内应用其它显示面板。
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有被圆化的拐角(例如，顶点)的四边形形状、另外的多边形形状和圆形形状的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和在显示区域DPA的边缘或周边附近的非显示区域NDA。显示区域DPA是可显示图像的区域，并且非显示区域NDA是不显示图像的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本上占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以以矩阵形式进行布置。例如，多个像素PX可以沿着矩阵的行和列布置。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状。然而，本公开不限于此，并且其可以是每个侧边相对于一个方向倾斜的菱形形状。像素PX可以以条纹类型或岛类型或
Figure BDA0003886831410000071
布置结构来布置，但本公开不限于此。该
Figure BDA0003886831410000072
布置结构可以被称为RGBG矩阵结构(例如，
Figure BDA0003886831410000073
矩阵结构)或RGBG结构(例如，
Figure BDA0003886831410000074
结构)。
Figure BDA0003886831410000075
是韩国三星显示有限公司的注册商标。此外，像素PX中的每个可以包括一个或多个发光元件，其发射特定波长带的光以呈现特定颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个侧边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线或电路驱动器可以设置在非显示区域NDA中，或者可以在其上安装外部装置。
图2是示出根据一个或多个实施方式的包括在显示装置中的多个布线的布置的平面图。
参考图2，显示装置10可以包括多个布线。显示装置10可以包括多个扫描线SL1、SL2和SL3、多个数据线DTL1、DTL2和DTL3、初始化电压线VIL、以及多个电压线VL1、VL2、VL3和VL4。尽管在附图中未示出，但是在显示装置10中还可以设置其它布线。
第一扫描线SL1和第二扫描线SL2可以设置成在第一方向DR1上延伸。第一扫描线SL1和第二扫描线SL2可以设置成彼此相邻，并且可以设置成在第二方向DR2上与不同的第一扫描线SL1和第二扫描线SL2间隔开。第一扫描线SL1和第二扫描线SL2可以连接到与扫描驱动器连接的扫描线焊盘WPD_SC。第一扫描线SL1和第二扫描线SL2可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第三扫描线SL3可以设置成在第二方向DR2上延伸，并且可以设置成在第一方向DR1上与另一第三扫描线SL3间隔开。第三扫描线SL3可以连接到一个或多个第一扫描线SL1或者一个或多个第二扫描线SL2。在一个或多个实施方式中，第一扫描线SL1和第二扫描线SL2可以形成为设置在与第三扫描线SL3不同的层上的导电层。多个扫描线SL1、SL2和SL3可以在显示区域DPA的整个表面中具有网状结构，但不限于此。
在一个或多个实施方式中，本文中使用的术语“连接”不仅意指一个构件通过物理接触连接到另一构件，而且意指一个构件通过又一构件连接到另一构件。这也可以被理解为一个部分和另一部分作为整体元件经由另一元件连接成一体的元件。此外，如果一个元件连接到另一元件，则这可以被解释为包括除了以物理接触直接连接之外的经由另一元件的电连接的含义。
数据线DTL可以设置成在第一方向DR1上延伸。数据线DTL包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3，并且每三个数据线DTL(例如，第一数据线DTL1、第二数据线DTL2和第三数据线DTL3)形成一组并且设置成彼此相邻。数据线DTL1、DTL2和DTL3中的每个可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。然而，本公开不限于此，并且多个数据线DTL可以在稍后将描述的第一电压线VL1和第二电压线VL2之间以相等的间隔彼此间隔开。
初始化电压线VIL可以设置成在第一方向DR1上延伸。初始化电压线VIL可以设置在数据线DTL与第一扫描线SL1和第二扫描线SL2之间。初始化电压线VIL可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2设置成在第一方向DR1上延伸，并且第三电压线VL3和第四电压线VL4设置成在第二方向DR2上延伸。第一电压线VL1和第二电压线VL2可以沿着第二方向DR2交替地设置，并且第三电压线VL3和第四电压线VL4可以沿着第一方向DR1交替地设置。第一电压线VL1和第二电压线VL2可以设置成在第一方向DR1上延伸以遍及显示区域DPA，并且对于第三电压线VL3和第四电压线VL4，布线中的一些可以设置在显示区域DPA中，并且其它布线可以设置在分别定位在显示区域DPA的在第一方向DR1上的两侧上的非显示区域NDA中。第一电压线VL1和第二电压线VL2可以形成为设置在与第三电压线VL3和第四电压线VL4不同的层上的导电层。第一电压线VL1可以连接到至少一个第三电压线VL3，第二电压线VL2可以连接到至少一个第四电压线VL4，并且多个电压线VL1、VL2和VL3可以在整个显示区域DPA中具有网状结构。然而，本公开不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个线焊盘WPD。每个线焊盘WPD可以设置在非显示区域NDA中。在一个或多个实施方式中，线焊盘WPD中的每个可以设置在定位在下侧(其是显示区域DPA的在第一方向DR1上的另一侧)上的焊盘区域PDA中。第一扫描线SL1和第二扫描线SL2分别连接到设置在焊盘区域PDA中的扫描线焊盘WPD_SC，并且多个数据线DTL分别连接到彼此不同的数据线焊盘WPD_DT。初始化电压线VIL连接到初始化线焊盘WPD_Vint，第一电压线VL1连接到第一电压线焊盘WPD_VL1，并且第二电压线VL2连接到第二电压线焊盘WPD_VL2。外部装置可以安装在线焊盘WPD上。外部装置可以通过应用各向异性导电膜、超声结合等安装在线焊盘WPD上。附图例举了线焊盘WPD中的每个设置在设置于显示区域DPA的下侧上的焊盘区域PDA中，但不限于此。多个线焊盘WPD中的一些可以设置于在显示区域DPA的上侧上或者左侧和右侧上的任何一个区域中。
显示装置10的每个像素PX或子像素SPXn(参见图3，n是1至3的整数)包括像素驱动电路。以上描述的布线可以穿过每个像素PX或其周边，以向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以被不同地修改。根据一个或多个实施方式，在显示装置10的每个子像素SPXn中，像素驱动电路可以具有包括三个晶体管和一个电容器的3T1C结构。在下文中，3T1C结构的像素驱动电路将作为示例进行描述，但本公开不限于此，并且可以应用诸如2T1C结构、7T1C结构和6T1C结构的各种其它修改结构。
图3是根据一个或多个实施方式的子像素的等效电路图。
参考图3，除了发光二极管EL之外，根据一个或多个实施方式的显示装置10的每个子像素SPXn包括三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光二极管EL通过经由第一晶体管T1提供的电流发光。发光二极管EL包括第一电极、第二电极和设置在它们之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极发射的电信号来发射特定波长带的光。
发光二极管EL的一端可以连接到第一晶体管T1的源电极，并且其另一端可以连接到第二电压线VL2，第二电压线VL2被提供低于第一电压线VL1的高电势电压(下文中，称为第一电力电压)的低电势电压(下文中，称为第二电力电压)。
第一晶体管T1根据第一晶体管T1的栅电极和源电极之间的电压差调节从第一电压线VL1流向发光二极管EL的电流，第一电压线VL1被提供第一电力电压。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，并且第一晶体管T1的漏电极可以连接到向其施加第一电力电压的第一电压线VL1。
第二晶体管T2由第一扫描线SL1的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SL1，其源电极可以连接到第一晶体管T1的栅电极，并且其漏电极可以连接到数据线DTL。
第三晶体管T3由第二扫描线SL2的扫描信号导通，以将初始化电压线VIL连接到发光二极管EL的一端。第三晶体管T3的栅电极可以连接到第二扫描线SL2，其漏电极可以连接到初始化电压线VIL，并且其源电极可以连接到发光二极管EL的一端或第一晶体管T1的源电极。
在附图中，示出了第二晶体管T2和第三晶体管T3的栅电极分别电连接到不同的扫描线SL1和SL2，但是本公开不限于此。在一个或多个实施方式中，第二晶体管T2和第三晶体管T3的栅电极可以电连接到相同的扫描线。
在一个或多个实施方式中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于以上描述的那些，反之亦然。此外，晶体管T1、T2和T3中的每个可以由薄膜晶体管(TFT)形成。此外，在图3中，晶体管T1、T2和T3中的每个已被描述为由N型金属氧化物半导体场效应晶体管(MOSFET)形成，但不限于此。例如，晶体管T1、T2和T3中的每个可以由P型MOSFET形成。可选地，晶体管T1、T2和T3中的一些可以由N型MOSFET形成，并且其它的可以由P型MOSFET形成。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压和源极电压之间的差电压。
下文中，将进一步参考其它附图详细描述根据一个或多个实施方式的显示装置10的一个像素PX的结构。
图4是示出根据一个或多个实施方式的显示装置的一个像素的平面图。图4示出了设置在显示装置10的一个像素PX中的电极RME(RME1和RME2)、堤部图案BP1和BP2、堤部层BNL、多个发光元件ED(图5的ED1和ED2)以及连接电极CNE(CNE1和CNE2)的平面布置。
参考图4，显示装置10的像素PX中的每个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。在一个或多个实施方式中，子像素SPXn中的每个可以发射蓝光。尽管在附图中示出了一个像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括更多数量的子像素SPXn。
显示装置10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是在其中设置发光元件ED以发射特定波长带的光的区域。非发射区域可以是在其中不设置发光元件ED的区域和由于从发光元件ED发射的光不到达其而不从其发射光的区域。
发射区域EMA可以包括其中设置有发光元件ED的区域、以及与发光元件ED相邻的在其中发射从发光元件ED发射的光的区域。例如，发射区域EMA还可以包括从发光元件ED发射的光在其中被另一构件反射或折射并发射的区域。多个发光元件ED可以设置在每个子像素SPXn中，并且发射区域EMA可以被形成为包括设置有发光元件ED的区域和与其相邻的区域。
尽管在附图中示出子像素SPXn具有在尺寸上基本上相同的发射区域EMA，但是本公开不限于此。在一个或多个实施方式中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。
每个子像素SPXn还可以包括设置在非发射区域中的子区域SA。相应的子像素SPXn的子区域SA可以设置在发射区域EMA的下侧(其是第一方向DR1的另一侧)上。发射区域EMA和子区域SA可以沿着第一方向DR1交替地布置，并且子区域SA可以设置于在第一方向DR1上彼此间隔开的不同子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以沿着第一方向DR1交替地布置，并且发射区域EMA和子区域SA中的每个可以沿着第二方向DR2重复地布置。然而，本公开不限于此，并且在多个像素PX中的发射区域EMA和子区域SA的布置可以不同于图4中所示的布置。
可以不从子区域SA发射光，因为发光元件ED不设置在子区域SA中，但设置在每个子像素SPXn中的电极RME可以部分地设置在子区域SA中。设置在不同子像素SPXn中的电极RME可以设置成在子区域SA的分离部分ROP处被分离。
设置在每个像素PX中并连接到发光二极管EL的电路层的布线和电路元件中的每个可以连接到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。然而，布线和电路元件可以不设置成对应于由每个子像素SPXn或发射区域EMA占据的区域，并且可以设置成与一个像素PX内的发射区域EMA的位置无关。
堤部层BNL可以设置成在发射区域EMA和子区域SA周围(或围绕发射区域EMA和子区域SA)。堤部层BNL可以设置于在第一方向DR1和第二方向DR2上相邻的子像素SPXn之间的边界处，并且也可以设置于在发射区域EMA和子区域SA之间的边界处。显示装置10的子像素SPXn、发射区域EMA和子区域SA可以是通过堤部层BNL的布置而被区分开的区域。发射区域EMA之间的间隙和子区域SA之间的间隙可以根据堤部层BNL的宽度而变化。
堤部层BNL可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以便在显示区域DPA的整个表面之上以网格图案布置。可以沿着子像素SPXn之间的边界设置堤部层BNL，以界定相邻的子像素SPXn。堤部层BNL也可以布置成在针对每个子像素SPXn设置的发射区域EMA和子区域SA周围(或围绕针对每个子像素SPXn设置的发射区域EMA和子区域SA)，以将它们彼此界定。
图5是示出设置在图4的一个像素中的第一绝缘层的平面图。图6是示出设置在图4的一个像素中的第二绝缘层的平面图。图7是示出设置在图4的一个像素中的第一连接电极层的平面图。图8是示出设置在图4的一个像素中的第三绝缘层的平面图。图9是示出设置在图4的一个像素中的第二连接电极层的平面图。图10是沿着图4的线E1-E1'截取的剖视图。图11是沿着图4的线E2-E2'截取的剖视图。图12是沿着图4的线E3-E3'截取的剖视图。
图5至图9示出了多个绝缘层PAS1、PAS2和PAS3(其是设置在一个像素PX中的不同层)以及连接电极CNE1和CNE2的平面布置。图5示出了设置在堤部层BNL下方的第一绝缘层PAS1的平面布置，并且图6和图8示出了设置在堤部层BNL上方的第二绝缘层PAS2和第三绝缘层PAS3的平面布置。图10示出了跨过设置在第一子像素SPX1中的发光元件ED的两端以及电极接触孔CTD和CTS的剖面，并且图11示出了跨过设置在第一子像素SPX1中的发光元件ED的两端以及接触部分CT1和CT2的剖面。图12示出了跨过在第二方向DR2上的子像素SPXn之间的堤部层BNL的剖面。
参考图4和图5至图12，显示装置10可以包括第一衬底SUB以及设置在第一衬底SUB上的半导体层、多个导电层和多个绝缘层。此外，显示装置10可以包括多个电极RME(RME1和RME2)、发光元件ED和连接电极CNE(CNE1和CNE2)。半导体层、导电层和绝缘层可以各自构成显示装置10的电路层。
第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一衬底SUB可以是刚性衬底，但也可以是可弯曲、折叠或卷曲的柔性衬底。第一衬底SUB可以包括显示区域DPA和在显示区域DPA周围(或围绕显示区域DPA)的非显示区域NDA，并且显示区域DPA可以包括发射区域EMA和作为非发射区域的一部分的子区域SA。
第一导电层可以设置在第一衬底SUB上。第一导电层包括下部金属层BML，其设置成在第一衬底SUB的厚度方向(例如，第三方向DR3)上与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以防止光入射到第一晶体管T1的第一有源层ACT1上，或者可以电连接到第一有源层ACT1以执行稳定第一晶体管T1的电特性的功能。然而，可以省略下部金属层BML。
缓冲层BL可以设置在下部金属层BML和第一衬底SUB上。可以在第一衬底SUB上形成缓冲层BL，以保护像素PX的晶体管不被渗透穿过第一衬底SUB(其易被水分渗透)的水分影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以设置成分别在第三方向DR3上与稍后将描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在一个或多个实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡、(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管在附图中示出了一个第一晶体管T1和一个第二晶体管T2被设置在显示装置10的子像素SPXn中，但是本公开不限于此，并且显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以不设置在焊盘区域PDA中。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘膜。在附图中，示出了第一栅极绝缘层GI与稍后将描述的第二导电层的栅电极G1和G2一起被图案化，并且部分地设置在第二导电层与半导体层的有源层ACT1和ACT2之间。然而，本公开不限于此。在一个或多个实施方式中，第一栅极绝缘层GI可以整体地设置在缓冲层BL上。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置成在第三方向DR3(其是厚度方向)上与第一有源层ACT1的沟道区域重叠，并且第二栅电极G2可以设置成在第三方向DR3(其是厚度方向)上与第二有源层ACT2的沟道区域重叠。在一个或多个实施方式中，第二导电层还可以包括存储电容器的一个电极。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在其上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、第一晶体管T1的第一源电极S1和第一漏电极D1、以及第二晶体管T2的第二源电极S2和第二漏电极D2。在一个或多个实施方式中，第三导电层还可以包括存储电容器的另一电极。
第一电压线VL1可以被施加传输到第一电极RME1的高电势电压(或第一电力电压)，并且第二电压线VL2可以被施加传输到第二电极RME2的低电势电压(或第二电力电压)。第一电压线VL1的一部分可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到稍后将描述的第二电极RME2。
第一导电图案CDP1可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿透第一层间绝缘层IL1和缓冲层BL的另一接触孔与下部金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。此外，第一导电图案CDP1可以连接到稍后将描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电力电压传输到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2可以通过穿透第一层间绝缘层IL1的相应接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以是参考图3描述的开关晶体管中的任何一个。第二晶体管T2可以将从图3的数据线DTL施加的信号传送到第一晶体管T1，或者可以将从图3的初始化电压线VIL施加的信号传送到存储电容器的另一电极。
第一钝化层PV1设置在第三导电层和第一层间绝缘层IL1上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘层，并且可以保护第三导电层。
以上描述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由以交替方式堆叠的多个无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为通过堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层形成的双层，或者可以形成为通过交替堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层形成的多层。然而，本公开不限于此，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为包含以上描述的绝缘材料的单个无机层。此外，在一个或多个实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)等的有机绝缘材料制成。
过孔层VIA在显示区域DPA中设置在第三导电层上。过孔层VIA可以包含有机绝缘材料，例如聚酰亚胺(PI)，并且可以补偿由设置在其下方的导电层形成的台阶部分，以使顶表面变平。然而，在一个或多个实施方式中，可以省略过孔层VIA。
显示装置10可以包括堤部图案BP1和BP2、多个电极RME(RME1和RME2)、堤部层BNL、多个发光元件ED和多个连接电极CNE(CNE1和CNE2)，作为设置在过孔层VIA上的显示元件层。此外，显示装置10可以包括设置在过孔层VIA上的绝缘层PAS1、PAS2和PAS3。
多个堤部图案BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。堤部图案BP1和BP2可以在第二方向DR2上具有预定宽度，并且可以具有在第一方向DR1上延伸的形状。
例如，堤部图案BP1和BP2可以在每个子像素SPXn的发射区域EMA中包括在第二方向DR2上彼此间隔开的第一堤部图案BP1和第二堤部图案BP2。第一堤部图案BP1可以设置在相对于发射区域EMA的中央的左侧(其是在第二方向DR2上的一侧)上，并且第二堤部图案BP2可以设置在相对于发射区域EMA的中央的右侧(其是在第二方向DR2上的另一侧)上，同时与第一堤部图案BP1间隔开。第一堤部图案BP1和第二堤部图案BP2可以沿着第二方向DR2交替设置，并且可以以岛状图案设置在显示区域DPA中。多个发光元件ED可以布置在第一堤部图案BP1和第二堤部图案BP2之间。
第一堤部图案BP1和第二堤部图案BP2的在第一方向DR1上的长度可以相同，并且可以小于由堤部层BNL围绕的发射区域EMA的在第一方向DR1上的长度。第一堤部图案BP1和第二堤部图案BP2可以与堤部层BNL的在第二方向DR2上延伸的部分间隔开。然而，本公开不限于此，并且堤部图案BP1和BP2可以与堤部层BNL成一体，或者可以与堤部层BNL的在第二方向DR2上延伸的部分部分地重叠。在这种情况下，堤部图案BP1和BP2的在第一方向DR1上的长度可以大于或等于由堤部层BNL围绕的发射区域EMA的在第一方向DR1上的长度。
第一堤部图案BP1和第二堤部图案BP2的在第二方向DR2上的宽度可以相同。然而，本公开不限于此，并且它们可以具有不同的宽度。例如，一个堤部图案可以具有比另一堤部图案大的宽度，并且具有更大宽度的堤部图案可以设置成遍及在第二方向DR2上相邻的不同子像素SPXn的发射区域EMA。在这种情况下，设置成遍及多个发射区域EMA的堤部图案可以在厚度方向(例如，第三方向DR3)上与堤部层BNL的在第一方向DR1上延伸的部分重叠。尽管在附图中示出了针对每个子像素SPXn设置具有相同宽度的两个堤部图案BP1和BP2，但是本公开不限于此。堤部图案BP1和BP2的数量和形状可以根据电极RME的数量或布置结构而变化。
多个堤部图案BP1和BP2可以设置在过孔层VIA上。例如，堤部图案BP1和BP2中的每个可以直接设置在过孔层VIA上，并且可以具有堤部图案BP1和BP2中的至少一部分相对于过孔层VIA的顶表面突出的结构。堤部图案BP1和BP2的突出部分可以具有倾斜表面或具有特定曲率的曲形表面，并且从发光元件ED发射的光可以被设置在堤部图案BP1和BP2上的电极RME反射，并且在过孔层VIA的向上方向上发射。与图中所示的示例不同，堤部图案BP1和BP2可以在剖视图中具有外表面以特定曲率曲化的、例如半圆形或半椭圆形形状的形状。堤部图案BP1和BP2可以包括有机绝缘材料，诸如聚酰亚胺(PI)，但不限于此。
多个电极RME(RME1和RME2)具有在一个方向上延伸的形状，并且针对每个子像素SPXn设置。多个电极RME1和RME2可以在第一方向DR1上延伸，以设置成遍及子像素SPXn的发射区域EMA以及子区域SA，并且可以设置成在第二方向DR2上彼此间隔开。多个电极RME可以电连接到稍后将描述的发光元件ED，但是本公开不限于此。电极RME可以不电连接到发光元件ED。
显示装置10可以包括布置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1位于相对于发射区域EMA的中央的左侧上，并且第二电极RME2位于相对于发射区域EMA的中央的右侧上，同时在第二方向DR2上与第一电极RME1间隔开。第一电极RME1可以设置在第一堤部图案BP1上，并且第二电极RME2可以设置在第二堤部图案BP2上。第一电极RME1和第二电极RME2可以跨越堤部层BNL部分地布置在相应的子像素SPXn的发射区域EMA和子区域SA中。不同的子像素SPXn的第一电极RME1和第二电极RME2可以相对于位于一个子像素SPXn的子区域SA中的分离部分ROP被分离。
尽管在附图中示出了针对每个子像素SPXn，两个电极RME具有在第一方向DR1上延伸的形状，但是本公开不限于此。例如，显示装置10可以具有在一个子像素SPXn中设置更多数量的电极RME或者电极RME部分地弯曲并且根据位置具有不同的宽度的形状。
第一电极RME1和第二电极RME2可以至少布置在堤部图案BP1和BP2的倾斜表面上。在一个或多个实施方式中，多个电极RME的在第二方向DR2上测量的宽度可以小于堤部图案BP1和BP2的在第二方向DR2上测量的宽度，并且第一电极RME1和第二电极RME2之间的在第二方向DR2上的间隙可以小于堤部图案BP1和BP2之间的间隙。第一电极RME1和第二电极RME2的至少一部分可以直接布置在过孔层VIA上，使得第一电极RME1和第二电极RME2可以布置在相同的平面处。
设置在堤部图案BP1和BP2之间的发光元件ED可以朝向两端发射光，并且所发射的光可以朝向设置在堤部图案BP1和BP2上的电极RME引导。电极RME可以具有其设置在堤部图案BP1和BP2上的部分可以反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2可以布置成覆盖堤部图案BP1和BP2的至少一个侧表面，并且可以反射从发光元件ED发射的光。
电极RME可以在发射区域EMA和子区域SA之间在与堤部层BNL重叠的部分处通过电极接触孔CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在堤部层BNL和第一电极RME1在其中重叠的区域中，并且第二电极接触孔CTS可以形成在堤部层BNL和第二电极RME2在其中重叠的区域中。第一电极RME1可以通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1，使得第一电力电压可以施加到第一电极RME1，并且第二电极RME2可以电连接到第二电压线VL2，使得第二电力电压可以施加到第二电极RME2。然而，本公开不限于此。在一个或多个实施方式中，电极RME1和RME2可以不分别与第三导电层的电压线VL1和VL2电连接，并且稍后将描述的连接电极CNE可以直接连接到第三导电层。
多个电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包含诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者可以包含包括铝(Al)、镍(Ni)、镧(La)等的合金。可选地，电极RME可以具有堆叠诸如钛(Ti)、钼(Mo)和铌(Nb)以及合金的金属层的结构。在一个或多个实施方式中，电极RME可以形成为双层或多层，其通过堆叠由包括铝(Al)与钛(Ti)、钼(Mo)和铌(Nb)的合金制成的至少一个金属层而形成。
本公开不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO和ITZO的材料。在一个或多个实施方式中，电极RME中的每个可以具有堆叠至少一个透明导电材料和具有高反射率的至少一个金属层的结构，或者可以形成为包括它们的一个层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。电极RME可以电连接到发光元件ED，并且可以在第一衬底SUB的向上方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以设置在过孔层VIA和多个电极RME上。第一绝缘层PAS1可以包括绝缘材料以保护多个电极RME，并使彼此不同的电极RME绝缘。第一绝缘层PAS1设置成在形成堤部层BNL之前覆盖电极RME，从而可以防止电极RME在形成堤部层BNL的工艺中被损坏。此外，第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其它构件直接接触而被损坏。
在一个或多个实施方式中，第一绝缘层PAS1可以具有台阶部分，使得其顶表面在沿着第二方向DR2间隔开的电极RME之间部分地凹陷。发光元件ED可以设置在第一绝缘层PAS1的形成有台阶部分的顶表面上，并且因此可以在发光元件ED和第一绝缘层PAS1之间保留空间。
根据一个或多个实施方式，第一绝缘层PAS1可以包括多个分离开口OPR和多个接触部分CT1和CT2。第一绝缘层PAS1可以包括形成为与子区域SA的分离部分ROP对应的多个分离开口OPR、以及形成连接电极CNE(将在稍后描述)和电极RME在其中连接的部分处的多个接触部分CT1和CT2。第一绝缘层PAS1可以设置在整个过孔层VIA上，并且可以在其中形成有多个分离开口OPR或接触部分CT1和CT2的部分处部分地暴露设置在其下方的层。
在形成为与子区域SA的分离部分ROP对应的分离开口OPR(其是形成在第一绝缘层PAS1中的开口)处，可以执行将设置在其下方的电极RME分离的工艺。多个电极RME可以设置成在第一方向DR1上延伸，并且可以通过蚀刻由第一绝缘层PAS1的开口中的形成为与分离部分ROP对应的分离开口OPR暴露的部分，而分离成多个电极RME。
形成在第一绝缘层PAS1中的接触部分CT1和CT2可以设置成与不同的电极RME重叠。例如，接触部分CT1和CT2可以设置在子区域SA中，并且可以包括设置成与第一电极RME1重叠的第一接触部分CT1和在子区域SA中设置成与第二电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透第一绝缘层PAS1以部分地暴露在其下方的第一电极RME1或第二电极RME2的顶表面。第一接触部分CT1和第二接触部分CT2中的每个还可以穿透设置在第一绝缘层PAS1上的其它绝缘层中的一些。由接触部分CT1和CT2中的每个暴露的电极RME可以与连接电极CNE接触。
堤部层BNL可以设置在第一绝缘层PAS1上。堤部层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以沿着子像素SPXn之间的边界设置。堤部层BNL可以围绕每个子像素SPXn的发射区域EMA和子区域SA并将其区分开，并且可以围绕显示区域DPA的最外部分并且将显示区域DPA和非显示区域NDA区分开。堤部层BNL设置在整个显示区域DPA中以形成网格图案，并且在显示区域DPA中由堤部层BNL暴露的区域可以是发射区域EMA和子区域SA。
类似于堤部图案BP1和BP2，堤部层BNL可以具有特定高度。在一个或多个实施方式中，堤部层BNL的顶表面可以高于堤部图案BP1和BP2的顶表面，并且堤部层BNL的厚度可以等于或大于堤部图案BP1和BP2的厚度。在显示装置10的制造工艺期间，在喷墨印刷工艺中，堤部层BNL可以防止油墨溢出到相邻的子像素SPXn。类似于堤部图案BP1和BP2，堤部层BNL可以包括有机绝缘材料，诸如聚酰亚胺。
多个发光元件ED可以布置在发射区域EMA中。发光元件ED可以设置在堤部图案BP1和BP2之间，并且可以布置成在第一方向DR1上彼此间隔开。在一个或多个实施方式中，多个发光元件ED可以具有在一个方向上延伸的形状，并且其两端可以设置在不同的电极RME上。发光元件ED的长度可以大于在第二方向DR2上彼此间隔开的电极RME之间的间隙。发光元件ED的延伸方向可以基本上垂直于电极RME沿其延伸的第一方向DR1。然而，本公开不限于此，并且发光元件ED可以在第二方向DR2上或在相对于第二方向DR2倾斜的方向上延伸。
多个发光元件ED可以布置在第一绝缘层PAS1上。发光元件ED可以具有在一个方向上延伸的形状，并且可以设置成使得发光元件ED沿其延伸的一个方向平行于第一衬底SUB的顶表面。如稍后将描述的，发光元件ED可以包括沿着发光元件ED沿其延伸的一个方向布置的多个半导体层，并且多个半导体层可以沿着平行于第一衬底SUB的顶表面的方向顺序地布置。然而，本公开不限于此，并且当发光元件ED具有另一结构时，多个半导体层可以在垂直于第一衬底SUB的方向上布置。
取决于构成半导体层的材料，设置在每个子像素SPXn中的发光元件ED可以发射不同波长带的光。然而，本公开不限于此，并且布置在每个子像素SPXn中的发光元件ED可以包括相同材料的半导体层并且发射相同颜色的光。
发光元件ED可以在与连接电极CNE(CNE1和CNE2)接触的同时电连接到电极RME和过孔层VIA下方的导电层，并且可以通过接收电信号来发射特定波长带的光。
第二绝缘层PAS2可以设置在多个发光元件ED、第一绝缘层PAS1和堤部层BNL上。第二绝缘层PAS2可以在堤部图案BP1和BP2之间包括设置在多个发光元件ED上同时在第一方向DR1上延伸的图案部分。图案部分设置成部分地围绕发光元件ED的外表面(例如，外周边表面或外圆周表面)，并且可以不覆盖发光元件ED的两侧或两端。图案部分可以在平面图中在每个子像素SPXn中形成线性或岛状图案。第二绝缘层PAS2的图案部分可以在显示装置10的制造工艺期间保护发光元件ED并固定发光元件ED。此外，第二绝缘层PAS2可以设置成填充发光元件ED和在其下方的第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2的一部分可以设置在堤部层BNL上并且设置在子区域SA中。
根据一个或多个实施方式，第二绝缘层PAS2可以包括多个开口OP1、OP2、OP3和OPR以及多个接触部分CT1和CT2。第二绝缘层PAS2可以包括形成为与子区域SA的分离部分ROP对应的多个分离开口OPR和在发射区域EMA中设置成与电极RME部分地重叠以暴露发光元件ED的第一端和第二端的多个开口OP1和OP2、以及设置在发射区域EMA之外的区域中的开口OP3。第二绝缘层PAS2可以包括形成在连接电极CNE和电极RME在其中连接的部分处的多个接触部分CT1和CT2。第二绝缘层PAS2可以设置在整个第一绝缘层PAS1上，并且可以在其中形成多个开口的部分处部分地暴露设置在其下方的层。
在形成为与子区域SA的分离部分ROP对应的分离开口OPR(其是形成在第二绝缘层PAS2中的开口)处，可以执行将设置在其下方的电极RME分离的工艺。类似于第一绝缘层PAS1，第二绝缘层PAS2可以包括分离开口OPR，其在分离部分ROP(在其中执行将电极RME分离的工艺)处暴露过孔层VIA的顶表面。
第二绝缘层PAS2可以包括与第一电极RME1部分地重叠的第一开口OP1和与第二电极RME2部分地重叠的第二开口OP2。第一开口OP1和第二开口OP2可以设置在发射区域EMA中，并且可以暴露发光元件ED的两端。第一开口OP1可以暴露或者可以不覆盖发光元件ED的设置在第一电极RME1上的第一端，并且第二开口OP2可以暴露或者可以不覆盖发光元件ED的设置在第二电极RME2上的第二端。
多个第一开口OP1可以设置成与第一电极RME1的面对第二电极RME2(例如，与第二电极RME2相对)的一侧重叠，并且可以具有在第一方向DR1上延伸的形状。第一开口OP1可以暴露发光元件ED的第一端。
类似地，第二开口OP2可以设置成与第二电极RME2的面对第一电极RME1(例如，与第一电极RME1相对)的一侧重叠，并且可以具有在第一方向DR1上延伸的形状。第二开口OP2可以暴露发光元件ED的第二端。如稍后将描述的，第一开口OP1也可以穿透稍后将描述的第三绝缘层PAS3。连接电极CNE可以与发光元件ED的通过多个第一开口OP1和多个第二开口OP2暴露的两端接触。
一个第一开口OP1和一个第二开口OP2可以设置在一个子像素SPXn中。然而，本公开不限于此。在一些实施方式中，多个第一开口OP1和多个第二开口OP2可以设置在一个子像素SPXn中。
根据一个或多个实施方式，第二绝缘层PAS2可以包括设置在发射区域EMA之外的区域中的第三开口OP3。不同于与电极RME部分地重叠的开口OP1和OP2，第三开口OP3可以设置成不与电极RME重叠。作为示例，第三开口OP3可以具有在第一方向DR1上延伸的形状，并且可以设置成与堤部层BNL重叠。第三开口OP3可以设置在堤部层BNL的在第一方向DR1上延伸的部分上，并且可以设置在不同的子像素SPXn的发射区域EMA之间。第三开口OP3可以设置成暴露堤部层BNL的顶表面的一部分，并且稍后将描述的第三绝缘层PAS3可以直接设置在堤部层BNL的暴露的顶表面上(例如，参见图12)。
第一开口OP1和第二开口OP2可以设置在其中设置有发光元件ED的发射区域EMA中，并且可以与发光元件ED部分地重叠。第一开口OP1和第二开口OP2可以设置成暴露发光元件ED的一部分，使得设置在第二绝缘层PAS2上的连接电极CNE能够与发光元件ED接触。因为发光元件ED在发射区域EMA中设置在电极RME上方，所以第一开口OP1和第二开口OP2可以设置成与电极RME和发光元件ED重叠。另一方面，第三开口OP3可以形成在未设置发光元件ED的部分中。第三开口OP3可以设置成不与发光元件ED和电极RME重叠。
如图12中所示，根据一个或多个实施方式的显示装置10还可以包括在过孔层VIA下方的导电层中的与堤部层BNL重叠的电极BME、CSE1和CSE2。例如，除了下部金属层BML之外，第一导电层还可以包括下部电极BME。第二导电层还可以包括存储电容器的一个电极CSE1，并且第三导电层还可以包括存储电容器的另一电极CSE2。下部电极BME以及存储电容器的两个电极CSE1和CSE2可以在厚度方向(例如，第三方向DR3)上与设置在子像素SPXn的发射区域EMA之间的堤部层BNL重叠。第二绝缘层PAS2的第三开口OP3可以在厚度方向(例如，第三方向DR3)上与下部电极BME以及存储电容器的两个电极CSE1和CSE2重叠。
可以在每个子像素SPXn的发射区域EMA中形成在其中将发光元件ED设置在电极RME之间的对准区域。在显示装置10的制造工艺期间，可以将发光元件ED喷射到发射区域EMA，以在电极RME上方设置在对准区域中。然而，多个发光元件ED中的一些也可能被喷射到除了发射区域EMA之外的区域，即，发光元件ED不应被对准的区域。例如，喷射到发射区域EMA的发光元件ED中的一些也可能被置放在堤部层BNL上，并且这些发光元件ED可能在随后的工艺中作为异物保留。根据一个或多个实施方式，第二绝缘层PAS2可以包括第三开口OP3，其暴露除了电极RME之间的对准区域之外的区域，从而可以去除作为异物保留的发光元件ED。
当发光元件ED设置在电极RME上方时，可以执行形成第二绝缘层PAS2的工艺。在第二绝缘层PAS2整体地形成在第一绝缘层PAS1上之后，可以对其一部分图案化以形成开口OP1、OP2、OP3和OPR。第二绝缘层PAS2可以设置在发射区域EMA的对准区域中，以固定设置在电极RME上方的发光元件ED。第二绝缘层PAS2可以形成为不覆盖设置在对准区域之外的区域中的发光元件ED，从而可以在随后的工艺中去除发光元件ED。
第二绝缘层PAS2的第一开口OP1和第二开口OP2可以设置成在穿透第二绝缘层PAS2的同时暴露发光元件ED的两端，并且其间的图案部分可以固定设置在对准区域中的发光元件ED。另一方面，第二绝缘层PAS2的第三开口OP3可以形成在发光元件ED不应被对准的区域中并且可以不覆盖未对准的发光元件ED。在形成第二绝缘层PAS2之后，可以去除位于对准区域之外的区域中的发光元件ED，并且可以防止每个像素PX中的未对准的发光元件ED留有缺陷。例如，当第二绝缘层PAS2的第三开口OP3被设置成与堤部层BNL重叠时，未对准的发光元件ED可能不会保留在堤部层BNL下方的下部电极BME和存储电容器的两个电极CSE1和CSE2上。因此，在完成显示装置10的制造工艺之后执行的缺陷检查中，具有这样的优势：易于检查形成在存储电容器的两个电极CSE1和CSE2上的异物或暗点。
第二绝缘层PAS2可以包括设置在子区域SA中以与第一电极RME1重叠的第一接触部分CT1、以及设置在子区域SA中以与第二电极RME2重叠的第二接触部分CT2。除了第一绝缘层PAS1之外，接触部分CT1和CT2可以穿透第二绝缘层PAS2。多个第一接触部分CT1和多个第二接触部分CT2可以部分地暴露设置在其下方的第一电极RME1或第二电极RME2的顶表面。
多个连接电极CNE(CNE1和CNE2)可以设置在多个电极RME和堤部图案BP1和BP2上。多个连接电极CNE可以具有在一个方向上延伸的形状，并且可以被设置成彼此间隔开。连接电极CNE中的每个可以与发光元件ED接触，并且可以电连接到第三导电层。
多个连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤部图案BP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以跨越堤部层BNL设置成遍及发射区域EMA和子区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤部图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以跨越堤部层BNL设置成遍及发射区域EMA和子区域SA。第一连接电极CNE1和第二连接电极CNE2中的每个可以与发光元件ED接触，并且可以电连接到电极RME或设置在其下方的导电层。
例如，第一连接电极CNE1和第二连接电极CNE2中的每个可以设置在第二绝缘层PAS2上并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1部分地重叠并且可以与发光元件ED的一端接触。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以与发光元件ED的另一端接触。多个连接电极CNE设置成遍及发射区域EMA和子区域SA。连接电极CNE可以在设置在发射区域EMA中的部分处与发光元件ED接触，并且可以在设置在子区域SA中的部分处与第三导电层电连接。
第一连接电极CNE1可以设置成与第二绝缘层PAS2的第一开口OP1部分地重叠。第二连接电极CNE2可以设置成与第二绝缘层PAS2的第二开口OP2部分地重叠。第一连接电极CNE1可以与发光元件ED的通过第一开口OP1暴露的第一端接触，并且第二连接电极CNE2可以与发光元件ED的通过第二开口OP2暴露的第二端接触。
根据一个或多个实施方式，在显示装置10中，连接电极CNE可以通过设置在子区域SA中的接触部分CT1和CT2与电极RME接触。第一连接电极CNE1可以通过在子区域SA中穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1与第一电极RME1接触。第二连接电极CNE2可以通过在子区域SA中穿透第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2与第二电极RME2接触。连接电极CNE中的每个可以通过电极RME中的每个电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1，使得第一电力电压可以施加到第一连接电极CNE1，并且第二连接电极CNE2可以电连接到第二电压线VL2，使得第二电力电压可以施加到第二连接电极CNE2。每个连接电极CNE可以在发射区域EMA中与发光元件ED接触，以将电力电压传输到发光元件ED。
然而，本公开不限于此。在一个或多个实施方式中，多个连接电极CNE可以与第三导电层直接接触，或者可以通过不同于电极RME的图案电连接到第三导电层。
连接电极CNE可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE以被发射。
第三绝缘层PAS3设置在第一连接电极层的第二连接电极CNE2上和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在整个第二绝缘层PAS2上以覆盖第二连接电极CNE2，并且第二连接电极层的第一连接电极CNE1可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2绝缘，以防止它们之间的直接接触。
根据一个或多个实施方式，第三绝缘层PAS3可以包括第一开口OP1和第一接触部分CT1。第三绝缘层PAS3可以包括多个第一开口OP1和多个第一接触部分CT1，所述多个第一开口OP1设置成与电极RME部分地重叠以暴露发光元件ED的第一端，所述多个第一接触部分CT1形成在第一连接电极CNE1和第一电极RME1连接的区域中。第一开口OP1可以穿透第二绝缘层PAS2和第三绝缘层PAS3。第三绝缘层PAS3可以设置在整个第二绝缘层PAS2上，并且可以在其中形成多个第一开口OP1的部分处部分地暴露设置在其下方的层。第一连接电极CNE1可以设置成与第三绝缘层PAS3的第一开口OP1部分地重叠。
第三绝缘层PAS3的第一开口OP1可以在发射区域EMA中与第一电极RME1部分地重叠，并且可以暴露或者可以不覆盖发光元件ED的设置在第一电极RME1上的第一端。第一开口OP1可以设置成与第一电极RME1的面对第二电极RME2(例如，与第二电极RME2相对)的一侧重叠，并且可以具有在第一方向DR1上延伸的形状。
第三绝缘层PAS3可以设置成覆盖第二绝缘层PAS2的第二开口OP2和第三开口OP3。因为第二连接电极CNE2设置在第二绝缘层PAS2的第二开口OP2中，所以第三绝缘层PAS3可以设置成覆盖第二连接电极CNE2。可以通过第二绝缘层PAS2的第三开口OP3暴露堤部层BNL的顶表面的一部分，并且第三绝缘层PAS3可以与堤部层BNL的顶表面的一部分直接接触。
第三绝缘层PAS3可以包括设置在子区域SA中以与第一电极RME1重叠的第一接触部分CT1。除了第一绝缘层PAS1和第二绝缘层PAS2之外，多个第一接触部分CT1可以穿透第三绝缘层PAS3。多个第一接触部分CT1可以部分地暴露设置在其下方的第一电极RME1的顶表面。
在一个或多个实施方式中，可以在第三绝缘层PAS3和第一连接电极CNE1上进一步设置另一绝缘层。绝缘层可以用于保护设置在第一衬底SUB上的构件免受外部环境的影响。
以上描述的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料。可选地，第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，而第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个可以具有交替地或重复地堆叠多个绝缘层的结构。在一个或多个实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以是氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的任何一种。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料或不同的材料制成。可选地，它们中的一些可以由相同的材料制成，而它们中的一些可以由不同的材料制成。
图13是根据一个或多个实施方式的发光元件的示意性剖视图。
参考图13，发光元件ED可以是发光二极管。例如，发光元件ED可以是具有纳米或微米尺寸并且由无机材料制成的无机发光二极管。当在彼此面对的两个电极之间在特定方向上形成电场时，发光元件ED可以在具有极性的两个电极之间对准。
根据一个或多个实施方式的发光元件ED可以具有在一个方向上伸长的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有诸如规则的立方体、矩形的平行六面体和六边形棱柱的多边形棱柱形状，或者可以具有诸如在一个方向上伸长并且具有部分地倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，P型或N型)掺杂剂的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是N型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到第一半导体层31中的N型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32设置在第一半导体层31上，且发光层36在其间。第二半导体层32可以是P型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到第二半导体层32中的P型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在附图中示出第一半导体层31和第二半导体层32被配置为一个层，但是本公开不限于此。取决于发光层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，诸如包覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31和发光层36之间或设置在第二半导体层32和发光层36之间的另一半导体层。设置在第一半导体层31和发光层36之间的半导体层可以是掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种，并且设置在第二半导体层32和发光层36之间的半导体层可以是掺杂P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。
发光层36设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱或多量子阱结构的材料。当发光层36包括具有多量子阱结构的材料时，可以交替地堆叠多个量子层和阱层。发光层36可以通过根据通过第一半导体层31和第二半导体层32施加的电信号来使电子-空穴对复合来发光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。例如，当发光层36具有量子层和阱层交替堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以呈具有大能带隙的半导体材料和具有小能带隙的半导体材料交替堆叠的结构，并且可以根据发射光的波长带包括其它III族至V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，而是在一些情况下发光层36也可以发射红色或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且其可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37，但是本公开不限于此，并且可以省略电极层37。
在显示装置10中，当发光元件ED与电极或连接电极电连接时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属或透明导电层材料。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38被布置成在以上描述的多个半导体层和电极层的外表面(例如，外周边表面或外圆周表面)周围(或围绕所述多个半导体层和电极层的外表面)。例如，绝缘膜38可以设置成在发光层36的至少外表面(例如，外周边表面或外圆周表面)周围(或围绕所述发光层36的至少外表面)，并且可以形成为暴露发光元件ED的在纵向方向上的两端。此外，在剖视图中，绝缘膜38可以具有在与发光元件ED的至少一端相邻的区域中被圆化的顶表面。
绝缘膜38可以包括具有绝缘特性的材料中的至少一种，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。在附图中示出了绝缘膜38形成为单层，但是本公开不限于此。在一个或多个实施方式中，绝缘膜38可以形成为其中堆叠有多个层的多层结构。
绝缘膜38可以执行保护发光元件ED的半导体层和电极层的功能。绝缘膜38可以防止当向其传输电信号的电极与发光元件ED直接接触时可能在发光层36处发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率的降低。
此外，绝缘膜38可以具有被表面处理的外表面(例如，外周边表面或外圆周表面)。发光元件ED可以以在电极上喷射其中分散有发光元件ED的油墨的方式对准。这里，绝缘膜38的表面可以被处理成具有疏水特性或亲水特性，以便将发光元件ED保持在分散状态下，而不与油墨中的其它相邻发光元件ED聚集。
在下文中，将参考其它附图描述显示装置10的其它实施方式。
图14是示出根据一个或多个实施方式的显示装置的子像素的平面图。
图14示出了设置在显示装置10_1的一个子像素SPXn中的电极RME(RME1、RME2、RME3和RME4)、堤部图案BP1、BP2和BP3、堤部层BNL、多个发光元件ED、连接电极CNE(CNE1、CNE2、CNE3、CNE4和CNE5)的平面布置。
参考图14，根据一个或多个实施方式的显示装置10_1可以包括更多数量的电极RME(RME1、RME2、RME3和RME4)、更多数量的堤部图案BP1、BP2和BP3、更多数量的发光元件ED(ED1、ED2、ED3和ED4)、以及更多数量的连接电极CNE(CNE1、CNE2、CNE3、CNE4和CNE5)。根据所描述的实施方式的显示装置10_1与图4的实施方式的不同之处在于，在每个子像素SPXn中包括更多数量的电极和更多数量的发光元件。在下面的描述中，将省略冗余的描述，同时侧重于不同之处。
图15是示出设置在图14的一个子像素中的第一绝缘层的平面图。图16是示出设置在图14的一个子像素中的第二绝缘层的平面图。图17是示出设置在图14的一个子像素中的第一连接电极层的平面图。图18是示出设置在图14的一个子像素中的第三绝缘层的平面图。图19是示出设置在图14的一个子像素中的第二连接电极层的平面图。图20是沿着图14中的线E4-E4'截取的剖视图。图21是沿着图14的线E5-E5'截取的剖视图。
图15至图19示出了多个绝缘层PAS1、PAS2和PAS3(其是设置在一个像素PX中的不同层)以及连接电极CNE1、CNE2、CNE3、CNE4和CNE5的平面布置。图15示出了设置在堤部层BNL下方的第一绝缘层PAS1的平面布置，并且图16和图18示出了设置在堤部层BNL上方的第二绝缘层PAS2和第三绝缘层PAS3的平面布置。图20示出了跨过设置在一个子像素SPXn中的第一发光元件ED1和第二发光元件ED2的两端的剖面，并且图21示出了跨过设置在一个子像素SPXn中的多个接触部分CT1、CT2、CT3和CT4的剖面。
结合图14参考图15至图21，堤部图案BP1、BP2和BP3还可以包括设置在第一堤部图案BP1和第二堤部图案BP2之间的第三堤部图案BP3。第一堤部图案BP1可以位于相对于发射区域EMA的中央的左侧上，第二堤部图案BP2可以位于相对于发射区域EMA的中央的右侧上，并且第三堤部图案BP3可以位于发射区域EMA的中央处。第三堤部图案BP3的在第二方向DR2上测量的宽度可以大于第一堤部图案BP1和第二堤部图案BP2的在第二方向DR2上测量的宽度。堤部图案BP1、BP2和BP3之间的在第二方向DR2上的间隙可以大于电极RME之间的间隙。第一堤部图案BP1可以设置成与第一电极RME1部分地重叠，并且第二堤部图案BP2可以设置成与第四电极RME4部分地重叠。第三堤部图案BP3可以设置成与第二电极RME2和第三电极RME3部分地重叠。电极RME的至少一部分可以布置成不与堤部图案BP1、BP2和BP3重叠。
除了第一电极RME1和第二电极RME2之外，针对每个子像素SPXn布置的多个电极RME还可以包括第三电极RME3和第四电极RME4。
第三电极RME3可以设置在第一电极RME1和第二电极RME2之间，并且第四电极RME4可以在第二方向DR2上与第三电极RME3间隔开，且第二电极RME2插在其间。多个电极RME可以从子像素SPXn的左侧到右侧按第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4的顺序依序布置。电极RME可以在第二方向DR2上彼此面对(或彼此相对)并且可以在第二方向DR2上彼此间隔开。多个电极RME可以在子区域SA的分离部分ROP处与在第一方向DR1上相邻的另一子像素SPXn的电极RME间隔开。
在多个电极RME中，第一电极RME1和第二电极RME2可以分别通过设置在堤部层BNL下方的电极接触孔CTD和CTS与设置在第一电极RME1和第二电极RME2下方的第一导电图案CDP1和第二电压线VL2接触，而第三电极RME3和第四电极RME4可以不与它们接触。
第一绝缘层PAS1可以以与以上描述的实施方式的结构类似的结构设置。第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以覆盖多个电极RME以及堤部图案BP1、BP2和BP3。
根据一个或多个实施方式，第一绝缘层PAS1可以包括多个分离开口OPR以及多个接触部分CT1、CT2、CT3和CT4。设置成与分离部分ROP对应的分离开口OPR(其是第一绝缘层PAS1的开口)与以上参考图5描述的分离开口OPR相同。形成在第一绝缘层PAS1中的多个接触部分CT1、CT2、CT3和CT4可以设置成与不同的电极RME重叠。例如，多个接触部分CT1、CT2、CT3和CT4可以设置在子区域SA中，并且可以包括设置成与第一电极RME1重叠的第一接触部分CT1、设置成与第二电极RME2重叠的第二接触部分CT2、设置成与第三电极RME3重叠的第三接触部分CT3、以及设置成与第四电极RME4重叠的第四接触部分CT4。多个接触部分CT1、CT2、CT3和CT4可以穿透第一绝缘层PAS1以分别部分地暴露设置在其下方的电极RME1、RME2、RME3和RME4的顶表面。接触部分CT1、CT2、CT3和CT4中的每个还可以穿透设置在第一绝缘层PAS1上的其它绝缘层中的一些。
多个发光元件ED可以布置在堤部图案BP1、BP2和BP3之间，或者布置在不同的电极RME上。发光元件ED中的一些可以布置在第一堤部图案BP1和第三堤部图案BP3之间，并且一些其它发光元件ED可以布置在第三堤部图案BP3和第二堤部图案BP2之间。根据一个或多个实施方式，发光元件ED可以包括布置在第一堤部图案BP1和第三堤部图案BP3之间的第一发光元件ED1和第三发光元件ED3、以及布置在第三堤部图案BP3和第二堤部图案BP2之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3中的每个可以设置在第一电极RME1和第三电极RME3上方，并且第二发光元件ED2和第四发光元件ED4中的每个可以设置在第二电极RME2和第四电极RME4上方。第一发光元件ED1和第二发光元件ED2可以布置成与相应的子像素SPXn的发射区域EMA的下侧相邻或者与子区域SA相邻，并且第三发光元件ED3和第四发光元件ED4可以布置成与相应的子像素SPXn的发射区域EMA的上侧相邻。
然而，发光元件ED可以不根据在发射区域EMA中的布置位置来分类，而是可以根据与连接电极CNE的连接关系来分类，这将稍后进行描述。根据连接电极CNE的布置方法，每个发光元件ED的两端可以与不同的连接电极CNE接触。根据与之接触的连接电极CNE的类型，发光元件ED可以被分类成不同类型的发光元件ED。
第二绝缘层PAS2可以以与以上描述的实施方式的结构类似的结构设置。第二绝缘层PAS2可以设置在多个发光元件ED、第一绝缘层PAS1和堤部层BNL上。
根据一个或多个实施方式，第二绝缘层PAS2可以包括多个开口OP1、OP2、OP3、OP4、OP5、OP6和OPR以及多个接触部分CT1、CT2、CT3和CT4。形成为与子区域SA的分离部分ROP对应的分离开口OPR(其是第二绝缘层PAS2的开口)与以上参考图6描述的分离开口OPR相同。
除了与第一电极RME1部分地重叠的多个第一开口OP1和与第二电极RME2部分地重叠的多个第二开口OP2之外，第二绝缘层PAS2还可以包括与第三电极RME3部分地重叠的多个第五开口OP5和与第四电极RME4部分地重叠的多个第六开口OP6。
第一开口OP1和第二开口OP2可以设置在发射区域EMA中，并且可以暴露发光元件ED的两端。第一开口OP1可以暴露或者可以不覆盖发光元件ED的设置在第一电极RME1上的第一端，并且第二开口OP2可以暴露或者可以不覆盖其它发光元件ED的设置在第二电极RME2上的第二端。
多个第一开口OP1可以设置成与第一电极RME1的面对第三电极RME3(例如，与第三电极RME3相对)的一侧重叠，并且设置在一个子像素SPXn中的多个第一开口OP1可以设置成在相应的子像素SPXn的发射区域EMA中在第一方向DR1上彼此间隔开。一个第一开口OP1可以暴露第一发光元件ED1的第一端，并且另一个第一开口OP1可以暴露第三发光元件ED3的第一端。
多个第二开口OP2可以设置成与第二电极RME2的面对第四电极RME4(例如，与第四电极RME4相对)的一侧重叠，并且设置在一个子像素SPXn中的多个第二开口OP2可以设置成在相应的子像素SPXn的发射区域EMA中在第一方向DR1上彼此间隔开。一个第二开口OP2可以暴露第二发光元件ED2的第二端，并且另一个第二开口OP2可以暴露第四发光元件ED4的第二端。
类似地，多个第五开口OP5可以设置成与第三电极RME3的面对第一电极RME1(例如，与第一电极RME1相对)的一侧重叠，并且设置在一个子像素SPXn中的多个第五开口OP5可以设置成在相应的子像素SPXn的发射区域EMA中在第一方向DR1上彼此间隔开。一个第五开口OP5可以暴露第一发光元件ED1的第二端，并且另一个第五开口OP5可以暴露第三发光元件ED3的第二端。
多个第六开口OP6可以设置成与第四电极RME4的面对第二电极RME2(例如，与第二电极RME2相对)的一侧重叠，并且设置在一个子像素SPXn中的多个第六开口OP6可以设置成在相应的子像素SPXn的发射区域EMA中在第一方向DR1上彼此间隔开。一个第六开口OP6可以暴露第二发光元件ED2的第一端，并且另一个第六开口OP6可以暴露第四发光元件ED4的第一端。
根据一个或多个实施方式，第二绝缘层PAS2可以包括设置在发射区域EMA之外的区域中的第三开口OP3、以及设置在发射区域EMA中而不与发光元件ED重叠的第四开口OP4。
不同于与电极RME部分地重叠的开口OP1、OP2、OP5和OP6，第三开口OP3可以设置成不与电极RME重叠。作为示例，第三开口OP3可以具有在第一方向DR1上延伸的形状，并且可以设置成与堤部层BNL重叠。第三开口OP3可以设置在堤部层BNL的在第一方向DR1上延伸的部分上，并且可以设置于在第二方向DR2上相邻的不同子像素SPXn的发射区域EMA之间。第三开口OP3可以设置成暴露堤部层BNL的顶表面的一部分。第三开口OP3可以形成在未设置发光元件ED的部分中。第三开口OP3可以设置成不与发光元件ED和电极RME重叠。
第四开口OP4可以在发射区域EMA中设置成与电极RME重叠，并且不同于与发光元件ED部分地重叠的开口OP1、OP2、OP5和OP6，第四开口OP4可以设置成不与发光元件ED重叠。作为示例，第四开口OP4可以具有在第一方向DR1上延伸的形状，并且可以设置在第三堤部图案BP3上。第四开口OP4可以设置成与第二电极RME2和第三电极RME3部分地重叠，同时与第三堤部图案BP3重叠。第四开口OP4可以设置在第五开口OP5和第二开口OP2之间，以便在第二方向DR2上与它们间隔开。第四开口OP4可以设置成与第二电极RME2和第三电极RME3之间的区域重叠。彼此面对(或相对)的第二电极RME2的一侧和第三电极RME3的一侧可以与第四开口OP4重叠。
在一个或多个实施方式中，第三开口OP3和第四开口OP4的在第一方向DR1上测量的长度可以大于第一开口OP1、第二开口OP2、第五开口OP5和第六开口OP6的在第一方向DR1上测量的长度。然而，本公开不限于此。
发光元件ED在其中设置在电极RME之间的对准区域可以形成在每个子像素SPXn的发射区域EMA中。在显示装置10_1的制造工艺期间，可以将发光元件ED喷射到发射区域EMA，以在电极RME上方设置在对准区域中。然而，多个发光元件ED中的一些也可能被喷射到除了发射区域EMA之外的区域，即，发光元件ED不应被对准的区域。例如，喷射到发射区域EMA的发光元件ED中的一些也可能被置放在堤部层BNL上，并且这些发光元件ED可能在随后的工艺中作为异物保留。
第二绝缘层PAS2可以包括第三开口OP3和第四开口OP4，它们暴露电极RME之间的对准区域之外的区域，从而可以去除作为异物保留的发光元件ED。类似于图6的实施方式，第三开口OP3可以设置在堤部层BNL上。第三开口OP3可以在发射区域EMA之外的区域中设置成不与电极RME和发光元件ED重叠。
第四开口OP4可以在发射区域EMA中设置在不设置有发光元件ED的区域中。在每个子像素SPXn中包括四个电极RME的一个或多个实施方式中，发光元件ED可以设置在第一电极RME1和第三电极RME3上方以及第二电极RME2和第四电极RME4上方，并且可以不设置在第二电极RME2和第三电极RME3上方。发光元件ED可以设置在第一堤部图案BP1和第三堤部图案BP3之间、以及第二堤部图案BP2和第三堤部图案BP3之间，但是可以不设置在第三堤部图案BP3上。第四开口OP4可以设置在第三堤部图案BP3上，由此去除被置放在第三堤部图案BP3上的发光元件ED。
形成在第二绝缘层PAS2中的多个接触部分CT1、CT2、CT3和CT4可以设置成与不同的电极RME重叠。例如，多个接触部分CT1、CT2、CT3和CT4可以设置在子区域SA中，并且可以包括设置成与第一电极RME1重叠的第一接触部分CT1、设置成与第二电极RME2重叠的第二接触部分CT2、设置成与第三电极RME3重叠的第三接触部分CT3、以及设置成与第四电极RME4重叠的第四接触部分CT4。多个接触部分CT1、CT2、CT3和CT4可以穿透第二绝缘层PAS2以分别部分地暴露设置在其下方的电极RME1、RME2、RME3和RME4的顶表面。接触部分CT1、CT2、CT3和CT4中的一些可以进一步穿透设置在第二绝缘层PAS2上的另一绝缘层。
除了设置在第一电极RME1上的第一连接电极CNE1之外，多个连接电极CNE还可以包括设置在第二电极RME2上的第二连接电极CNE2、以及布置成遍及多个电极RME的第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
不同于图4至图12的实施方式，第一连接电极CNE1和第二连接电极CNE2中的每个可以具有在第一方向DR1上延伸的相对短的长度。第一连接电极CNE1和第二连接电极CNE2可以布置在相对于发射区域EMA的中央的下侧上。第一连接电极CNE1和第二连接电极CNE2可以设置成遍及相应的子像素SPXn的发射区域EMA和子区域SA，并且可以分别通过形成在子区域SA中的接触部分CT1和CT2与电极RME直接接触。第一连接电极CNE1可以在子区域SA中通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1与第一电极RME1直接接触，并且第二连接电极CNE2可以在子区域SA中通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触部分CT2与第二电极RME2直接接触。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一延伸部分CN_E1、设置在第一电极RME1上的第二延伸部分CN_E2、以及将第一延伸部分CN_E1连接到第二延伸部分CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可以在第二方向DR2上与第一连接电极CNE1间隔开，并且第二延伸部分CN_E2可以在第一方向DR1上与第一连接电极CNE1间隔开。第一延伸部分CN_E1可以设置在相应的子像素SPXn的发射区域EMA的下侧上，并且第二延伸部分CN_E2可以设置在发射区域EMA的上侧上。第一延伸部分CN_E1和第二延伸部分CN_E2可以设置在发射区域EMA中。第一连接部分CN_B1可以在发射区域EMA的中央部分处设置成遍及第一电极RME1和第三电极RME3。第三连接电极CNE3可以具有基本上在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上弯曲并且再次在第一方向DR1上延伸的形状。
第四连接电极CNE4可以包括设置在第四电极RME4上的第三延伸部分CN_E3、设置在第二电极RME2上的第四延伸部分CN_E4、以及将第三延伸部分CN_E3连接到第四延伸部分CN_E4的第二连接部分CN_B2。第三延伸部分CN_E3可以在第二方向DR2上面对第二连接电极CNE2(或与第二连接电极CNE2相对)，并且可以在第二方向DR2上与第二连接电极CNE2间隔开，并且第四延伸部分CN_E4可以在第一方向DR1上与第二连接电极CNE2间隔开。第三延伸部分CN_E3可以设置在相应的子像素SPXn的发射区域EMA的下侧上，并且第四延伸部分CN_E4可以设置在发射区域EMA的上侧上。第三延伸部分CN_E3和第四延伸部分CN_E4可以设置在发射区域EMA中。第二连接部分CN_B2可以设置成遍及第二电极RME2和第四电极RME4，同时与发射区域EMA的中央相邻。第四连接电极CNE4可以具有基本上在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上弯曲并且再次在第一方向DR1上延伸的形状。
第五连接电极CNE5可以包括设置在第三电极RME3上的第五延伸部分CN_E5、设置在第四电极RME4上的第六延伸部分CN_E6、以及将第五延伸部分CN_E5连接到第六延伸部分CN_E6的第三连接部分CN_B3。第五延伸部分CN_E5可以在第二方向DR2上面对第三连接电极CNE3的第二延伸部分CN_E2(或与之相对)，并且可以在第二方向DR2上与第三连接电极CNE3的第二延伸部分CN_E2间隔开，并且第六延伸部分CN_E6可以在第二方向DR2上面对第四连接电极CNE4的第四延伸部分CN_E4(或与之相对)，并且可以在第二方向DR2上与第四连接电极CNE4的第四延伸部分CN_E4间隔开。第五延伸部分CN_E5和第六延伸部分CN_E6中的每个可以布置在发射区域EMA的上侧上，并且第三连接部分CN_B3可以设置成遍及第三电极RME3、第二电极RME2和第四电极RME4。在平面图中，第五连接电极CNE5可以设置在第四连接电极CNE4的第四延伸部分CN_E4周围(或围绕第四连接电极CNE4的第四延伸部分CN_E4)。
第三连接电极CNE3可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第三接触部分CT3与第三电极RME3直接接触，并且第四连接电极CNE4可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第四接触部分CT4与第四电极RME4直接接触。
然而，本公开不限于此。在一个或多个实施方式中，在显示装置10_1中，连接电极CNE中的一些可以直接连接到第三导电层。例如，第一连接电极CNE1和第二连接电极CNE2(其是第一类型连接电极)可以直接连接到第三导电层并且可以电连接到电极RME。第二类型连接电极和第三类型连接电极可以不电连接到电极RME，并且可以仅连接到发光元件ED。在一个或多个实施方式中，第二类型连接电极可以电连接到电极RME。
第一连接电极CNE1和第二连接电极CNE2可以是分别连接到与第三导电层直接连接的电极RME1和RME2的第一类型连接电极。第三连接电极CNE3和第四连接电极CNE4可以是连接到不与第三导电层连接的电极RME3和RME4的第二类型连接电极。第五连接电极CNE5可以是不与电极RME连接的第三类型连接电极。第五连接电极CNE5可以与发光元件ED接触而不与电极RME连接，并且可以与其它连接电极CNE一起构成发光元件ED的电连接电路。
在一个或多个实施方式中，第三连接电极CNE3和第四连接电极CNE4(其是第二类型连接电极)可以是其中在第一方向DR1上延伸的电极延伸部分在第二方向DR2上不与彼此重叠的连接电极。第五连接电极CNE5(其是第三类型连接电极)可以是其中在第一方向DR1上延伸的电极延伸部分在第二方向DR2上彼此重叠的连接电极。第三连接电极CNE3和第四连接电极CNE4可以具有在沿着第一方向DR1延伸的同时弯曲的形状，并且第五连接电极CNE5可以具有围绕另一连接电极的一部分的形状。
第三绝缘层PAS3可以以与以上描述的实施方式的结构类似的结构设置。除了其中设置第二连接电极层的区域之外，第三绝缘层PAS3可以设置在第二绝缘层PAS2上。
根据一个或多个实施方式，第三绝缘层PAS3可以包括多个开口OP1、OP2、OP5和OP6以及多个接触部分CT1和CT2。多个开口OP1、OP2、OP5和OP6可以包括与第一电极RME1部分地重叠的第一开口OP1、与第二电极RME2部分地重叠的第二开口OP2、与第三电极RME3部分地重叠的第五开口OP5、以及与第四电极RME4部分地重叠的第六开口OP6。
第一开口OP1可以设置成与第一电极RME1的面对第三电极RME3(例如，与第三电极RME3相对)的一侧重叠。设置在一个子像素SPXn中的第一开口OP1可以暴露第一发光元件ED1的第一端。第二开口OP2可以设置成与第二电极RME2的面对第四电极RME4(例如，与第四电极RME4相对)的一侧重叠。设置在一个子像素SPXn中的第二开口OP2可以暴露第二发光元件ED2的第二端。
第五开口OP5可以设置成与第三电极RME3的面对第一电极RME1(例如，与第一电极RME1相对)的一侧重叠。设置在一个子像素SPXn中的第五开口OP5可以暴露第三发光元件ED3的第二端。第六开口OP6可以设置成与第四电极RME4的面对第二电极RME2(例如，与第二电极RME2相对)的一侧重叠。设置在一个子像素SPXn中的第六开口OP6可以暴露第四发光元件ED4的第一端。
第三绝缘层PAS3可以设置成覆盖第二绝缘层PAS2的多个第一开口OP1、第二开口OP2、第五开口OP5和第六开口OP6中的任何一个。第三连接电极CNE3和第四连接电极CNE4可以设置在第二绝缘层PAS2的多个第一开口OP1、第二开口OP2、第五开口OP5和第六开口OP6中的任何一个中。第三绝缘层PAS3可以设置成覆盖第三连接电极CNE3和第四连接电极CNE4。
第三绝缘层PAS3可以设置成覆盖第二绝缘层PAS2的第三开口OP3和第四开口OP4。第二绝缘层PAS2的第三开口OP3和第四开口OP4形成为暴露在其下方的第一绝缘层PAS1或堤部层BNL，从而去除未对准的发光元件ED。第三绝缘层PAS3可以覆盖通过第三开口OP3和第四开口OP4暴露的下部层。第三绝缘层PAS3可以与堤部层BNL的顶表面的在第三开口OP3中的部分直接接触，并且可以与第一绝缘层PAS1的顶表面的在第四开口OP4中的部分直接接触。
形成在第三绝缘层PAS3中的多个接触部分CT1和CT2可以分别设置成与不同的电极RME重叠。例如，第三绝缘层PAS3可以包括设置成与第一电极RME1重叠的第一接触部分CT1、以及设置成与第二电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3，以暴露第一电极RME1和第二电极RME2的顶表面的一部分。
第一连接电极CNE1可以设置成与设置在发射区域EMA的下部区域处的第一开口OP1部分地重叠。第二连接电极CNE2可以设置成与设置在发射区域EMA的下部区域处的第二开口OP2部分地重叠。第三连接电极CNE3可以设置成与设置在发射区域EMA的下部区域处的第五开口OP5和设置在发射区域EMA的上部区域处的第一开口OP1部分地重叠。第四连接电极CNE4可以设置成与设置在发射区域EMA的下部区域处的第六开口OP6和设置在发射区域EMA的上部区域处的第二开口OP2部分地重叠。第五连接电极CNE5可以设置成与设置在发射区域EMA的上部区域处的第五开口OP5和设置在发射区域EMA的上部区域处的第六开口OP6部分地重叠。
第一连接电极CNE1可以与第一发光元件ED1的通过第一开口OP1暴露的第一端接触，并且第二连接电极CNE2可以与第二发光元件ED2的通过第二开口OP2暴露的第二端接触。第三连接电极CNE3可以与第一发光元件ED1的通过第五开口OP5暴露的第二端和第三发光元件ED3的通过第一开口OP1暴露的第一端接触。第四连接电极CNE4可以与第四发光元件ED4的通过第二开口OP2暴露的第二端和第二发光元件ED2的通过第六开口OP6暴露的第一端接触。第五连接电极CNE5可以与第三发光元件ED3的通过第五开口OP5暴露的第二端和第四发光元件ED4的通过第六开口OP6暴露的第一端接触。
取决于将与发光元件ED的两端接触的连接电极CNE，多个发光元件ED可以被分类成不同的发光元件ED，以对应于连接电极CNE的布置结构。第一发光元件ED1和第二发光元件ED2可以具有与第一类型连接电极接触的第一端和与第二类型连接电极接触的第二端。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3接触，并且第二发光元件ED2可以与第二连接电极CNE2和第四连接电极CNE4接触。第三发光元件ED3和第四发光元件ED4可以具有与第二类型连接电极接触的第一端和与第三类型连接电极接触的第二端。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5接触，并且第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5接触。
多个发光元件ED可以通过多个连接电极CNE串联连接。因为根据所描述的实施方式的显示装置10_1针对每个子像素SPXn包括更多数量的发光元件ED，并且发光元件ED串联连接，所以每单位面积的发光量可以进一步增加。
图22是示出根据一个或多个实施方式的显示装置的子像素的平面图。图23是沿着图22的线E6-E6'截取的剖视图。图24是沿着图22中的线E7-E7'截取的剖视图。图25是沿着图22中的线E8-E8'截取的剖视图。
图22示出了设置在显示装置10_2的一个子像素SPXn中的电极RME(RME1和RME2)、堤部图案BP1和BP2、堤部层BNL、多个发光元件ED以及连接电极CNE(CNE1、CNE2和CNE3)的平面布置。图23示出了跨过设置在不同的电极RME上的发光元件ED(ED1和ED2)的两端的剖面。图24和图25示出了跨过多个电极接触孔CTD、CTS和CTA以及接触部分CT1和CT2的剖面。
参考图22至图25，在根据一个或多个实施方式的显示装置10_2中，电极RME、连接电极CNE以及堤部图案BP1和BP2的结构可以不同于以上描述的实施方式中的那些。在下文中，将省略对以上描述的实施方式的冗余描述，同时侧重于不同之处。
多个堤部图案BP1和BP2可以具有在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上测量的不同宽度。堤部图案BP1和BP2中的任何一个可以被设置成遍及在第二方向DR2上相邻的子像素SPXn。例如，堤部图案BP1和BP2可以包括设置在每个子像素SPXn的发射区域EMA中的第一堤部图案BP1和设置成遍及在第二方向DR2上相邻的不同子像素SPXn的发射区域EMA的第二堤部图案BP2。
第一堤部图案BP1设置在发射区域EMA的中央，并且第二堤部图案BP2设置成与插置在其间的第一堤部图案BP1间隔开。第一堤部图案BP1和第二堤部图案BP2可以沿着第二方向DR2交替设置。发光元件ED可以设置在彼此间隔开的第一堤部图案BP1和第二堤部图案BP2之间。
第一堤部图案BP1和第二堤部图案BP2可以在第一方向DR1上具有相同的长度，但是可以具有在第二方向DR2上测量的不同的宽度。在堤部层BNL中，在第一方向DR1上延伸的部分可以在厚度方向(例如，第三方向DR3)上与第二堤部图案BP2重叠。第一堤部图案BP1可以设置成与第一电极RME1重叠，并且第二堤部图案BP2可以设置成与第二电极RME2的电极分支部分RM_B1和RM_B2以及堤部层BNL重叠。
堤部图案BP1和BP2可以以岛状图案设置在显示区域DPA的整个表面上。
多个电极RME包括设置在每个子像素SPXn的中央部分处的第一电极RME1和设置成遍及不同的子像素SPXn的第二电极RME2。第一电极RME1和第二电极RME2可以基本上具有在第一方向DR1上延伸的形状，并且第一电极RME1和第二电极RME2的设置在发射区域EMA中的部分可以具有不同的形状。
第一电极RME1可以设置在子像素SPXn的中央处，并且第一电极RME1的设置在发射区域EMA中的部分可以设置在第一堤部图案BP1上。第一电极RME1可以在第一方向DR1上从子区域SA延伸到另一子像素SPXn的子区域SA。第一电极RME1可以具有在第二方向DR2上测量的宽度根据位置而变化的形状，并且第一电极RME1的在发射区域EMA中与第一堤部图案BP1重叠的至少一部分可以具有比第一堤部图案BP1的宽度大的宽度。
第二电极RME2可以包括在第一方向DR1上延伸的部分和在发射区域EMA附近分支的部分。在一个或多个实施方式中，第二电极RME2可以包括在第一方向DR1上延伸的电极杆部分RM_S、以及从电极杆部分RM_S分支以在第二方向DR2上弯曲并且再次在第一方向DR1上延伸的多个电极分支部分RM_B1和RM_B2。电极杆部分RM_S可以设置成与堤部层BNL的在第一方向DR1上延伸的部分重叠，并且可以设置在子区域SA的在第二方向DR2上的一侧处。电极分支部分RM_B1和RM_B2可以从设置在堤部层BNL的在第一方向DR1上延伸的部分和堤部层BNL的在第二方向DR2上延伸的部分处的电极杆部分RM_S分支，并且可以朝向在第二方向DR2上的两侧弯曲。电极分支部分RM_B1和RM_B2可以在第一方向DR1上设置成跨过发射区域EMA，并且可以再次弯曲以一体地连接到电极杆部分RM_S。即，第二电极RME2的电极分支部分RM_B1和RM_B2可以在任何一个子像素SPXn的发射区域EMA的上侧上分支，并且可以在其下侧上再次彼此连接。
第二电极RME2可以包括设置在第一电极RME1的左侧上的第一电极分支部分RM_B1和设置在第一电极RME1的右侧上的第二电极分支部分RM_B2。包括在一个第二电极RME2中的电极分支部分RM_B1和RM_B2可以设置于在第二方向DR2上相邻的子像素SPXn的发射区域EMA中，并且不同的第二电极RME2的电极分支部分RM_B1和RM_B2可以设置在一个子像素SPXn中。第二电极RME2的第一电极分支部分RM_B1可以设置在第一电极RME1的左侧上，并且另一个第二电极RME2的第二电极分支部分RM_B2可以设置在第一电极RME1的右侧上。
第二电极RME2的电极分支部分RM_B1和RM_B2可以与第二堤部图案BP2的一侧重叠。第一电极分支部分RM_B1可以与设置在第一堤部图案BP1的左侧上的第二堤部图案BP2部分地重叠，并且第二电极分支部分RM_B2可以与设置在第一堤部图案BP1的右侧上的第二堤部图案BP2部分地重叠。第一电极RME1的两侧可以面对不同的第二电极RME2的不同的电极分支部分RM_B1和RM_B2(或与其相对)并且可以与其间隔开，且第一电极RME1与电极分支部分RM_B1和RM_B2中的每个之间的间隙可以小于不同的堤部图案BP1和BP2之间的间隙。
第一电极RME1的在第二方向DR2上测量的宽度可以大于第二电极RME2的电极杆部分RM_S以及电极分支部分RM_B1和RM_B2的宽度。第一电极RME1可以具有比第一堤部图案BP1的宽度大的宽度，并且与第一堤部图案BP1的两侧重叠，而第二电极RME2可以具有相对小的宽度，使得电极分支部分RM_B1和RM_B2可以仅与第二堤部图案BP2的一侧重叠。
第一电极RME1可以在与堤部层BNL的在第二方向DR2上延伸的部分重叠的部分处通过第一电极接触孔CTD与第三导电层的第一导电图案CDP1接触。第二电极RME2可以在电极杆部分RM_S处通过第二电极接触孔CTS与第三导电层的第二电压线VL2接触。第一电极RME1的设置在子区域SA中的部分可以设置成与第一接触部分CT1重叠。第二电极RME2可以具有在第二方向DR2上从电极杆部分RM_S突出以设置在子区域SA中的部分，并且第二电极RME2可以在突出部分处与第二接触部分CT2重叠。
在第一电极RME1和第二电极RME2之间，第一电极RME1可以延伸到子区域SA的分离部分ROP1和ROP2，而第二电极RME2可以不在子区域SA中被分离开。一个第二电极RME2可以包括多个电极杆部分RM_S以及电极分支部分RM_B1和RM_B2，并且可以具有在第一方向DR1上延伸并且在每个子像素SPXn的发射区域EMA附近分支的形状。第一电极RME1可以设置在设置于每个子像素SPXn的不同的子区域SA1和SA2中的分离部分ROP1和ROP2之间，并且可以设置成跨过发射区域EMA。
根据一个或多个实施方式，显示装置10_2可以包括布线连接电极EP，其在每个子像素SPXn的多个子区域SA1和SA2中的第一子区域SA1中设置在不同的子像素SPXn的第一电极RME1之间。布线连接电极EP可以不设置在子像素SPXn的第二子区域SA2中，并且在第一方向DR1上相邻的不同的子像素SPXn的第一电极RME1可以彼此间隔开。在多个子像素SPXn中的图22中所示的子像素SPXn中，其中设置有布线连接电极EP的第一子区域SA1可以设置在发射区域EMA的上侧上，并且第二子区域SA2可以设置在发射区域EMA的下侧上。另一方面，在沿着第一方向DR1与图22的子像素SPXn相邻的子像素SPXn中，其中设置有布线连接电极EP的第一子区域SA1可以设置在发射区域EMA的下侧上，并且第二子区域SA2可以设置在发射区域EMA的上侧上。
第一电极RME1可以在第一子区域SA1中与布线连接电极EP间隔开，且第一分离部分ROP1插置在其间。两个第一分离部分ROP1可以设置在一个第一子区域SA1中。布线连接电极EP可以与设置在相应的子像素SPXn中的第一电极RME1间隔开，且下部的第一分离部分ROP1插置在其间，并且布线连接电极EP可以与设置在另一子像素SPXn中的第一电极RME1间隔开，且上部的第一分离部分ROP1插置在其间。一个第二分离部分ROP2可以设置在第二子区域SA2中，并且不同的第一电极RME1可以在第一方向DR1上彼此间隔开。
在一个或多个实施方式中，布线连接电极EP可以通过穿透过孔层VIA的第三电极接触孔CTA连接到第三导电层的第一电压线VL1。第一电极RME1可以连接到布线连接电极EP，并且被施加以布置发光元件ED的电信号可以通过布线连接电极EP从第一电压线VL1施加到第一电极RME1。在布置发光元件ED的工艺中，信号可以被施加到第一电压线VL1和第二电压线VL2，并且可以被传输到第一电极RME1和第二电极RME2。
在一个或多个实施方式中，第二电极接触孔CTS的相对布置可以不同于稍后描述的第三电极接触孔CTA的相对布置。第二电极接触孔CTS可以设置在堤部层BNL的围绕第二子区域SA2的部分处，并且第三电极接触孔CTA可以设置在第一子区域SA1中。因为第二电极接触孔CTS和第三电极接触孔CTA分别暴露不同的电压线VL2和VL1的顶表面，所以电极接触孔的位置可以被确定为与其对应。
类似于以上描述的实施方式，堤部层BNL可以围绕发射区域EMA以及多个子区域SA1和SA2。然而，在显示装置10_2包括彼此区分开的子区域SA1和SA2的实施方式中，由堤部层BNL围绕的区域可以彼此区分开。除了堤部层BNL围绕不同的子区域SA1和SA2之外，堤部层BNL与以上描述的实施方式中的堤部层BNL相同。
多个发光元件ED可以在不同的堤部图案BP1和BP2之间设置在不同的电极RME上。发光元件ED可以包括第一发光元件ED1和第二发光元件ED2，第一发光元件ED1具有设置在第一电极RME1和第二电极RME2的第二电极分支部分RM_B2上的两端，第二发光元件ED2具有设置在第一电极RME1和另一个第二电极RME2的第一电极分支部分RM_B1上的两端。第一发光元件ED1可以设置在相对于第一电极RME1的右侧上，并且第二发光元件ED2可以设置在相对于第一电极RME1的左侧上。第一发光元件ED1可以设置在第一电极RME1和第二电极RME2上，并且第二发光元件ED2可以设置在第一电极RME1和第二电极RME2上。
多个连接电极CNE(CNE1、CNE2和CNE3)可以包括第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3。
第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1的设置在第一堤部图案BP1上的部分可以与第一电极RME1重叠，并且可以在第一方向DR1上从其延伸，以跨越堤部层BNL设置在位于发射区域EMA的上侧上的第一子区域SA1中。第一连接电极CNE1可以在第一子区域SA1中通过第一接触部分CT1与第一电极RME1接触。
第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2的设置在第二堤部图案BP2上的部分可以与第二电极RME2重叠，并且可以在第一方向DR1上从其延伸，以跨越堤部层BNL设置在位于发射区域EMA的上侧上的第一子区域SA1中。第二连接电极CNE2可以在第一子区域SA1中通过第二接触部分CT2与第二电极RME2接触。
在一个或多个实施方式中，在第一方向DR1上与图22的子像素SPXn相邻的子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2可以分别通过设置在第二子区域SA2中的接触部分CT1和CT2与第一电极RME1和第二电极RME2接触。
第三连接电极CNE3可以包括在第一方向DR1上延伸的延伸部分CN_E1和CN_E2以及连接延伸部分CN_E1和CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可以在发射区域EMA中设置在第二电极RME2的第二电极分支部分RM_B2上，同时面对第一连接电极CNE1(例如，与第一连接电极CNE1相对)，并且第二延伸部分CN_E2可以在发射区域EMA中设置在第一电极RME1上，同时面对第二连接电极CNE2(例如，与第二连接电极CNE2相对)。第一连接部分CN_B1可以在设置在发射区域EMA的下侧上的堤部层BNL上在第二方向DR2上延伸，以将第一延伸部分CN_E1连接到第二延伸部分CN_E2。第三连接电极CNE3可以设置在发射区域EMA和堤部层BNL上，并且可以不直接连接到电极RME。设置在第一延伸部分CN_E1下方的第二电极分支部分RM_B2可以电连接到第二电压线VL2，并且施加到第二电极分支部分RM_B2的第二电力电压可以不被传输到第三连接电极CNE3。
类似于以上描述的实施方式，在一个或多个实施方式中，在图22的显示装置10_2中，第二绝缘层PAS2可以包括多个开口OP1、OP2、OP3和OP4。第二绝缘层PAS2的第一开口OP1和第二开口OP2可以设置成与电极RME1和RME2的一部分重叠，同时暴露发光元件ED的一端。第二绝缘层PAS2的第三开口OP3可以设置在堤部层BNL上，并且第四开口OP4可以设置在第一电极RME1上，以与第一堤部图案BP1重叠。第三开口OP3可以设置在除了发射区域EMA之外的区域中，并且第四开口OP4可以在发射区域EMA中在电极RME上方设置在未设置发光元件ED的区域中，同时与第一开口OP1和第二开口OP2间隔开。
根据一个或多个实施方式，显示装置10_2可以包括在发射区域EMA中设置在第二电极RME2的第二电极分支部分RM_B2和堤部层BNL之间的孔HP。孔HP可以形成为在第二电极分支部分RM_B2和堤部层BNL之间在第一方向DR1上延伸，同时穿透第二绝缘层PAS2和第三绝缘层PAS3。孔HP可以提供路径，从发光元件ED发射并且在连接电极CNE或第一绝缘层PAS1中全反射的光通过该路径被发射。然而，本公开不限于此，并且可以省略孔HP。
在详细描述的最后，本领域的技术人员将理解，在本质上不背离本公开的原理和范围的情况下，可以对实施方式进行许多变化和修改。因此，本公开的实施方式仅以概述性和描述性含义使用，而不是出于限制的目的。

Claims (20)

1.显示装置，包括：
多个电极，在衬底上，并且包括在第一方向上延伸的第一电极、在第二方向上与所述第一电极间隔开的第二电极、在所述第一电极和所述第二电极之间的第三电极、以及在所述第二方向上与所述第二电极间隔开的第四电极；
第一绝缘层，在所述多个电极上；
多个发光元件，在所述多个电极上，所述多个发光元件在所述第一绝缘层上在所述第二方向上彼此间隔开；
第二绝缘层，在所述第一绝缘层和所述多个发光元件上并且包括多个开口；
多个连接电极，在所述多个电极中的至少一些上，与所述多个发光元件接触，并且在所述第一方向和所述第二方向上彼此间隔开，
其中，所述第二绝缘层的所述多个开口包括多个第一开口、多个第二开口、第三开口和第四开口，
其中，所述多个第一开口与所述第一电极和所述多个发光元件重叠并且在所述第一方向上彼此间隔开，
其中，所述多个第二开口与所述第二电极和所述多个发光元件重叠并且在所述第一方向上彼此间隔开，
其中，所述第三开口不与所述多个发光元件和所述多个电极重叠，以及
其中，所述第四开口与所述第二电极和所述第三电极重叠而不与所述多个发光元件重叠。
2.根据权利要求1所述的显示装置，还包括在所述第一绝缘层上并围绕在其中定位有所述多个发光元件的发射区域的堤部层，
其中，所述多个第一开口、所述多个第二开口和所述第四开口位于所述发射区域中，并且所述第三开口位于所述堤部层上。
3.根据权利要求2所述的显示装置，还包括位于所述衬底上并且与所述堤部层重叠的存储电容器的一个电极，
其中，所述第三开口与所述存储电容器的所述一个电极重叠。
4.根据权利要求2所述的显示装置，其中，所述第二绝缘层的所述多个开口还包括：
多个第五开口，与所述第三电极和所述多个发光元件重叠并且在所述第一方向上彼此间隔开；以及
多个第六开口，与所述第四电极和所述多个发光元件重叠并且在所述第一方向上彼此间隔开。
5.根据权利要求4所述的显示装置，其中，所述第四开口位于所述多个第五开口与所述多个第二开口之间，以与所述第二电极与所述第三电极之间的区域重叠。
6.根据权利要求4所述的显示装置，其中，所述多个发光元件包括：
第一发光元件，在所述第一电极和所述第三电极上，
第二发光元件，在所述第二电极和所述第四电极上，
第三发光元件，在所述第一电极和所述第三电极上，并且在所述第一方向上与所述第一发光元件间隔开，以及
第四发光元件，在所述第二电极和所述第四电极上，并且在所述第一方向上与所述第二发光元件间隔开。
7.根据权利要求6所述的显示装置，其中，所述多个第一开口与所述第一发光元件和所述第三发光元件的第一端重叠，
其中，所述多个第二开口与所述第二发光元件和所述第四发光元件的第二端重叠，
其中，所述多个第五开口与所述第一发光元件和所述第三发光元件的第二端重叠，以及
其中，所述多个第六开口与所述第二发光元件和所述第四发光元件的第一端重叠。
8.根据权利要求4所述的显示装置，其中，所述多个连接电极包括：
第一连接电极，在所述第一电极上，并且与所述多个第一开口中的位于所述发射区域的下部区域处的第一开口重叠；以及
第二连接电极，位于所述第二电极上，并且与所述多个第二开口中的位于所述发射区域的所述下部区域处的第二开口重叠。
9.根据权利要求8所述的显示装置，其中，所述多个连接电极还包括：
第三连接电极，包括在所述第三电极上的第一延伸部分、以及在所述第一电极上并且在所述第一方向上与所述第一连接电极间隔开的第二延伸部分；
第四连接电极，包括在所述第四电极上的第三延伸部分、以及在所述第二电极上并且在所述第一方向上与所述第二连接电极间隔开的第四延伸部分；以及
第五连接电极，包括在所述第三电极上的第五延伸部分、以及在所述第四电极上并且在所述第一方向上与所述第三延伸部分间隔开的第六延伸部分。
10.根据权利要求9所述的显示装置，其中，所述第一延伸部分与所述多个第五开口中的位于所述发射区域的所述下部区域处的第五开口重叠，
其中，所述第二延伸部分与所述多个第一开口中的位于所述发射区域的上部区域处的第一开口重叠，
其中，所述第三延伸部分与所述多个第六开口中的位于所述发射区域的所述下部区域处的第六开口重叠，
其中，所述第四延伸部分与所述多个第二开口中的位于所述发射区域的所述上部区域处的第二开口重叠，
其中，所述第五延伸部分与所述多个第五开口中的位于所述发射区域的所述上部区域处的第五开口重叠，以及
其中，所述第六延伸部分与所述多个第六开口中的位于所述发射区域的所述上部区域处的第六开口重叠。
11.根据权利要求4所述的显示装置，还包括在所述第二绝缘层上的第三绝缘层，
其中，所述第三绝缘层覆盖所述第三开口和所述第四开口。
12.根据权利要求11所述的显示装置，其中，所述第三绝缘层与所述第一绝缘层的由所述第四开口暴露的部分接触。
13.根据权利要求11所述的显示装置，其中，所述多个第一开口和所述多个第二开口中的位于所述发射区域的下部区域处的第一开口和第二开口以及所述多个第五开口和所述多个第六开口中的位于所述发射区域的上部区域处的第五开口和第六开口穿透所述第三绝缘层。
14.根据权利要求4所述的显示装置，其中，所述第三开口和所述第四开口的在所述第一方向上测量的长度大于所述多个第一开口、所述多个第二开口、所述多个第五开口和所述多个第六开口中的每个的在所述第一方向上测量的长度。
15.显示装置，包括：
第一电极和第二电极，所述第二电极与所述第一电极间隔开；
第一绝缘层，在所述第一电极和所述第二电极上；
多个发光元件，在所述第一绝缘层上各自具有在所述第一电极上的第一端和在所述第二电极上的第二端；
堤部层，在所述第一绝缘层上，并且围绕在其中定位有所述多个发光元件的发射区域；
第二绝缘层，在所述第一绝缘层和所述多个发光元件上并且包括多个开口；
第一连接电极，在所述第一电极上；以及
第二连接电极，在所述第二电极上，
其中，所述第二绝缘层的所述多个开口包括：
第一开口，与所述第一电极和所述多个发光元件的所述第一端重叠；
第二开口，与所述第二电极和所述多个发光元件的所述第二端重叠，以及
第三开口，不与所述多个发光元件、所述第一电极和所述第二电极重叠。
16.根据权利要求15所述的显示装置，其中，所述第一连接电极与所述第一开口部分地重叠，并且与所述多个发光元件的所述第一端接触，以及
其中，所述第二连接电极与所述第二开口部分地重叠并且与所述多个发光元件的所述第二端接触。
17.根据权利要求15所述的显示装置，还包括在所述第二绝缘层和所述第二连接电极上的第三绝缘层，
其中，所述第一开口穿透所述第二绝缘层和所述第三绝缘层。
18.根据权利要求17所述的显示装置，其中，所述第三绝缘层覆盖所述第二开口和所述第三开口。
19.根据权利要求17所述的显示装置，其中，所述第三开口与所述堤部层重叠。
20.根据权利要求15所述的显示装置，其中，所述第二绝缘层的所述多个开口还包括在所述第一电极上而不与所述多个发光元件重叠的第四开口。
CN202211248174.0A 2021-10-15 2022-10-12 显示装置 Pending CN115996598A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210137401A KR20230054536A (ko) 2021-10-15 2021-10-15 표시 장치
KR10-2021-0137401 2021-10-15

Publications (1)

Publication Number Publication Date
CN115996598A true CN115996598A (zh) 2023-04-21

Family

ID=84053364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211248174.0A Pending CN115996598A (zh) 2021-10-15 2022-10-12 显示装置

Country Status (4)

Country Link
US (1) US20230124028A1 (zh)
EP (1) EP4167283A1 (zh)
KR (1) KR20230054536A (zh)
CN (1) CN115996598A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
US11869880B2 (en) * 2019-11-05 2024-01-09 Samsung Electronics Co., Ltd. Method of transferring micro-light emitting diode for LED display

Also Published As

Publication number Publication date
EP4167283A1 (en) 2023-04-19
US20230124028A1 (en) 2023-04-20
KR20230054536A (ko) 2023-04-25

Similar Documents

Publication Publication Date Title
EP4167283A1 (en) Display device
CN219513108U (zh) 显示装置
CN221150022U (zh) 显示装置
EP4207278A1 (en) Display device
US20230016834A1 (en) Display device
US20230197764A1 (en) Display device
US20230163247A1 (en) Light emitting element and display device including the same
EP4246577A1 (en) Display device
US20230275189A1 (en) Display device
US20230207610A1 (en) Display device
EP4227998A1 (en) Display device
KR20230014038A (ko) 표시 장치
KR20230092055A (ko) 표시 장치
KR20230054532A (ko) 표시 장치
KR20230121656A (ko) 표시 장치
KR20230118212A (ko) 표시 장치 및 이의 제조 방법
CN117476836A (zh) 显示装置
CN116137791A (zh) 显示装置
KR20230142064A (ko) 표시 장치 및 이의 제조 방법
CN116895680A (zh) 布线基板及包括布线基板的显示设备
CN116454190A (zh) 显示设备
CN117637797A (zh) 显示装置
CN116344704A (zh) 显示装置
CN116368621A (zh) 显示装置
CN116110926A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication