CN1159657C - 总线系统和其数据传输方法 - Google Patents

总线系统和其数据传输方法 Download PDF

Info

Publication number
CN1159657C
CN1159657C CNB011047968A CN01104796A CN1159657C CN 1159657 C CN1159657 C CN 1159657C CN B011047968 A CNB011047968 A CN B011047968A CN 01104796 A CN01104796 A CN 01104796A CN 1159657 C CN1159657 C CN 1159657C
Authority
CN
China
Prior art keywords
data
main equipment
bus
transmission
grouping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011047968A
Other languages
English (en)
Other versions
CN1335563A (zh
Inventor
金镇守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1335563A publication Critical patent/CN1335563A/zh
Application granted granted Critical
Publication of CN1159657C publication Critical patent/CN1159657C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00—Multiplex communications
    • Y10S370/912—Packet communications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)

Abstract

提供了一种总线系统及其数据传送方法。包括步骤：(a)从两个或多个主设备接收总线请求，按照预定的仲裁算法仲裁对地址/控制总线的访问，(b)按仲裁结果确定的顺序，通过地址/控制总线从主设备接收包含用于数据传输准备信息的访问命令分组，并将接收的访问命令分组发送到相应从设备，(c)从设备接收相应数据的传送准备完成，(d)通知主设备数据传送开始，和(e)通过数据总线传送数据。因此可以实现采用高速从设备而允许高总线访问效率的总线系统和数据传送方法。

Description

总线系统和其数据传输方法
技术领域
本发明涉及总线系统和其数据传输方法，并且特别涉及包括将多个主设备和多个从设备相连的地址/控制总线和数据总线的总线系统，和用于该系统的数据传输方法。
背景技术
一仲裁器用来仲裁对总线的访问。在传统总线系统中，一仲裁器从多个主设备中接收对总线访问的请求，按照特定的仲裁算法仲裁总线访问请求，并且根据仲裁结果，许可对主设备的总线控制。一旦许可主设备请求，主设备能够控制总线，直到主设备完成与相应从设备的数据传送。在此，总线意指地址/控制总线和数据总线。在从设备同时访问地址/控制总线和数据总线时通过仲裁器在传统的仲裁系统中实际不存在问题。
然而，当前使用的总线系统采用高速存储器诸如同步DRAM(SDRAM)作为从设备。在诸如SDRAM的高速存储器的情况下，它不同时访问地址/控制总线和数据总线。即，如果诸如地址或读/写标志的地址/控制信号输入到SDRAM，在经过预定的等待时间之后，输出或输入数据。于是，主设备实际控制地址/控制总线或数据总线的时间段比期望的周期要短。按照传统的仲裁系统，其中对预定时间同时许可对地址/控制总线和数据总线二者访问或控制，因而有大量的地址/控制总线和/或数据总线的闲置时钟周期，这劣化了总线访问的效率。
发明内容
为了解决上述问题，本发明的目的是提供一种用于改善总线访问的效率的具有一诸如同步DRAM(SDRAM)的总线系统以及其数据传送方法。
因此，为了实现上述目的，本发明提供了一种数据传送方法，包括步骤：(a)从两个或多个主设备接收总线请求，并且按照预定的仲裁算法仲裁对地址/控制总线的访问，(b)按仲裁结果确定的顺序，通过地址/控制总线从主设备接收包含用于数据传输准备的信息的访问命令分组，并且将接收的访问命令分组发送到相应的从设备，(c)从所述从设备接收相应数据的传送准备完成，(d)通知主设备数据传送开始，和(e)通过数据总线传送数据。
该数据传送方法进一步包括步骤：(f)从从设备接收数据传送完成，和(g)通知主设备数据传送完成。
最好，步骤(c)包括步骤(c1)：从所述从设备接收包括数据传送开始指示符和相应主设备的标识符的传送控制分组，和步骤(d)包括步骤(d1)：通知具有该标识符的主设备数据传送开始。
最好，步骤(f)包括步骤(f1)：接收包含数据传送完成指示符和相应主设备的标识符的传送控制分组，和步骤(g)包括步骤(g1)：通知具有该数据标识符的主设备数据传送完成。
访问命令分组包括：地址、读/写标志、位宽、发送访问命令分组的主设备的标识符和用于数据突发串发送的突发串长度。
如果在步骤(e)中的数据传送异常中止，则该数据方法包括步骤：(h)从所述从设备接收异常中止指示符，(i)通知相应主设备数据发送异常中止，和(j)重新发送数据。
最好，步骤(h)包括步骤(h′)：从所述从设备接收异常中止指示符和相应主设备的标识符，和步骤(i)包括步骤(i′)：发送异常中止指示符到具有该标识符的主设备。
本发明还提供了一种包括地址/控制总线和数据总线的总线系统。该总线系统包括：仲裁器，用于按照预定仲裁算法仲裁对地址/控制总线的访问；一个或多个主设备，以仲裁结果确定的顺序，通过地址/控制总线发送包含用于数据传输准备的信息的访问命令分组，并且一旦从仲裁器接收到数据传送开始的通知，通过数据总线接收或发送数据，和一个或多个从设备，通过接收和执行访问命令分组，通知仲裁器数据传送准备完成，并且一旦从仲裁器接收到对相应主设备数据传送开始的通知，则通过数据总线接收或发送数据。
最好，一旦从所述从设备接收到数据传送完成，则仲裁器通知主设备数据传送完成。从设备发送包含数据传送开始指示符和相应设备的标识符的传送控制分组，用于通知有关数据传送准备完成，和所述仲裁器通知具有包含在传送控制分组中的标识符的主设备的数据传送开始。
此外，如果数据传送完成，所述从设备发送包含数据传送完成指示符和相应主设备的标识符的传送控制分组。访问命令分组包括：地址、读/写标志、位宽、发送访问命令分组的主设备的标识符、和用于数据突发串发送的突发串长度。
最好，如果数据传送异常中止，所述从设备发送包含异常中止指示符和相应主设备的标识符的传送控制分组到仲裁器，并且所述仲裁器发送异常中止指示符到具有包含在所述传送控制分组中的标识符的主设备。
附图说明
通过下面参照附图对优选实施例进行详细描述，本发明的上述目的和优点将变得更清楚，其中：
图1是按照一优选实施例的总线系统简图；
图2是表示图1的仲裁器的详细框图；
图3是按照本发明优选实施例的解释访问命令分组结构的参考图；
图4是按照本发明优选实施例的解释传送控制分组结构的参考图；
图5是用于解释数据传送分组结构的参考图；
图6是按照本发明优选实施例的解释数据传送方法的简要流程图；
图7是解释图6所示的数据传送方法的详细流程图。
具体实施方式
参照图1，总线系统100包括：多个主设备11-14；多个从设备21-25和仲裁器3。多个主设备11-14和多个从设备21-25通过数据总线相互连接，为了简化数据总线没有示出。数据总线可以包括以不同传送速度工作的主数据总线和局部数据总线。
主设备11-14一般指一个处理器或直接存储存取(DMA)设备，并且从设备21-25指诸如RAM或ROM的存储器、I/O设备或其它外围设备。每个主设备11-14可以相对于另外的主设备11-14变成从设备。此外，当需要时，可以改变主设备和从设备的数目。
在传统总线系统中的仲裁器许可对主设备的地址/控制总线的控制，并且允许主设备直接控制从设备和处理来自从设备的响应。然而，本发明的仲裁器3不准许对主设备的地址/控制总线的控制。而是，仲裁器3接收数据传送需要的信息(以下称为“访问命令分组”)，诸如地址、读/写标志、从主设备11-14发送的突发串数据尺寸和位宽，然后，直接发送访问命令分组到从设备21-25，并且管理从设备21-25。
图2是图1的仲裁器3的详细框图。为了简化描述，假定相应从设备表示参考标号21的从设备。参照图2，仲裁器3包括主接口31和从接口32。主接口31从主设备11、12、13或14接收访问命令分组，然后发送访问命令分组到相应从设备21。从设备接口32从已经接收到访问命令分组的从设备21接收相应数据的传送准备完成，并且通知相应主设备11、12、13或14数据传送开始。然后，相应数据通过在总线系统100中提供的数据总线传送。
具体地说，已经接收到访问命令分组的从设备21完成相应数据传送准备，并且将用于控制数据传送的传送控制分组输出到从接口32，从接口32接着将用于数据传送的数据传送分组输出到相应主设备11、12、13或14。
参照图3，访问命令分组包含读或写数据需要的各种控制信息，诸如，地址、读/写标志、位宽、突发串长度、相应主设备11、12、13或14的标识符。地址是指为从相应从设备读需要的数据访问开始点的地址和为将需要的数据写到相应从设备访问开始点的地址。读/写标志用作指示数据传送方向的指示符。在读标志的情况下，从从设备21读取数据，即数据从从设备21传送到相应主设备11、12、13或14。在写标志的情况下，数据写到从设备21，即数据从相应主设备11、12、13或14传送到从设备21。位宽是指数据传送宽度。实际上，由于在32位存储器总线系统中不一定传送32位数据，例如，如果需要可以传送8位或16位数据，需要将被传送的数据位宽用于数据传送准备。突发串长度是指当进行数据的突发串发送时数据的长度。从设备能够根据突发串长度完成数据传送。
诸如同步DRAM(SDRAM)的存储设备是支持突发串发送的一个设备的例子。从设备21通过相应主设备11、12、13或14的识别符来识别数据应该发送过去的主设备11、12、13或14。在传统的仲裁方法中，主设备直接控制相应从设备，于是，从设备不需要识别哪个主设备应该接收数据。相反，在采用仲裁器3直接控制从设备21的仲裁方案的本发明中，从设备21需要被告知进行数据传送的主设备。
图4是按照本发明优选实施例的传送控制分组的结构参考图。参照图4，传送控制分组包含数据传送开始指示符、数据传送完成指示符、异常中止指示符、数据停止(stall)指示符、数据发送开始指示符应该发送到的主设备的标识符、和异常中止指示符应该发送到的主设备的标识符。
数据发送开始指示符表示通过数据总线开始数据传送时的时间点。数据传送完成指示符表示通过数据总线已经完成数据传送时的时间点。当由于各种原因没有成功完成数据传送时，异常中止指示符与发送异常指示符应被传送到哪个主设备的主设备标识符一起被传送。数据停止指示符指示因为各种原因在通过数据总线数据传送期间什么时候数据应该被停止或将被停止。数据传送开始指示符应该传送到的主设备的标识符、数据传送完成指示符应该发送到的主设备的标识符、和异常中止指示符应该被发送到的主设备的标识符指示相应信号应该被发送到的主设备。
图5是本发明优选实施例的解释数据分组结构的参考图。参照图5，数据传送分组包含数据传送指示符、数据停止指示符、和异常中止指示符。数据传送指示符指示数据正在通过数据总线传送。如果没有数据停止，则该指示符的激活期间等于包含在访问命令分组中的突发串长度。例如，如果突发串长度是10，在10个时钟周期内，激活数据传送指示符。数据停止指示符指示由于各种原因可能发生的数据停止。当由于各种原因，没有成功完成数据传送时，发送异常中止指示符。
基于上述结构，将参照图6和7描述本发明优选实施例的数据传送方法。参照图6，仲裁器3从两个或多个主设备11-14接收地址/控制总线请求，并且按照预定的仲裁算法仲裁地址/控制总线(步骤601)。此处，地址/控制总线请求的仲裁表示接收访问命令分组的确定顺序。即，由于本发明的仲裁器3设置在连接主设备11-14到从设备21-25的地址/控制总线上，如果两个或多个主设备11-14发送访问命令分组，此仲裁有效。可用的仲裁算法包括将来知道的仲裁算法和本领域公知的传统算法。然而，仲裁算法本身与本发明的宗旨无关，于是将略去对其的描述。
仲裁器3以按照该仲裁结果的顺序，通过地址/控制总线从主设备11、12、13或14接收访问命令分组(步骤602)。然后接收的访问命令分组传送到相应从设备21(步骤603)。从设备21接收被接收的访问命令分组以完成相应数据的传送准备(步骤604)。当完成数据传送准备时，通过将主设备11、12、13或14与从设备21相连的数据总线进行数据传送(步骤605)。
图7是解释图6的数据传送方法的详细流程图。参照图7，在主接口31中执行下面程序。主接口31从主设备11-14接收地址/控制总线请求。如果接收到地址/控制总线请求，根据预定的仲裁算法，仲裁对地址/控制总线的访问(步骤702)。在此，该仲裁与在步骤601中有相同的含义。接着，以按照在步骤702仲裁确定的顺序，从主设备11、12、13或14接收访问命令分组(步骤703)。被接收的命令分组发送到相应的从设备21(步骤704)。
在从设备21中执行下列程序。从设备执行接收的访问命令分组(步骤705)。通过执行访问命令分组完成数据传送准备的从设备发送传送控制分组到从接口(步骤706)。
在从接口32中执行下列程序。从接口32发送数据传送分组到对应于包含在接收的传送控制分组中的主设备标识符(步骤707)的主设备11、12、13或14。在发送数据传送分组的同时，通过数据总线传送数据，从而完成从主设备11、12、13或14输出的访问命令分组的执行。
尽管在该实施例中按主接口31、从设备21和从接口31的顺序执行了该数据传送方法，由于主接口31和从接口32彼此独立，访问命令分组和传送控制分组及数据传送分组可用分开执行。换言之，按照本发明，需要地址/控制总线控制的主设备在一特定的时刻可与需要数据总线控制的主设备不同。
同时，按照本发明的控制方法，传送控制分组包含数据停止指示符和异常中止指示符，以防止在从设备21和仲裁器3之间的传送控制分组的发送期间可能出现的差错。此外，数据传送分组包含数据停止指示符和异常中止指示符，以便防止在仲裁器3和主设备11、12、13或14之间数据传送分组的发送期间可能出现的差错。相应地，本发明采取一个措施，以处理在数据传送期间的差错，从而提供低差错率和高的系统性能。
如上所述，本发明提供了一种改善总线访问效率的总线系统、采用诸如SDRAM的高速从设备的总线系统和数据传送方法。即，分离的主设备能够在特定时间控制地址/控制总线和数据总线，从而，减少总线的闲置时钟周期。
此外，在已经发送访问命令分组到仲裁器之后，主设备立即返回到其主工作，从而改善工作效率。此外，在数据传送开始之前，主设备能够传送另一访问命令分组，从而，允许连续数据传送并且最小化数据总线的闲置时钟周期。
此外，与主设备直接控制从设备的传统总线系统不同，本发明的主设备负责只发送访问命令分组，然后等待直到数据传送开始，从而，与传统总线系统相比，提供相当简单的总线接口体系。

Claims (15)

1、一种数据传送方法，包括步骤：
(a)从两个或多个主设备接收总线请求，并且按照预定的仲裁算法仲裁对地址/控制总线的访问；
(b)按仲裁结果确定的顺序，通过地址/控制总线从主设备接收包含用于数据传输准备的信息的访问命令分组，并且将接收的访问命令分组发送到相应的从设备；
(c)从所述从设备接收相应数据的传送准备完成；
(d)通知主设备数据传送的开始；和
(e)通过数据总线传送数据。
2、如权利要求1所述的数据传送方法，在步骤(e)之后，进一步包括步骤：
(f)从所述从设备接收数据传送完成；和
(g)通知主设备数据传送完成。
3、如权利要求2所述的数据传送方法，步骤(c)包括步骤：
(c1)从所述从设备接收包括数据传送开始指示符和相应主设备的标识符的传送控制分组，和
其中步骤(d)包括通知具有该标识符的主设备数据传送开始的步骤(d1)。
4、如权利要求3所述的数据传送方法，其中步骤(f)包括步骤：
(f1)接收包含数据传送完成指示符和相应主设备的标识符的传送控制分组，和
其中步骤(g)包括通知具有该标识符的主设备数据传送完成的步骤(g1)。
5、如权利要求1所述的数据传送方法，其中所述访问命令分组包括：地址、读/写标志、位宽、发送访问命令分组的主设备的标识符。
6、如权利要求5所述的数据传送方法，其中所述访问命令分组进一步包括用于数据的突发串发送的突发串长度。
7、如权利要求1所述的数据传送方法，如果在步骤(e)数据传送异常中止，进一步包括步骤：
(h)从所述从设备接收异常中止指示符；
(i)通知相应主设备数据发送异常中止；和
(j)重新发送数据。
8、如权利要求7所述的数据传送方法，其中步骤(h)进一步包括步骤：
(h′)从所述从设备接收异常中止指示符和相应主设备的标识符，和其中步骤(i)包括发送异常中止指示符到具有该标识符的主设备的步骤(i′)。
9、一种包括地址/控制总线和数据总线的总线系统，该总线系统包括：
仲裁器，用于按照预定仲裁算法仲裁对地址/控制总线的访问；
一个或多个主设备，按仲裁结果确定的顺序，通过地址/控制总线发送包含用于数据传输准备的信息的访问命令分组，并且一旦从仲裁器接收到数据传送开始的通知，通过数据总线接收或发送数据；和
一个或多个从设备，通过接收和执行访问命令分组，通知仲裁器数据传送准备完成，并且一旦从仲裁器接收到对相应主设备数据传送开始的通知，通过数据总线接收或发送数据。
10、如权利要求9所述的总线系统，其中，一旦从所述从设备接收到数据传送完成，仲裁器通知主设备数据传送完成。
11、如权利要求10所述的总线系统，其中，所述从设备传送包含数据传送开始指示符和相应设备的标识符的传送控制分组，用于通知数据传送准备完成，和
其中所述仲裁器通知具有包含在传送控制分组中的标识符的主设备的数据传送开始。
12、如权利要求11所述的总线系统，其中如果数据传送完成，所述从设备发送包含数据传送完成指示符和相应主设备的标识符的传送控制分组。
13、如权利要求9所述的总线系统，其中所述访问命令分组包括：地址、读/写标志、位宽、发送访问命令分组的主设备的标识符。
14、如权利要求13所述的总线系统，其中所述访问命令分组进一步包括用于数据的突发串发送的突发串长度。
15、如权利要求9所述的总线系统，其中如果数据传送异常中止，所述从设备发送包含异常中止指示符和相应主设备的标识符的传送控制分组到仲裁器，并且
其中所述仲裁器发送异常中止指示符到具有包含在所述传送控制分组中的标识符的主设备。
CNB011047968A 2000-07-27 2001-02-27 总线系统和其数据传输方法 Expired - Fee Related CN1159657C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR43334/2000 2000-07-27
KR1020000043334A KR100644596B1 (ko) 2000-07-27 2000-07-27 버스 시스템 및 그 버스 중재방법

Publications (2)

Publication Number Publication Date
CN1335563A CN1335563A (zh) 2002-02-13
CN1159657C true CN1159657C (zh) 2004-07-28

Family

ID=19680270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011047968A Expired - Fee Related CN1159657C (zh) 2000-07-27 2001-02-27 总线系统和其数据传输方法

Country Status (5)

Country Link
US (1) US6721836B2 (zh)
JP (1) JP3664664B2 (zh)
KR (1) KR100644596B1 (zh)
CN (1) CN1159657C (zh)
GB (1) GB2365596B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451789B1 (ko) * 2001-10-16 2004-10-08 엘지전자 주식회사 자원 공유를 위한 프로세서 중재장치 및 중재방법
US7107365B1 (en) * 2002-06-25 2006-09-12 Cypress Semiconductor Corp. Early detection and grant, an arbitration scheme for single transfers on AMBA advanced high-performance bus
CN1296844C (zh) * 2003-06-20 2007-01-24 上海奇码数字信息有限公司 数据传送方法和数据传送系统
FR2857114B1 (fr) * 2003-07-04 2005-09-30 Arteris Systeme et procede de communication entre des modules
CN100356355C (zh) * 2003-08-01 2007-12-19 上海奇码数字信息有限公司 仲裁器和仲裁方法
CN1297921C (zh) * 2004-03-09 2007-01-31 北京中星微电子有限公司 一种二级总线设备
CN1307571C (zh) * 2004-11-26 2007-03-28 上海广电（集团）有限公司中央研究院 一种低速总线结构及其数据传输方法
CN100365602C (zh) * 2004-12-31 2008-01-30 北京中星微电子有限公司 实现多个主动装置对单一总线上从动装置进行存取的设备
KR100726101B1 (ko) * 2005-04-29 2007-06-12 (주)씨앤에스 테크놀로지 메모리 제어 시스템
KR101663172B1 (ko) 2009-08-24 2016-10-17 삼성전자주식회사 연동기능 자동 수행방법 및 이를 적용한 디바이스
KR101733203B1 (ko) * 2010-10-13 2017-05-08 삼성전자주식회사 아이디 컨버터를 포함하는 버스 시스템 및 그것의 변환 방법
CN105302754B (zh) * 2014-06-16 2021-01-22 京微雅格（北京）科技有限公司 基于总线的fpga芯片配置方法和配置电路
US11392517B2 (en) * 2014-09-10 2022-07-19 Sony Group Corporation Access control method, bus system, and semiconductor device
JP7003752B2 (ja) * 2018-03-13 2022-01-21 日本電気株式会社 データ転送装置、データ転送方法、プログラム
CN108959153B (zh) * 2018-08-01 2021-04-06 广州视源电子科技股份有限公司 一种一体机、数据续传的方法、装置、设备和存储介质
DE102019128651A1 (de) 2019-10-23 2021-04-29 Infineon Technologies Ag Vorrichtung für einen digitalen Eindraht-Bus, Master-Vorrichtung, Sensor und Verfahren zum Zuweisen von Adressen an mehrere Vorrichtungen auf einem digitalen Eindraht-Bus
CN111813723B (zh) * 2020-09-02 2021-02-02 深圳市英美华科技有限公司 一种电源总线数据传输方法、装置及计算机可读存储介质
CN112235127B (zh) * 2020-09-22 2023-01-20 深圳优地科技有限公司 节点故障上报方法、装置、终端设备及存储介质
CN113434354B (zh) 2021-08-27 2021-12-03 苏州浪潮智能科技有限公司 一种总线异常处置方法、装置、电子设备及可读存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132365A (ja) * 1986-11-22 1988-06-04 Nec Corp バス調停制御方式
US4817037A (en) * 1987-02-13 1989-03-28 International Business Machines Corporation Data processing system with overlap bus cycle operations
US5546587A (en) * 1991-05-30 1996-08-13 Tandem Computers Incorporated Decentralized bus arbitration system which continues to assert bus request signal to preclude other from asserting bus request signal until information transfer on the bus has been completed
FR2724243B1 (fr) * 1994-09-06 1997-08-14 Sgs Thomson Microelectronics Systeme de traitement multitaches
US5621897A (en) * 1995-04-13 1997-04-15 International Business Machines Corporation Method and apparatus for arbitrating for a bus to enable split transaction bus protocols
JP3379377B2 (ja) 1997-03-19 2003-02-24 富士通株式会社 データ処理システム
US6081860A (en) * 1997-11-20 2000-06-27 International Business Machines Corporation Address pipelining for data transfers
US6374323B1 (en) 1998-11-16 2002-04-16 Infineon Technologies Ag Computer memory conflict avoidance using page registers
JP2000172553A (ja) 1998-12-11 2000-06-23 Hitachi Ltd データ処理装置

Also Published As

Publication number Publication date
KR20020009823A (ko) 2002-02-02
GB2365596B (en) 2003-02-12
CN1335563A (zh) 2002-02-13
US20020019900A1 (en) 2002-02-14
GB0104575D0 (en) 2001-04-11
US6721836B2 (en) 2004-04-13
GB2365596A (en) 2002-02-20
KR100644596B1 (ko) 2006-11-10
JP2002055947A (ja) 2002-02-20
JP3664664B2 (ja) 2005-06-29

Similar Documents

Publication Publication Date Title
CN1159657C (zh) 总线系统和其数据传输方法
US5175732A (en) Method and apparatus for controlling data communication operations within stations of a local-area network
JP3271125B2 (ja) データを転送する方法と装置及びデータ転送をインタリーブする装置
JP3273202B2 (ja) 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ
CN1205562C (zh) 总线系统的分隔事务协议
US7640374B2 (en) Data transfer apparatus by direct memory access controller
US5131085A (en) High performance shared main storage interface
CN100595720C (zh) 用于基于集线器的存储系统中直接存储器访问的设备和方法
CN1070751A (zh) 多媒体信号处理器计算机系统
US6889266B1 (en) Method for delivering packet boundary or other metadata to and from a device using direct memory controller
CN101203839A (zh) 用以经由开关矩阵改进数据传送的流控制方法
CN1520122A (zh) 数据通信的方法和数据通信的输入/输入装置
CN1162785A (zh) 存储器直接存取控制设备
CN100341012C (zh) 总线系统及其存取命令的执行调度方法
CN1221919A (zh) 在处理器单元之间交换数据的系统
US5790398A (en) Data transmission control method and apparatus
CN1559039A (zh) 总线系统和用于连接到总线的总线接口
KR102303424B1 (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
CN116303221B (zh) 一种多核处理器片上网络系统的数据传输方法
US20090172202A1 (en) Method for Receiving Data over an SDIO Interface and Device Using the Same
US10579310B2 (en) System and method for reliably persisting storage writes at high speed
JP2734246B2 (ja) パイプラインバス
US5970253A (en) Priority logic for selecting and stacking data
CN1205559C (zh) 总线系统中的指令传输方法
CN1311592A (zh) 一种全双工异步串行通信方法及其通信系统

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040728

Termination date: 20170227