CN115955868A - 显示面板和电子设备 - Google Patents

显示面板和电子设备 Download PDF

Info

Publication number
CN115955868A
CN115955868A CN202211222680.2A CN202211222680A CN115955868A CN 115955868 A CN115955868 A CN 115955868A CN 202211222680 A CN202211222680 A CN 202211222680A CN 115955868 A CN115955868 A CN 115955868A
Authority
CN
China
Prior art keywords
sub
light emitting
region
emitting elements
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211222680.2A
Other languages
English (en)
Inventor
朴贤爱
朴玉京
金昌植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115955868A publication Critical patent/CN115955868A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及显示面板和电子设备。显示面板包括：显示区域，包括：第一显示区域，具有多个第一发光元件；第二显示区域，具有多个第二发光元件和透射区域；和第三显示区域，具有多个第三发光元件；外围区域，在显示区域的外侧并且包括弯折区域；多个第一子像素电路，在第一显示区域中并且分别电连接到多个第一发光元件；多个第二子像素电路，分别电连接到多个第二发光元件；以及多个第三子像素电路，分别电连接到多个第三发光元件，其中，多个第二子像素电路在外围区域中，并且弯折区域在多个第二子像素电路与显示区域之间。

Description

显示面板和电子设备
相关申请的交叉引用
本申请要求于2021年10月6日在韩国知识产权局提交的韩国专利申请第10-2021-0132690号的优先权和权益，该韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
本公开的一些实施例的方面涉及关于显示面板和包括显示面板的电子设备的配置。
背景技术
显示面板是可视化地显示数据并且可以在各种应用中使用的装置。此外，随着显示面板的厚度和重量已经被减小，显示面板的使用范围已经扩大。
为了在增加由显示区域占据的面积的同时增加各种功能，已经进行了对其中可以将除了图像显示功能之外的功能添加到显示区域的内部的显示面板的研究。
在本背景技术部分中公开的以上信息仅用于增强对背景技术的理解，并且因此，在本背景技术部分中讨论的信息不一定构成现有技术。
发明内容
一个或多个实施例的方面包括在显示区域中包括透射区域的显示面板以及包括显示面板的电子设备。
然而，这仅是示例，并且本公开的一个或多个实施例不限于此。
另外的方面将部分地在下面的描述中阐述并且部分地将根据该描述而显而易见，或者可以通过实践本公开的呈现的实施例而获知。
根据本公开的一个或多个实施例，显示面板包括：显示区域，包括：第一显示区域，其中布置有第一发光元件；第二显示区域，其中布置有第二发光元件和透射区域；和第三显示区域，其中布置有第三发光元件；外围区域，设置在显示区域外侧并且包括弯折区域；第一子像素电路，设置在第一显示区域中并且分别电连接到第一发光元件；第二子像素电路，分别电连接到第二发光元件；第三子像素电路，分别电连接到第三发光元件，其中，第二子像素电路布置在外围区域中，并且弯折区域位于第二子像素电路与显示区域之间。
根据一些实施例，多个第三子像素电路可以布置在第三显示区域中。
根据一些实施例，多个第三子像素电路中的至少一些可以布置在外围区域中。
根据一些实施例，显示面板可以进一步包括：缓冲层，布置在显示区域和外围区域中；无机绝缘层，布置在缓冲层上；以及平坦化层，布置在无机绝缘层上，其中，无机绝缘层可以包括与弯折区域相对应的第一开口。
根据一些实施例，平坦化层的至少一部分可以被掩埋在第一开口中。
根据一些实施例，显示面板可以进一步包括：像素限定层，布置在平坦化层上并且包括遮光材料，其中，像素限定层可以包括与弯折区域相对应的第二开口。
根据一些实施例，多个第二子像素电路可以通过多条第一导电总线分别电连接到多个第二发光元件，多条第一导电总线横穿第三显示区域以及弯折区域。
根据一些实施例，多条第一导电总线可以包括在弯折区域中的第一导线和除了第一导线之外的第二导线，并且第一导线可以与第二导线包括不同的材料。
根据一些实施例，第一导线可以比第二导线具有高的导电率，并且第二导线可以比第一导线具有高的透光率。
根据一些实施例，第一导线可以包括金属材料，并且第二导线可以包括透明导电氧化物。
根据一些实施例，第一导线可以包括铝(Al)和钛(Ti)中的至少一种。
根据一些实施例，第一导线和第二导线可以布置在不同的层上，绝缘层在第一导线与第二导线之间，并且第一导线和第二导线通过限定在外围区域的与弯折区域相邻的部分中的绝缘层中的接触孔彼此连接。
根据一些实施例，显示面板可以进一步包括在外围区域的一侧的凹口部分。
根据一些实施例，当弯折区域被弯折时，凹口部分可以与第二显示区域相对应。
根据一些实施例，显示面板包括：显示区域，包括：第一显示区域，其中布置有多个第一发光元件；第二显示区域，其中布置有多个第二发光元件和透射区域；和第三显示区域，其中布置有多个第三发光元件；外围区域，在显示区域的外侧并且包括弯折区域；多个第一子像素电路，分别电连接到多个第一发光元件；多个第二子像素电路，分别电连接到多个第二发光元件；以及多个第三子像素电路，分别电连接到多个第三发光元件，其中，多个第一子像素电路可以布置在第一显示区域中，多个第二子像素电路可以布置在第三显示区域中，并且多个第三子像素电路可以布置在外围区域中，并且其中，弯折区域在多个第三子像素电路与显示区域之间。
根据一些实施例，多个第二子像素电路可以通过遍及第二显示区域和第三显示区域布置的多条第一导电总线分别电连接到多个第二发光元件。
根据一些实施例，多个第三子像素电路可以通过多条第二导电总线分别电连接到多个第三发光元件，多条第二导电总线横穿弯折区域。
根据本公开的一个或多个实施例，提供了电子设备，电子设备包括：显示面板，包括显示区域以及在显示区域的外侧且包括弯折区域的外围区域，其中显示区域包括：第一显示区域，其中布置有多个第一发光元件；第二显示区域，其中布置有多个第二发光元件和透射区域；和第三显示区域，其中布置有多个第三发光元件；以及部件，与显示面板的透射区域重叠，其中，显示面板包括：多个第一子像素电路，布置在第一显示区域中并且分别电连接到多个第一发光元件；多个第二子像素电路，分别电连接到多个第二发光元件；以及多个第三子像素电路，分别电连接到多个第三发光元件，其中，多个第二子像素电路布置在外围区域中，并且弯折区域在多个第二子像素电路与显示区域之间。
根据一些实施例，电子设备可以进一步包括：缓冲层，在显示区域和外围区域中；无机绝缘层，布置在缓冲层上；以及平坦化层，布置在无机绝缘层上，其中，无机绝缘层可以包括与弯折区域相对应的第一开口。
根据一些实施例，平坦化层的至少一部分可以被掩埋在第一开口中。
根据一些实施例，电子设备可以进一步包括：像素限定层，布置在平坦化层上并且包括遮光材料，其中，像素限定层可以包括与弯折区域相对应的第二开口。
根据一些实施例，多个第二发光元件可以通过多条第一导电总线分别电连接到多个第二子像素电路，多条第一导电总线横穿弯折区域。
根据一些实施例，多条第一导电总线可以包括在弯折区域中的第一导线和除了第一导线之外的第二导线，并且第一导线可以与第二导线包括不同的材料。
根据一些实施例，第一导线可以比第二导线具有高的导电率，并且第二导线可以比第一导线具有高的透光率。
根据一些实施例，第一导线可以包括金属材料，并且第二导线可以包括透明导电氧化物。
根据用于实施本公开的以下详细描述、权利要求书和附图，除了上述那些之外的其他方面、特征和特性将变得更加显而易见。
附图说明
根据以下结合附图的描述，本公开的特定实施例的以上和其他方面、特征和特性将变得更加显而易见，附图中：
图1是根据一些实施例的电子设备的示意性透视图；
图2A至图2C是根据一些实施例的电子设备的示意性截面图；
图3是根据一些实施例的显示面板的示意性平面图；
图4是根据一些实施例的电连接到显示面板的发光元件的子像素电路的示意性等效电路图；
图5是根据一些实施例的电连接到显示面板的发光元件的子像素电路的等效电路图；
图6是根据一些实施例的显示面板的一部分的示意性截面图；
图7是根据一些实施例的显示面板的一部分的平面图；
图8是根据一些实施例的显示面板的一部分的平面图；
图9A至图9F是沿着图7的线A-A'截取的显示面板的示意性截面图；
图10是根据一些实施例的显示面板的一部分的平面图；
图11A是沿着图10的线B-B'截取的显示面板的示意性截面图，图11B和图11C是沿着图10的线C-C'截取的显示面板的示意性截面图，图11D是沿着图10的线D-D'截取的显示面板的示意性截面图；
图12和图13是根据一些实施例的显示面板的一部分的平面图；
图14是根据一些实施例的显示面板的一部分的截面图；
图15和图16是根据一些实施例的显示面板的一部分的平面图；
图17和图18是根据一些实施例的显示面板的一部分的平面图；
图19是包括图17或图18的显示面板的电子设备的一部分的示意性截面图；
图20和图21是根据一些实施例的显示面板的一部分的平面图；并且
图22和图23是示出根据一些实施例的显示面板的按第二显示区域、第三显示区域和外围区域连续的部分的截面图。
具体实施方式
现在将更详细地参考附图中示出的一些实施例的方面，在附图中，相同的附图标记自始至终指代相同的元件。在这点上，本实施例可以具有不同的形式，并且不应被解释为限于本文阐述的描述。因此，下面仅通过参考附图描述实施例以说明本描述的方面。如本文所使用的，术语“和/或”包括相关列出的项目中的一个或多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或其变体。
由于本公开允许各种改变和众多实施例，因此将在附图中示出并且在书面描述中详细描述特定实施例。参考用于示出本公开的一些实施例的方面的附图，以获得对本公开、其优点和通过实施本公开实现的目标的充分理解。然而，本公开可以采用很多不同的形式实现，并且不应被解释为限于在本文中阐述的实施例。
在下文中，将通过参考附图说明本发明的一些实施例的方面来更详细地描述本发明。附图中相同的附图标记表示相同的元件，并且因此将省略它们的描述。
将理解，尽管本文可能使用术语“第一”、“第二”等来描述各种部件，但是这些部件不应受这些术语的限制。这些术语仅用于将一个部件与另一部件区分开。
如本文所使用的，除非上下文另外明确指示，否则单数形式“一”和“该”旨在也包括复数形式。
将进一步理解，本文使用的术语“包括”和/或“包含”指明所陈述的特征或部件的存在，但是不排除一个或多个其他特征或部件的存在或添加。
将理解，当层、区域或部件被称为“形成在”另一层、区域或部件“上”时，其可以直接或间接形成在另一层、区域或部件上。即，例如，可以存在居间层、区域或部件。
将理解，当层、区域或部件被称为连接到另一层、区域或部件时，其可以直接和/或间接连接到另一层、区域或部件。即，例如，可以存在居间层、区域或部件。将理解，当层、区域或部件被称为电连接到另一层、区域或部件时，其可以电气地且直接和/或间接连接到另一层、区域或部件。即，例如，可以存在居间层、区域或部件。
在本说明书中，表述“A和/或B”指示A、B或A和B两者。表述“A和B中的至少一个”指示A、B或A和B两者。
在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在广义上解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
当特定实施例可以不同地实现时，特定工艺顺序可以与所描述的顺序不同地执行。例如，两个连续地描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。
为了便于说明，可能夸大附图中部件的尺寸。换句话说，由于为了便于说明而任意地示出了附图中部件的尺寸和厚度，因此以下实施例不限于此。
图1是根据一些实施例的电子设备的示意性透视图。
参考图1，电子设备1可以包括显示区域DA和在显示区域DA的外部(例如，在显示区域DA的占用空间外部)的外围区域PA。在显示区域DA中，可以通过子像素显示图像。外围区域PA可以在显示区域DA的外部并且可以作为不显示图像的非显示区域操作。外围区域PA可以完全地围绕显示区域DA。在外围区域PA中，可以布置用于将电信号或电力提供给显示区域DA的驱动器等。焊盘可以布置在外围区域PA中，其中，焊盘是可以电连接电气元件、印刷电路板等的区域。
在下文中，为了便于说明，描述电子设备1是智能电话的情况，但是电子设备1不限于此。电子设备1可以应用于各种产品，例如，诸如移动电话、智能电话、平板个人计算机(PC)、移动通信终端、个人数字助理、电子书终端、便携式多媒体播放器(PMP)、导航装置或超移动PC(UMPC)、电视(TV)、膝上型计算机、监视器、广告牌和物联网(IoT)装置等的便携式电子设备。此外，根据一些实施例的电子设备1可以应用于诸如智能手表、手表电话、眼镜显示器或头戴式显示器(HMD)的可穿戴装置。此外，电子设备1可以应用于车辆的仪表组中的显示屏、安装在车辆的中央仪表板或仪表盘上的中央信息显示器(CID)、替代车辆的侧视镜的室内镜显示器或者为后座娱乐提供的汽车头枕监视器。
显示区域DA可以包括第一显示区域DA1、第二显示区域DA2和第三显示区域DA3。可以使用在第一显示区域DA1中二维布置的多个第一子像素P1来显示图像，可以使用第二显示区域DA2中的多个第二子像素P2来显示图像，并且可以使用第三显示区域DA3中的多个第三子像素P3来显示图像。
根据一些实施例，可以使用从第一显示区域DA1中的第一子像素P1发射的光来提供第一图像，可以使用从第二显示区域DA2中的第二子像素P2发射的光来提供第二图像，并且可以使用从第三显示区域DA3中的第三子像素P3发射的光来提供第三图像。第一图像、第二图像和第三图像可以是由电子设备1提供的任一个图像的部分。根据一些实施例，第一图像至第三图像中的至少任一个可以被提供为与第一图像至第三图像中的其他图像不同的图像。
即，根据一些实施例，第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的子像素可以协同工作以显示图像的部分，其中，在第一显示区域DA1中显示的部分、在第二显示区域DA2中显示的部分以及在第三显示区域DA3中显示的部分共同形成单个或结合的图像。另外，第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的子像素可以独立于其他显示区域中的子像素操作，使得在不同的显示区域中显示不同的或有区别的(即，独立的)图像。
第一显示区域DA1可以占据显示区域DA的大部分。第二显示区域DA2可以布置在显示区域DA的内侧。第三显示区域DA3可以与第二显示区域DA2相邻并且在外围区域PA与第二显示区域DA2之间。根据一些实施例，图1示出了第二显示区域DA2布置在显示区域DA的上部中央部分，并且第三显示区域DA3在一个方向(例如，+y方向)上布置在第二显示区域DA2与外围区域PA之间。
第二显示区域DA2和第三显示区域DA3的面积可以小于第一显示区域DA1的面积，并且第二显示区域DA2和第三显示区域DA3可以被第一显示区域DA1部分地围绕。例如，第一显示区域DA1可以具有是基本上U形的凹口形状，并且因为第二显示区域DA2和第三显示区域DA3布置在第一显示区域DA1的凹口部分中，所以显示区域DA的形状可以基本上是矩形。
图1示出了当在与电子设备1的上表面基本上垂直的方向上(例如，在平面图中)观看时，第二显示区域DA2和第三显示区域DA3布置在具有基本上矩形形状的显示区域DA的上部中央部分，但是一个或多个实施例不限于此。例如，第二显示区域DA2可以布置在显示区域DA的右上部分或左上部分，并且即使在这种情况下，第三显示区域DA3也可以在第二显示区域DA2与外围区域PA之间。
第二显示区域DA2可以包括透射区域TA。透射区域TA可以在第二子像素P2之间并且是光和/或声音可以穿透的区域，并且在第二显示区域DA2中，可以如图2A至图2C中所示布置(图2A至图2C的)部件20。
因为第二显示区域DA2包括透射区域TA，所以第一显示区域DA1的分辨率可以不同于第二显示区域DA2的分辨率。根据一些实施例，第二显示区域DA2可以比第一显示区域DA1具有低的分辨率。可以布置在第二显示区域DA2中的相同面积中的第二子像素P2的数量可以少于布置在第一显示区域DA1中的相同面积中的第一子像素P1的数量。例如，第二显示区域DA2的分辨率可以是第一显示区域DA1的分辨率的大约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16等。例如，第一显示区域DA1的分辨率可以等于或大于大约450ppi，并且第二显示区域DA2的分辨率可以在大约100ppi与大约200ppi之间。
第三显示区域DA3的分辨率可以与第二显示区域DA2的分辨率相同。可替代地，第三显示区域DA3的分辨率可以大于第二显示区域DA2的分辨率并且小于第一显示区域DA1的分辨率。例如，第三显示区域DA3的分辨率可以在大约100ppi与大约200ppi之间或者在大约200ppi与大约400ppi之间。
图2A至图2C是根据一些实施例的电子设备的示意性截面图。
参考图2A和图2B，电子设备1可以包括显示面板10以及与显示面板10重叠的部件20。部件20可以布置在第二显示区域DA2中。图2A和图2B示出了显示面板10的至少一部分被弯折之前的状态。图2C示出了显示面板10的至少一部分在弯折区域BA中被弯折之后的状态。
部件20可以是使用光或声音的电子部件。例如，电子部件可以是测量距离的传感器(例如，接近传感器)、用于识别用户的身体部位(例如，指纹、虹膜、面部等)的传感器、用于输出光的小灯或用于捕获图像的图像传感器(例如，摄像头)等。使用光的电子部件可以使用例如可见光、红外线和紫外线等的各种波段的光。使用声音的电子部件可以使用不同频带中的超声波或光。
为了使部件20顺利地工作，第二显示区域DA2可以包括从部件20输出到外部或从外部朝向部件20行进的光和/或声音可以穿透的透射区域TA。根据一些实施例，透射区域TA可以是光可以穿透并且没有布置子像素的区域。在电子设备1的情况下，当光穿过包括透射区域TA的第二显示区域DA2时，光的透射率可以等于或大于大约10％，更优选地，等于或大于大约25％、40％、50％、85％或90％。
上面参考图1描述的第一至第三子像素P1至P3中的每一个可以通过使用发光元件(或发光二极管)来发光，并且每个发光元件可以布置在显示面板10的(图1的)显示区域DA中。图2A和图2B示出了与第一子像素P1相对应的第一发光元件ED1、与第二子像素P2相对应的第二发光元件ED2以及与第三子像素P3相对应的第三发光元件ED3布置在基板100上。
基板100可以包括诸如玻璃材料或聚合物树脂的绝缘材料，并且保护膜PB可以布置在基板100的后表面上。基板100可以是刚性基板或者可弯折、可折叠或可卷曲的柔性基板。保护膜PB可以在第二显示区域DA2中包括开口PB-OP以提高透射区域TA的透射率。
第一发光元件ED1布置在第一显示区域DA1中并且电连接到布置在第一显示区域DA1中的第一子像素电路PC1。第一子像素电路PC1可以包括晶体管和电连接到晶体管的存储电容器。
第二发光元件ED2布置在第二显示区域DA2中。第二发光元件ED2电连接到第二子像素电路PC2，但是第二子像素电路PC2不布置在第二显示区域DA2中，以提高布置在第二显示区域DA2中的透射区域TA的透射率并且增加透射区域TA的透光面积。根据一些实施例，第二子像素电路PC2可以布置在外围区域PA中，并且第二发光元件ED2可以通过导电总线CBL电连接到第二子像素电路PC2。
导电总线CBL可以延伸以将外围区域PA中的第二子像素电路PC2连接到第二显示区域DA2中的第二发光元件ED2。因为导电总线CBL穿过第二显示区域DA2中的透射区域TA，所以导电总线CBL可以包括具有高透光率的材料。导电总线CBL可以包括透光材料，例如透明导电氧化物(TCO)。
第三发光元件ED3布置在第三显示区域DA3中，并且电连接到第三显示区域DA3中的第三子像素电路PC3。第三子像素电路PC3可以包括晶体管和电连接到晶体管的存储电容器。根据一些实施例，电连接到第三发光元件ED3的第三子像素电路PC3的一些部分可以在第三显示区域DA3中，并且第三子像素电路PC3的其他部分可以在外围区域PA中。
第一发光元件ED1至第三发光元件ED3可以各自是发射特定颜色的光的发光元件并且包括有机发光二极管。根据一些实施例，第一发光元件ED1至第三发光元件ED3可以包括无机发光二极管或包括量子点的发光二极管。
第一发光元件ED1至第三发光元件ED3可以被封装层300覆盖。封装层300可以包括包含无机绝缘材料的无机封装层和包含有机绝缘材料的有机封装层。根据一些实施例，封装层300可以包括第一无机封装层和第二无机封装层以及在第一无机封装层与第二无机封装层之间的有机封装层。
封装层300可以是诸如玻璃材料的封装基板。包括玻璃料等的密封剂可以布置在基板100与封装基板之间。密封剂可以布置在外围区域PA中并且延伸以围绕显示区域DA(参见图1)。因此，密封剂可以防止湿气通过显示面板的侧表面渗透第一发光元件ED1至第三发光元件ED3。
输入检测层400可以形成在封装层300上。输入检测层400可以根据外部输入(例如，来自诸如手指或触控笔的对象的触摸事件)获得坐标信息。输入检测层400可以包括触摸电极和连接到触摸电极的迹线。输入检测层400可以以互电容方式和/或自电容方式检测外部输入。
光学功能层500可以包括防反射层。防反射层可以降低通过覆盖窗600从外部入射到显示面板10的光(外部光)的反射率。防反射层可以包括相位延迟器和偏振器。由于光学功能层500包括第二显示区域DA2中的开口510，因此可以提高透射区域TA的透射率。
根据一些实施例，防反射层可以包括黑矩阵和滤色器。可以通过考虑分别从第一发光元件ED1至第三发光元件ED3发射的光的颜色来布置滤色器。根据一些实施例，防反射层可以包括相消干涉结构。相消干涉结构可以包括布置在不同层的第一反射层和第二反射层。分别从第一反射层和第二反射层反射的第一反射光和第二反射光可能彼此相消地干涉，并且外部光的反射率可能相应地降低。
覆盖窗600可以布置在光学功能层500上。覆盖窗600可以通过位于覆盖窗600与光学功能层500之间的诸如光学透明粘合剂的粘合层粘附到光学功能层500。覆盖窗600可以包括玻璃材料或塑料材料。塑料材料可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素等。
覆盖窗600可以包括柔性覆盖窗。例如，覆盖窗600可以包括聚酰亚胺覆盖窗或超薄玻璃覆盖窗。
与第三显示区域DA3相邻的外围区域PA可以包括弯折区域BA。弯折区域BA可以在第三显示区域DA3与外围区域PA中的第二子像素电路PC2之间。弯折区域BA可以被理解为基板100的与外围区域PA相对应的部分被弯折的区域。
图2C示出了其中图2A和图2B的弯折区域BA被弯折的显示面板10的形状。如图2C中所示，由于显示面板10相对于弯折区域BA被弯折，因此被用户看到的外围区域PA的宽度可以减小。如上所述，因为用于允许第二发光元件ED2的发射的第二子像素电路PC2布置在外围区域PA中，所以与第三显示区域DA3相邻的外围区域PA的宽度可以增大。根据一些实施例，由于与第三显示区域DA3相邻的外围区域PA沿着弯折区域BA被弯折，因此外围区域PA的宽度可以大大减小。在这种情况下，在一些实施例中，外围区域PA的一部分可以与例如第三显示区域DA3重叠。
如图2A中所示，保护膜PB、光学功能层500和覆盖窗600可以对应于弯折区域BA布置。可替代地，为了提高弯折区域BA中的弯折柔性，如图2B中所示，保护膜PB、光学功能层500和覆盖窗600可分别包括开口部分PB-OP'、500OP和600OP，保护膜PB、光学功能层500和覆盖窗600的至少一些部分从开口部分PB-OP'、500OP和600OP被去除。根据一些实施例，可以只有保护膜PB、光学功能层500和覆盖窗600的开口部分PB-OP'、500OP和600OP中的一些。
图3是根据一些实施例的显示面板的示意性平面图。
参考图3，第一发光元件ED1布置在第一显示区域DA1中。从第一发光元件ED1发射的光可以与来自参考图1描述的(图1的)第一子像素P1的光相对应，并且第一发光元件ED1的位置可以是(图1的)第一子像素P1的位置。第一发光元件ED1可以发射例如红光、绿光或蓝光。用于驱动第一发光元件ED1的第一子像素电路PC1可以布置在第一显示区域DA1中并且电连接到第一发光元件ED1。
第一子像素电路PC1可以电连接到在第一方向(例如，x方向)上延伸的扫描线SL和在第二方向(例如，y方向)上延伸的数据线DL。在外围区域PA中，可以布置用于将信号提供给第一子像素电路PC1的第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2。
第一扫描驱动电路SDRV1可以被配置为通过扫描线SL将扫描信号施加到每个第一子像素电路PC1。第二扫描驱动电路SDRV2可以关于第一显示区域DA1布置在第一扫描驱动电路SDRV1的相反侧。第一显示区域DA1中的第一子像素电路PC1中的一些可以电连接到第一扫描驱动电路SDRV1，并且第一显示区域DA1中的第一子像素电路PC1中的其余部分可以电连接到第二扫描驱动电路SDRV2。
焊盘PAD可以布置在基板100的一侧。焊盘PAD可以不被绝缘层覆盖并且被暴露，并且因此可以连接到电路板1400。在电路板1400上，可以布置包括数据驱动电路的控制驱动器1420。
控制驱动器1420可以生成传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。控制驱动器1420可以包括数据驱动电路，并且数据驱动电路可以生成数据信号。生成的数据信号可以通过布置在显示面板10的外围区域PA中的扇出线FW和连接到扇出线FW的数据线DL传输到第一子像素电路PC1。
第二发光元件ED2布置在第二显示区域DA2中。从第二发光元件ED2发射的光可以与来自参考图1描述的(图1的)第二子像素P2的光相对应，并且第二发光元件ED2的位置可以是(图1的)第二子像素P2的位置。第二发光元件ED2可以发射例如红光、绿光或蓝光。如上面参考图1所述，第二显示区域DA2的分辨率可以小于第一显示区域DA1的分辨率，并且因此，布置在第二显示区域DA2中的相同面积中的第二发光元件ED2的数量可以少于布置在第一显示区域DA1中的相同面积中的第一发光元件ED1的数量。
透射区域TA可以在第二发光元件ED2之间。根据一些实施例，第二显示区域DA2的其中没有布置第二发光元件ED2的部分可以与透射区域TA相对应。为了增大透射区域TA的面积和透射率，用于驱动第二发光元件ED2的第二子像素电路PC2可以布置在显示区域DA外部的外围区域PA中。图3示出了第二子像素电路PC2布置在外围区域PA的在显示区域DA的上部的部分中。
第二子像素电路PC2可以电连接到第三扫描驱动电路SDRV3。由第三扫描驱动电路SDRV3生成的扫描信号可以通过电连接到第二子像素电路PC2的扫描线被施加到第二子像素电路PC2。第二子像素电路PC2可以电连接到连接至布置在第一显示区域DA1中的第一子像素电路PC1的数据线中的任何一条，这将在下面参考图20和图21描述。
第三发光元件ED3布置在第三显示区域DA3中。从第三发光元件ED3发射的光可以与来自参考图1描述的(图1的)第三子像素P3的光相对应，并且第三发光元件ED3的位置可以是(图1的)第三子像素P3的位置。第三发光元件ED3可以发射例如红光、绿光或蓝光。如上面参考图1所述，第三显示区域DA3的分辨率可以与第二显示区域DA2的分辨率相同，并且在这种情况下，布置在第三显示区域DA3中的相同面积中的第三发光元件ED3的数量可以与布置在第二显示区域DA2中的相同面积中的第二发光元件ED2的数量相同。根据一些实施例，第三显示区域DA3的分辨率可以大于第二显示区域DA2的分辨率并且小于第一显示区域DA1的分辨率。在这种情况下，布置在第三显示区域DA3中的相同面积中的第三发光元件ED3的数量可以大于布置在第二显示区域DA2中的相同面积中的第二发光元件ED2的数量并且小于布置在第一显示区域DA1中的相同面积中的第一发光元件ED1的数量。
用于驱动第三发光元件ED3的第三子像素电路PC3布置在第三显示区域DA3中。第三子像素电路PC3可以电连接到第三发光元件ED3并且可以驱动第三发光元件ED3。
第三子像素电路PC3可以电连接到第一扫描驱动电路SDRV1和/或第二扫描驱动电路SDRV2。第三子像素电路PC3可以与布置在同一行中的第一子像素电路PC1共享扫描线。例如，第一扫描驱动电路SDRV1和/或第二扫描驱动电路SDRV2可以被配置为分别通过扫描线SL将扫描信号传输到在第一方向上布置在同一行中的第一子像素电路PC1和第三子像素电路PC3。第三子像素电路PC3可以电连接到连接至布置在第一显示区域DA1中的第一子像素电路PC1的数据线中的任何一条，这将在下面参考图20描述。
在第三显示区域DA3中，可以布置虚设子像素电路PCd。可以形成虚设子像素电路PCd以在保持在其他子像素电路(例如，第一子像素电路PC1和第二子像素电路PC2)之间共享的线(例如，扫描线、数据线等)的连续性的同时，减少第一显示区域DA1至第三显示区域DA3中的图像的质量的偏差。
因为第三显示区域DA3在其中布置有第二子像素电路PC2的外围区域PA与第二显示区域DA2之间，所以被配置为将第二子像素电路PC2电连接到第二发光元件ED2的导电总线CBL可以穿过第三显示区域DA3。导电总线CBL可以通过在沿第一方向(例如，x方向)彼此相邻的两个第三子像素电路PC3和/或沿第一方向(例如，x方向)彼此相邻的两个虚设子像素电路PCd之间穿过而延伸。
导电总线CBL的至少一部分可以包括透明材料。例如，导电总线CBL可以被布置为顺序地穿过外围区域PA的弯折区域BA、第三显示区域DA3和第二显示区域DA2。导电总线CBL可以包括TCO。根据一些实施例，通过考虑到导电性和延伸率，导电总线CBL的与弯折区域BA相对应的部分可以包括金属材料。
在外围区域PA中，可以布置驱动电压供应线1100和公共电压供应线1300。驱动电压供应线1100可以被配置为将驱动电压施加到例如第一子像素电路PC1至第三子像素电路PC3中的每一个的子像素电路，并且公共电压供应线1300可以被配置为将公共电压施加到例如第一发光元件ED1至第三发光元件ED3中的每一个的发光元件的阴极(图6的对电极230)。
驱动电压供应线1100可以在焊盘PAD与显示区域DA的一侧之间，并且公共电压供应线1300可以具有带有一个开放侧的环形形状并且可以在平面上部分地围绕显示区域DA。
图4是根据一些实施例的电连接到显示面板的发光元件的子像素电路的示意性等效电路图。在下文中，假设图4的子像素电路是第一子像素电路PC1。图4的子像素电路也可以应用于第二子像素电路PC2和第三子像素电路PC3。
参考图4，第一子像素电路PC1可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、驱动控制薄膜晶体管T5、发射控制薄膜晶体管T6、第二初始化薄膜晶体管T7和存储电容器Cst。
图4示出了第一子像素电路PC1中的每一个包括信号线SL、SL-1、SL+1、EL和DL、初始化电压线VL以及驱动电压线PL，但是一个或多个实施例不限于此。根据一些实施例，可以在相邻的第一子像素电路PC1之间共享信号线SL、SL-1、SL+1、EL和DL中的至少任何一条和/或初始化电压线VL。
驱动薄膜晶体管T1的漏电极可以经由发射控制薄膜晶体管T6电连接到第一发光元件ED1。驱动薄膜晶体管T1被配置为根据开关薄膜晶体管T2的开关操作，通过接收数据信号Dm来将驱动电流提供给第一发光元件ED1。
开关薄膜晶体管T2的栅电极连接到扫描线SL，并且开关薄膜晶体管T2的源电极连接到数据线DL。开关薄膜晶体管T2的漏电极可以连接到驱动薄膜晶体管T1的源电极，并且经由驱动控制薄膜晶体管T5连接到驱动电压线PL。
开关薄膜晶体管T2响应于通过扫描线SL传输的扫描信号Sn而被导通，并且被配置为执行其中将通过数据线DL传输的数据信号Dm传输到驱动薄膜晶体管T1的源电极的开关操作。
补偿薄膜晶体管T3的栅电极可以连接到扫描线SL。补偿薄膜晶体管T3的源电极可以连接到驱动薄膜晶体管T1的漏电极，并且经由发射控制薄膜晶体管T6连接到第一发光元件ED1的第一电极(例如，像素电极)。补偿薄膜晶体管T3的漏电极可以连接到存储电容器Cst的任一个电极、第一初始化薄膜晶体管T4的源电极和驱动薄膜晶体管T1的栅电极。补偿薄膜晶体管T3响应于通过扫描线SL传输的扫描信号Sn而被导通，并且被配置为将驱动薄膜晶体管T1的栅电极和漏电极彼此连接，以对驱动薄膜晶体管T1进行二极管连接。
第一初始化薄膜晶体管T4的栅电极可以连接到前一扫描线SL-1。第一初始化薄膜晶体管T4的漏电极可以连接到初始化电压线VL。第一初始化薄膜晶体管T4的源电极可以连接到存储电容器Cst的任一个电极、补偿薄膜晶体管T3的漏电极和驱动薄膜晶体管T1的栅电极。第一初始化薄膜晶体管T4可以响应于通过前一扫描线SL-1传输的前一扫描信号Sn-1而被导通，并且可以执行其中将第一初始化电压Vint传输到驱动薄膜晶体管T1的栅电极以初始化驱动薄膜晶体管T1的栅电极的电压的初始化操作。
驱动控制薄膜晶体管T5的栅电极可以连接到发射控制线EL。驱动控制薄膜晶体管T5的源电极可以连接到驱动电压线PL。驱动控制薄膜晶体管T5的漏电极连接到驱动薄膜晶体管T1的源电极和开关薄膜晶体管T2的漏电极。
发射控制薄膜晶体管T6的栅电极可以连接到发射控制线EL。发射控制薄膜晶体管T6的源电极可以连接到驱动薄膜晶体管T1的漏电极和补偿薄膜晶体管T3的源电极。发射控制薄膜晶体管T6的漏电极可以电连接到第一发光元件ED1的像素电极。驱动控制薄膜晶体管T5和发射控制薄膜晶体管T6响应于通过发射控制线EL传输的发射控制信号En而被同时导通，并且因此，驱动电流在第一发光元件ED1中流动。
第二初始化薄膜晶体管T7的栅电极可以连接到下一扫描线SL+1。第二初始化薄膜晶体管T7的源电极可以连接到第一发光元件ED1的像素电极。第二初始化薄膜晶体管T7的漏电极可以连接到初始化电压线VL。第二初始化薄膜晶体管T7可以响应于通过下一扫描线SL+1传输的下一扫描信号Sn+1而被导通，并且被配置为初始化第一发光元件ED1的像素电极。
图4示出了第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7分别连接到前一扫描线SL-1和下一扫描线SL+1，但是一个或多个实施例不限于此。根据一些实施例，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7都可以连接到前一扫描线SL-1，并且根据前一扫描信号Sn-1被驱动。
存储电容器Cst的另一个电极可以连接到驱动电压线PL。存储电容器Cst的电极中的任一个可以连接到驱动薄膜晶体管T1的栅电极、补偿薄膜晶体管T3的漏电极和第一初始化薄膜晶体管T4的源电极。
第一发光元件ED1的第二电极(例如，阴极)可以被配置为接收公共电压ELVSS。第一发光元件ED1通过从驱动薄膜晶体管T1接收驱动电流来发光。
第一子像素电路PC1不限于参考图4描述的薄膜晶体管的数量、存储电容器的数量和电路设计，并且数量和电路设计可以改变。
图5是根据一些实施例的电连接到显示面板的发光元件的子像素电路的等效电路图。在下文中，假设图5的子像素电路是第一子像素电路PC1。图5的子像素电路也可以应用于第二子像素电路PC2和第三子像素电路PC3。
参考图5，第一子像素电路PC1可以电连接到第一发光元件ED1。第一子像素电路PC1可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、驱动控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7。在下文中，描述了薄膜晶体管T1至T7的功能，但是考虑上面参考图4提供对功能的描述。将主要描述图4与图5之间的差异。
薄膜晶体管T1至T7中的一些可以各自是N沟道MOSFET(NMOS)，并且薄膜晶体管T1至T7中的其余部分可以各自是P沟道MOSFET(PMOS)。例如，薄膜晶体管T1至T7当中的补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以各自是NMOS，并且薄膜晶体管T1至T7中的其余部分可以各自是PMOS。
根据一些实施例，薄膜晶体管T1至T7当中的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以各自是NMOS，并且薄膜晶体管T1至T7中的其余部分可以各自是PMOS。可替代地，薄膜晶体管T1至T7中的一个可以是NMOS，并且薄膜晶体管T1至T7中的其余部分可以各自是PMOS。可替代地，所有薄膜晶体管T1至T7可以各自是NMOS。
信号线可以包括：第一扫描线SLa，被配置为传输第一扫描信号Sn；第二扫描线SLb，被配置为传输第二扫描信号Sn'；前一扫描线SL-1，被配置为将前一扫描信号Sn-1传输到第一初始化晶体管T4；发射控制线EL，被配置为将发射控制信号En传输到驱动控制薄膜晶体管T5和发射控制薄膜晶体管T6；下一扫描线SL+1，被配置为将下一扫描信号Sn+1传输到第二初始化薄膜晶体管T7；以及数据线DL，与第一扫描线SLa交叉并且被配置为传输数据信号Dm。
开关薄膜晶体管T2的栅电极连接到被配置为传输第一扫描信号Sn的第一扫描线SLa。开关薄膜晶体管T2可以响应于通过第一扫描线SLa传输的第一扫描信号Sn而被导通，并且可以执行其中将通过数据线DL传输的数据信号Dm传输到驱动薄膜晶体管T1的源电极的开关操作。
补偿薄膜晶体管T3的栅电极连接到第二扫描线SLb。补偿薄膜晶体管T3可以响应于通过第二扫描线SLb传输的第二扫描信号Sn'而被导通，并且可以将驱动薄膜晶体管T1的栅电极电连接到其漏电极以对驱动薄膜晶体管T1进行二极管连接。
图5的子像素电路可以进一步包括升压电容器Cbs。升压电容器Cbs可以包括第一电极CE1'和第二电极CE2'。升压电容器Cbs的第一电极CE1'可以连接到存储电容器Cst的下电极CE1，并且升压电容器Cbs的第二电极CE2'可以被配置为接收第一扫描信号Sn。升压电容器Cbs可以被配置为通过在停止提供第一扫描信号Sn的时间点，增大驱动薄膜晶体管T1的栅电极的电压来补偿驱动薄膜晶体管T1的栅电极的电压降。
第一初始化薄膜晶体管T4的栅电极可以连接到前一扫描线SL-1。第一初始化薄膜晶体管T4的源电极可以连接到第一初始化电压线VL1。第一初始化薄膜晶体管T4的漏电极可以连接到存储电容器Cst的下电极CE1、补偿薄膜晶体管T3的源电极和驱动薄膜晶体管T1的栅电极。第一初始化薄膜晶体管T4可以响应于通过前一扫描线SL-1传输的前一扫描信号Sn-1而被导通，并且可以执行其中将第一初始化电压Vint传输到驱动薄膜晶体管T1的栅电极并且初始化驱动薄膜晶体管T1的栅电极的电压的初始化操作。
第二初始化薄膜晶体管T7的栅电极可以连接到下一扫描线SL+1。第二初始化薄膜晶体管T7的源电极可以连接到第一发光元件ED1的像素电极，并且第二初始化薄膜晶体管T7的漏电极可以连接到第二初始化电压线VL2。第二初始化薄膜晶体管T7可以响应于通过下一扫描线SL+1传输的下一扫描信号Sn+1而被导通，并且被配置为通过将第二初始化电压Aint施加到像素电极来初始化第一发光元件ED1的像素电极。
图6是根据一些实施例的显示面板的一部分的示意性截面图。
图6是示出参考图5描述的子像素电路的堆叠结构的示意性截面图。图6示出了第一子像素P1的第一子像素电路PC1的结构的示例，但是第二子像素电路PC2和第三子像素电路PC3也可以具有与第一子像素电路PC1的结构类似的结构。第二子像素电路PC2和第三子像素电路PC3的导电图案(例如，薄膜晶体管、存储电容器和/或各种线)的布置和堆叠结构可以与图6中示出的布置和堆叠结构不同。
参考图6，第一子像素电路PC1可以包括至少一个硅薄膜晶体管S-TFT和至少一个氧化物薄膜晶体管O-TFT。
缓冲层111可以在基板100上。缓冲层111可以防止金属原子或杂质从基板100扩散到第一有源图案A1。此外，缓冲层111可以在形成第一有源图案A1的结晶工艺期间调整热传递速度，并且因此可以均匀地形成第一有源图案A1。例如，缓冲层111可以包括氧化硅、氮化硅或氮氧化硅等。
第一有源图案A1可以在缓冲层111上。根据一些实施例，第一有源图案A1可以包括硅半导体。例如，硅半导体可以包括非晶硅或多晶硅等。例如，第一有源图案A1可以包括低温多晶硅(LTPS)。
根据一些实施例，可以将离子注入到第一有源图案A1中。例如，当上面参考图4描述的驱动薄膜晶体管T1、开关薄膜晶体管T2、驱动控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7是PMOS晶体管时，可以将诸如硼的离子注入到第一有源图案A1中。
第一栅绝缘层112可以覆盖第一有源图案A1并且可以在基板100上。第一栅绝缘层112可以包括绝缘材料。例如，第一栅绝缘层112可以包括氧化硅、氮化硅、氮氧化硅或氧化铝。
第一栅电极G1可以在第一栅绝缘层112上。第一栅电极G1可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一栅电极G1可以包括银(Ag)、包含Ag的合金、钼(Mo)、包含Mo的合金、铝(Al)、包含Al的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、钛(Ti)、氧化铟锡(ITO)或氧化铟锌(IZO)等，并且可以是一个层或多个层。例如，第一栅电极G1可以是Mo层或Mo/Al/Mo的层。
根据一些实施例，第一栅电极G1可以与存储电容器Cst的下电极CE1一体地形成。
第二栅绝缘层113可以覆盖第一栅电极G1并且可以在第一栅绝缘层112上。例如，第二栅绝缘层113可以包括氧化硅、氮化硅、氮氧化硅或氧化铝。
存储电容器Cst的上电极CE2可以在第二栅绝缘层113上。上电极CE2可以包括例如金属、合金、导电金属氧化物或透明导电材料等。例如，上电极CE2可以包括Ag、包含Ag的合金、Mo、包含Mo的合金、Al、包含Al的合金、AlN、W、WN、Cu、Ti、ITO或IZO等，并且可以是一个层或多个层。例如，上电极CE2可以是Mo层或Mo/Al/Mo的层。上电极CE2可以与第一栅电极G1(即，存储电容器Cst的下电极CE1)重叠。
第一层间绝缘层114可以覆盖上电极CE2并且可以在第二栅绝缘层113上。第一层间绝缘层114可以包括绝缘材料。例如，第一层间绝缘层114可以包括氧化硅、氮化硅、氮氧化硅或氧化铝。
第二有源图案A2可以在第一层间绝缘层114上。根据一些实施例，第二有源图案A2可以包括氧化物半导体。第二有源图案A2可以与第一有源图案A1在不同的层上并且可以不与第一有源图案A1重叠。
第三栅绝缘层115可以覆盖第二有源图案A2并且可以在第一层间绝缘层114上。例如，第三栅绝缘层115可以包括氧化硅、氮化硅、氮氧化硅或氧化铝。
根据一些实施例，与图6的图示不同，第三栅绝缘层115可以被图案化以覆盖第二有源图案A2的一些部分并且暴露其其他部分。更详细地，第三栅绝缘层115可以与下面描述的第二栅电极G2具有相同的图案。在这种情况下，除了第二有源图案A2的与第二栅电极G2重叠的沟道区之外，第二有源图案A2的源区和漏区可以被暴露。源区和漏区可以直接接触第二层间绝缘层116。
第二栅电极G2可以布置在第三栅绝缘层115上。第二栅电极G2可以包括例如金属、合金、导电金属氧化物或透明导电材料等。例如，第二栅电极G2可以包括Ag、包含Ag的合金、Mo、包含Mo的合金、Al、包含Al的合金、AlN、W、WN、Cu、Ti、ITO或IZO等，并且可以是一个层或多个层。例如，第二栅电极G2可以是Mo层或Mo/Al/Mo的层。
第二层间绝缘层116可以覆盖第二栅电极G2的至少一部分。第二层间绝缘层116可以包括绝缘材料。例如，第二层间绝缘层116可以包括氧化硅、氮化硅、氮氧化硅或氧化铝。
第一源电极S1、第一漏电极D1、第二源电极S2和第二漏电极D2可以在第二层间绝缘层116上。第一源电极S1、第一漏电极D1、第二源电极S2和第二漏电极D2可以各自包括例如金属、合金、导电金属氧化物或透明导电材料等。例如，第一源电极S1和第一漏电极D1可以包括包含Mo、Al、Cu或Ti的导电材料，并且可以是包括上述材料的一个层或多个层。例如，第一源电极S1和第一漏电极D1可以各自具有Ti/Al/Ti的多层结构。
第一导电层1610可以在第二层间绝缘层116上。例如，可以将参考图4和图5描述的数据信号Dm提供给第一导电层1610。第一导电层1610可以包括例如金属、合金、导电金属氧化物或透明导电材料等。例如，第一导电层1610可以包括包含Mo、Al、Cu或Ti的导电材料，并且可以是包括上述材料的一个层或多个层。例如，第一导电层1610可以具有Ti/Al/Ti的多层结构。
第一平坦化层117可以覆盖第一导电层1610等并且可以在第二层间绝缘层116上。
接触金属CM和第二导电层1710可以在第一平坦化层117上。接触金属CM可以将硅薄膜晶体管S-TFT电连接到像素电极210。例如，可以将参考图4和图5描述的驱动电压EVLDD提供给第二导电层1710。接触金属CM和第二导电层1710可以包括例如金属、合金、导电金属氧化物或透明导电材料等。例如，接触金属CM和第二导电层1710可以包括包含Mo、Al、Cu或Ti的导电材料，并且可以是包括上述材料的一个层或多个层。例如，接触金属CM和第二导电层1710可以各自具有Ti/Al/Ti的多层结构。
第二平坦化层118可以覆盖接触金属CM和第二导电层1710。第三平坦化层119可以在第二平坦化层118上。第一平坦化层117至第三平坦化层119可以各自包括例如诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物及其任何混合物。
在第三平坦化层119上，第一发光元件ED1作为显示元件被布置。第一发光元件ED1包括像素电极210、包含有机发射层的中间层220和对电极230。
像素电极210可以是(半)透光电极或反射电极。根据一些实施例，像素电极210可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物的反射层以及布置在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自由ITO、IZO、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中的至少一种。例如，像素电极210可以包括ITO/Ag/ITO。
像素限定层120可以在第三平坦化层119上。像素限定层120可以通过增大像素电极210的边缘与像素电极210上方的对电极230之间的距离来防止在像素电极210的边缘处产生电弧等。间隔物可以布置在像素限定层120上。
像素限定层120可以包括选自由聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚醛树脂组成的组中的至少一种有机绝缘材料。
第一发光元件ED1的中间层220可以在由像素限定层120形成的开口120OP中。第一发光元件ED1的发射区域EA可以由开口120OP限定。
中间层220可以包括有机发射层220b。有机发射层220b可以包括包含发射红光、绿光或蓝光的荧光或磷光材料的有机材料。有机发射层220b可以包括低分子量或高分子量有机材料，并且包括空穴传输层(HTL)和空穴注入层(HIL)的第一功能层220a以及包括电子传输层(ETL)和电子注入层(EIL)的第二功能层220c可以选择性地布置在有机发射层220b之下和上。
对电极230可以是透光电极或反射电极。例如，对电极230可以是透明或半透明电极并且可以包括金属薄膜，该金属薄膜具有低的功函数并且包括Li、Ca、Al、Ag、Mg或其化合物(例如，LiF)或者诸如LiF/Ca或LiF/Al的具有多层结构的材料。此外，可以进一步在金属薄膜上布置包括ITO、IZO、ZnO或In2O3的TCO层。对电极230可以一体地形成在整个显示区域DA中并且布置在中间层220和像素限定层120上。
在对电极230上，可以形成包括有机材料的上层250。可以制备上层250以保护对电极230并且同时提高光提取效率。上层250可以包括具有比对电极230的折射率大的折射率的有机材料。可替代地，上层250可以被制备为具有不同折射率的层被堆叠。例如，上层250可以被形成为高折射层/低折射层/高折射层被堆叠。在这种情况下，高折射层的折射率可以等于或大于大约1.7，并且低折射层的折射率可以小于或等于大约1.3。上层250可以另外包括LiF。可替代地，上层250可以另外包括诸如氧化硅、氮化硅、氮氧化硅或氧化铝的无机绝缘材料。
封装层300可以包括至少一个无机封装层和至少一个有机封装层。例如，封装层300可以包括第一无机封装层310、第二无机封装层330和在第一无机封装层310与第二无机封装层330之间的有机封装层320。
第一无机封装层310和第二无机封装层330可以包括诸如氧化硅、氮化硅、氮氧化硅或氧化铝的至少一种无机绝缘材料。有机封装层320可以包括聚合物类材料。聚合物类材料可以包括硅类树脂、丙烯酸类树脂、环氧类树脂、聚酰亚胺和聚乙烯。第一无机封装层310、有机封装层320和第二无机封装层330可以完全覆盖显示区域DA。
根据一些实施例，可以在封装层300上进一步布置参考图2描述的输入检测层、光学功能层和覆盖窗等。
图7是根据一些实施例的显示面板的一部分的平面图，并且图8是根据一些实施例的显示面板的一部分的平面图。图7示出了第一子像素电路PC1至第三子像素电路PC3以及连接到第一子像素电路PC1至第三子像素电路PC3的第一发光元件ED1至第三发光元件ED3的布置。
参考图7，第一发光元件ED1可以布置在第一显示区域DA1中，并且第一发光元件ED1可以包括第一红色发光元件ED1r、第一绿色发光元件ED1g和第一蓝色发光元件ED1b。因为参考图1描述的(图1的)第一子像素P1与从第一发光元件ED1发射光的发射区域相对应，所以第一红色发光元件ED1r的发射区域与第一红色子像素相对应，第一绿色发光元件ED1g的发射区域与第一绿色子像素相对应，并且第一蓝色发光元件ED1b的发射区域与第一蓝色子像素相对应。第一红色发光元件ED1r、第一绿色发光元件ED1g和第一蓝色发光元件ED1b的位置可以分别与第一红色子像素、第一绿色子像素和第一蓝色子像素相对应。
第一红色子像素、第一绿色子像素和第一蓝色子像素(例如，第一红色发光元件ED1r、第一绿色发光元件ED1g和第一蓝色发光元件ED1b)可以以各种形式布置。例如，如图8中所示，第一红色子像素、第一绿色子像素和第一蓝色子像素(例如，第一红色发光元件ED1r、第一绿色发光元件ED1g和第一蓝色发光元件ED1b)可以以
Figure BDA0003878536540000201
形式布置。
例如，两个第一红色子像素(例如，第一红色发光元件ED1r)在对角线方向上布置在具有作为中心的第一绿色子像素(例如，第一绿色发光元件ED1g)的虚拟正方形的顶点上，并且第一蓝色子像素(例如，第一蓝色发光元件ED1b)可以布置在其他两个顶点上。可以使用上述布置实现高分辨率。根据一些实施例，第一红色子像素、第一绿色子像素和第一蓝色子像素可以以诸如条纹形式、马赛克形式和三角形形式的各种形式布置。
在第一显示区域DA1中，可以布置第一子像素电路PC1。第一子像素电路PC1可以例如在x方向和y方向上形成行和列，并且以矩阵形式布置。
第二发光元件ED2可以布置在第二显示区域DA2中，并且第二发光元件ED2可以包括第二红色发光元件ED2r、第二绿色发光元件ED2g和第二蓝色发光元件ED2b。因为参考图1描述的(图1的)第二子像素P2与从第二发光元件ED2发射光的发射区域相对应，所以第二红色发光元件ED2r的发射区域与第二红色子像素相对应，第二绿色发光元件ED2g的发射区域与第二绿色子像素相对应，并且第二蓝色发光元件ED2b的发射区域与第二蓝色子像素相对应。第二红色发光元件ED2r、第二绿色发光元件ED2g和第二蓝色发光元件ED2b的位置可以分别与第二红色子像素、第二绿色子像素和第二蓝色子像素相对应。
第二红色子像素、第二绿色子像素和第二蓝色子像素(例如，第二红色发光元件ED2r、第二绿色发光元件ED2g和第二蓝色发光元件ED2b)可以以各种形式布置。例如，第二红色子像素、第二绿色子像素和第二蓝色子像素(例如，第二红色发光元件ED2r、第二绿色发光元件ED2g和第二蓝色发光元件ED2b)可以以诸如
Figure BDA0003878536540000211
形式、条纹形式、马赛克形式和三角形形式的各种形式布置。
第二子像素(例如，第二发光元件ED2)可以分布在第二显示区域DA2中。例如，第二子像素之间的距离可以大于第一子像素之间的距离。因此，相邻的第二发光元件ED2之间的距离可以大于相邻的第一发光元件ED1之间的距离，并且第二显示区域DA2的没有布置第二发光元件ED2的区域可以与具有高透光率的透射区域TA相对应。
第二红色子像素、第二绿色子像素和第二蓝色子像素的分辨率可以不同于第一红色子像素、第一绿色子像素和第一蓝色子像素的分辨率。例如，布置在第二显示区域DA2中的相同面积中的第二红色发光元件ED2r、第二绿色发光元件ED2g和第二蓝色发光元件ED2b中的每一个的数量可以少于布置在第一显示区域DA1中的相同面积中的第一红色发光元件ED1r、第一绿色发光元件ED1g和第一蓝色发光元件ED1b中的每一个的数量。
第二子像素电路PC2可以布置在外围区域PA中并且可以不与第二发光元件ED2重叠。因为第二子像素电路PC2不布置在第二显示区域DA2中，所以第二显示区域DA2可以确保更大的透射区域TA。此外，因为被配置为将电压和/或信号施加到第二子像素电路PC2的线(例如，扫描线、数据线、驱动电压线、初始化电压线等)没有布置在第二显示区域DA2中，所以可以自由地布置第二子像素(例如，第二发光元件ED2)。
第二子像素电路PC2可以通过导电总线CBL连接到第二发光元件ED2，以使布置在外围区域PA中的第二子像素电路PC2能够驱动第二显示区域DA2中的第二发光元件ED2。
导电总线CBL可以在电连接到第二子像素电路PC2的同时，经由第三显示区域DA3朝向第二显示区域DA2延伸。导电总线CBL的一端在外围区域PA(详细地，外围区域PA的与第三显示区域DA3相邻的部分)中，并且导电总线CBL的另一端在第二显示区域DA2中。
导电总线CBL的至少一部分可以包括透明导电材料。导电总线CBL可以包括TCO。例如，导电总线CBL可以包括诸如ITO、IZO、ZnO、In2O3、IGO、氧化铟锌镓(IZGO)或AZO的导电氧化物。因此，可以减小透射区域TA的透光率的降低。
第三发光元件ED3可以布置在第三显示区域DA3中，并且第三发光元件ED3可以包括第三红色发光元件ED3r、第三绿色发光元件ED3g和第三蓝色发光元件ED3b。因为参考图1描述的(图1的)第三子像素P3与从第三发光元件ED3发射光的发射区域相对应，所以第三红色发光元件ED3r的发射区域与第三红色子像素相对应，第三绿色发光元件ED3g的发射区域与第三绿色子像素相对应，并且第三蓝色发光元件ED3b的发射区域与第三蓝色子像素相对应。第三红色发光元件ED3r、第三绿色发光元件ED3g和第三蓝色发光元件ED3b的位置可以分别与第三红色子像素、第三绿色子像素和第三蓝色子像素相对应。
第三红色子像素、第三绿色子像素和第三蓝色子像素(例如，第三红色发光元件ED3r、第三绿色发光元件ED3g和第三蓝色发光元件ED3b)可以以各种形式布置。例如，第三红色子像素、第三绿色子像素和第三蓝色子像素(例如，第三红色发光元件ED3r、第三绿色发光元件ED3g和第三蓝色发光元件ED3b)可以以诸如
Figure BDA0003878536540000221
形式、条纹形式、马赛克形式和三角形形式的各种形式布置。
第三子像素(例如，第三发光元件ED3)可以分布在第三显示区域DA3中。例如，第三子像素之间的距离可以大于第一子像素之间的距离。因此，相邻的第三发光元件ED3之间的距离可以大于相邻的第一发光元件ED1之间的距离。
图7示出了第三子像素(例如，第三发光元件ED3)的布置与第一子像素(例如，第一发光元件ED1)的布置基本上相同。根据一些实施例，布置在第三显示区域DA3中的相同面积中的第三红色发光元件ED3r、第三绿色发光元件ED3g和第三蓝色发光元件ED3b中的每一个的数量可以与布置在第一显示区域DA1中的相同面积中的第一红色发光元件ED1r、第一绿色发光元件ED1g和第一蓝色发光元件ED1b中的每一个的数量基本上相同。
导电总线CBL可以与第三子像素电路PC3中的一些重叠并且在第二方向(例如，y方向)上延伸。
根据一些实施例，如图8中所示，布置在第三显示区域DA3中的相同面积中的第三红色发光元件ED3r、第三绿色发光元件ED3g和第三蓝色发光元件ED3b中的每一个的数量可以少于布置在第一显示区域DA1中的相同面积中的第一红色发光元件ED1r、第一绿色发光元件ED1g和第一蓝色发光元件ED1b中的每一个的数量。
参考图8，当第三子像素(例如，第三发光元件ED3)的布置与第一子像素(例如，第一发光元件ED1)的布置不同时，可以在第三子像素电路PC3上进一步布置虚设子像素电路PCd。可以布置第三子像素电路PC3和虚设子像素电路PCd以形成行和列。
虚设子像素电路PCd可以保持形成第三子像素电路PC3的工艺的连续性以及被配置为提供信号或电压的线的连续性，并且因此可以减小显示面板的各个区域中的质量偏差。虚设子像素电路PCd可以与第三子像素电路PC3具有相同的平面形状。例如，虚设子像素电路PCd可以与第三子像素电路PC3具有基本上相同的结构。
在第一方向(例如，x方向)上彼此相邻的两个第三子像素电路PC3之间的距离可以大于在第一方向(例如，x方向)上彼此相邻的第一子像素电路PC1之间的距离。导电总线CBL可以在第二方向(例如，y方向)上、在彼此分开的两个相邻的第三子像素电路PC3之间延伸。
每个第三子像素电路PC3可以与对应的第三发光元件ED3分开并且可以通过布线WL电连接到对应的第三发光元件ED3。在图8的平面上，相对于导电总线CBL布置在两侧的两个第三子像素电路PC3中的任一个可以通过布线WL连接到第三发光元件ED3中的任一个，并且两个第三子像素电路PC3中的另一个可以通过布线WL连接到另一个第三发光元件ED3。在这种情况下，布线WL可以与导电总线CBL平行地延伸，并且可以与导电总线CBL一样，在彼此分开的第三子像素电路PC3之间。
如图7和图8中所示，外围区域PA的至少一部分可以包括弯折区域BA。弯折区域BA可以在与第三显示区域DA3相邻的外围区域PA中。详细地，弯折区域BA可以在第三显示区域DA3与第二子像素电路PC2之间。弯折区域BA可以关于在第一方向(例如，x方向)上延伸的弯折轴BAX被弯折。
导电总线CBL可以经由弯折区域BA延伸到显示区域DA。将参考图9详细描述弯折区域BA的堆叠结构。
图9A至图9F是沿着图7的线A-A'截取的、图7和图8的包括弯折区域的外围区域的示意性截面图。
参考图9A，在与包括弯折区域BA的外围区域PA相对应的基板100上，可以顺序地布置上面参考图6描述的缓冲层111、第一栅绝缘层112、第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115、第二层间绝缘层116、第一平坦化层117、第二平坦化层118、第三平坦化层119、像素限定层120和间隔物121。上述层可以在显示区域DA中并且延伸到外围区域PA。根据一些实施例，可以从外围区域PA省略层中的一些。
导电总线CBL可以在第二平坦化层118与第三平坦化层119之间。导电总线CBL可以穿过弯折区域BA。
与包括弯折区域BA的外围区域PA相对应的缓冲层111可以完全在基板100上。在缓冲层111上，可以布置包括第一栅绝缘层112、第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116的无机绝缘层IOL。根据一些实施例，可以从无机绝缘层IOL省略第一栅绝缘层112、第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116中的一些。
无机绝缘层IOL可以具有对应于弯折区域BA的第一开口OP1，这意指对应于弯折区域BA去除无机绝缘层IOL。因此，无机绝缘层IOL可以不布置在弯折区域BA中。由于对应于弯折区域BA去除无机绝缘层IOL，因此可以在弯折区域BA被弯折的同时，防止可能由无机绝缘层IOL产生的裂纹。
图9A示出了由于第一开口OP1穿透整个无机绝缘层IOL，因此缓冲层111的上表面通过第一开口OP1被暴露，但是一个或多个实施例不限于此。
根据一些实施例，如图9C中所示，第一开口OP1延伸到缓冲层111，并且因此基板100的上表面可以通过第一开口OP1被暴露。第一开口OP1延伸到缓冲层111可以指示第一开口OP1中的缓冲层111被去除。根据一些实施例，如图9D中所示，在形成第一开口OP1的蚀刻工艺期间，第一开口OP1中的缓冲层111的一部分也可以被去除，并且从而缓冲层111的剩余部分可以保留在第一开口OP1中。在这种情况下，第一开口OP1中的缓冲层111的厚度111t'可以小于除了第一开口OP1之外的部分处的缓冲层111的厚度111t。
图9A等示出了第一开口OP1完全穿透无机绝缘层IOL，但是第一开口OP1可以穿透无机绝缘层IOL的一些层。根据一些实施例，如图9E中所示，第一开口OP1可以穿透无机绝缘层IOL的第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116，并且在这种情况下，第一栅绝缘层112可以通过第一开口OP1被暴露。此外，如图9F中所示，第一开口OP1可以穿透无机绝缘层IOL的第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116，并且在这种情况下，第二栅绝缘层113可以通过第一开口OP1被暴露。
在无机绝缘层IOL上，有机绝缘层OL可以布置为平坦化层。有机绝缘层OL可以包括第一平坦化层117、第二平坦化层118、第三平坦化层119、像素限定层120和间隔物121。根据一些实施例，可以从有机绝缘层OL省略第一平坦化层117、第二平坦化层118、第三平坦化层119、像素限定层120和间隔物121中的一些。有机绝缘层OL的至少一部分可以被掩埋在第一开口OP1中。例如，如图9A中所示，第一平坦化层117的一部分可以被掩埋在第一开口OP1中。第一平坦化层117的与第一开口OP1相对应的上表面可以是基本上平坦的。
根据一些实施例，像素限定层120可以包括与弯折区域BA相对应的第二开口OP2。无机绝缘层IOL的第一开口OP1可以与像素限定层120的第二开口OP2重叠。重叠可以指示对应于弯折区域BA去除像素限定层120，并且因此像素限定层120可以不布置在弯折区域BA中。
根据一些实施例，如图9B中所示，像素限定层120可以像其他有机绝缘层一样，在弯折区域BA中保持平坦。
根据一些实施例，像素限定层120可以包括遮光材料。例如，像素限定层120可以包括包含黑色颜料或黑色染料的绝缘材料(例如，有机绝缘材料)。包括遮光膜的像素限定层120可以防止相邻像素之间的颜色混合，并且可以通过吸收从部件20反射的光来提高可见度。可以将包括黑色颜料或黑色染料的像素限定层120应用于上面参考图6描述的第一子像素P1。
如所描述的，当像素限定层120包括遮光材料时，布置在第二显示区域DA2中的像素限定层120可以在第二发光元件ED2中的每一个中被图案化。因此，像素限定层120可以在第二发光元件ED2中的每一个中被隔离，并且以岛状彼此分开。第二显示区域DA2的没有布置第二发光元件ED2和像素限定层120的区域可以充当透射区域TA。
图10是根据一些实施例的显示面板的一部分的平面图，图11A是沿着图10的线B-B'截取的显示面板的示意性截面图，图11B和图11C是沿着图10的线C-C'截取的显示面板的示意性截面图，并且图11D是沿着图10的线D-D'截取的显示面板的示意性截面图。
除了外围区域PA中的导电总线CBL的结构之外，图10的显示面板与图8的显示面板相同。在下文中，以图8的描述代替重复的描述，并且主要描述图8与图10之间的不同之处。
参考图10和图11A，导电总线CBL可以在外围区域PA中经由弯折区域BA布置，并且可以在第二方向(例如，y方向)上延伸到显示区域DA。根据一些实施例，导电总线CBL可以包括第一导线CL1和第二导线CL2。
第一导线CL1可以在弯折区域BA中，并且第二导线CL2可以在除了弯折区域BA之外的外围区域PA中。第二导线CL2可以在除了弯折区域BA之外的外围区域PA中，但是可以延伸到显示区域DA。第一导线CL1可以通过接触孔CNT连接到第二导线CL2。根据一些实施例，第一导线CL1可以部分地从弯折区域BA延伸到外围区域PA，并且接触孔CNT可以在外围区域PA的与弯折区域BA相邻的部分中。
根据一些实施例，第一导线CL1和第二导线CL2可以在不同的层上。如图11A中所示，第一导线CL1可以在第一平坦化层117上，并且第二导线CL2可以在第二平坦化层118上。第一导线CL1可以与上面参考图6描述的、布置在第一平坦化层117上的接触金属CM和第二导电层1710包括相同的材料。
根据一些实施例，如图11B中所示，第一导线CL1可以在第二层间绝缘层116上。第一导线CL1在第二层间绝缘层116上的布置可以指示第一导线CL1与布置在第二层间绝缘层116上的其他线或电极包括相同的材料。当第一导线CL1布置在第二层间绝缘层116上时，第一导线CL1可以与上面参考图6描述的第一源电极S1等包括相同的材料。
第一导线CL1的与弯折区域BA相对应的部分可以沿着第一开口OP1的内侧面延伸，并且可以在通过第一开口OP1暴露的缓冲层111上。
根据一些实施例，如图11C中所示，有机层130可以被掩埋在第一开口OP1中，并且第一导线CL1可以布置在有机层130上。由于有机层130被掩埋在第一开口OP1中并且第一导线CL1直接布置在有机层130上，因此从弯折区域BA施加到第一导线CL1的应力可以减小。
根据一些实施例，第一导线CL1和第二导线CL2可以包括不同的材料。导电总线CBL的至少一部分可以包括透明导电材料。导电总线CBL的第二导线CL2(即，布置在除了弯折区域BA之外的外围区域PA和显示区域DA中的部分)可以包括TCO。例如，第二导线CL2可以包括诸如ITO、IZO、ZnO、In2O3、IGO、IZGO或AZO的导电氧化物。因此，可以减小透射区域TA的透光率的降低。
导电总线CBL的第一导线CL1(即，与弯折区域BA相对应的部分)可以包括不透明金属材料。例如，第一导线CL1可以包括比上述TCO具有高的导电率的材料。第一导线CL1可以包括诸如Mo、Al、Cu或Ti的导电材料，并且可以是包括上述材料的一个层或多个层。例如，第一导线CL1可以具有Ti/Al/Ti的多层结构。第一导线CL1可以比第二导线CL2具有大的延伸率。即，与第二导线CL2相比，在弯折区域BA中的第一导线CL1中包括的金属材料可以更有柔性。因此，由于对应于弯折区域BA布置第一导线CL1，因此可以有效地降低施加到弯折区域BA中的导电总线CBL的应力。
第一导线CL1可以具有图11A中示出的结构或图11B(或图11C)中示出的结构。可替代地，第一导线CL1可以复合地具有图11A和图11B(或图11C)中示出的结构。在这种情况下，彼此相邻的第一导线CL1可以在不同的层上。
图11D示出了复合地应用图11A和图11B的结构的第一导线CL1。在下文中，图11A的第一导线CL1被描述为1-1导线CL1a，并且图11B的第一导线CL1被描述为1-2导线CL1b。
参考图11D，由于交替地布置1-1导线CL1a和1-2导线CL1b，因此可以形成彼此相邻的第一导线CL1。1-1导线CL1a和1-2导线CL1b可以彼此相邻布置，可以在不同的层上，并且可以不彼此重叠。根据一些实施例，1-1导线CL1a可以在第一平坦化层117上并且可以与上面参考图6描述的、第一平坦化层117上的接触金属CM包括相同的材料。1-2导线CL1b可以在第二层间绝缘层116上，并且可以与上面参考图6描述的第一源电极S1等包括相同的材料。因为彼此相邻的1-1导线CL1a和1-2导线CL1b布置在不同的层上，所以1-1导线CL1a与1-2导线CL1b之间的间隙g可以相对小，并且因此可以有效地使用布置第一导线CL1的空间。
图12和图13是根据一些实施例的显示面板的一部分的平面图，并且图14是根据一些实施例的显示面板的一部分的截面图。
关于图12和图13的描述与关于图7或图8的描述的相同之处在于，弯折区域BA在外围区域PA的一侧并且导电总线CBL经由弯折区域BA布置。图12和图13在导电总线CBL的连接结构方面与上述实施例不同。在下文中，将不重复已经提供的描述，并且将主要描述不同之处。
参考图12，导电总线CBL可以包括第一导电总线CBL1和第二导电总线CBL2。第一导电总线CBL1和第二导电总线CBL2可以连接子像素电路和布置在不同区域中的发光元件。
如图12中所示，第一发光元件ED1可以布置在第一显示区域DA1中，并且用于允许第一发光元件ED1的发射的第一子像素电路PC1可以在第一显示区域DA1中。此外，第二发光元件ED2可以布置在第二显示区域DA2中，并且用于允许第二发光元件ED2的发射的第二子像素电路PC2可以布置在第三显示区域DA3中。此外，第三发光元件ED3可以布置在第三显示区域DA3中，并且用于允许第三发光元件ED3的发射的第三子像素电路PC3可以布置在外围区域PA中。
根据一些实施例，第一导电总线CBL1可以遍及第二显示区域DA2和第三显示区域DA3布置。第一导电总线CBL1可以将第二显示区域DA2中的第二发光元件ED2电连接到第三显示区域DA3中的第二子像素电路PC2。换句话说，第一导电总线CBL1的一侧可以连接到第二显示区域DA2中的第二发光元件ED2，并且第一导电总线CBL1的另一侧可以连接到第三显示区域DA3中的第二子像素电路PC2。
第二导电总线CBL2可以横穿弯折区域BA位于外围区域PA和第三显示区域DA3中。第二导电总线CBL2可以将第三显示区域DA3中的第三发光元件ED3连接到外围区域PA中的第三子像素电路PC3。换句话说，第二导电总线CBL2的一侧可以连接到第三显示区域DA3中的第三发光元件ED3，并且第二导电总线CBL2的另一侧可以连接到外围区域PA中的第三子像素电路PC3。
图12示出了第二导电总线CBL2是在第二方向(例如，y方向)上延伸的一个导电层，但是一个或多个实施例不限于此。
根据一些实施例，如图13中所示，第二导电总线CBL2可以包括第一导线CL1和第二导线CL2。第一导线CL1可以在弯折区域BA中，并且第二导线CL2可以在除了弯折区域BA之外的外围区域PA中。第一导线CL1和第二导线CL2的结构与参考图10和图11A至图11D描述的结构相同。
第一导电总线CBL1和第二导电总线CBL2可以在同一层或不同层上。此外，第一导电总线CBL1和第二导电总线CBL2可以包括相同的材料或不同的材料。
根据一些实施例，第一导电总线CBL1和第二导电总线CBL2可以包括布置在不同层的TCO。图14示出了其中连续地布置包括弯折区域BA的外围区域PA、第三显示区域DA3和第二显示区域DA2的截面结构。
参考图14，第一导电总线CBL1可以布置在第二层间绝缘层116上。第一导电总线CBL1的一侧可以通过穿透第一平坦化层117至第三平坦化层119的接触孔CNT1a连接到第二显示区域DA2中的第二发光元件ED2，并且第一导电总线CBL1的另一侧可以直接连接到第三显示区域DA3中的第二子像素电路PC2。第二导电总线CBL2可以在第二平坦化层118上。第二导电总线CBL2的一侧可以通过限定在第三平坦化层119中的接触孔CNT2a连接到第三显示区域DA3中的第三发光元件ED3，并且第二导电总线CBL2的另一侧可以通过穿透第一平坦化层117和第二平坦化层118的接触孔CNT2b连接到外围区域PA中的第三子像素电路PC3。
图15和图16是根据实施例的显示面板的一部分的平面图。
关于图15和图16的描述与关于图7或图8的描述的相同之处在于，弯折区域BA在外围区域PA的一侧并且导电总线CBL经由弯折区域BA布置。图15和图16在导电总线CBL的连接结构以及连接到导电总线CBL的发光元件(例如，第二发光元件ED2和第三发光元件ED3)的结构方面与上述实施例不同。在下文中，将不重复已经提供的描述，并且将主要描述不同之处。
参考图15，导电总线CBL可以将第二子像素电路PC2电连接到第二发光元件ED2。
如图15中所示，第一发光元件ED1可以布置在第一显示区域DA1中，并且用于允许第一发光元件ED1的发射的第一子像素电路PC1可以布置在第一显示区域DA1中。此外，第二发光元件ED2可以布置在第二显示区域DA2中，并且用于允许第二发光元件ED2的发射的第二子像素电路PC2可以布置在外围区域PA中。此外，第三发光元件ED3可以布置在第三显示区域DA3中，并且用于允许第三发光元件ED3的发射的第三子像素电路PC3可以布置在第三显示区域DA3中。
根据一些实施例，第三发光元件ED3可以布置在第三显示区域DA3中，并且用于允许第三发光元件ED3的发射的第三子像素电路PC3可以被划分并且布置在第三显示区域DA3和外围区域PA中。根据一些实施例，第三发光元件ED3可以布置在第三显示区域DA3中，并且用于允许第三发光元件ED3的发射的第三子像素电路PC3可以仅布置在外围区域PA中。在这种情况下，在第三显示区域DA3中仅布置第三发光元件ED3，并且因此，除了布置第三发光元件ED3的区域之外的区域可以用作透射区域。
图15的导电总线CBL可以将一个第二发光元件ED2连接到一个第二子像素电路PC2。连接到第二显示区域DA2中的导电总线CBL的一个第二发光元件ED2(在下文中，2-1发光元件ED2-1)可以连接到相邻的第二发光元件ED2(在下文中，2-2发光元件ED2-2)。2-2发光元件ED2-2可以不直接连接到导电总线CBL，并且可以被配置为通过2-1发光元件ED2-1接收电信号。2-1发光元件ED2-1可以通过连接布线CWL电连接到2-2发光元件ED2-2。例如，连接布线CWL可以将2-1发光元件ED2-1的像素电极连接到2-2发光元件ED2-2的像素电极。可以对连接布线CWL进行各种修改。例如，连接布线CWL可以与2-1发光元件ED2-1的像素电极和2-2发光元件ED2-2的像素电极一体地形成。
图15示出了使用一个第二子像素电路PC2驱动两个发光元件(例如，2-1发光元件ED2-1和2-2发光元件ED2-2)，但是一个或多个实施例不限于此。可以使用一个第二子像素电路PC2驱动三个、四个或更多个发光元件。
图15示出了导电总线CBL包括在第二方向(例如，y方向)上延伸的一个导电层，但是一个或多个实施例不限于此。
根据一些实施例，如图16中所示，导电总线CBL可以包括第一导线CL1和第二导线CL2。第一导线CL1可以在弯折区域BA中，并且第二导线CL2可以在除了弯折区域BA之外的外围区域PA中。第一导线CL1和第二导线CL2的结构与参考图10和图11A至图11D描述的结构相同。
图17和图18是根据一些实施例的显示面板的一部分的平面图，并且图19是包括图17或图18的显示面板的电子设备的一部分的示意性截面图。
关于图17和图18的描述与关于图7或图8的描述的相同之处在于，弯折区域BA在外围区域PA的一侧并且导电总线CBL经由弯折区域BA布置。图17和图18在基板100的结构和第二子像素电路PC2的布置方面与上述实施例不同。在下文中，将不重复已经提供的描述，并且将主要描述不同之处。
参考图17，基板100可以包括在外围区域PA的一侧的凹口部分NTC。凹口部分NTC可以具有其中基板100的边缘的一部分在朝向显示区域DA的方向(例如，图17中的-y方向)上被拉伸的结构。图17示出了凹口部分NTC在显示面板10'的上部、在外围区域PA的中心处，但是凹口部分NTC的位置可以根据设计的需要而改变。此外，图17示出了一个凹口部分NTC，但是可以有两个或更多个凹口部分NTC。
第二子像素电路PC2可以相对于凹口部分NTC布置在凹口部分NTC的一侧和另一侧。图17示出了第二子像素电路PC2相对于凹口部分NTC布置在凹口部分NTC的左侧和右侧的配置，但是一个或多个实施例不限于此。第二子像素电路PC2可以布置在凹口部分NTC的一侧或另一侧。
如图19中所示，当显示面板10'被弯折时，凹口部分NTC可以与部件20重叠。即，部件20可以在电子设备1'中的凹口部分NTC中。作为比较示例，在不包括凹口部分的显示面板的情况下，当基板的外围区域的一部分在弯折区域中被弯折时，基板的弯折部分可能与部件发生干扰。因此，为了防止上述问题，基板100可以包括在外围区域PA的一侧的凹口部分NTC。由于从与凹口部分NTC相对应的部分去除基板100的一部分，因此可以防止基板100的在显示面板10'被弯折时被折叠的部分与部件20发生干扰，并且可以自由地布置部件20。
图17示出了导电总线CBL包括在第二方向(例如，y方向)上延伸的一个导电层，但是一个或多个实施例不限于此。
根据一些实施例，如图18中所示，导电总线CBL可以包括第一导线CL1和第二导线CL2。第一导线CL1可以布置在弯折区域BA中，并且第二导线CL2可以布置在除了弯折区域BA之外的外围区域PA中。第一导线CL1和第二导线CL2的结构与参考图10和图11A至图11D描述的结构相同。
图20和图21是根据一些实施例的显示面板的一部分的平面图。
关于图20和图21的描述与关于图7或图8的描述的相同之处在于，弯折区域BA在外围区域PA的一侧并且导电总线CBL经由弯折区域BA布置。图20和图21详细示出了数据线和扫描线的连接结构。在下文中，将不重复已经提供的描述，并且将主要描述不同之处。
第二子像素电路PC2可以电连接到第三扫描驱动电路SDRV3。由第三扫描驱动电路SDRV3生成的扫描信号可以通过电连接到第二子像素电路PC2的扫描线被施加到第二子像素电路PC2。第二子像素电路PC2可以电连接到连接至布置在第一显示区域DA1中的第一子像素电路PC1的数据线中的任何一条。
第三子像素电路PC3可以电连接到第一扫描驱动电路SDRV1和/或第二扫描驱动电路SDRV2。第三子像素电路PC3可以与布置在同一行中的第一子像素电路PC1共享扫描线。例如，第一扫描驱动电路SDRV1和/或第二扫描驱动电路SDRV2可以被配置为分别通过扫描线SL将扫描信号施加到在第一方向上布置在同一行中的第一子像素电路PC1和第三子像素电路PC3。第三子像素电路PC3可以电连接到连接至布置在第一显示区域DA1中的第一子像素电路PC1的数据线中的任何一条。
图20是根据一些实施例的显示面板的一部分的平面图，并且示出了连接到第一子像素电路PC1至第三子像素电路PC3的信号线。图20示出了与图8中示出的像素布置相同的像素布置。
参考图20，显示区域DA中的扫描线可以在第一方向(例如，x方向)上延伸并且可以电连接到布置在同一行中的子像素电路。因为第二显示区域DA2包括透射区域TA，所以一些扫描线可以相对于第二显示区域DA2被分离。
在第一显示区域DA1中相对于第二显示区域DA2布置在第二显示区域DA2的两侧的第一子像素电路PC1可以电连接到不同的扫描线。例如，布置在第二显示区域DA2的左侧且在同一行中的第一子像素电路PC1可以电连接到布置在第二显示区域DA2的左侧的扫描线(在下文中，称为第一扫描线SL1a)。相反，在第一显示区域DA1中相对于第二显示区域DA2布置在右侧的第一子像素电路PC1可以电连接到布置在第二显示区域DA2的右侧的扫描线(在下文中，称为第二扫描线SL1b)。
第一扫描线SL1a和第二扫描线SL1b可以彼此分离且分开，第二显示区域DA2在第一扫描线SL1a与第二扫描线SL1b之间。第一扫描线SL1a可以电连接到参考图3描述的(图3的)第一扫描驱动电路SDRV1，并且第二扫描线SL1b可以电连接到(图3的)第二扫描驱动电路SDRV2。
布置在同一行中的第一子像素电路PC1和第三子像素电路PC3可以连接到同一扫描线。布置在同一行中的第一子像素电路PC1和第三子像素电路PC3可以电连接到扫描线(在下文中，第三扫描线SL1c)。第三扫描线SL1c可以穿过第一显示区域DA1和第三显示区域DA3。
类似地，如上面参考图8描述的，当虚设子像素电路PCd布置在第三显示区域DA3中时，布置在同一行中的第一子像素电路PC1和虚设子像素电路PCd可以连接到同一扫描线。例如，布置在同一行中的第一子像素电路PC1和虚设子像素电路PCd可以电连接到扫描线(在下文中，第四扫描线SL1d)。第四扫描线SL1d可以穿过第一显示区域DA1和第三显示区域DA3。
返回参考图20，仅穿过第一显示区域DA1的扫描线(在下文中，第五扫描线SL1e)可以电连接到布置在同一行中的第一子像素电路PC1，并且可以被配置为提供扫描信号。示出了布置在显示区域DA的第二显示区域DA2之下且在同一行中的第五扫描线SL1e电连接到连续地布置在同一行中的第一子像素电路PC1。
布置在外围区域PA中且在同一行中的第二子像素电路PC2可以连接到同一扫描线。图20示出了穿过外围区域PA的扫描线(在下文中，第六扫描线SL2)。与穿过显示区域DA并且被配置为从第一扫描驱动电路SDRV1或第二扫描驱动电路SDRV2接收信号的第一至第五扫描线SL1a、SL1b、SL1c、SL1d和SL1e不同，第六扫描线SL2可以被配置为从第三扫描驱动电路SDRV3接收信号。
第六扫描线SL2可以包括在第一方向(例如，x方向)上延伸的第一部分SL2a和第三部分SL2c以及在第二方向(例如，y方向)上延伸的第二部分SL2b。第一部分SL2a可以连接到第三扫描驱动电路SDRV3，并且第三部分SL2c可以连接到布置在同一行中的第二子像素电路PC2。第二部分SL2b可以横穿弯折区域BA。第二部分SL2b的一侧可以接触第一部分SL2a，并且第二部分SL2b的另一侧可以接触第三部分SL2c。
根据一些实施例，第一部分SL2a和第三部分SL2c可以在同一层上，并且第二部分SL2b可以在不同的层上，绝缘层在第二部分SL2b与第一部分SL2a和第三部分SL2c之间。第二部分SL2b可以通过限定在绝缘层中的接触孔CNT1和CNT2连接到第一部分SL2a和第三部分SL2c。在这种情况下，第一部分SL2a和第三部分SL2c可以包括相同的材料，并且第二部分SL2b可以与第一部分SL2a和第三部分SL2c包括不同的材料。因为第二部分SL2b横穿弯折区域BA，所以第二部分SL2b可以包括对应力具有鲁棒性的材料。例如，第一部分SL2a和第三部分SL2c可以与参考图6描述的硅薄膜晶体管S-TFT的第一栅电极G1或上电极CE2包括相同的材料，并且第二部分SL2b可以与参考图6描述的硅薄膜晶体管S-TFT的源电极S1和漏电极D1包括相同的材料或者与接触金属CM包括相同的材料。
数据线可以在第二方向(例如，y方向)上延伸并且可以电连接到布置在同一列中的子像素电路。因为第二显示区域DA2包括透射区域TA，所以一些数据线可以相对于第二显示区域DA2彼此分开。
数据线可以包括连接到第一子像素电路PC1的第一数据线DL1以及连接到第二子像素电路PC2和第三子像素电路PC3的第二数据线DL2。第一数据线DL1可以穿过第一显示区域DA1，但是第二数据线DL2可以穿过第三显示区域DA3和外围区域PA。
第一数据线DL1可以在第二方向(例如，y方向)上延伸，并且可以连接到布置在同一列中的第一子像素电路PC1。第二数据线DL2可以在第二方向(例如，y方向)上延伸，并且可以连接到布置在同一列中的第二子像素电路PC2、第三子像素电路PC3和虚设子像素电路PCd。
第一数据线DL1和第二数据线DL2可以彼此分离且分开，第二显示区域DA2在第一数据线DL1与第二数据线DL2之间。第一数据线DL1和第二数据线DL2可以连接到数据连接布线DWL。因此，可以将相同的信号施加到布置在同一列中的第一子像素电路PC1、第二子像素电路PC2和第三子像素电路PC3。
数据连接布线DWL可以绕过第二显示区域DA2。数据连接布线DWL可以电接触第一显示区域DA1中的第一数据线DL1，并且可以电接触外围区域PA的与第三显示区域DA3最相邻的连接区域PAC中的第二数据线DL2。连接区域PAC可以在布置在第三显示区域DA3中的第三子像素电路PC3和虚设子像素电路PCd的组与布置在外围区域PA中的第二子像素电路PC2的组之间。
数据连接布线DWL可以与第一数据线DL1和第二数据线DL2在不同的层上，并且可以通过接触孔连接到第一数据线DL1和第二数据线DL2中的每一条。
参考图21，数据线的结构与上面参考图20描述的数据线的结构相同。扫描线可以包括穿过显示区域DA的第一至第五扫描线SL1a、SL1b、SL1c、SL1d和SL1e，并且扫描线的结构与上面参考图20(和图8)描述的扫描线的结构相同。根据上面参考图20描述的实施例，显示面板包括被配置为将信号传输到穿过外围区域PA的第六扫描线SL2的(图20的)第三扫描驱动电路SDRV3，但是根据参考图21描述的实施例，显示面板可以不包括第三扫描驱动电路。
参考图21，连接到布置在外围区域PA中的同一行中的第二子像素电路PC2的第六扫描线SL2可以通过扫描连接线SWL电连接到穿过显示区域DA的扫描线。图21示出了第六扫描线SL2通过扫描连接线SWL连接到第三扫描线SL1c。扫描连接线SWL可以布置在外围区域PA中。
因为扫描连接线SWL在第二方向(例如，y方向)上延伸，所以扫描连接线SWL可以横穿弯折区域BA。根据一些实施例，如上面参考图20描述的，扫描连接线SWL可以与第六扫描线SL2在不同的层上。在这种情况下，扫描连接线SWL可以与上面参考图20描述的第六扫描线SL2的第二部分SL2b具有相同的结构。
图22和图23是示出根据一些实施例的显示面板的按第二显示区域、第三显示区域和外围区域连续的部分的截面图。
图22示出了第二发光元件ED2、第二子像素电路PC2、第三发光元件ED3和第三子像素电路PC3。因为图22的堆叠结构与上面参考图6描述的结构相同，所以各层的详细描述参考参照图6提供的描述。
参考图22，如上面参考图6描述的，各种堆叠结构布置在基板100上。第二发光元件ED2可以布置在第二显示区域DA2中，并且第二子像素电路PC2可以布置在外围区域PA中。第二子像素电路PC2可以通过导电总线CBL电连接到第二发光元件ED2。
导电总线CBL可以横穿弯折区域BA并且可以遍及外围区域PA、第三显示区域DA3和第二显示区域DA2布置。图22示出了导电总线CBL包括一个导电层，并且图22的图示可以与上面参考图7或图8等描述的结构相对应。
参考图23，导电总线CBL可以包括与弯折区域BA相对应的第一导线CL1和布置在除了弯折区域BA之外的外围区域PA中的第二导线CL2。第一导线CL1可以通过接触孔CNT接触第二导线CL2。根据一些实施例，第一导线CL1可以部分地从弯折区域BA延伸到外围区域PA，并且接触孔CNT可以在与弯折区域BA相邻的外围区域PA中。
根据一些实施例，第一导线CL1可以与第二导线CL2在不同的层上。图23示出了第一导线CL1可以在第一平坦化层117上，并且第二导线CL2可以在第二平坦化层118上。然而，一个或多个实施例不限于此。例如，第一导线CL1与一个子像素电路(例如，第二子像素电路PC2)中包括的薄膜晶体管TFT的源电极SE或漏电极DE可以在同一层上并且可以包括相同的材料，或者第一导线CL1可以与第一平坦化层117上的接触金属CM'和第二导电层1710包括相同的材料。第一导线CL1和第二导线CL2的详细配置与参考图9A、图9B和图11A至图11D描述的配置相同。
如上面参考图9A或图11A至图11D描述的，可以对应于弯折区域BA包括第一开口OP1和第二开口OP2。第一开口OP1可以是从其去除与弯折区域BA相对应的无机绝缘层IOL的部分。为此，可以减轻施加到弯折区域BA中的无机绝缘层IOL的应力，并且可以防止在无机绝缘层IOL中出现裂纹，其中，裂纹是因为显示面板的弯折而产生的。
第二开口OP2可以是从其去除与弯折区域BA相对应的像素限定层120的部分。根据一些实施例，如上面参考图9B描述的，可以不包括第二开口OP2。
参考图22和图23，封装层300布置在上层250上。封装层300可以布置在上面参考图6描述的第一显示区域DA1中，并且可以覆盖整个显示区域DA。封装层300的一部分可以延伸到外围区域PA。如图22和图23中所示，封装层300可以在外围区域PA的弯折区域BA中。根据一些实施例，封装层300可以不布置在外围区域PA的弯折区域BA中。
根据一个或多个实施例，提供了关于在显示区域中包括透射区域的显示面板和包括显示面板的电子设备的配置。本公开的范围不受效果的限制。
应当理解，在本文中描述的实施例应仅在描述性意义上考虑，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。尽管已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，可以在形式和细节上进行各种改变，而不脱离由所附权利要求书和它们的等同物限定的精神和范围。

Claims (25)

1.一种显示面板，包括：
显示区域，包括：
第一显示区域，其中布置有多个第一发光元件；
第二显示区域，其中布置有多个第二发光元件和透射区域；和
第三显示区域，其中布置有多个第三发光元件；
外围区域，在所述显示区域的外侧并且包括弯折区域；
多个第一子像素电路，在所述第一显示区域中并且分别电连接到所述多个第一发光元件；
多个第二子像素电路，分别电连接到所述多个第二发光元件；以及
多个第三子像素电路，分别电连接到所述多个第三发光元件，
其中，所述多个第二子像素电路在所述外围区域中，并且所述弯折区域在所述多个第二子像素电路与所述显示区域之间。
2.根据权利要求1所述的显示面板，其中，所述多个第三子像素电路在所述第三显示区域中。
3.根据权利要求1所述的显示面板，其中，所述多个第三子像素电路中的至少一些在所述外围区域中。
4.根据权利要求1所述的显示面板，进一步包括：
缓冲层，在所述显示区域和所述外围区域中；
无机绝缘层，在所述缓冲层上；以及
平坦化层，在所述无机绝缘层上，
其中，所述无机绝缘层包括与所述弯折区域相对应的第一开口。
5.根据权利要求4所述的显示面板，其中，所述平坦化层的至少一部分被掩埋在所述无机绝缘层的所述第一开口中。
6.根据权利要求4所述的显示面板，进一步包括：
像素限定层，在所述平坦化层上并且包括遮光材料，
其中，所述像素限定层包括与所述弯折区域相对应的第二开口。
7.根据权利要求1所述的显示面板，其中，所述多个第二子像素电路通过多条第一导电总线分别电连接到所述多个第二发光元件，所述多条第一导电总线横穿所述第三显示区域以及所述弯折区域。
8.根据权利要求7所述的显示面板，其中，所述多条第一导电总线包括在所述弯折区域中的第一导线和除了所述第一导线之外的第二导线，并且
所述第一导线与所述第二导线包括不同的材料。
9.根据权利要求8所述的显示面板，其中，所述第一导线比所述第二导线具有高的导电率，并且
所述第二导线比所述第一导线具有高的透光率。
10.根据权利要求9所述的显示面板，其中，所述第一导线包括金属材料，并且所述第二导线包括透明导电氧化物。
11.根据权利要求10所述的显示面板，其中，所述第一导线包括铝和钛中的至少一种。
12.根据权利要求8所述的显示面板，其中，所述第一导线和所述第二导线在不同的层上，绝缘层在所述第一导线与所述第二导线之间，并且所述第一导线和所述第二导线通过限定在所述外围区域的与所述弯折区域相邻的部分中的所述绝缘层中的接触孔彼此连接。
13.根据权利要求1-12中任一项所述的显示面板，进一步包括：
凹口部分，在所述外围区域的一侧。
14.根据权利要求13所述的显示面板，其中，所述凹口部分被配置为在所述弯折区域处于弯折位置的情况下，与所述第二显示区域相对应。
15.一种显示面板，包括：
显示区域，包括：
第一显示区域，其中布置有多个第一发光元件；
第二显示区域，其中布置有多个第二发光元件和透射区域；和
第三显示区域，其中布置有多个第三发光元件；
外围区域，在所述显示区域的外侧并且包括弯折区域；
多个第一子像素电路，分别电连接到所述多个第一发光元件；
多个第二子像素电路，分别电连接到所述多个第二发光元件；以及
多个第三子像素电路，分别电连接到所述多个第三发光元件，
其中，所述多个第一子像素电路在所述第一显示区域中，
所述多个第二子像素电路在所述第三显示区域中，并且
所述多个第三子像素电路在所述外围区域中，并且
其中，所述弯折区域在所述多个第三子像素电路与所述显示区域之间。
16.根据权利要求15所述的显示面板，其中，所述多个第二子像素电路通过遍及所述第二显示区域和所述第三显示区域的多条第一导电总线分别电连接到所述多个第二发光元件。
17.根据权利要求15所述的显示面板，其中，所述多个第三子像素电路通过多条第二导电总线分别电连接到所述多个第三发光元件，所述多条第二导电总线横穿所述弯折区域。
18.一种电子设备，包括：
显示面板，包括显示区域以及在所述显示区域的外侧且包括弯折区域的外围区域，其中所述显示区域包括：
第一显示区域，其中布置有多个第一发光元件；
第二显示区域，其中布置有多个第二发光元件和透射区域；和
第三显示区域，其中布置有多个第三发光元件；以及
部件，与所述显示面板的所述透射区域重叠，
其中，所述显示面板包括：
多个第一子像素电路，在所述第一显示区域中并且分别电连接到所述多个第一发光元件；
多个第二子像素电路，分别电连接到所述多个第二发光元件；以及
多个第三子像素电路，分别电连接到所述多个第三发光元件，
其中，所述多个第二子像素电路在所述外围区域中，并且所述弯折区域在所述多个第二子像素电路与所述显示区域之间。
19.根据权利要求18所述的电子设备，进一步包括：
缓冲层，在所述显示区域和所述外围区域中；
无机绝缘层，在所述缓冲层上；以及
平坦化层，在所述无机绝缘层上，
其中，所述无机绝缘层包括与所述弯折区域相对应的第一开口。
20.根据权利要求19所述的电子设备，其中，所述平坦化层的至少一部分被掩埋在所述第一开口中。
21.根据权利要求20所述的电子设备，进一步包括：
像素限定层，在所述平坦化层上并且包括遮光材料，
其中，所述像素限定层包括与所述弯折区域相对应的第二开口。
22.根据权利要求18所述的电子设备，其中，所述多个第二发光元件通过多条第一导电总线分别电连接到所述多个第二子像素电路，所述多条第一导电总线横穿所述弯折区域。
23.根据权利要求22所述的电子设备，其中，所述多条第一导电总线包括在所述弯折区域中的第一导线和除了所述第一导线之外的第二导线，并且
所述第一导线与所述第二导线包括不同的材料。
24.根据权利要求23所述的电子设备，其中，所述第一导线比所述第二导线具有高的导电率，并且
所述第二导线比所述第一导线具有高的透光率。
25.根据权利要求24所述的电子设备，其中，所述第一导线包括金属材料，并且所述第二导线包括透明导电氧化物。
CN202211222680.2A 2021-10-06 2022-10-08 显示面板和电子设备 Pending CN115955868A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210132690A KR20230049817A (ko) 2021-10-06 2021-10-06 표시 패널 및 이를 구비한 전자 기기
KR10-2021-0132690 2021-10-06

Publications (1)

Publication Number Publication Date
CN115955868A true CN115955868A (zh) 2023-04-11

Family

ID=85773913

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202222636707.4U Active CN219108128U (zh) 2021-10-06 2022-10-08 显示面板和电子设备
CN202211222680.2A Pending CN115955868A (zh) 2021-10-06 2022-10-08 显示面板和电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202222636707.4U Active CN219108128U (zh) 2021-10-06 2022-10-08 显示面板和电子设备

Country Status (3)

Country Link
US (1) US20230108100A1 (zh)
KR (1) KR20230049817A (zh)
CN (2) CN219108128U (zh)

Also Published As

Publication number Publication date
KR20230049817A (ko) 2023-04-14
US20230108100A1 (en) 2023-04-06
CN219108128U (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US11631729B2 (en) Display device
CN113471252A (zh) 显示设备
US20220310736A1 (en) Display apparatus
US11683965B2 (en) Display device
KR20200104978A (ko) 표시 패널
CN114256309A (zh) 显示设备
KR20220041286A (ko) 표시 패널 및 전자 기기
CN218888962U (zh) 显示面板和电子装置
US20230309344A1 (en) Display panel, electronic apparatus, and method of manufacturing display panel
CN117596931A (zh) 显示面板和电子装置
CN218388533U (zh) 显示设备
US20230074124A1 (en) Display device and electronic device including the same
CN219108128U (zh) 显示面板和电子设备
CN114078921A (zh) 显示设备
CN221043676U (zh) 显示面板和电子设备
US20240324349A1 (en) Display apparatus
US12048187B2 (en) Display panel and electronic device
CN220441194U (zh) 显示装置
CN218473742U (zh) 显示面板和电子装置
CN220570914U (zh) 显示装置
US20230422555A1 (en) Display panel and electronic device including the same
US20240079389A1 (en) Display panel and electronic apparatus including the same
US20240276845A1 (en) Display panel, electronic apparatus including the display panel, and method of manufacturing the display panel
US20240324376A1 (en) Display panel and electronic apparatus including the same
US20240324331A1 (en) Display apparatus and method of manufacturing the display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination