CN115939205A - 一种晶体管及其制作方法 - Google Patents

Abstract

本申请提供了一种晶体管及其制作方法，晶体管包括：缓冲层；电流阻挡层，电流阻挡层设置在缓冲层的表面上；非故意掺杂层，非故意掺杂层设置在电流阻挡层背离缓冲层的一侧；非故意掺杂层背离电流阻挡层的一侧表面具有凸起的脊型结构；脊型结构的顶部具有源极和漏极；势垒层，势垒层覆盖脊型结构以及脊型结构两侧的非故意掺杂层，且露出源极和漏极；栅极，栅极位于脊型结构一侧的势垒层表面上；在第一方向上，栅极位于源极和漏极之间；栅极包括：栅足和栅帽，栅足位于栅帽与脊型结构之间，栅帽与栅足均垂直于非故意掺杂层所在平面；其中，第一方向为脊型结构的延伸方向。

Description

一种晶体管及其制作方法

技术领域

本申请涉及一种半导体器件领域，更具体的说，是涉及一种晶体管及其制作方法。

背景技术

GaN(氮化镓)高电子迁移率晶体管（HEMT）具有较高的电子迁移率和较高的耐压特性。其中，对于GaN材料的器件来说，栅长是影响在高频功率下工作特性的重要因素。栅长越短所能满足的工作频率越高，但是缩短栅长会增加电阻。而T型的栅极结构能解决该问题，T型栅极具有宽的栅帽和窄的栅足，能降低栅电阻，但是在更高频率的工作范围内，极窄的栅足难以支撑较宽的栅帽，从而影响T型栅结构的稳定性。同时在制作过程中栅极结构的栅帽容易产生形变甚至断裂，制作工艺复杂，制作难度较大。

发明内容

有鉴于此，本申请提供了一种晶体管及其制作方法，方案如下：

一种晶体管，包括：

缓冲层；

电流阻挡层，所述电流阻挡层设置在所述缓冲层的表面上；

非故意掺杂层，所述非故意掺杂层设置在所述电流阻挡层背离所述缓冲层的一侧；所述非故意掺杂层背离所述电流阻挡层的一侧表面具有凸起的脊型结构；所述脊型结构的顶部具有源极和漏极；

势垒层，所述势垒层覆盖所述脊型结构以及所述脊型结构两侧的所述非故意掺杂层，且露出所述源极和所述漏极；

栅极，所述栅极位于所述脊型结构一侧的所述势垒层表面上；在第一方向上，所述栅极位于所述源极和所述漏极之间；所述栅极包括：栅足和栅帽，所述栅足位于所述栅帽与所述脊型结构之间，所述栅帽与所述栅足均垂直于所述非故意掺杂层所在平面；其中，所述第一方向为所述脊型结构的延伸方向。

优选的，在上述介绍的晶体管中，在所述第一方向上，所述势垒层具有比所述非故意掺杂层更大的禁带宽度。

优选的，在上述介绍的晶体管中，所述栅足包括：第一部分栅足，所述第一部分栅足位于所述脊型结构对应侧壁的所述势垒层表面上；第二部分栅足，所述第二部分栅足位于所述脊型结构顶部的所述势垒层表面上；

其中，所述第二部分栅足跨过所述侧壁与所述侧壁表面上的所述势垒层的界面。

优选的，在上述介绍的晶体管中，在所述第一方向上，所述栅帽包括：位于所述栅足相对两侧的第一部分栅帽和第二部分栅帽；

其中，所述第一部分栅帽和所述第二部分栅帽关于平行于所述栅足的轴线对称。

优选的，在上述介绍的晶体管中，在所述第一方向上，所述栅帽包括：位于所述栅足相对两侧的第一部分栅帽和第二部分栅帽；

其中，所述第一部分栅帽靠近所述源极，所述第二部分栅帽靠近所述漏极；在所述第一方向上，所述第一部分栅帽的长度小于所述第二部分栅帽的长度。

优选的，在上述介绍的晶体管中，所述缓冲层、所述电流阻挡层、所述非故意掺杂层均为GaN层；

其中，所述电流阻挡层相对于所述非故意掺杂层为高阻抗GaN层。

优选的，在上述介绍的晶体管中，所述非故意掺杂层均为GaN层；所述非故意掺杂层所在平面为GaN材料的非极性面；

所述脊型结构具有相对的第一侧壁和第二侧壁；所述第一侧壁指向所述第一侧壁表面上的所述势垒层的方向为GaN材料的c轴正向或与c轴正向成小于45度的夹角，所述第二侧壁指向所述第二侧壁表面上的所述势垒层的方向为GaN材料的c轴负向或与c轴负向成小于45度的夹角；

其中，所述栅极与所述第一侧壁相对设置。

本申请还提供了一种基于上述介绍任一项所述晶体管的制作方法，包括：

制备缓冲层；

在所述缓冲层的表面上形成电流阻挡层；

在所述电流阻挡层背离所述缓冲层的一侧形成非故意掺杂层；所述非故意掺杂层背离所述电流阻挡层的一侧表面具有凸起的脊型结构；

在所述脊型结构一侧形成栅极，在所述脊型结构的顶部形成源极和漏极；

其中，所述脊型结构以及所述脊型结构两侧的所述非故意掺杂层的表面覆盖有势垒层，所述势垒层露出所述源极和所述漏极；所述栅极位于所述脊型结构一侧的所述势垒层表面上；在第一方向上，所述栅极位于所述源极和所述漏极之间；所述栅极包括：栅足和栅帽，所述栅足位于所述栅帽与所述脊型结构之间，所述栅帽与所述栅足均垂直于所述非故意掺杂层所在平面；其中，所述第一方向为所述脊型结构的延伸方向。

优选的，在上述介绍的制作方法中，形成所述非故意掺杂层的方法包括：

在所述电流阻挡层背离所述缓冲层的一侧形成未刻蚀的非故意掺杂GaN层；

在所述非故意掺杂GaN层背离所述电流阻挡层的一侧形成欧姆接触层；

刻蚀所述非故意掺杂GaN层和所述欧姆接触层，形成所述脊型结构；保留所述脊型结构的顶部对应源极区域和漏极区域的所述欧姆接触层，并去除所述脊型结构的顶部其他区域的所述欧姆接触层。

优选的，在上述介绍的制作方法中，在所述脊型结构一侧形成栅极，在所述脊型结构的顶部形成源极和漏极，包括：

形成未刻蚀的势垒层，所述势垒层覆盖所述脊型结构及其两侧的所述非故意掺杂层；

在所述脊型结构的一侧所述势垒层表面上形成所述栅极；

刻蚀所述势垒层，露出所述源极区域以及所述漏极区域的欧姆接触层；

在所述源极区域表面的欧姆接触层上形成源极，在所述漏极区域的欧姆接触层上形成漏极。

通过上述可知，本申请技术方案提供了一种晶体管及其制作方法，该晶体管将栅极的栅帽与栅足均垂直于非故意掺杂层设置，相对于栅帽平行于基板，通过栅帽和基板之间的直立栅足支撑栅帽的常规方案，本申请技术方案直接通过非故意掺杂层表面上的势垒层支撑栅帽，栅足不承担支撑栅帽的作用，因此栅极的稳定性得到了极大程度的提高。而且由于无需通过栅足支撑栅帽，可以基于需求缩小栅足宽度来提高频率特性，或增加栅帽宽度来降低栅电阻，且不会影响栅帽的支撑稳定性。在制备所述栅极时，仅需考虑在较高工作频率下工作时对栅足的宽度要求，以及所需形成的栅帽的长度等问题，无需考虑T型栅极的稳定性，降低了制作工艺难度。另外，也可以很方便地通过一次光刻工艺，实现其他栅结构，例如Y型栅，或者多级场板结构，来提高器件的耐压特性和可靠性。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。

图1为一种晶体管的结构示意图；

图2为本申请实施例提供的一种晶体管的结构三维视图；

图3为图2所示的晶体管的侧视图；

图4为图2所示的晶体管的俯视图；

图5为本申请实施例提供的另一种晶体管的俯视图；

图6为本申请实施例提供的又一种晶体管的俯视图；

图7为本申请实施例提供的又一种晶体管的俯视图；

图8-图16为本申请实施例提供的一种晶体管制作方法的工艺流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参考图1，图1为一种晶体管的结构示意图，该晶体管包括一基板11，位于基板11上方的源极22和漏极21，在源极22和漏极21中间的基板11表面具有一层SiN隔离层12，隔离层12背离基板11一侧表面具有支撑介质13，支撑介质中间位置具有一开槽，开槽贯穿支撑介质13，位于开槽处的T型栅极23，其中T型栅极23包括栅足231和栅帽232。

其中，支撑介质13用于固定T型栅极23，提高T型栅极23的稳定性。但是，在较高的工作频率下，支撑介质13会导致T型栅极23的电容增加，从而影响晶体管的性能。因此要求制备的T型栅极23的栅帽232下方悬空，即去除支撑介质13，而去除支撑介质13会导致T型栅极23的稳定性较差，同时会提高制备该器件的工艺难度。

如果去除支撑介质13，为了解决T型栅极23稳定性较差的问题，在形成T型栅极23后会通过气相沉积法在T型栅极23的表面沉积一层几纳米厚度的介质，来提高T型栅极的稳定性。不仅增加了工艺步骤，还提高了工艺难度。

另外，当需要宽度更小的栅足231来满足更高频率的工作频率时，较小宽度的栅足231对栅帽232支撑效果变差，进一步降低了T型栅极的稳定性，导致T型栅极的制作困难。

其他结构的晶体管中，有一种采用蛇形结构的栅足，在该种结构中，栅足固定在隔离层中，能提高栅足的稳定性。同时能采用宽度仅为20 nm的栅足形成的T型栅极结构。但是采用蛇形栅足容易导致源极漏极之间的电场分布不均匀，从而影响晶体管的性能，随着蛇形栅足的弯折程度的提高，虽然能使T型栅极变得更加稳定，但同时也会导致源极漏极之间电场分布的均匀性降低，使得晶体管的工作过程中的稳定性降低，使得晶体管的损坏概率提高。因此采用蛇形栅足虽然能提高稳定性，但是会影响晶体管的可靠性，减少晶体管的使用寿命。

有鉴于此，本申请技术方案提供了一种晶体管及其制作方法，栅帽与栅足均垂直于非故意掺杂层设置，相当于使得栅极“平躺”在非故意掺杂层的上方，如是可以直接通过非故意掺杂层表面上的势垒层支撑栅帽，无需在通过栅足支撑栅帽，可以兼顾对栅极支撑的稳定性以及晶体管性能的可靠性。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

参考图2-图4，图2为本申请实施例提供的一种晶体管结构的三维视图，图3为图2所示晶体管的侧视图，图4为图2所示晶体管的俯视图。所示的晶体管包括：缓冲层10；电流阻挡层20，电流阻挡层20设置在缓冲层10的表面上；非故意掺杂层30，非故意掺杂层30设置在电流阻挡层20背离缓冲层10的一侧；非故意掺杂层30背离电流阻挡层20的一侧表面具有凸起的脊型结构31；脊型结构31的顶部具有源极61和漏极62；势垒层50，势垒层50覆盖脊型结构31以及脊型结构31两侧的非故意掺杂层30，且露出源极61和漏极62；栅极60，栅极60位于脊型结构31一侧的势垒层50表面上；在第一方向上，栅极60位于源极61和漏极62之间；栅极60包括：栅足601和栅帽602，栅足601位于栅帽602与脊型结构31之间，栅帽602与栅足601均垂直于非故意掺杂层30所在平面；其中，第一方向为脊型结构31的延伸方向。

通过设置一脊型结构31，将源极61与漏极62均置于脊型结构31上，然后将栅足601的部分固定在脊型结构31表面，保证了源极61、栅极60、漏极62之间的有效作用。相对于图1所示直立T型栅极的常规方案，本申请技术方案直接通过非故意掺杂层30表面上的势垒层50支撑栅帽602，使得栅极60的稳定性得到了提高。同时栅足601不承担支撑栅帽602的作用，改变栅足601的不会影响到栅帽602的稳定性，因此可以基于需求缩小栅足601宽度以降低电阻，且不会影响栅帽602的支撑稳定性。在制备所述栅足601时，仅需考虑在较高工作频率下正常工作的宽度要求，以及所需形成的栅帽602的长度等问题，无需考虑栅极60自身的稳定性，降低了制作工艺难度。另外，在脊型结构31的延伸方向上，具有足够空间延伸栅帽602的长度，以增加器件的击穿电压，使得栅帽602的长度不会受到相邻脊型结构31之间较小空间的限制。

在上述介绍中，晶体管的栅极60包括栅足601和栅帽602。其中，在第一方向上，所述势垒层具有比所述非故意掺杂层更大的禁带宽度，栅足601与源极61的距离小于栅足601与漏极62的距离。

当栅足601靠近源极61时，能降低源极61与栅极60之间的连接阻抗，降低电流损耗。同时栅极60靠近源极61能起到保护电路的作用，能在电路接通的瞬间起到缓冲作用，保护其他器件。

在上述介绍中，栅极60包括栅足601和栅帽602。其中栅足601包括：第一部分栅足，第一部分栅足位于脊型结构31对应侧壁的势垒层50表面上；第二部分栅足，第二部分栅足位于脊型结构31顶部的势垒层50表面上；其中，第二部分栅足跨过侧壁与侧壁表面上的势垒层50的界面。

在本申请实施例中，能通过上述结构将栅足601以及栅帽602固定在势垒层50表面，提高了栅足601以及栅帽602的稳定性。基于上述结构制备的栅极60的稳定性较高，对于采用的栅足601无长度限制。而栅足601不承担支撑栅帽602的作用，因此栅足601可以任意选取合适宽度的栅足601，从而能满足更多更高频率的工作频率范围。

如图4所示的晶体管中的栅极60近似为T型，该栅极60包括：栅足601和栅帽602，在第一方向上，栅帽602包括位于栅足601相对两侧的第一部分栅帽M1和第二部分栅帽M2，第一部分栅帽M1靠近源极61，第二部分栅帽M2靠近漏极62；在第一方向上，第一部分栅帽M1的长度小于第二部分栅帽M2的长度。此时第二部分栅帽M2会与漏极62形成栅-漏场板结构，改善栅极60靠近漏极62一侧的电场分布。

本申请还提供了两种第一部分栅帽M1与第二部分栅帽M2不对称时的晶体管结构示例，可以如图5和图6所示，图5为本申请实施例提供的另一种晶体管的俯视图，图6为本申请实施例提供的又一种晶体管的俯视图。其中，本申请对第一部分栅帽与第二部分栅帽的具体结构不做限定，在实际应用中，可以基于需求选择第一部分栅帽和第二部分栅帽的结构。

参考图5所示，该方式中，栅极60为Y型，且第一部分栅帽M1的长度小于第二部分栅帽M2的长度。当所述栅极为Y型时，能提高栅帽602与栅足601之间的稳定性，提高了栅极60的使用寿命。

参考图6所示，该方式中，栅极60近似为T型，且第二部分栅帽M2包括多段阶梯结构。其中第二部分栅帽M2的阶梯结构可以根据需求进行选择，提高了第二部分栅帽M2在部分使用场景下，从而更好的调制栅漏电场，改善电场分布。

易知的，当第一部分栅帽M1与第二部分栅帽M2不对称时，可以基于需求设定栅极的图形结构，不局限于图4-图6所示方式。在其他方式中，栅极还可以为对称结构，如图7所示，图7为本申请实施例提供的又一种晶体管的俯视图。

参考图7所示，该方式中，栅极60为T型，且第一部分栅帽M1和第二部分栅帽M2关于平行于栅足601的轴线对称，降低了制备栅极的工艺难度。

易知的，当第一部分栅帽M1与第二部分栅帽M2对称时，可以基于需求设定栅极的图形结构，不局限于图7所示，在俯视图上，还可以为对称的Y型结构等，本申请实施例对此不作限定。

本申请所提供的晶体管中的缓冲层10、电流阻挡层20、非故意掺杂层30均为GaN层；其中，电流阻挡层20相对于非故意掺杂层30为高阻抗GaN层。

其中，GaN材料耐高温，导热效果好，能在较高的工作温度下保持较好的性能。其中电流阻挡层为半绝缘GaN层，在下述介绍中的欧姆接触层为n+粒子掺杂的GaN层。

非故意掺杂层30为GaN层；非故意掺杂层30所在平面为GaN材料的非极性面；脊型结构31具有相对的第一侧壁和第二侧壁；第一侧壁指向第一侧壁表面上的势垒层50的方向为GaN材料的c轴正向或与c轴正向成小于45度的夹角，第二侧壁指向第二侧壁表面上的势垒层50的方向为GaN材料的c轴负向或与c轴负向成小于45度的夹角；其中，栅极60与第一侧壁相对设置。

其中，c轴方向为晶向，即图中所示的方向。而缓冲层、电流阻挡层、非故意掺杂层是在[11-20] 晶向或[1-100] 晶向堆叠，第一方向为垂直于c轴以及[11-20] 晶向或[1-100] 晶向的方向。本申请中，晶向均是以GaN材料为例进行说明。

GaN材料在c轴存在二维电子气（2DEG）Q1的条件是：沿着c轴正向最外侧材料为AlGaN内侧材料为GaN才能存在二维电子气Q1。故在第一侧壁附近存在二维电子气Q1，在第二侧壁附近不存在二维电子气Q1。而栅极60的栅足601通常需要跨过二维电子气Q1，同时为了确保栅足601长度适中，因此将栅极60与第一侧壁相对设置。

基于上述实施例提供的晶体管，本申请实施例还提供了一种晶体管的制作方法，用于制备上述晶体管，具体参考图2和图8-图16所示，图8-图16为本申请实施例提供的一种晶体管制作方法的工艺流程图，该制作方法包括：

步骤S10，如图8所示，制备缓冲层10。

步骤S11，如图9所示，在缓冲层10的表面上形成电流阻挡层20。

步骤S12，如图10-图12所示，在电流阻挡层20背离缓冲层10的一侧形成非故意掺杂层30；非故意掺杂层30背离电流阻挡层20的一侧表面具有凸起的脊型结构31。

步骤S13，如图13-图16所示，在脊型结构31一侧形成栅极60，在脊型结构31的顶部形成源极61和漏极62；其中，脊型结构31以及脊型结构31两侧的非故意掺杂层30的表面覆盖有势垒层50，势垒层50露出源极61和漏极62；栅极60位于脊型结构31一侧的势垒层50表面上；在第一方向上，栅极60位于源极61和漏极62之间；栅极60包括：栅足601和栅帽602，栅足601位于栅帽602与脊型结构31之间，栅帽602与栅足601均垂直于非故意掺杂层30所在平面；其中，第一方向为脊型结构31的延伸方向。

在上述步骤中，仅需进行一次电子束光刻即可制备完成栅极60，相较于现有技术中通过两到三次电子束光刻制备栅极60，简化了工艺流程，降低了工艺成本。

在上述步骤S12中，形成非故意掺杂层30的方法包括：

首先，如图10所示，在电流阻挡层20背离缓冲层10的一侧形成未刻蚀的非故意掺杂GaN层。

然后，如图11所示，在非故意掺杂GaN层背离电流阻挡层20的一侧形成欧姆接触层40。

最后，如图12所示，刻蚀非故意掺杂GaN层和欧姆接触层40，形成脊型结构31。

对所述非故意掺杂层30的脊型结构31以及欧姆接触层40的形成均为先沉积再刻蚀，因此为了减少工艺流程，先沉积一层较厚的非故意掺杂GaN层，再沉积一层欧姆接触层40，然后一同进行刻蚀，保留脊型结构31部分的欧姆接触层40以及非故意掺杂GaN层。将沉积步骤与刻蚀步骤集中在一起，简化了工艺流程，降低了工艺时间。

在上述步骤S13中，在脊型结构31一侧形成栅极60，在脊型结构31的顶部形成源极61和漏极62，包括：

首先，如图13所示，保留脊型结构31的顶部对应源极61区域和漏极62区域的欧姆接触层40，并去除脊型结构31的顶部其他区域的欧姆接触层40。

其次，如图14所示，形成未刻蚀的势垒层50，势垒层50覆盖脊型结构31及其两侧的非故意掺杂层30。

再其次，如图15所示，在脊型结构31的一侧势垒层50表面上形成栅极60。

再其次，如图16所示，刻蚀势垒层50，露出源极61区域以及漏极62区域的欧姆接触层40。

最后，如图2所示，在源极61区域表面的欧姆接触层40上形成源极61，在漏极62区域的欧姆接触层40上形成漏极62。

所述势垒层50用于将所述栅极60与非故意掺杂层30隔离。其中，势垒层50将欧姆接触层40覆盖，同时对势垒层50进行刻蚀以露出欧姆接触层40，是在栅极60形成后进行的，保护了所述欧姆接触层40在制备所栅极60层不受污染。提高了欧姆接触层40的效果，保证了后续形成的源极61以及漏极62有良好的欧姆接触，进而提高了晶体管的性能。

本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

需要说明的是，在本申请的描述中，需要理解的是，幅图和实施例的描述是说明性的而不是限制性的。贯穿说明书实施例的同样的幅图标记标识同样的结构。另外，处于理解和易于描述，幅图可能夸大了一些层、膜、面板、区域等厚度。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其他元件上或者可以存在中间元件。另外，“在…上”是指将元件定位在另一元件上或者另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。

术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种晶体管，其特征在于，包括：

缓冲层；

电流阻挡层，所述电流阻挡层设置在所述缓冲层的表面上；

非故意掺杂层，所述非故意掺杂层设置在所述电流阻挡层背离所述缓冲层的一侧；所述非故意掺杂层背离所述电流阻挡层的一侧表面具有凸起的脊型结构；所述脊型结构的顶部具有源极和漏极；

势垒层，所述势垒层覆盖所述脊型结构以及所述脊型结构两侧的所述非故意掺杂层，且露出所述源极和所述漏极；

栅极，所述栅极位于所述脊型结构一侧的所述势垒层表面上；在第一方向上，所述栅极位于所述源极和所述漏极之间；所述栅极包括：栅足和栅帽，所述栅足位于所述栅帽与所述脊型结构之间，所述栅帽与所述栅足均垂直于所述非故意掺杂层所在平面；其中，所述第一方向为所述脊型结构的延伸方向。

2.根据权利要求1所述的晶体管，其特征在于，所述势垒层具有比所述非故意掺杂层更大的禁带宽度。

3.根据权利要求1所述的晶体管，其特征在于，所述栅足包括：第一部分栅足，所述第一部分栅足位于所述脊型结构对应侧壁的所述势垒层表面上；第二部分栅足，所述第二部分栅足位于所述脊型结构顶部的所述势垒层表面上；

其中，所述第二部分栅足跨过所述侧壁与所述侧壁表面上的所述势垒层的界面。

4.根据权利要求1所述的晶体管，其特征在于，在所述第一方向上，所述栅帽包括：位于所述栅足相对两侧的第一部分栅帽和第二部分栅帽；

其中，所述第一部分栅帽和所述第二部分栅帽关于平行于所述栅足的轴线对称。

5.根据权利要求1所述的晶体管，其特征在于，在所述第一方向上，所述栅帽包括：位于所述栅足相对两侧的第一部分栅帽和第二部分栅帽；

其中，所述第一部分栅帽靠近所述源极，所述第二部分栅帽靠近所述漏极；在所述第一方向上，所述第一部分栅帽的长度小于所述第二部分栅帽的长度。

6.根据权利要求1所述的晶体管，其特征在于，所述缓冲层、所述电流阻挡层、所述非故意掺杂层均为GaN层；

其中，所述电流阻挡层相对于所述非故意掺杂层为高阻抗GaN层。

7.根据权利要求1-6任一项所述的晶体管，其特征在于，所述非故意掺杂层均为GaN层；所述非故意掺杂层所在平面为GaN材料的非极性面；

所述脊型结构具有相对的第一侧壁和第二侧壁；所述第一侧壁指向所述第一侧壁表面上的所述势垒层的方向为GaN材料的c轴正向或与c轴正向成小于45度的夹角，所述第二侧壁指向所述第二侧壁表面上的所述势垒层的方向为GaN材料的c轴负向或与c轴负向成小于45度的夹角；

其中，所述栅极与所述第一侧壁相对设置。

8.一种如权利要求1-7任一项所述晶体管的制作方法，其特征在于，包括：

制备缓冲层；

在所述缓冲层的表面上形成电流阻挡层；

在所述电流阻挡层背离所述缓冲层的一侧形成非故意掺杂层；所述非故意掺杂层背离所述电流阻挡层的一侧表面具有凸起的脊型结构；

在所述脊型结构一侧形成栅极，在所述脊型结构的顶部形成源极和漏极；

其中，所述脊型结构以及所述脊型结构两侧的所述非故意掺杂层的表面覆盖有势垒层，所述势垒层露出所述源极和所述漏极；所述栅极位于所述脊型结构一侧的所述势垒层表面上；在第一方向上，所述栅极位于所述源极和所述漏极之间；所述栅极包括：栅足和栅帽，所述栅足位于所述栅帽与所述脊型结构之间，所述栅帽与所述栅足均垂直于所述非故意掺杂层所在平面；其中，所述第一方向为所述脊型结构的延伸方向。

9.根据权利要求8所述的制作方法，其特征在于，形成所述非故意掺杂层的方法包括：

在所述电流阻挡层背离所述缓冲层的一侧形成未刻蚀的非故意掺杂GaN层；

在所述非故意掺杂GaN层背离所述电流阻挡层的一侧形成欧姆接触层；

刻蚀所述非故意掺杂GaN层和所述欧姆接触层，形成所述脊型结构；保留所述脊型结构的顶部对应源极区域和漏极区域的所述欧姆接触层，并去除所述脊型结构的顶部其他区域的所述欧姆接触层。

10.根据权利要求9所述的制作方法，其特征在于，在所述脊型结构一侧形成栅极，在所述脊型结构的顶部形成源极和漏极，包括：

形成未刻蚀的势垒层，所述势垒层覆盖所述脊型结构及其两侧的所述非故意掺杂层；

在所述脊型结构的一侧所述势垒层表面上形成所述栅极；

刻蚀所述势垒层，露出所述源极区域以及所述漏极区域的欧姆接触层；

在所述源极区域表面的欧姆接触层上形成源极，在所述漏极区域的欧姆接触层上形成漏极。

Images