CN115939187A - 屏蔽盾结构及其制造方法 - Google Patents

Abstract

本发明提供一种屏蔽盾结构及其制造方法，由于在以所述掩膜层为掩膜刻蚀所述屏蔽盾材料层的过程中，导致所述掩膜层上残留有残留物，之后通过刻蚀以去除至少部分所述残留物，如此以能够降低后续去除所述掩膜层的难度。进而保证后续去除所述掩膜层时，能够去除干净以避免出现掩膜层的残留，以提升器件的性能。

Description

屏蔽盾结构及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及屏蔽盾结构及其制造方法。

背景技术

射频LDMOS(LDMOS：Laterally Diffused Metal Oxide Semiconductor)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM、PCS、W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。

在射频LDMOS的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时，为获得良好的射频性能，要求其输入电容Cgs和输出电容Cds也要尽可能小，从而减小寄生电容对器件增益与效率的影响。较高的击穿电压有助于保证器件在实际工作时的稳定性。常规的射频LDMOS器件的结构在衬底表面的栅极结构上覆盖金属层并刻蚀成场板结构，称之为法拉第屏蔽盾(G-Shield)。法拉第屏蔽层的作用是降低反馈的栅漏电容(Cgd)，同时由于其在应用中处于零电位，可以起到场板的作用，降低表面电场，从而增大器件的击穿电压，并且能够起到抑制热载流子注入的作用。

屏蔽盾的形成方法一般是在栅多晶硅层制作完成之后，在整个器件表面沉积屏蔽盾材料层，之后在屏蔽盾材料层上形成光刻胶层，然后以光刻胶层为掩膜刻蚀屏蔽盾材料层以形成屏蔽盾层，最后去除光刻胶层。但是在刻蚀屏蔽盾材料层的过程中，会产生含WClx的残留物覆盖在光刻胶层上，影响最终光刻胶层的去除，这样将导致最终形成的射频LDMOS器件上残留有很多残留物，造成最终形成的射频LDMOS器件性能的降低。

发明内容

本发明的目的在于提供一种屏蔽盾结构及其制造方法，以解决现有的屏蔽盾结构的制造过程中，残留物过多而导致最终形成的具有屏蔽盾结构的器件性能降低的问题。

为解决上述技术问题，本发明提供一种屏蔽盾结构的制造方法，包括：

提供衬底；

在所述衬底上形成栅多晶硅层；

在所述栅多晶硅层上形成屏蔽盾材料层，并使所述屏蔽盾材料层至少覆盖所述多晶栅层顶表面和侧壁；

在所述屏蔽盾材料层上形成掩膜层；

以所述掩膜层为掩膜对所述屏蔽盾材料层执行第一刻蚀工艺，以形成屏蔽盾层，并在执行所述第一刻蚀工艺的过程中产生至少残留在掩膜层上的残留物；

执行第二刻蚀工艺，以去除至少部分所述残留物。

可选的，所述第二刻蚀工艺为干法刻蚀。

可选的，所述第二刻蚀工艺的刻蚀气体包括：四氟化碳、氩气和氧气的混合气体。

可选的，所述四氟化碳的气体流量范围为：10Sccm～50Sccm；所述氩气的气体流量范围为：100Sccm～300Sccm；所述氧气的气体流量范围为：10Sccm～30Sccm。

可选的，所述第二刻蚀工艺的压力范围为30MT～100MT。

可选的，所述第二刻蚀工艺的功率为：300W～800W。

可选的，在执行所述第二刻蚀工艺之后，所述方法还包括：执行低温干法去胶工艺以去除所述掩膜层。

可选的，所述低温干法去胶工艺的稳定范围为：150℃～200℃。

可选的，在形成所述栅多晶硅层之前，所述方法还包括：在所述衬底上形成第一介质层；以及，

在形成所述栅多晶硅层之后，所述方法还包括：在所述栅多晶硅层上形成第二介质层。

为解决上述问题，本发明还提供一种屏蔽盾结构，根据上述任意一项所述的屏蔽盾结构的制造方法制备而成。

本发明的一种屏蔽盾结构及其制造方法，由于在以所述掩膜层为掩膜刻蚀所述屏蔽盾材料层的过程中，导致所述掩膜层上残留有残留物，之后通过刻蚀以去除至少部分所述残留物，如此以能够降低后续去除所述掩膜层的难度。进而保证后续去除所述掩膜层时，能够去除干净以避免出现掩膜层的残留，以提升器件的性能。

附图说明

图1是本发明一实施例中的屏蔽盾结构的制造方法的流程示意图；

图2～图5是本发明一实施例中的运动传感器的制造方法在其制备过程中的结构示意图。

其中，附图标记如下：

1-衬底；

2-第一介质层；

3-栅多晶硅层；

4-第二介质层；

5-屏蔽盾层；50-屏蔽盾材料层；

6-掩膜层。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种屏蔽盾结构及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。本发明的宗旨在于：在以所述掩膜层为掩膜刻蚀所述屏蔽盾材料层的过程中，导致所述掩膜层上残留有残留物，之后通过刻蚀以去除至少部分所述残留物，如此以能够降低后续去除所述掩膜层的难度。进而保证后续去除所述掩膜层时，能够去除干净以避免出现掩膜层的残留，以提升器件的性能。

图1是本发明一实施例中的屏蔽盾的制造方法的流程示意图。图2～图5是本发明一实施例中的屏蔽盾结构的制造方法在其制备过程中的结构示意图；下面结合附图图2～图5对本实施例提供的屏蔽盾结构的制造方法其各个步骤进行详细说明，下述详细说明不脱离上述发明主旨。

在步骤S10中，如图2所示，提供衬底1。

在本实施例中，衬底1可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。

在步骤S20中，继续参图2所示，在所述衬底1上形成栅多晶硅层3。

其中，在本实施例中，在所述衬底1上形成栅多晶硅层3的方法包括：在所述衬底1上形成栅多晶硅材料层(图未示)，刻蚀所述栅多晶硅材料层(图未示)以形成栅多晶硅层3。在本实施例中，形成所述栅多晶硅材料层(图未示)的材料为多晶硅，此外刻蚀所述栅多晶硅材料层(图未示)的方法为湿法刻蚀。此外，在本实施例中，所述栅多晶硅层3构成栅极。

此外，在本实施例中，在形成所述栅多晶硅材料层(图未示)之前，所述方法还包括：在所述衬底1上形成第一介质层2，其中，形成所述第一介质层2的材料为氧化硅。所述第一介质层2用于隔绝所述栅多晶硅层3和所述衬底1，并用于保护所述衬底1。此外，在本实施例中，形成所述第一介质层1的方法为化学气相沉积法。

在步骤S30中，在所述栅多晶硅层3上形成屏蔽盾材料层50，并使所述屏蔽盾材料层50至少覆盖所述多晶栅层3的顶表面和侧壁。

在本实施例中，所述屏蔽盾材料层50包括氮化钛材料层以及钨金属材料层。此外，在本实施例中，在形成所述屏蔽盾材料层50之前，所述方法还包括：在所述栅多晶硅层3上形成第二介质层4。其中，形成所述第二介质层4的材料为氧化硅，以及形成所述第二介质层4的方法为化学气相沉积法。其中第二介质层4用于隔绝所述栅多晶硅层3和所述屏蔽盾材料层50。

所述屏蔽盾材料层50还形成在所述第一介质层2的顶表面。以及形成所述屏蔽盾材料层50的方法包括：执行物理气相沉积工艺，在所述第二介质层4上依次沉积所述氮化钛材料层和所述钨金属材料层，所述氮化钛材料层和所述钨金属材料层构成所述屏蔽盾材料层50。

在步骤S40中，继续参图2所示，在所述屏蔽盾材料层50上形成掩膜层6。在本实施例中，形成所述掩膜层6的材料为光刻胶。形成所述掩膜层6的方法包括：在所述屏蔽盾材料层50上形成掩膜材料层，之后通过曝光显影之后形成掩膜层6，所述掩膜层6定义出屏蔽盾的形成区域。屏蔽盾的形成区域包括所述栅多晶硅层3的一侧形成半包裹的状态，以及在所述栅多晶硅层3的该侧继续延伸覆盖的一段第二介质层4的区域。

在步骤S50中，继续参图2并结合图3所示，以所述掩膜层6为掩膜对所述屏蔽盾材料层50执行第一刻蚀工艺，以形成屏蔽盾层5，并在执行所述第一刻蚀工艺的过程中产生至少残留在掩膜层6上的残留物7。

在本实施例中，如图3所示，在本实施例中，在执行第一刻蚀工艺的过程中，会产生含WClx的残留物7覆盖在掩膜层6上。其中，所述第一刻蚀工艺为湿法刻蚀工艺。此外，在本实施例中，在执行所述第一刻蚀工艺之后，还以所述掩膜层6为掩膜对所述屏蔽盾层5执行过刻蚀工艺。在执行上述过刻蚀工艺的过程中，将会再次在掩膜层6上残留残留物7。此外，继续参图3所示，残留物不仅残留在掩膜层6顶表面及侧壁上，还残留在位于所述掩膜层6下方的所述屏蔽盾层5的侧壁上。在本实施例中，由于残留物7的残留，在后续去除掩膜层6的过程中，将导致掩膜层6难以被去除干净而导致残留，如此将导致最终形成的具有屏蔽盾结构的器件性能降低。

在步骤S60中，如图3所示，执行第二刻蚀工艺，以去除至少部分所述残留物7。

在本实施例中，由于在以所述掩膜层6为掩膜刻蚀所述屏蔽盾材料层50的过程中，导致所述掩膜层6上残留有残留物7，之后通过刻蚀以去除至少部分所述残留物7，如此以能够降低后续去除所述掩膜层6的难度。进而保证后续去除所述掩膜层6时，能够去除干净以避免出现掩膜层6的残留，以提升器件的性能。

其中，在本实施例中，所述第二刻蚀工艺为干法刻蚀。所述第二刻蚀工艺的刻蚀气体包括：四氟化碳、氩气和氧气的混合气体。所述四氟化碳的气体流量范围为：10Sccm～50Sccm；所述氩气的气体流量范围为：100Sccm～300Sccm；所述氧气的气体流量范围为：10Sccm～30Sccm。以及，所述第二刻蚀工艺的压力范围为30MT～100MT。所述第二刻蚀工艺的功率为：300W～800W。

在本实施例中，通过合理的配置所述第二刻蚀工艺的刻蚀气体、气体流量配比、压力以及功率，如此以能够最大程度的去除残留物7而不会对屏蔽盾层5造成损坏。

此外，在本实施例中，由于所述屏蔽盾材料层50包括氮化钛材料层以及钨金属材料层。则在以所述掩膜层6执行所述第二刻蚀工艺的过程中，依次刻蚀所述氮化钛材料层以及钨金属材料层以形成氮化钛层和钨金属层，所述氮化钛层和所述钨金属层构成屏蔽盾层5。

进一步的，继续参图4并结合图5所示，在本实施例中，在执行所述第二刻蚀工艺之后，所述方法还包括：执行低温干法去胶工艺以去除所述掩膜层7。

在本实施例中，通过执行低温干法刻蚀工艺以去除所述掩膜层6，如此则不易使掩膜层6和在执行所述第二刻蚀工艺之后剩余的残留物7硬化，进而提升掩膜层6和剩余的残留物7的去除率，进一步的避免最终形成的器件的残留，提升最终形成的器件的性能。

其中，在本实施例中，所述低温干法去胶工艺的稳定范围为：150℃～200℃。本实施例中，由于设置合理的低温干法刻蚀工艺的温度，如此以能够最大限度的去除所述掩膜层6和剩余的所述残留物7，以进一步的提升最终形成的器件的性能。

此外，本实施例中，还提供一种屏蔽盾结构，所述屏蔽盾结构还根据上述所述的屏蔽盾结构的制造方法制备而成。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种屏蔽盾结构的制造方法，其特征在于，包括：

提供衬底；

在所述衬底上形成栅多晶硅层；

在所述栅多晶硅层上形成屏蔽盾材料层，并使所述屏蔽盾材料层至少覆盖所述多晶栅层顶表面和侧壁；

在所述屏蔽盾材料层上形成掩膜层；

以所述掩膜层为掩膜对所述屏蔽盾材料层执行第一刻蚀工艺，以形成屏蔽盾层，并在执行所述第一刻蚀工艺的过程中产生至少残留在掩膜层上的残留物；

执行第二刻蚀工艺，以去除至少部分所述残留物。

2.如权利要求1所述的一种屏蔽盾结构的制造方法，其特征在于，所述第二刻蚀工艺为干法刻蚀。

3.如权利要求2所述的一种屏蔽盾结构的制造方法，其特征在于，所述第二刻蚀工艺的刻蚀气体包括：四氟化碳、氩气和氧气的混合气体。

4.如权利要求3所述的一种屏蔽盾结构的制造方法，其特征在于，所述四氟化碳的气体流量范围为：10Sccm～50Sccm；所述氩气的气体流量范围为：100Sccm～300Sccm；所述氧气的气体流量范围为：10Sccm～30Sccm。

5.如权利要求2所述的一种屏蔽盾结构的制造方法，其特征在于，所述第二刻蚀工艺的压力范围为30MT～100MT。

6.如权利要求2所述的一种屏蔽盾结构的制造方法，其特征在于，所述第二刻蚀工艺的功率为：300W～800W。

7.如权利要求1所述的一种屏蔽盾结构的制造方法，其特征在于，在执行所述第二刻蚀工艺之后，所述方法还包括：执行低温干法去胶工艺以去除所述掩膜层。

8.如权利要求7所述的一种屏蔽盾结构的制造方法，其特征在于，所述低温干法去胶工艺的稳定范围为：150℃～200℃。

9.如权利要求1所述的一种屏蔽盾结构的制造方法，其特征在于，在形成所述栅多晶硅层之前，所述方法还包括：在所述衬底上形成第一介质层；以及，

在形成所述栅多晶硅层之后，所述方法还包括：在所述栅多晶硅层上形成第二介质层。

10.一种屏蔽盾结构，其特征在于，根据上述权利要求1～9任意一项所述的屏蔽盾结构的制造方法制备而成。

Images