CN115692204A - 一种提高rf ldmos的性能及可靠性的方法 - Google Patents
一种提高rf ldmos的性能及可靠性的方法 Download PDFInfo
- Publication number
- CN115692204A CN115692204A CN202211466320.7A CN202211466320A CN115692204A CN 115692204 A CN115692204 A CN 115692204A CN 202211466320 A CN202211466320 A CN 202211466320A CN 115692204 A CN115692204 A CN 115692204A
- Authority
- CN
- China
- Prior art keywords
- region
- polycrystalline silicon
- forming
- grid
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种提高RF LDMOS的性能及可靠性的方法，形成第一氧化层；定义栅极位置和源端区域，去除源端区域的第一氧化层；在栅极位置形成栅极多晶硅结构；形成P型体区、P+区、N+区、NLDD区；形成第二氧化层；刻蚀去除漏端区域的第二氧化层及第一氧化层形成凹槽；在源端区域、覆盖多晶硅层并刻蚀多晶硅层露出栅极多晶硅结构顶部；定义漏端多晶硅结构的形貌，刻蚀多晶硅层，形成漏端多晶硅结构；在源极多晶硅结构侧壁以及漏端多晶硅结构的侧壁分别形成侧墙；在漏端区域的硅基底内形成漏端N+区；在形成覆盖源端区域、栅极多晶硅结构顶部以及漏端多晶硅结构顶部的金属硅化物；形成第三氧化层；形成屏蔽罩。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种提高RF LDMOS的性能及可靠性的方法。
背景技术
RFLDMOS被广泛应用于基站和广播电视发射等射频高功率领域，采用功率阵列及多芯片合成，产品输出功率可达到500瓦以上，RFLDMOS的射频性能和可靠性能之间的矛盾是研究的重点。
导通电阻和输出电容是影响RF LDMOS晶体管效率的主要因素。降低导通电阻和输出电容可以减小这两者带来的功率损耗，从而提高器件的效率和增益。
减小输入输出电容和反馈电容可以有效地提高要提高器件的特征频率和最高震荡频率和增益。
目前RFLDMOS漏端采用多晶硅结构结合中N型离子注入，接触孔引出的方式来实现，一方面由于N型多晶硅/源极-基极/接触孔之间的规则决定了N型多晶硅必须要足够宽，所以漏端输出电容较大，另一方面，为了降低栅电阻提高效率，需要栅极/源极/漏极比较厚的硅化物，但是会漏端造成漏电的风险。
由此可见，漏端端的设计是RFLDMOS射频性能的一个极其重要的因素。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高RF LDMOS的性能及可靠性的方法，用于解决现有技术中RF LDMOS有漏电风险的问题
为实现上述目的及其他相关目的，本发明提供一种提高RF LDMOS的性能及可靠性的方法，至少包括：
步骤一、提供硅基底，在所述硅基底上形成第一氧化层；
步骤二、定义栅极位置和位于所述栅极位置一侧的源端区域，并去除所述源端区域的所述第一氧化层；
步骤三、形成栅氧层，所述栅氧层覆盖所述与源端区域的硅基底和所述第一氧化层；
步骤四、在所述栅氧层上形成栅极多晶硅层；之后刻蚀所述栅极多晶硅层，在所述栅极位置形成栅极多晶硅结构；
步骤五、在所述源端区域的所述硅基底内形成P型体区；在所述P型体区内形成P+区；在所述P+区与所述栅极多晶硅结构之间的P型体区内形成N+区；在所述栅极多晶硅结构远离所述P型体区一侧的硅基底上定义漏端区域，在所述漏端区域与所述栅极多晶硅之间的硅基底内形成NLDD区；
步骤六、形成第二氧化层，所述第二氧化层连续覆盖所述源端区域、栅极多晶硅结构以及所述栅极多晶硅结构远离所述源端区域的一侧；
步骤七、刻蚀去除所述漏端区域的所述第二氧化层以及第一氧化层形成凹槽，所述凹槽底部将所述硅基底暴露；
步骤八、在所述与源端区域、栅极多晶硅结构上以及栅极多晶硅结构远离所述源端区域的一侧覆盖多晶硅层，所述多晶硅层的厚度大于所述栅极多晶硅结构的厚度；
步骤九、刻蚀所述多晶硅层至露出所述栅极多晶硅结构顶部的第二氧化层为止；
步骤十、定义漏端多晶硅结构的形貌，刻蚀所述多晶硅层，形成覆盖所述漏端区域的所述凹槽的漏端多晶硅结构；
步骤十一、在所述源极多晶硅结构侧壁以及所述漏端多晶硅结构的侧壁分别形成侧墙；之后在所述漏端区域的硅基底内形成漏端N+区；
步骤十二、对所述源端区域与所述漏端区域进行热处理；
步骤十三、在形成覆盖所述源端区域、栅极多晶硅结构顶部以及漏端多晶硅结构顶部的金属硅化物；
步骤十四、形成第三氧化层，所述第三氧化层连续覆盖所述源端区域、栅极多晶硅结构以及所述漏端多晶硅结构；
步骤十五、形成屏蔽罩，所述屏蔽罩起始于所述栅极多晶硅结构侧壁并延伸至所述漏端多晶硅结构与所述栅极多晶硅结构之间的所述第三氧化层。
优选地，步骤二中利用光刻胶光刻定义所述栅极位置。
优选地，步骤四中刻蚀所述栅极多晶硅层形成所述栅极多晶硅结构之后，所述栅极多晶硅结构以外的所述栅极多晶硅层均被去除。
优选地，步骤五中的所述P型体区上表面、P+区上表面、NLDD区上表面以及N+区上表面均与所述硅基底上表面齐平；并且位于所述P型体区内的N+区与所述P+区相衔接；所述NLDD区在所述硅基底内的深度小于所述P型体区在所述硅基底内的深度；所述栅极多晶硅结构的一侧覆盖在所述P型体区一侧的上方。
优选地，步骤七中所述凹槽的宽度小于所述漏端区域的宽度。
优选地，步骤十中利用光刻胶通过光刻定义所述漏端多晶硅结构的形貌。
优选地，步骤十中所述漏端多晶硅结构的宽度大于所述漏区区域的宽度。
优选地，步骤十一中形成所述侧墙的方法为：先沉积一层氧化层，之后去除除所述栅极多晶硅结构侧壁和所述漏端多晶硅结构侧壁以外的所述氧化层，同时所述栅极多晶硅结构侧壁和所述漏端多晶硅结构侧壁以外的所述第二氧化层也被去除。
优选地，该方法还包括步骤十六、形成覆盖所述源端区域、栅极多晶硅结构以及漏端多晶硅结构的介质层，之后在所述介质层内形成连通所述漏端多晶硅结构、所述源端区域上方的接触孔；接着在所述接触孔内填充金属；在所述介质层上覆盖金属层，最后刻蚀所述金属层形成与填充有金属的所述接触孔连接的金属线。
如上所述，本发明的提高RF LDMOS的性能及可靠性的方法，具有以下有益效果：本发明的方法中漏端采用多晶硅结合N型离子填充的方法，经过后续热处理后会在漏端与LDD区自然形成浓度梯度，可以有效改善热载流子效应，并且接触孔落在漏端的多晶硅上，不会对漏端的结造成影响，因此不会产生漏电的风险，能有效提高产品的可靠性；同时由于采用漏端多晶硅N型离子结合的工艺，漏端尺寸明显缩小，可以有效降价输出电容，提高产品性能。
附图说明
图1至图14显示为本发明中RFLDMOS制作过程中各阶段形成的结构示意图；
图15显示为本发明提高RF LDMOS的性能及可靠性的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
步骤一、提供硅基底，在所述硅基底上形成第一氧化层；如图1所示，该步骤一中提供硅基底01，在所述硅基底01上形成第一氧化层02。在所述硅基底上形成第一氧化层包括在所述硅基底的背面也形成所述第一氧化层。
步骤二、定义栅极位置和位于所述栅极位置一侧的源端区域，并去除所述源端区域的所述第一氧化层；
本发明进一步地，本实施例的步骤二中利用光刻胶光刻定义所述栅极位置。如图2所示，步骤二定义栅极位置和位于所述栅极位置一侧的源端区域，并去除所述源端区域的所述第一氧化层；本实施例的步骤二中利用光刻胶03光刻定义所述栅极位置(即图2中光刻胶与其左侧没有光刻胶的分界点，也即是被去除的第一氧化层区域即为与源端区域，该源端区域与其右边覆盖的所述第一氧化层的区域之间的分界点为所述栅极位置)。
步骤三、形成栅氧层，所述栅氧层覆盖所述与源端区域的硅基底和所述第一氧化层；如图3所示，该步骤三形成栅氧层04，所述栅氧层04覆盖所述与源端区域的硅基底01和所述第一氧化层02。
步骤四、在所述栅氧层上形成栅极多晶硅层；之后刻蚀所述栅极多晶硅层，在所述栅极位置形成栅极多晶硅结构；
本发明进一步地，本实施例的步骤四中刻蚀所述栅极多晶硅层形成所述栅极多晶硅结构之后，所述栅极多晶硅结构以外的所述栅极多晶硅层均被去除。如图4所示，该步骤四在所述栅氧层04上形成栅极多晶硅层05；之后刻蚀所述栅极多晶硅层05，在所述栅极位置形成栅极多晶硅结构06(如图5所示)，本实施例的步骤四中刻蚀所述栅极多晶硅层形成所述栅极多晶硅结构之后，所述栅极多晶硅结构以外的所述栅极多晶硅层均被去除。
步骤五、在所述源端区域的所述硅基底内形成P型体区；在所述P型体区内形成P+区；在所述P+区与所述栅极多晶硅结构之间的P型体区内形成N+区；在所述栅极多晶硅结构远离所述P型体区一侧的硅基底上定义漏端区域，在所述漏端区域与所述栅极多晶硅之间的硅基底内形成NLDD区；
本发明进一步地，本实施例的步骤五中的所述P型体区上表面、P+区上表面、NLDD区上表面以及N+区上表面均与所述硅基底上表面齐平；并且位于所述P型体区内的N+区与所述P+区相衔接；所述NLDD区在所述硅基底内的深度小于所述P型体区在所述硅基底内的深度；所述栅极多晶硅结构的一侧覆盖在所述P型体区一侧的上方。
如图6所示，步骤五在所述源端区域的所述硅基底内形成P型体区07；在所述P型体区内形成P+区08；在所述P+区与所述栅极多晶硅结构之间的P型体区内形成N+区09；在所述栅极多晶硅结构远离所述P型体区一侧的硅基底上定义漏端区域A，在所述漏端区域与所述栅极多晶硅之间的硅基底内形成NLDD区10。
步骤六、形成第二氧化层，所述第二氧化层连续覆盖所述源端区域、栅极多晶硅结构以及所述栅极多晶硅结构远离所述源端区域的一侧；如图7所示，该步骤六形成第二氧化层11，所述第二氧化层连续覆盖所述源端区域、栅极多晶硅结构以及所述栅极多晶硅结构远离所述源端区域的一侧。
步骤七、刻蚀去除所述漏端区域的所述第二氧化层以及第一氧化层形成凹槽，所述凹槽底部将所述硅基底暴露；
本发明进一步地，本实施例的步骤七中所述凹槽的宽度小于所述漏端区域的宽度。如图8所示，该步骤七刻蚀去除所述漏端区域的所述第二氧化层以及第一氧化层形成凹槽B，所述凹槽底部将所述硅基底暴露，所述凹槽的宽度小于所述漏端区域A的宽度。
步骤八、在所述与源端区域、栅极多晶硅结构上以及栅极多晶硅结构远离所述源端区域的一侧覆盖多晶硅层，所述多晶硅层的厚度大于所述栅极多晶硅结构的厚度；如图9所示，该步骤八在所述与源端区域、栅极多晶硅结构上以及栅极多晶硅结构远离所述源端区域的一侧覆盖多晶硅层13，所述多晶硅层13的厚度大于所述栅极多晶硅结构的厚度。
步骤九、刻蚀所述多晶硅层至露出所述栅极多晶硅结构顶部的第二氧化层为止；如图10所示，该步骤九刻蚀所述多晶硅层至露出所述栅极多晶硅结构顶部的第二氧化层为止。
步骤十、定义漏端多晶硅结构的形貌，刻蚀所述多晶硅层，形成覆盖所述漏端区域的所述凹槽的漏端多晶硅结构；
本发明进一步地，本实施例的步骤十中利用光刻胶通过光刻定义所述漏端多晶硅结构的形貌。如图11所示，该步骤十定义漏端多晶硅结构的形貌，刻蚀所述多晶硅层，形成覆盖所述漏端区域的所述凹槽的漏端多晶硅结构14，利用光刻胶通过光刻定义所述漏端多晶硅结构14的形貌。利用光刻胶15通过光刻定义所述漏端多晶硅结构的形貌。
本发明进一步地，本实施例的步骤十中所述漏端多晶硅结构14的宽度大于所述漏区区域A的宽度。
步骤十一、在所述源极多晶硅结构侧壁以及所述漏端多晶硅结构的侧壁分别形成侧墙；之后在所述漏端区域的硅基底内形成漏端N+区；
本发明进一步地，本实施例的步骤十一中形成所述侧墙的方法为：先沉积一层氧化层，之后去除除所述栅极多晶硅结构侧壁和所述漏端多晶硅结构侧壁以外的所述氧化层，同时所述栅极多晶硅结构侧壁和所述漏端多晶硅结构侧壁以外的所述第二氧化层也被去除。如图12所示，该步骤十一在所述源极多晶硅结构侧壁形成侧墙16，在所述漏端多晶硅结构的侧壁分别形成侧墙17；之后在所述漏端区域的硅基底内形成漏端N+区18。
步骤十二、对所述源端区域与所述漏端区域进行热处理；
步骤十三、在形成覆盖所述源端区域、栅极多晶硅结构顶部以及漏端多晶硅结构顶部的金属硅化物；如图13所示，该步骤十三在形成覆盖所述源端区域、栅极多晶硅结构顶部以及漏端多晶硅结构顶部的金属硅化物18。
步骤十四、形成第三氧化层，所述第三氧化层连续覆盖所述源端区域、栅极多晶硅结构以及所述漏端多晶硅结构；如图14所示，该步骤十四中所述第三氧化层19连续覆盖所述源端区域、栅极多晶硅结构以及所述漏端多晶硅结构。
步骤十五、形成屏蔽罩，所述屏蔽罩起始于所述栅极多晶硅结构侧壁并延伸至所述漏端多晶硅结构与所述栅极多晶硅结构之间的所述第三氧化层。如图14所示，该步骤十五形成屏蔽罩20，所述屏蔽罩20起始于所述栅极多晶硅结构侧壁并延伸至所述漏端多晶硅结构与所述栅极多晶硅结构之间的所述第三氧化层。
该方法还包括步骤十六、形成覆盖所述源端区域、栅极多晶硅结构以及漏端多晶硅结构的介质层，之后在所述介质层内形成连通所述漏端多晶硅结构、所述源端区域上方的接触孔；接着在所述接触孔内填充金属；在所述介质层上覆盖金属层，最后刻蚀所述金属层形成与填充有金属的所述接触孔连接的金属线。
综上所述，本发明的方法中漏端采用多晶硅结合N型离子填充的方法，经过后续热处理后会在漏端与LDD区自然形成浓度梯度，可以有效改善热载流子效应，并且接触孔落在漏端的多晶硅上，不会对漏端的结造成影响，因此不会产生漏电的风险，能有效提高产品的可靠性；同时由于采用漏端多晶硅N型离子结合的工艺，漏端尺寸明显缩小，可以有效降价输出电容，提高产品性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种提高RF LDMOS的性能及可靠性的方法，其特征在于，至少包括：
步骤一、提供硅基底，在所述硅基底上形成第一氧化层；
步骤二、定义栅极位置和位于所述栅极位置一侧的源端区域，并去除所述源端区域的所述第一氧化层；
步骤三、形成栅氧层，所述栅氧层覆盖所述与源端区域的硅基底和所述第一氧化层；
步骤四、在所述栅氧层上形成栅极多晶硅层；之后刻蚀所述栅极多晶硅层，在所述栅极位置形成栅极多晶硅结构；
步骤五、在所述源端区域的所述硅基底内形成P型体区；在所述P型体区内形成P+区；在所述P+区与所述栅极多晶硅结构之间的P型体区内形成N+区；在所述栅极多晶硅结构远离所述P型体区一侧的硅基底上定义漏端区域，在所述漏端区域与所述栅极多晶硅之间的硅基底内形成NLDD区；
步骤六、形成第二氧化层，所述第二氧化层连续覆盖所述源端区域、栅极多晶硅结构以及所述栅极多晶硅结构远离所述源端区域的一侧；
步骤七、刻蚀去除所述漏端区域的所述第二氧化层以及第一氧化层形成凹槽，所述凹槽底部将所述硅基底暴露；
步骤八、在所述与源端区域、栅极多晶硅结构上以及栅极多晶硅结构远离所述源端区域的一侧覆盖多晶硅层，所述多晶硅层的厚度大于所述栅极多晶硅结构的厚度；
步骤九、刻蚀所述多晶硅层至露出所述栅极多晶硅结构顶部的第二氧化层为止；
步骤十、定义漏端多晶硅结构的形貌，刻蚀所述多晶硅层，形成覆盖所述漏端区域的所述凹槽的漏端多晶硅结构；
步骤十一、在所述源极多晶硅结构侧壁以及所述漏端多晶硅结构的侧壁分别形成侧墙；
之后在所述漏端区域的硅基底内形成漏端N+区；
步骤十二、对所述源端区域与所述漏端区域进行热处理；
步骤十三、在形成覆盖所述源端区域、栅极多晶硅结构顶部以及漏端多晶硅结构顶部的金属硅化物；
步骤十四、形成第三氧化层，所述第三氧化层连续覆盖所述源端区域、栅极多晶硅结构以及所述漏端多晶硅结构；
步骤十五、形成屏蔽罩，所述屏蔽罩起始于所述栅极多晶硅结构侧壁并延伸至所述漏端多晶硅结构与所述栅极多晶硅结构之间的所述第三氧化层。
2.根据权利要求1所述的提高RF LDMOS的性能及可靠性的方法，其特征在于：步骤二中利用光刻胶光刻定义所述栅极位置。
3.根据权利要求1所述的提高RF LDMOS的性能及可靠性的方法，其特征在于：步骤四中刻蚀所述栅极多晶硅层形成所述栅极多晶硅结构之后，所述栅极多晶硅结构以外的所述栅极多晶硅层均被去除。
4.根据权利要求1所述的提高RF LDMOS的性能及可靠性的方法，其特征在于：步骤五中的所述P型体区上表面、P+区上表面、NLDD区上表面以及N+区上表面均与所述硅基底上表面齐平；并且位于所述P型体区内的N+区与所述P+区相衔接；所述NLDD区在所述硅基底内的深度小于所述P型体区在所述硅基底内的深度；所述栅极多晶硅结构的一侧覆盖在所述P型体区一侧的上方。
5.根据权利要求1所述的提高RF LDMOS的性能及可靠性的方法，其特征在于：步骤七中所述凹槽的宽度小于所述漏端区域的宽度。
6.根据权利要求1所述的提高RF LDMOS的性能及可靠性的方法，其特征在于：步骤十中利用光刻胶通过光刻定义所述漏端多晶硅结构的形貌。
7.根据权利要求6所述的提高RF LDMOS的性能及可靠性的方法，其特征在于：步骤十中所述漏端多晶硅结构的宽度大于所述漏区区域的宽度。
8.根据权利要求1所述的提高RF LDMOS的性能及可靠性的方法，其特征在于：步骤十一中形成所述侧墙的方法为：先沉积一层氧化层，之后去除除所述栅极多晶硅结构侧壁和所述漏端多晶硅结构侧壁以外的所述氧化层，同时所述栅极多晶硅结构侧壁和所述漏端多晶硅结构侧壁以外的所述第二氧化层也被去除。
9.根据权利要求1所述的提高RF LDMOS的性能及可靠性的方法，其特征在于：该方法还包括步骤十六、形成覆盖所述源端区域、栅极多晶硅结构以及漏端多晶硅结构的介质层，之后在所述介质层内形成连通所述漏端多晶硅结构、所述源端区域上方的接触孔；接着在所述接触孔内填充金属；在所述介质层上覆盖金属层，最后刻蚀所述金属层形成与填充有金属的所述接触孔连接的金属线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211466320.7A CN115692204A (zh) | 2022-11-22 | 2022-11-22 | 一种提高rf ldmos的性能及可靠性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211466320.7A CN115692204A (zh) | 2022-11-22 | 2022-11-22 | 一种提高rf ldmos的性能及可靠性的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115692204A true CN115692204A (zh) | 2023-02-03 |
Family
ID=85053065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211466320.7A Pending CN115692204A (zh) | 2022-11-22 | 2022-11-22 | 一种提高rf ldmos的性能及可靠性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115692204A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504717A (zh) * | 2023-06-29 | 2023-07-28 | 合肥晶合集成电路股份有限公司 | 金属硅化物的制备方法 |
-
2022
- 2022-11-22 CN CN202211466320.7A patent/CN115692204A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504717A (zh) * | 2023-06-29 | 2023-07-28 | 合肥晶合集成电路股份有限公司 | 金属硅化物的制备方法 |
| CN116504717B (zh) * | 2023-06-29 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 金属硅化物的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6511886B2 (en) | Method for manufacturing trench-gate type power semiconductor device | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| US20010034109A1 (en) | Trench seimconductor devices reduced trench pitch | |
| CN113594039A (zh) | 半导体结构及其形成方法 | |
| CN115692204A (zh) | 一种提高rf ldmos的性能及可靠性的方法 | |
| CN111508843B (zh) | 半导体器件及其形成方法 | |
| CN112582468A (zh) | Sgt器件及其制备方法 | |
| JP4801323B2 (ja) | 半導体装置の製造方法 | |
| CN112133750B (zh) | 深沟槽功率器件及其制备方法 | |
| CN114429985B (zh) | 具有栅场板结构的横向功率器件及其制备方法 | |
| CN112992682A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN112490293B (zh) | 半导体器件及其制造方法 | |
| CN112349783B (zh) | 半导体器件及其制造方法 | |
| US11239315B2 (en) | Dual trench isolation structures | |
| CN115101477A (zh) | 一种半导体结构及其制造方法 | |
| CN115911101A (zh) | 一种提高rf ldmos的性能及可靠性的方法 | |
| CN112349784A (zh) | 半导体器件及其制造方法 | |
| CN108630606B (zh) | 半导体结构及其形成方法 | |
| CN111653485A (zh) | 一种改善io器件热载流子效应的方法 | |
| CN116666456B (zh) | 一种半导体器件及其制造方法 | |
| CN114078704B (zh) | Ldmos器件及其形成方法 | |
| TWI833266B (zh) | 半導體裝置與其製造方法 | |
| CN112599601B (zh) | 半导体器件及其制造方法 | |
| CN114783953B (zh) | 一种半导体器件的制作方法 | |
| US20240186411A1 (en) | Semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |