CN116453938A - 一种屏蔽盾的刻蚀方法 - Google Patents
一种屏蔽盾的刻蚀方法 Download PDFInfo
- Publication number
- CN116453938A CN116453938A CN202310311446.5A CN202310311446A CN116453938A CN 116453938 A CN116453938 A CN 116453938A CN 202310311446 A CN202310311446 A CN 202310311446A CN 116453938 A CN116453938 A CN 116453938A
- Authority
- CN
- China
- Prior art keywords
- etching
- photoresist
- layer
- depositing
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 229920000642 polymer Polymers 0.000 claims abstract description 30
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 25
- 239000010937 tungsten Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 238000011161 development Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 41
- 239000000460 chlorine Substances 0.000 claims description 13
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 12
- 229910052801 chlorine Inorganic materials 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- 229910015844 BCl3 Inorganic materials 0.000 claims description 7
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 7
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- BLOIXGFLXPCOGW-UHFFFAOYSA-N [Ti].[Sn] Chemical compound [Ti].[Sn] BLOIXGFLXPCOGW-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种屏蔽盾的刻蚀方法，包括在半导体衬底上淀积形成一层栅介质层，然后沉积多晶硅层并刻蚀形成多晶硅栅极，再沉积氧化层将多晶硅栅极覆盖包裹；沉积氮化钛层和钨金属层，氮化钛层和钨金属层全面覆盖整个衬底表面；涂布光刻胶，曝光显影之后光刻胶定义出屏蔽盾的形成区域；在图案化的光刻胶定义下对钨金属层进行主刻蚀；采用轻微刻蚀工艺对刻蚀产生的覆盖在光刻胶上的聚合物进行刻蚀；采用过刻蚀将氧化层表面的氮化钛层全部去除；通过刻蚀工艺移除全部的光刻胶。本发明通过增加轻微刻蚀的步骤去除覆盖在光刻胶上的聚合物，解决了屏蔽盾刻蚀工艺中由于刻蚀产生的含WClx的聚合物导致后续工艺缺陷的问题，并保证屏蔽盾氧化层的厚度。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种RFLDMOS器件的屏蔽盾的刻蚀方法。
背景技术
RFLDMOS(Radio Frequency Laterally Diffused Metal Oxide Semiconductor，射频横向双扩散场效应晶体管)是一种射频功率器件，具有高增益、高线性、高耐压、高输出功率等特点。RFLDMOS器件被广泛应用于射频基站、无线广播站、雷达等领域，采用功率阵列及多芯片合成，产品输出功率可达500W以上。
在RFLDMOS的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时，为获得良好的射频性能，要求其输入电容Cgs和输出电容Cds也要尽可能小，从而减小寄生电容对器件增益与效率的影响。较高的击穿电压有助于保证器件在实际工作时的稳定性。常规的射频LDMOS器件的结构如图1所示，这种结构在衬底表面的栅极结构上覆盖金属层并刻蚀成场板结构，称之为法拉第屏蔽盾(G-Shield)。法拉第屏蔽盾的作用是降低反馈的栅漏电容(Cgd)，同时由于其在应用中处于零电位，可以起到场板的作用，降低表面电场，从而增大器件的击穿电压，并且能够起到抑制热载流子注入的作用。
屏蔽盾的形成方法一般是在栅极结构制作完成之后，在整个器件表面沉积一层氮化钛层以及一层钨金属层，然后以光刻胶保护住屏蔽盾的形成区域，然后直接对钨金属层以及氮化钛层进行刻蚀形成屏蔽盾，屏蔽盾对栅极结构形成半包的形态，如图2、图3及图4所示，由于刻蚀中钨(W)会与刻蚀气体(BCl3/Cl2)产生很重的含WClx的聚合物(polymer)覆盖在光刻胶上，含W的polymer难以去除，会给后续的工艺造成缺陷(defect)，影响工艺稳定性。
发明内容
有鉴于此，本发明提供一种屏蔽盾的刻蚀方法，用以解决屏蔽盾刻蚀工艺中由于刻蚀产生的含W的polymer难去除导致后续工艺缺陷的问题，并保证屏蔽盾氧化层保留的厚度。
本发明提供一种屏蔽盾的刻蚀方法，至少包括以下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上淀积形成一层栅介质层，然后沉积多晶硅层并刻蚀形成多晶硅栅极，再沉积氧化层将所述多晶硅栅极覆盖包裹；沉积氮化钛层和钨金属层，所述氮化钛层和钨金属层全面覆盖整个衬底表面；然后再涂布光刻胶，曝光显影之后光刻胶定义出屏蔽盾的形成区域；
步骤二、在图案化的光刻胶定义下对钨金属层进行主刻蚀；
步骤三、采用轻微刻蚀工艺对刻蚀产生的覆盖在光刻胶上的聚合物进行刻蚀；
步骤四，采用过刻蚀将氧化层表面的氮化钛层全部去除；
步骤五，通过刻蚀工艺移除全部的光刻胶。
优选地，步骤一中所述半导体衬底为硅衬底。
优选地，步骤一中所述栅介质层为氧化硅层。
优选地，步骤一中所述的氮化钛层的厚度为50～500埃，钨金属层的厚度为500～2000埃。
优选地，步骤二中所述主刻蚀和步骤四中所述过刻蚀采用氯基气体作为刻蚀气体，或者是在刻蚀时在氯基气体的基础上再通入氮气作为混合刻蚀气体。
优选地，所述氯基气体为BCl3/Cl2。
优选地，步骤三中所述聚合物为含WClx的聚合物。
优选地，步骤三中所述轻微刻蚀工艺的条件为：低压强、低功率、采用氟基气体作为刻蚀气体，或者是在刻蚀时在氟基气体的基础上再通入氩气作为混合刻蚀气体。
优选地，所述压强为5mT～20mT，所述功率为500～1200W，所述刻蚀气体为CF4，CF4的流量为20sccm～100sccm，Ar的流量为100sccm～300sccm。
优选地，步骤五中采用干法刻蚀和/或湿法刻蚀去除所述光刻胶。
本发明先采用ME主刻刻蚀钨(W)，之后加一步添加一步低压力，低功率的氟基气体(如CF4/AR)为刻蚀气体的轻微刻蚀，将覆盖在光刻胶上的含WClx的聚合物(polymer)清除，同时剩余的TIN层可以保护下面的屏蔽盾氧化层，然后再通过OE过刻将TiN层刻蚀干净，最后移除光刻胶，由此形成RFLDMOS器件的屏蔽盾，解决了屏蔽盾刻蚀工艺中由于刻蚀产生的含W的polymer难去除导致后续工艺缺陷的问题，并保证屏蔽盾氧化层保留的厚度。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为本发明实施例RFLDMOS器件的剖面示意图；
图2显示为进行钨刻蚀产生的聚合物覆盖在光刻胶上的示意图；
图3显示为现有工艺对屏蔽盾进行刻蚀之后的剖面示意图；
图4显示为现有工艺对屏蔽盾进行刻蚀之后的SEM示意图；
图5显示为本发明实施例的屏蔽盾的刻蚀方法的流程图；
图6-图9显示为本发明实施例屏蔽盾的刻蚀方法各步骤中的结构示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在Tungsten G-shield刻蚀工艺中，在刻蚀中产生的含W的polymer难以去除，影响工艺稳定性。由此，本发明提出了一种屏蔽盾的刻蚀方法，解决了polymer难去除的问题，同时保证了G-shield氧化层残留厚度。
图5显示为本发明实施例屏蔽盾的刻蚀方法的流程图。如图5所示，本发明实施例屏蔽盾的刻蚀方法包括如下步骤：
步骤一、如图6所示，提供一半导体衬底，在半导体衬底上淀积形成一层栅介质层，然后沉积多晶硅层并刻蚀形成多晶硅栅极，再沉积氧化层将多晶硅栅极覆盖包裹；沉积氮化钛层和钨金属层，氮化钛层和钨金属层全面覆盖整个衬底表面；然后再涂布光刻胶(PR)，曝光显影之后光刻胶定义出屏蔽盾的形成区域。
半导体衬底的材质可以为Si、SiC、SiGe、GeAs、InAs、InP或者其它III-V或II-VI族化合物半导体。在本发明实施例中，半导体衬底为硅衬底，栅介质层为氧化硅层，氮化钛层的为50～500埃，钨金属层的厚度为500～2000埃。在本实施例所涉及的工艺参数中，TiN氮化钛层的厚度为150埃，钨(Tungsten)金属层的厚度为800埃。屏蔽盾的形成区域包括多晶硅栅极的一侧形成半包裹的状态，以及在多晶硅栅极的该侧继续延伸覆盖一段栅介质层。
步骤二、在图案化的光刻胶定义下对钨金属层进行主刻蚀。
本发明实施例中，ME(main etch)主刻蚀采用氯基气体作为刻蚀气体，或者是在刻蚀时在氯基气体的基础上再通入氮气作为混合刻蚀气体。通常，采用氯基气体BCl3/Cl2为刻蚀气体，也即，利用BCl3/Cl2对钨金属层进行刻蚀。ME主刻的参数如压强、温度等这里不进行详细叙述，采用实际合适的参数即可。对钨金属层进行刻蚀后，如图2所示，会产生聚合物polymer，该聚合物覆盖在光刻胶上。
步骤三、如图7所示，采用轻微刻蚀工艺对刻蚀产生的覆盖在光刻胶上的聚合物进行刻蚀。
本发明实施例中，由于利用BCl3/Cl2对钨金属层进行刻蚀，产生的聚合物为含WClx的聚合物。按现有的屏蔽盾刻蚀工艺，后续该聚合物难以去除，会造成工艺缺陷。因而本发明实施例增加采用轻微刻蚀工艺进行聚合物的去除，主要进行光刻胶两侧附着的聚合物的去除。本发明实施例轻微刻蚀(slight etch，SE)工艺的条件为：低压强，低功率，采用氟基气体，或者是在刻蚀时在氟基气体的基础上再通入氩气Ar作为混合刻蚀气体。具体地，压强为5mT～20mT，功率为500～1200W，CF4作为刻蚀气体，CF4的流量为20sccm～100sccm，Ar的流量为100sccm～300sccm。如图2和图7所示，经过轻微刻蚀工艺，光刻胶(PR)上的聚合物(如图中箭头所示)减薄，尤其多晶硅栅极上方侧的光刻胶上的聚合物全部去除。
步骤四，如图8所示，采用过刻蚀将氧化层表面的氮化钛层全部去除。
本发明实施例中，OE(over etch)过刻采用氯基气体作为刻蚀气体，或者是在刻蚀时在氯基气体的基础上再通入氮气作为混合刻蚀气体。通常，采用氯基气体BCl3/Cl2为刻蚀气体，也即，利用BCl3/Cl2对氮化钛层进行刻蚀。OE(过刻的参数如压强、温度等这里不进行详细叙述，采用实际合适的参数即可。
步骤五，如图9所示，通过刻蚀工艺移除全部的光刻胶。
本发明实施例中，可以采用干法刻蚀、或湿法刻蚀，或者干、湿法刻蚀的混合工艺，将光刻胶完全去除。干法刻蚀工艺如等离子体刻蚀，湿法则是采用强酸腐蚀工艺，这里不再赘述。
本发明实施例先采用ME主刻刻蚀钨(W)，之后加一步添加一步低压力，低功率的氟基气体(如CF4/AR)为刻蚀气体的轻微刻蚀，将覆盖在光刻胶上的含WClx的聚合物(polymer)清除，同时剩余的TIN层可以保护下面的屏蔽盾氧化层，然后再通过OE过刻将TiN层刻蚀干净，最后移除光刻胶，由此形成RFLDMOS器件的屏蔽盾，解决了屏蔽盾刻蚀工艺中由于刻蚀产生的含WClx的聚合物难去除导致后续工艺缺陷的问题，并保证屏蔽盾氧化层保留的厚度。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种屏蔽盾的刻蚀方法，其特征在于，包括以下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上淀积形成一层栅介质层，然后沉积多晶硅层并刻蚀形成多晶硅栅极，再沉积氧化层将所述多晶硅栅极覆盖包裹；沉积氮化钛层和钨金属层，所述氮化钛层和钨金属层全面覆盖整个衬底表面；然后再涂布光刻胶，曝光显影之后光刻胶定义出屏蔽盾的形成区域；
步骤二、在图案化的光刻胶定义下对钨金属层进行主刻蚀；
步骤三、采用轻微刻蚀工艺对刻蚀产生的覆盖在光刻胶上的聚合物进行刻蚀；
步骤四，采用过刻蚀将氧化层表面的氮化钛层全部去除；
步骤五，通过刻蚀工艺移除全部的光刻胶。
2.根据权利要求1所述的屏蔽盾的刻蚀方法，其特征在于，步骤一中所述半导体衬底为硅衬底。
3.根据权利要求1所述的屏蔽盾的刻蚀方法，其特征在于，步骤一中所述栅介质层为氧化硅层。
4.根据权利要求1所述的屏蔽盾的刻蚀方法，其特征在于，步骤一中所述的氮化钛层的厚度为50～500埃，钨金属层的厚度为500～2000埃。
5.根据权利要求1所述的屏蔽盾的刻蚀方法，其特征在于，步骤二中所述主刻蚀和步骤四中所述过刻蚀采用氯基气体作为刻蚀气体，或者是在刻蚀时在氯基气体的基础上再通入氮气作为混合刻蚀气体。
6.根据权利要求5所述的屏蔽盾的刻蚀方法，其特征在于，所述氯基气体为BCl3/Cl2。
7.根据权利要求5所述的屏蔽盾的刻蚀方法，其特征在于，步骤三中所述聚合物为含WClx的聚合物。
8.根据权利要求1所述的屏蔽盾的刻蚀方法，其特征在于，步骤三中所述轻微刻蚀工艺的条件为：低压强、低功率、采用氟基气体作为刻蚀气体，或者是在刻蚀时在氟基气体的基础上再通入氩气作为混合刻蚀气体。
9.根据权利要求8所述的屏蔽盾的刻蚀方法，其特征在于，所述压强为5mT～20mT，所述功率为500～1200W，所述刻蚀气体为CF4，CF4的流量为20sccm～100sccm，Ar的流量为100sccm～300sccm。
10.根据权利要求1所述的屏蔽盾的刻蚀方法，其特征在于，步骤五中采用干法刻蚀和/或湿法刻蚀去除所述光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310311446.5A CN116453938A (zh) | 2023-03-28 | 2023-03-28 | 一种屏蔽盾的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310311446.5A CN116453938A (zh) | 2023-03-28 | 2023-03-28 | 一种屏蔽盾的刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116453938A true CN116453938A (zh) | 2023-07-18 |
Family
ID=87134841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310311446.5A Pending CN116453938A (zh) | 2023-03-28 | 2023-03-28 | 一种屏蔽盾的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116453938A (zh) |
-
2023
- 2023-03-28 CN CN202310311446.5A patent/CN116453938A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104332498B (zh) | 一种斜场板功率器件及斜场板功率器件的制备方法 | |
| US9799746B2 (en) | Preventing leakage inside air-gap spacer during contact formation | |
| CN101076924A (zh) | 在soi晶片中包括凹陷的源/漏区的半导体制造工艺 | |
| US6551937B2 (en) | Process for device using partial SOI | |
| JP2007535162A (ja) | 半導体デバイスおよびかかるデバイスを製造する方法 | |
| US20220384640A1 (en) | Laterally diffused mosfet and method of fabricating the same | |
| CN110581101B (zh) | 半导体器件及其形成方法 | |
| US20030146490A1 (en) | Semiconductor device and method of providing regions of low substrate capacitance | |
| KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| CN116453938A (zh) | 一种屏蔽盾的刻蚀方法 | |
| US20060046389A1 (en) | Manufacturing process and structure of integrated circuit | |
| CN113540214B (zh) | 屏蔽盾的刻蚀方法 | |
| CN103545194B (zh) | 射频功率vdmosfet屏蔽栅结构的制作方法 | |
| CN115939187A (zh) | 屏蔽盾结构及其制造方法 | |
| CN109148389B (zh) | 温度循环测试时阻止产生裂纹的器件和工艺方法 | |
| US9293379B2 (en) | Semiconductor structure with layers having different hydrogen contents | |
| CN111681962B (zh) | 屏蔽栅功率器及其制造方法 | |
| US20080160701A1 (en) | Method of Fabricating Trench Gate Type MOSFET Device | |
| JP2015072940A (ja) | トランジスタおよびその製造方法 | |
| WO2023205936A1 (zh) | 半导体器件及其制备方法 | |
| CN112838009B (zh) | 屏蔽栅沟槽功率器件的制造方法 | |
| US20230187385A1 (en) | Rfldmos device and manufacturing method thereof | |
| US20230135889A1 (en) | Integrated circuit device with improved oxide edging | |
| KR100955182B1 (ko) | 반도체 소자의 제조방법 | |
| US10304692B1 (en) | Method of forming field effect transistor (FET) circuits, and forming integrated circuit (IC) chips with the FET circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |