CN115939058A - 一种封装结构及封装方法 - Google Patents
一种封装结构及封装方法 Download PDFInfo
- Publication number
- CN115939058A CN115939058A CN202211556123.4A CN202211556123A CN115939058A CN 115939058 A CN115939058 A CN 115939058A CN 202211556123 A CN202211556123 A CN 202211556123A CN 115939058 A CN115939058 A CN 115939058A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging
- substrate
- opening
- encapsulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种封装结构及封装方法,属于电子封装技术领域。封装结构包括基板、芯片、第一包封体、第二包封体和开孔;基板的正面设置基岛和引脚;芯片设于基岛上;芯片与引脚通过焊丝电性连接;第一包封体设于基岛上,用于包封焊丝的一部分和芯片;第二包封体用于包封基板的整个正面结构;开孔为盲孔,开孔以第二包封体的外表面为始,完全贯穿第二包封体后延伸至第一包封体上。封装方法用于制造上述的封装结构。本发明能够解决现有技术中的传感器类型的封装结构反应灵敏度低、可靠性差及容易失效的问题。
Description
技术领域
本发明涉及电子封装技术领域,尤其涉及一种封装结构及封装方法。
背景技术
对于一些传感器类型的芯片封装结构来说,在利用传统的封装工艺进行封装后,由于封装所用胶体的阻隔,被包覆起来的传感器不容易接收到外界信号,导致传感器的反应灵敏度降低;同时,胶体包覆过程中,已经完成金属键合的金属引线很容易受到冲击被冲弯,影响连接的可靠性;当封装结构通过回流焊焊接至电路板上或者环境温度湿度发生变化时,基板与胶体之间很容易发生分层,分层会延伸到芯片处,最终导致产品失效。
发明内容
本发明的目的在于提供一种封装结构及封装方法,能够解决现有技术中的传感器类型的封装结构反应灵敏度低、可靠性差及容易失效的问题。
为实现上述目的,提供以下技术方案:
一种封装结构,包括:
基板,所述基板的正面设置基岛和引脚;
芯片,所述芯片设于所述基岛上;所述芯片与所述引脚通过焊丝电性连接;
第一包封体,所述第一包封体设于所述基岛上,用于包封所述焊丝的一部分和所述芯片;
第二包封体,所述第二包封体用于包封所述基板的整个正面结构;
开孔,所述开孔为盲孔,所述开孔以所述第二包封体的外表面为始,完全贯穿所述第二包封体后延伸至所述第一包封体上。
作为上述封装结构的一种可选方案,所述第一包封体在所述开孔处的包封厚度大于零,且小于其余部分的包封厚度。
作为上述封装结构的一种可选方案,所述芯片为传感器,所述开孔开设于所述传感器的接收器的位置处。
作为上述封装结构的一种可选方案,所述芯片为光敏传感器,所述第一包封体为透光包封体。
作为上述封装结构的一种可选方案,所述第一包封体为无色透光包封体;或所述第一包封体为有色透光包封体。
作为上述封装结构的一种可选方案,所述基板的反面设置第二电镀层。
一种用于制造上述任一所述的封装结构的封装方法,包括如下步骤:
准备基板,在基板上刻蚀出引脚及基岛;
在基板的背面贴一层胶膜形成引线框架;
将芯片安装于基岛上,并打线作业,使引脚与芯片通过焊丝电性相连;
覆胶包封形成第一包封体,将芯片和焊丝的一部分包覆,烘烤使第一包封体固化;
覆胶包封形成第二包封体,将基板整个正面结构封装,去除基板背面的胶膜,并烘烤使第二包封体固化;
开设开孔。
作为上述封装方法的一种可选方案,开孔采用激光开孔。
作为上述封装方法的一种可选方案,在开设开孔后,在基板的背面电镀第二电镀层。
作为上述封装方法的一种可选方案,第二电镀层电镀完成后,切割产品,使产品呈单颗状态。
与现有技术相比,本发明的有益效果:
该封装结构中第一包封体的设置至少具有以下作用:一是提高芯片与基岛之间连接的紧密性,第一包封体和第二包封体相当于在芯片外进行了双重包封,这样即使基板与第二包封体之间发生分层,受到第一包封体的阻隔,分层也不会轻易延伸到芯片处,导致产品失效;二是由于焊丝的一部分被第一包封体包封住,焊丝能够保证位置稳定,后续再进行第二包封体包覆的时候焊丝就不易被冲弯,提高了焊丝连接的可靠性;而封装结构中开孔的设置则至少具有以下作用:首先,开孔能够增大整个封装结构的表面积,进而有利于产品散热;其次,当芯片为传感器时,开孔可以开设于传感器的接收器的位置处,以去除此处的大部分包封体,减少阻隔,使得信号可以容易接收,提高传感器的灵敏度。
附图说明
图1为本发明实施例中一种封装结构的示意图;
图2为本发明实施例中引线框架的示意图;
图3为本发明实施例中芯片与基岛的连接示意图;
图4为本发明实施例中芯片与引脚的连接示意图;
图5为本发明实施例中第一包封体的形成示意图;
图6为本发明实施例中第二包封体的形成示意图;
图7为本发明实施例中开孔的形成示意图;
图8为本发明实施例中封装方法的流程图。
附图标记:
10、引线框架;20、芯片;30、第一包封体;40、第二包封体;50、开孔;60、焊丝;80、第一电镀层;90、第二电镀层;
11、引脚;12、基岛;13、胶膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,术语“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
本实施例提供一种封装结构,用于对芯片进行封装。具体地,参考图1,封装结构包括基板、芯片20、第一包封体30、第二包封体40及开孔50;基板的正面设置基岛12和引脚11;芯片20设于基岛12上,芯片20与引脚11通过焊丝60电性连接;第一包封体30设于基岛12上,用于包封焊丝60的一部分和芯片20;第二包封体40用于包封基板的整个正面结构;开孔50为盲孔,开孔50以第二包封体40的外表面为始,完全贯穿第二包封体40后延伸至第一包封体30上。
上述封装结构中第一包封体30的设置至少具有以下作用:一是提高芯片20与基岛12之间连接的紧密性,第一包封体30和第二包封体40相当于在芯片20外进行了双重包封,这样即使基板与第二包封体40之间发生分层,受到第一包封体30的阻隔,分层也不会轻易延伸到芯片20处,导致产品失效;二是由于焊丝60的一部分被第一包封体30包封住,焊丝60能够保证位置稳定,后续再进行第二包封体40包覆的时候焊丝60就不易被冲弯,提高了焊丝60连接的可靠性;而封装结构中开孔50的设置则至少具有以下作用:首先,开孔50能够增大整个封装结构的表面积,进而有利于产品散热;其次,当芯片20为传感器时,开孔50可以开设于传感器的接收器的位置处,以去除此处的大部分包封体,减少阻隔,使得信号可以容易接收,提高传感器的灵敏度;具体实施时,如果开孔50的尺寸足够大,还可以将外部的信号发射器置于开孔50内,提高封装结构紧凑性的同时,缩短传感距离,进一步提高传感器的灵敏度。
一种实施方式中,芯片20为光敏传感器;光敏传感器是对外界光信号或光辐射有响应或转换功能的敏感装置;第一包封体30为透光包封体,即光能够透过第一包封体30,进而被包覆于第一包封体30内的光敏传感器接收,实现光信号的传递。具体可选地,第一包封体30为无色透光包封体,能够将光完全透过;或者,第一包封体30为有色透光包封体,可以用于过滤掉光中一些波长范围的光,只允许一定波长范围内的光通过,即针对性透光,以满足芯片20对特定光信号的接收。
另一种实施方式中,芯片20为霍尔传感器;霍尔传感器是根据霍尔效应制作的一种磁场传感器,它可以检测磁场及其变化,可在各种与磁场有关的场合中使用。具体实施时,当外部电磁场发生变化时,磁场信号通过第一包封体30传递至霍尔传感器处,霍尔传感器接收相关信号实现信息反馈。
进一步地,第一包封体30在开孔50处的包封厚度大于零,且小于其余部分的包封厚度。即开孔50并不完全贯穿第一包封体30,而是会在芯片20表面保留一定厚度的第一包封体30,避免芯片20暴露,对芯片20仍起到一定的保护作用;而将其余部分的包封厚度设置地比开孔50处的厚,则是为了保证其余地方的第一包封体30可以对芯片20充分保护。示例地,第一包封体30在开孔50处的包封厚度d的取值范围为20-30μm。当然,根据传感器灵敏度及保护需要,这个取值范围可以适应性变化,这里不做具体限定。
具体地,基岛12和引脚11均通过蚀刻工艺形成。焊丝60即为金属引线,金属引线连接芯片20与引脚11的过程即为打线或者金属键合;在实施芯片20装片之前,可以在引脚11及基岛12的上表面电镀第一电镀层80,第一电镀层80为银镀层或者金镀层,银或者金是良好的导电材料,方便实施打线操作。具体实施时,焊丝60的一端与引脚11相连,另一端与芯片20相连,因为第一包封体30位于基岛12上,用于包封芯片20,因此第一包封体30所包封的是焊丝60靠近芯片20的那一部分,即焊丝60与芯片20相连的那一端。
示例地,开孔50沿芯片20的厚度方向延伸;因为芯片20沿水平方向的两侧均通过焊丝60与相应侧的引脚11相连,为了避免开孔50损坏焊丝60,令开孔50沿垂直于芯片20的方向延伸,以尽可能避开焊丝60,避免产品报废。开孔50的宽度根据芯片大小、芯片类型及焊丝60的位置适应性调节。
本实施例还提供一种制造上述封装结构的封装方法,参考图8,该封装方法包括如下步骤:
准备基板,在基板上刻蚀出引脚11及基岛12;
在基板的背面贴一层胶膜13形成引线框架10(参考图2);
将芯片20安装于基岛12上(参考图3),并打线作业,使引脚11与芯片20通过焊丝60电性相连(参考图4);
覆胶包封形成第一包封体30,将芯片20和焊丝60的一部分封装,烘烤使第一包封体30固化(参考图5);
覆胶包封形成第二包封体40,将基板整个正面结构封装(参考图6),去除基板背面的胶膜13,并烘烤使第二包封体40固化;
开设开孔50(参考图7)。
具体地,在基板的背面贴设的胶膜13是耐高温胶膜,目的是避免实施第二包封体40的包封时,包封体外溢;待包封完成,进行烘烤固化前,将胶膜13去除掉。更具体地,芯片20通过球焊工艺装片于基岛12上。
示例地,开孔50采用激光开孔的方式进行开设。
进一步地,参考图1,在开设开孔50后,在基板的背面电镀第二电镀层90。这里所电镀的第二电镀层90是为了提高封装结构的焊接性,方便后续将封装结构焊接至电路板上。可选地,第二电镀层90为锡镀层;锡镀层具有优良的抗蚀性和可焊性。具体实施时,第二电镀层90仅存在于引脚11及基岛12处。
更进一步地,第二电镀层90电镀完成后,切割产品,使产品呈单颗状态。由于产品一般都是呈条状进行批量生产的,来提高生产效率的,因此最终都需要进行单颗产品的切割作业。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种封装结构,其特征在于,包括:
基板,所述基板的正面设置基岛(12)和引脚(11);
芯片(20),所述芯片(20)设于所述基岛(12)上;所述芯片(20)与所述引脚(11)通过焊丝(60)电性连接;
第一包封体(30),所述第一包封体(30)设于所述基岛(12)上,用于包封所述焊丝(60)的一部分和所述芯片(20);
第二包封体(40),所述第二包封体(40)用于包封所述基板的整个正面结构;
开孔(50),所述开孔(50)为盲孔,所述开孔(50)以所述第二包封体(40)的外表面为始,完全贯穿所述第二包封体(40)后延伸至所述第一包封体(30)上。
2.根据权利要求1所述的封装结构,其特征在于,所述第一包封体(30)在所述开孔(50)处的包封厚度大于零,且小于其余部分的包封厚度。
3.根据权利要求1所述的封装结构,其特征在于,所述芯片(20)为传感器,所述开孔(50)开设于所述传感器的接收器的位置处。
4.根据权利要求1所述的封装结构,其特征在于,所述芯片(20)为光敏传感器,所述第一包封体(30)为透光包封体。
5.根据权利要求4所述的封装结构,其特征在于,所述第一包封体(30)为无色透光包封体;或所述第一包封体(30)为有色透光包封体。
6.根据权利要求1所述的封装结构,其特征在于,所述基板的反面设置第二电镀层(90)。
7.一种用于制造权利要求1-6任一项所述的封装结构的封装方法,其特征在于,包括如下步骤:
准备基板,在基板上刻蚀出引脚(11)及基岛(12);
在基板的背面贴一层胶膜(13)形成引线框架(10);
将芯片(20)安装于基岛(12)上,并打线作业,使引脚(11)与芯片(20)通过焊丝(60)电性相连;
覆胶包封形成第一包封体(30),将芯片(20)和焊丝(60)的一部分包覆,烘烤使第一包封体(30)固化;
覆胶包封形成第二包封体(40),将基板整个正面结构封装,去除基板背面的胶膜(13),并烘烤使第二包封体(40)固化;
开设开孔(50)。
8.根据权利要求7所述的封装方法,其特征在于,开孔(50)采用激光开孔。
9.根据权利要求7所述的封装方法,其特征在于,在开设开孔(50)后,在基板的背面电镀第二电镀层(90)。
10.根据权利要求9所述的封装方法,其特征在于,第二电镀层(90)电镀完成后,切割产品,使产品呈单颗状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211556123.4A CN115939058A (zh) | 2022-12-06 | 2022-12-06 | 一种封装结构及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211556123.4A CN115939058A (zh) | 2022-12-06 | 2022-12-06 | 一种封装结构及封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115939058A true CN115939058A (zh) | 2023-04-07 |
Family
ID=86553275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211556123.4A Pending CN115939058A (zh) | 2022-12-06 | 2022-12-06 | 一种封装结构及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939058A (zh) |
-
2022
- 2022-12-06 CN CN202211556123.4A patent/CN115939058A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6515356B1 (en) | Semiconductor package and method for fabricating the same | |
KR0184588B1 (ko) | 일체식 회로 패키지용 다층 리드프레임 | |
CN101657748B (zh) | 光耦合器封装 | |
US20020079592A1 (en) | Flip chip type quad flat non-leaded package | |
TWI404175B (zh) | 具電性連接結構之半導體封裝件及其製法 | |
US20220254695A1 (en) | Embedded package structure and preparation method therefor, and terminal | |
US20090057799A1 (en) | Sensor semiconductor device and method for fabricating the same | |
US6483187B1 (en) | Heat-spread substrate | |
JP2013065869A (ja) | 垂直に取り付けることのできるicパッケージを作る方法 | |
CN112310126B (zh) | 光学距离传感模组及其加工方法、电子设备 | |
CN101431031A (zh) | 半导体封装件及其制法 | |
US20040070948A1 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
CN104517929A (zh) | 封装载板 | |
CN218849465U (zh) | 一种封装结构 | |
CN115939058A (zh) | 一种封装结构及封装方法 | |
CN112020222A (zh) | 内埋电路板及其制作方法 | |
CN115939109A (zh) | 封装结构、封装结构的制作方法及电子设备 | |
JP2001177159A (ja) | 半導体装置 | |
JPH04255264A (ja) | 混成集積回路 | |
JPH11131283A (ja) | 赤外線リモートコントロール受光ユニット及びその製造方法 | |
JP3068667B2 (ja) | 光結合装置 | |
JP3585952B2 (ja) | 光結合装置 | |
KR100565766B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
JP2981371B2 (ja) | 光結合装置 | |
JPS6027181B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |