JPS6027181B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6027181B2 JPS6027181B2 JP51130900A JP13090076A JPS6027181B2 JP S6027181 B2 JPS6027181 B2 JP S6027181B2 JP 51130900 A JP51130900 A JP 51130900A JP 13090076 A JP13090076 A JP 13090076A JP S6027181 B2 JPS6027181 B2 JP S6027181B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- recess
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は電気的相互接続を有する半導体装置の製造方法
に関するものであり、具体的に言えば、テープキャリア
方式による半導体素子を絶縁基板上の配線層に電気的に
良好に接続する方法に関するものである。
に関するものであり、具体的に言えば、テープキャリア
方式による半導体素子を絶縁基板上の配線層に電気的に
良好に接続する方法に関するものである。
半導体技術の最近の趨勢は、より高い動作速度、より少
ない製造費用、及び高い構成素子の信頼性を達成する為
に半導体装置の超４・型化の方向へ向っている。
ない製造費用、及び高い構成素子の信頼性を達成する為
に半導体装置の超４・型化の方向へ向っている。
しかし、超小型化された半導体装置が、その作られる方
法にかかわらず各々の半導体素子と支持基板との間に電
気的接続が形成されねばならず、基板から各々の半導体
素子の所望の回路部分へ延びる信頼しうる外部的電気導
体を設ける際に、技術的な諸問題を生じさせている。そ
の結果、半導体素子と支持基板との間の堅実にして信頼
性のある接続方法が見出され得ないことが、高信頼性を
要する電気的機器、例えば計算機に利用することを阻ん
でいる。以上の諸問題を解決するための従来の製造方法
の一例を、第１図から第４図に示してある。
法にかかわらず各々の半導体素子と支持基板との間に電
気的接続が形成されねばならず、基板から各々の半導体
素子の所望の回路部分へ延びる信頼しうる外部的電気導
体を設ける際に、技術的な諸問題を生じさせている。そ
の結果、半導体素子と支持基板との間の堅実にして信頼
性のある接続方法が見出され得ないことが、高信頼性を
要する電気的機器、例えば計算機に利用することを阻ん
でいる。以上の諸問題を解決するための従来の製造方法
の一例を、第１図から第４図に示してある。
先づ「第１図のように、フレキシブルな絶縁性フィルム
２上に固着したりードーに半導体素子３を接続する。次
に第２図、第３図に示すように、半導体素子３を接続し
たままリードーを切断し、リード片１′を曲げて成形す
る。リード片１′を成形した半導体素子３を第４図のよ
うにセラミミク基板５上に金属層７を介して実装する。
この際素子３の固着は例えば半田で行ない、リード片１
′と配線層６との後続は半田付けでもよいし、超音波接
続でもよい。この実装方法によれば、従来のデュアルィ
ンラィン形にパッケージした半導体装置を基板に組み込
む方法に比べて、同一面積の基板上に実装される素子の
数が格段に増加し、従って素子相互間の距離が小さくな
り、動作速度を上げることができる。
２上に固着したりードーに半導体素子３を接続する。次
に第２図、第３図に示すように、半導体素子３を接続し
たままリードーを切断し、リード片１′を曲げて成形す
る。リード片１′を成形した半導体素子３を第４図のよ
うにセラミミク基板５上に金属層７を介して実装する。
この際素子３の固着は例えば半田で行ない、リード片１
′と配線層６との後続は半田付けでもよいし、超音波接
続でもよい。この実装方法によれば、従来のデュアルィ
ンラィン形にパッケージした半導体装置を基板に組み込
む方法に比べて、同一面積の基板上に実装される素子の
数が格段に増加し、従って素子相互間の距離が小さくな
り、動作速度を上げることができる。
また、絶縁性フィルム上に固定されたりードに半導体素
子を接続するには、熱圧着によって全リードを同時に行
うことができるので組立コストを低減することができる
。また、前記リードは金線などのワイヤに比べて太く作
ってあるのでその強度は約１の音大きくなり、信頚性が
向上する。以上のように、この組立・実装方式によれば
、従来のワイヤ・ボンディングを行なってデュアルィン
ラィン形のパッケージに封止し、このパッケージを基板
に組み込む方法に比べて、動作速度や製造コスト、信頼
性等を大幅に向上させることができるのであるが、依然
として問題は残っている。問題の一つは、フィルム上の
貫通孔に突出したりードを長くしなければならない点で
ある。
子を接続するには、熱圧着によって全リードを同時に行
うことができるので組立コストを低減することができる
。また、前記リードは金線などのワイヤに比べて太く作
ってあるのでその強度は約１の音大きくなり、信頚性が
向上する。以上のように、この組立・実装方式によれば
、従来のワイヤ・ボンディングを行なってデュアルィン
ラィン形のパッケージに封止し、このパッケージを基板
に組み込む方法に比べて、動作速度や製造コスト、信頼
性等を大幅に向上させることができるのであるが、依然
として問題は残っている。問題の一つは、フィルム上の
貫通孔に突出したりードを長くしなければならない点で
ある。
第４図に示すように、半導体素子３の上面の電極４に接
続されたりード片１′は、素子の下面と同じ高さの配層
線６に接続されねばならず、必然的に長くなる。その結
果、リード片１′を形成する過程で不整列が生じ、製造
歩蟹りを下げる欠点があった。また、半導体素子３をセ
ラミック基板５上に固着する際に、リード片１′の先端
が配線層６の接続位置に一致するように位置合わせをし
なければならず、作業能率を著しく低下させる。
続されたりード片１′は、素子の下面と同じ高さの配層
線６に接続されねばならず、必然的に長くなる。その結
果、リード片１′を形成する過程で不整列が生じ、製造
歩蟹りを下げる欠点があった。また、半導体素子３をセ
ラミック基板５上に固着する際に、リード片１′の先端
が配線層６の接続位置に一致するように位置合わせをし
なければならず、作業能率を著しく低下させる。
更に、もう一つの欠点は、接続されたりード片と半導体
素子の端縁とが接触し、電気的にショートを起こす可能
性がある点である。
素子の端縁とが接触し、電気的にショートを起こす可能
性がある点である。
従来のデュアルィンラィン形の半導体装置を基板に組み
込む場合は、ショートを起こして不良になった半導体装
置だけを交換すればよいが、本方式では半導体素子が直
接基板に固着しているため、不良となった素子だけを交
換することは困難である。従って、素子に対する信頼性
はより高いものが要求され、ショートが絶対に起こらな
いものが必要となってくる。この匁点を解消する一つの
方法は、第５図に示すように、リード片１′を持ち上げ
るように成形することである。
込む場合は、ショートを起こして不良になった半導体装
置だけを交換すればよいが、本方式では半導体素子が直
接基板に固着しているため、不良となった素子だけを交
換することは困難である。従って、素子に対する信頼性
はより高いものが要求され、ショートが絶対に起こらな
いものが必要となってくる。この匁点を解消する一つの
方法は、第５図に示すように、リード片１′を持ち上げ
るように成形することである。
しかし、この方法はリード片が持ち上げられた分だけ長
くなり、それに比例して製造歩留りが下がり、先に挙げ
た製造コストの低減という要請に逆行するものである。
本発明の目的は、テープ・キャリア方式による組立・実
装方法の特色を損うことなく、絶縁性フィルム上に形成
したりード・パタンの製造歩留りを上げ、半導体素子の
実装工数を減少し、且つリード片と半導体素子の端縁と
の接触を防ぐことにより信頼性を高める半導体装置の製
造方法を提供することにある。
くなり、それに比例して製造歩留りが下がり、先に挙げ
た製造コストの低減という要請に逆行するものである。
本発明の目的は、テープ・キャリア方式による組立・実
装方法の特色を損うことなく、絶縁性フィルム上に形成
したりード・パタンの製造歩留りを上げ、半導体素子の
実装工数を減少し、且つリード片と半導体素子の端縁と
の接触を防ぐことにより信頼性を高める半導体装置の製
造方法を提供することにある。
本発明の実施例を第６図に示す。
半導体素子３の表面にはセラミック基板６上に配線層６
に至る長さに切断されたりード片１′が接続されている
。この半導体素子３を支持するセラミック基板５には、
半導体素子３の外周よりも若干大きく、その厚さよりも
深い寸法の凹部８が設けられている。この凹部８の底面
には、該底面と半導体素子の裏面とを固着し、且つ半導
体素子表面の高さがセラミック基板上の配線面より低く
なるように、金属層が設けられている。また凹部周辺の
セラミック基板上には、前記リード片１′と合致するよ
うに配線層６が設けられており、このリード片１′の他
端が該配線層６と接続されている。以上のような実装方
式の半導体装置を得るには、リード片が接続されている
半導体素子を、セラミック基板上の凹部の底面に押し付
け、底面に設けられた金属層に固着した後、リード片の
池端を配線層に接続すればよい。以下、図面を用いて上
記の実装方法を詳細に説明する。第７図に、貫通孔を備
えた絶縁性フィルム２上にリード・パタンを形成し、そ
のリード１の先端に半導体素子３を接続した状態を示し
てある。
に至る長さに切断されたりード片１′が接続されている
。この半導体素子３を支持するセラミック基板５には、
半導体素子３の外周よりも若干大きく、その厚さよりも
深い寸法の凹部８が設けられている。この凹部８の底面
には、該底面と半導体素子の裏面とを固着し、且つ半導
体素子表面の高さがセラミック基板上の配線面より低く
なるように、金属層が設けられている。また凹部周辺の
セラミック基板上には、前記リード片１′と合致するよ
うに配線層６が設けられており、このリード片１′の他
端が該配線層６と接続されている。以上のような実装方
式の半導体装置を得るには、リード片が接続されている
半導体素子を、セラミック基板上の凹部の底面に押し付
け、底面に設けられた金属層に固着した後、リード片の
池端を配線層に接続すればよい。以下、図面を用いて上
記の実装方法を詳細に説明する。第７図に、貫通孔を備
えた絶縁性フィルム２上にリード・パタンを形成し、そ
のリード１の先端に半導体素子３を接続した状態を示し
てある。
リード・パタンは、例えば、銅箔を絶縁性フィルム上に
接続しておいてフオト・レジストで覆い、露光を行なっ
た後現像し、塩化第二鉄溶液によって数ミクロンから数
十ミクロンの精度で形成することができる。リード１を
半導体素子３上の電極４に接続する方法としては、例え
ばＩＪ−ド１に錫メッキを施し、電極４を金で形成すれ
ば、熱圧着によって全リードと電極を同時に短時間で後
続することができる。次に第８図に示すように、半導体
素子３を接続した状態でリード１を貫通孔内部で切断す
る。
接続しておいてフオト・レジストで覆い、露光を行なっ
た後現像し、塩化第二鉄溶液によって数ミクロンから数
十ミクロンの精度で形成することができる。リード１を
半導体素子３上の電極４に接続する方法としては、例え
ばＩＪ−ド１に錫メッキを施し、電極４を金で形成すれ
ば、熱圧着によって全リードと電極を同時に短時間で後
続することができる。次に第８図に示すように、半導体
素子３を接続した状態でリード１を貫通孔内部で切断す
る。
切断された自由端のりード片１′の長さは、後にセラミ
ック基板上の配線層に接続できる程度に必要最小限の長
さでよい。第９図にリード片１′を接続した半導体素子
３をセラミック基板５上の凹部８にはめ込む様子を示し
てある。
ック基板上の配線層に接続できる程度に必要最小限の長
さでよい。第９図にリード片１′を接続した半導体素子
３をセラミック基板５上の凹部８にはめ込む様子を示し
てある。
半導体素子３は吸着治具９で凹部８に運ばれ、押し込ま
れる。凹部８の大きさは、半導体素子３の外周よりも若
干大きくし、作業能率に支障をきたさない程度に小さく
した方がよい。こうすることにより、半導体素子が多少
ずれてもリード片と配線層とを位置合わせする必要がな
く、作業を容易に行なうことができる。凹部の底面には
、あらかじめ金ペーストが塗ってあり、基板を３４０〜
３５０ｑｏに加熱した状態で金・シリコンの金属片をは
さんで半導体素子３を底面に押し付ければこれらの金属
層７を介して容易に固着することができる。あるいは、
熱抵抗の少ないェポキシ系樹脂、例えば米国ェポテック
社のＡＢＬＥＢＯＮＤ８２６−１を使えば、素子の固着
をより容易に行なうことができる。
れる。凹部８の大きさは、半導体素子３の外周よりも若
干大きくし、作業能率に支障をきたさない程度に小さく
した方がよい。こうすることにより、半導体素子が多少
ずれてもリード片と配線層とを位置合わせする必要がな
く、作業を容易に行なうことができる。凹部の底面には
、あらかじめ金ペーストが塗ってあり、基板を３４０〜
３５０ｑｏに加熱した状態で金・シリコンの金属片をは
さんで半導体素子３を底面に押し付ければこれらの金属
層７を介して容易に固着することができる。あるいは、
熱抵抗の少ないェポキシ系樹脂、例えば米国ェポテック
社のＡＢＬＥＢＯＮＤ８２６−１を使えば、素子の固着
をより容易に行なうことができる。
半導体素子を固着した後は、凹部の外に出たりード片１
′の自由端を基板上の配線層６に接続すればよい。
′の自由端を基板上の配線層６に接続すればよい。
第１０図に加圧・加熱用沿具１０でリード片１′を配線
層６上に接続位置に同時に熱圧着接続している状態を示
してあり、例えば、配線層６の接続位置を、リード片１
′を錫メッキにすればこれは容易に接続を行うことがで
きる。また超音波接合により、一点ずつ接続することも
可能である。第１１図〜第１４図はそれぞれ本発明によ
り製造された半導体装置の実施例を示す。
層６上に接続位置に同時に熱圧着接続している状態を示
してあり、例えば、配線層６の接続位置を、リード片１
′を錫メッキにすればこれは容易に接続を行うことがで
きる。また超音波接合により、一点ずつ接続することも
可能である。第１１図〜第１４図はそれぞれ本発明によ
り製造された半導体装置の実施例を示す。
第１１図のようにセラミック基板５の厚さ等の制限から
凹部を十分に深くすることができない場合は、リードを
切断した後に図のようにリード片１′を持ち上げるよう
に成形し、凹部ににはめ込む。
凹部を十分に深くすることができない場合は、リードを
切断した後に図のようにリード片１′を持ち上げるよう
に成形し、凹部ににはめ込む。
この場合も凹部は半導体素子よりも若干大きい程度でよ
い。第１２図は、リード片も含めて半導体素子を基板上
に露出させることができない場合に、凹部内に段差を設
けて基板５上に配線層６をこの段差部に形成し、半導体
素子を実装した後、凹部にシリコン樹脂１１を流し込ん
で素子が空気にさらされることを防いだ実施例である。
い。第１２図は、リード片も含めて半導体素子を基板上
に露出させることができない場合に、凹部内に段差を設
けて基板５上に配線層６をこの段差部に形成し、半導体
素子を実装した後、凹部にシリコン樹脂１１を流し込ん
で素子が空気にさらされることを防いだ実施例である。
液状のシリコン樹脂を硬化させるには１５０ｑｏで１時
間程炉の中でべ−クすればよい。更に高信頼性が要求さ
れる場合は、第１３図のようにシームウェルド‘こよっ
て溶接封止を行なうこともできる。
間程炉の中でべ−クすればよい。更に高信頼性が要求さ
れる場合は、第１３図のようにシームウェルド‘こよっ
て溶接封止を行なうこともできる。
例えば、セラミック基板５上に凹部の縁に金層１３を設
けてシール・リングを形成し、キャップ１２はコバール
上にニッケルメッキを施したものを使用すれば溶接によ
って気密性の高い封止ができる。また、同一寸法の凹部
にサイズの小さな半導体素子を組み込む際には、第１４
図に示すように絶縁性フィルムの貫通孔内にリード‘こ
付着させてフィルムのフレーム１４を設けて突出リード
の支持体とし、且つこのフレームはセラミック基板５上
の凹部に組み込む際には素子の位置合わせ用に用いるこ
とも可能である。
けてシール・リングを形成し、キャップ１２はコバール
上にニッケルメッキを施したものを使用すれば溶接によ
って気密性の高い封止ができる。また、同一寸法の凹部
にサイズの小さな半導体素子を組み込む際には、第１４
図に示すように絶縁性フィルムの貫通孔内にリード‘こ
付着させてフィルムのフレーム１４を設けて突出リード
の支持体とし、且つこのフレームはセラミック基板５上
の凹部に組み込む際には素子の位置合わせ用に用いるこ
とも可能である。
以上述べたように、基板上に凹部を設けることによりリ
ード片の長さを短くすることができるので、製造過程で
発生するりードの不整列が減少し歩留りが向上するばか
りでなく、リードの成形工程を省くことができる。
ード片の長さを短くすることができるので、製造過程で
発生するりードの不整列が減少し歩留りが向上するばか
りでなく、リードの成形工程を省くことができる。
また、凹部を半導体素子の外周よりも若干大きめに作る
ことによって、リード片と配線層との目合わせが不要と
なり、組立ての自動化が容易になる。更に、凹部を半導
体素子の高さよりも深くすることによって、素子を凹部
にはめ込む際にリード片の自由端が上に持ち上げられ、
素子の端緑とりード片とが接触する可能性がなくなり、
極めて高信頼度の半導体装置を得ることができる。また
、半導体素子を樹脂封止したり、ハーメチックに封止す
る場合も、凹部に樹脂を流し込んだり、キャップを溶接
することにより、容易に行なうことができる。あるいは
、凹部の寸法を素子の大きさによりも著しく大きくせざ
るを得ない場合でも、リード片に絶縁性フィルムのフレ
ームを設けることによって、リード片の不整列は防止で
き、しかもそれを素子の位置合わせに使用することがで
きる。以上、詳細に説明したように、本発明によってテ
ープ・キャリア方式による実装方式の利点である製造の
自動化、大きいリードの接続強度、高密度実装は少しも
損なわれることはなく、更にコスト低減、信頼性の向上
が計れる。
ことによって、リード片と配線層との目合わせが不要と
なり、組立ての自動化が容易になる。更に、凹部を半導
体素子の高さよりも深くすることによって、素子を凹部
にはめ込む際にリード片の自由端が上に持ち上げられ、
素子の端緑とりード片とが接触する可能性がなくなり、
極めて高信頼度の半導体装置を得ることができる。また
、半導体素子を樹脂封止したり、ハーメチックに封止す
る場合も、凹部に樹脂を流し込んだり、キャップを溶接
することにより、容易に行なうことができる。あるいは
、凹部の寸法を素子の大きさによりも著しく大きくせざ
るを得ない場合でも、リード片に絶縁性フィルムのフレ
ームを設けることによって、リード片の不整列は防止で
き、しかもそれを素子の位置合わせに使用することがで
きる。以上、詳細に説明したように、本発明によってテ
ープ・キャリア方式による実装方式の利点である製造の
自動化、大きいリードの接続強度、高密度実装は少しも
損なわれることはなく、更にコスト低減、信頼性の向上
が計れる。
これは、半導体装置の低い製造コスト、高い信頼性、及
び高い動作速度という社会的な要請に答えるものである
。
び高い動作速度という社会的な要請に答えるものである
。
第１図から第４図はテープ。
キャリア方式による従来の製造方法を示す断面図で、第
５図はその一改良例、第６図は本発明により製造された
半導体装置の実施例を示す斜視図「第７図から第１０図
はし本発明による実施例を示す断面図、第１１図から第
１４図は、それぞれ本発明により製造された半導体装置
の例を示す断面図である。１…・・・リード、１′……
リード片「 ２・・・・・・絶縁性フィルム、３・・・
・・・半導体素子、４……電極、５・・・・・・セラミ
ック基板、６・・・・・・配線層、７…・・・金属層、
８……凹部、９……吸着袷具、１０・・・・・・加圧・
加熱用捨臭、１３・・・・・・シリコン樹脂、１２・・
・…キヤツプ、１３……シール・リング、１４……フレ
ーム。符丁図 第２図 豹多図 努４図 猪づ図 第５図 符７図 豹８図 名？函 豹汐図 繁〃図 豹／Ｚ図 豹み図 窮み図
５図はその一改良例、第６図は本発明により製造された
半導体装置の実施例を示す斜視図「第７図から第１０図
はし本発明による実施例を示す断面図、第１１図から第
１４図は、それぞれ本発明により製造された半導体装置
の例を示す断面図である。１…・・・リード、１′……
リード片「 ２・・・・・・絶縁性フィルム、３・・・
・・・半導体素子、４……電極、５・・・・・・セラミ
ック基板、６・・・・・・配線層、７…・・・金属層、
８……凹部、９……吸着袷具、１０・・・・・・加圧・
加熱用捨臭、１３・・・・・・シリコン樹脂、１２・・
・…キヤツプ、１３……シール・リング、１４……フレ
ーム。符丁図 第２図 豹多図 努４図 猪づ図 第５図 符７図 豹８図 名？函 豹汐図 繁〃図 豹／Ｚ図 豹み図 窮み図
Claims (1)
- 【特許請求の範囲】 １ 絶縁性フイルムの一主面に固着された複数個のリー
ドが該フイルムに設けられた貫通孔上に突出され、該リ
ードの突出部に半導体素子を接続し、該素子を接続した
状態で前記リードを貫通孔内で切断して自由端を持つリ
ード片を形成し、該リード片を含む半導体素子を基板に
設けられた凹部にはめ込んで凹部底面に固着し、該凹部
周辺に形成された配線層に前記リード片の自由端をそれ
ぞれ接続する半導体装置の製造方法において、前記凹部
の深さは前記半導体素子の厚さより深く、前記リード片
の接続後に前記凹部に絶縁性樹脂を流しこんで、前記リ
ード片および前記半導体素子を覆いかつ前記凹部に充て
んするように前記樹脂を設けることを特徴とする半導体
装置の製造方法。 ２ 絶縁性フイルムの一主面に固着された複数個のリー
ドが該フイルムに設けられた貫通孔上に突出され、該リ
ードの突出部に半導体素子を接続し、該素子を接続した
状態で前記リードを貫通孔内で切断して自由端を持つリ
ード片を形成し、該リード片を含む半導体素子を基板に
設けられた凹部にはめ込んで凹部底面に固着し、該凹部
周辺に形成された配線層に前記リード片の自由端をそれ
ぞれ接続する半導体装置の製造方法において、前記凹部
の横方向の長さが前記半導体素子よりも長く、その空隙
に前記リード片に付着した絶縁性フレームを配したこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51130900A JPS6027181B2 (ja) | 1976-10-29 | 1976-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51130900A JPS6027181B2 (ja) | 1976-10-29 | 1976-10-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5355965A JPS5355965A (en) | 1978-05-20 |
| JPS6027181B2 true JPS6027181B2 (ja) | 1985-06-27 |
Family
ID=15045335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51130900A Expired JPS6027181B2 (ja) | 1976-10-29 | 1976-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027181B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112075U (ja) * | 1984-12-25 | 1986-07-15 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS588953U (ja) * | 1981-07-08 | 1983-01-20 | 日本電気株式会社 | 半導体装置 |
| JPS5831545A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | 半導体装置の製造方法 |
| JPS5874047A (ja) * | 1981-10-28 | 1983-05-04 | Toshiba Corp | 混成集積回路 |
| JPS62283634A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体装置 |
-
1976
- 1976-10-29 JP JP51130900A patent/JPS6027181B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112075U (ja) * | 1984-12-25 | 1986-07-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5355965A (en) | 1978-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355463A (en) | Process for hermetically encapsulating semiconductor devices | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US4691225A (en) | Semiconductor device and a method of producing the same | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5729051A (en) | Tape automated bonding type semiconductor device | |
| US5389739A (en) | Electronic device packaging assembly | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH08148603A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| US20130316501A1 (en) | Ultra-thin near-hermetic package based on rainier | |
| JP2004221399A (ja) | リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法 | |
| CN206301777U (zh) | 半导体封装件 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| US4470507A (en) | Assembly tape for hermetic tape packaging semiconductor devices | |
| KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
| JPS6027181B2 (ja) | 半導体装置の製造方法 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2000286378A (ja) | 樹脂封止型半導体装置 | |
| US20220270960A1 (en) | Open-Cavity Package for Chip Sensor | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPS6038843A (ja) | 半導体装置およびその製造方法 |