CN115934588A - 失效地址处理方法、装置及电子设备 - Google Patents
失效地址处理方法、装置及电子设备 Download PDFInfo
- Publication number
- CN115934588A CN115934588A CN202310225514.6A CN202310225514A CN115934588A CN 115934588 A CN115934588 A CN 115934588A CN 202310225514 A CN202310225514 A CN 202310225514A CN 115934588 A CN115934588 A CN 115934588A
- Authority
- CN
- China
- Prior art keywords
- failure
- address
- memory
- mode
- failure mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请实施例提供一种失效地址处理方法、装置及电子设备,该失效地址处理方法包括:读取失效存储器中存储的失效地址;获取用户配置的失效模式对应的失效条件;根据所述失效条件,判断所述失效地址与失效模式是否匹配;若否,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。通过擦除存储的与失效模式不匹配的失效地址,减少了需存储的失效地址的数据量,缓存了存储压力,降低了存储成本。
Description
技术领域
本申请实施例涉及半导体测试技术领域,尤其涉及一种失效地址处理方法、装置及电子设备。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆组件,由多个存储单元组成,每个存储单元中可以存储一位数据,如“0”或“1”。
为了检测存储器芯片中失效的情况,通常通过ATE(Automatic Test Equipment,自动化测试设备)对芯片进行测试,如读写测试,从而检测出存储器芯片中失效的存储单元的地址,即失效地址。
在进行存储器芯片测试时,将产生大量的失效地址需要进行存储,从而导致存储成本较高。
发明内容
本申请实施例提供一种失效地址处理方法、装置及电子设备,通过配置的失效模式对存储的失效地址进行擦除,降低了所需存储的失效地址的数量,从而降低了存储成本。
第一方面,本申请实施例提供一种失效地址处理方法,所述方法包括:
读取失效存储器中存储的失效地址;
判断所述失效地址与失效模式是否匹配;
若否,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。
在一些实施方式中,判断所述失效地址与失效模式是否匹配,包括:
获取用户配置的失效模式对应的失效条件;
根据所述失效条件,判断所述失效地址与失效模式是否匹配。
在一些实施方式中,获取用户配置的失效模式对应的失效条件,包括:
根据所述失效模式的模式标识以及预先建立的第一对应关系,确定所述失效模式对应的失效条件,其中,所述第一对应关系用于描述可配置的各失效模式的模式标识与失效条件的对应关系。
在一些实施方式中,获取用户配置的失效模式对应的失效条件,包括:
获取所述失效模式的失效描述;
根据所述失效描述,确定所述失效模式对应的失效条件。
在一些实施方式中,所述失效模式用于指示失效地址及其关联地址所在的区域,或者所述失效条件包括失效地址及其关联地址满足的条件。
在一些实施方式中,根据所述失效条件,判断所述失效地址与失效模式是否匹配,若否,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址,包括:
根据所述失效模式,确定所述失效地址的关联地址;
判断所述失效地址的关联地址是否位于所述失效存储器中;
若否,则确定所述失效地址及其关联地址为待擦除失效地址;
生成确定的各所述待擦除失效地址的擦除指令,以从所述失效存储器中擦除各所述待擦除失效地址。
在一些实施方式中,所述失效模式包括有源区失效模式,在有源区失效模式下,失效地址的关联地址为与失效地址对应的存储单元位于同一有源区上的存储单元的地址。
在一些实施方式中,所述失效模式包括行失效模式,在行失效模式下,失效地址的关联地址为与失效地址对应的存储单元位于同一行的存储单元对应的地址。
在一些实施方式中,所述失效地址为待测试存储器在测试时未通过测试的存储单元的地址。
在一些实施方式中,读取失效存储器中存储的失效地址,包括:
按照预设周期,读取所述失效存储器中新增的失效地址。
在一些实施方式中,所述方法还包括:
根据所述失效模式以及所述待测试存储器的测试速度,确定所述预设周期。
在一些实施方式中,根据所述失效模式以及所述待测试存储器的测试速度,确定所述预设周期,包括:
根据所述失效模式的失效条件,确定判断失效地址与所述失效模式是否匹配所需的第一时间;
基于所述待测试存储的测试速度,确定测试一个存储单元所需的第二时间;
基于所述第一时间和所述第二时间,确定所述预设周期。
在一些实施方式中,所述失效模式为多个,判断所述失效地址与失效模式是否匹配,包括:
判断所述失效地址与所述多个失效模式中任意一个失效模式是否匹配。
在一些实施方式中,所述方法还包括:
基于测试机,对待测试存储器的各存储单元进行读写测试;
针对待测试存储器的各存储单元,若所述存储单元不能正常读写,则确定所述存储单元的地址为失效地址;
将所述失效地址发送至失效存储器进行存储。
第二方面,本申请实施例提供一种失效地址处理装置,包括:
失效地址读取模块,用于读取失效存储器中存储的失效地址;
匹配模块,用于获取用户配置的失效模式对应的失效条件,并根据所述失效条件,判断所述失效地址与失效模式是否匹配;
擦除指令生成模块,用于若所述失效地址与失效模式不匹配,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。
第三方面,本申请实施例还提供一种电子设备,包括:存储器和至少一个处理器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述电子设备实现第一方面所述的方法。
第四方面,本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如第一方面所述的方法。
第五方面,本申请实施例还提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现如第一方面所述的方法。
本申请实施例提供的失效地址处理方法、装置及电子设备,针对存储器芯片测试时产生的大量的失效地址,基于失效模式的失效条件,判断存储的失效地址与失效模式是否匹配,实现了擦除存储的与失效模式不匹配的失效地址,从而减少了需存储的失效地址的数据量,缓存了存储压力,降低了存储成本;同时擦除准确度高,对测试结果分析的影响较小,提高了测试结果分析的效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请实施例的实施例,并与说明书一起用于解释本申请实施例的原理。
图1是本申请实施例提供的一种存储器芯片测试过程的示意图;
图2是本申请实施例提供的又一种失效地址处理方法的流程示意图;
图3为本申请实施例提供的另一种失效地址处理方法的流程示意图;
图4为本申请实施例提供的另一种失效地址处理方法的流程示意图;
图5为本申请实施例提供的又一种失效地址处理方法的流程示意图;
图6为本申请实施例提供的一种失效地址处理设备的结构示意图;
图7为本申请实施例提供的另一种失效地址处理设备的结构示意图;
图8为本申请实施例提供另一种失效地址处理方法的流程示意图;
图9是本申请实施例提供的一种失效地址处理装置的结构示意图;
图10是本申请实施例提供的一种电子设备的结构框图。
通过上述附图,已示出本申请实施例明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请实施例构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请实施例的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请实施例相一致的所有实施方式。
首先,对本申请涉及的部分名词进行解释:
失效地址:存储器芯片,如DRAM(Dynamic Random Access Memory,动态随机存取存储器)、SRAM(Static Random-Access Memory,静态随机存储器)等,在测试时未通过测试的存储单元的地址。
图1是本申请实施例提供的一种存储器芯片测试过程的示意图,参照图1所示,待测试存储器,如DRAM,包括多个存储单元(Cell),在待测试存储器测试时,测试机通过依次向待测试存储器的各存储单元(Cell)发送测试指令,基于存储器的输出的波形文件(WaveLog File,WLF),如电压变化波形文件,查看散落在存储器中各处的存储单元对应的波形,从而确定存储器中未通过测试的存储单元的地址即失效地址,并存储各失效地址(FailMemory)至测试机的存储器中。
由于所需测试的存储器的数量较多,且在产品老化测试的测试周期长,导致所需存储的失效地址数量庞大,失效地址存储成本较高,且大量的失效地址不利于后续的测试结果分析。
为了降低失效地址的存储成本,本申请提供一种失效地址处理方法,通过将存储的失效地址与预先设计的失效模式进行匹配,基于匹配结果,擦除与失效模式不匹配的失效地址,实现了有条件地记录失效地址,有效减少了存储的失效地址的数量,降低了存储成本,同时擦除准确度高,对测试结果分析的影响较小,提高了测试结果分析的效率。
S101,读取失效存储器中存储的失效地址。
其中,失效存储器用于存储存储器(如待测试存储器)在测试时得到的失效地址,失效地址为待测试存储器在测试时未通过测试的存储单元的地址。
示例性的,失效存储器可以为NAND存储器或DRAM。
可以在待测试存储器测试时,边测试边读取失效存储器中存储的失效地址。
每次可以读取固定数量的失效地址,进行后续的匹配操作。
失效地址可以由未通过测试的存储单元对应的字线和位线确定。
在待测试存储器测试时,持续将未通过测试的存储单元的地址,作为失效地址存入失效存储器中,失效地址处理设备则依次读取失效存储器中存储的各失效地址,并对所读取的失效地址进行后续的匹配操作,以确定是否从失效存储器中擦除该失效地址。
在一些实施例中,当检测到失效存储器内失效地址的数量达到预设数量时,读取失效存储器内当前存储的各失效地址,并对所读取的失效地址进行后续的匹配操作。
S102,判断所述失效地址与失效模式是否匹配。
其中,失效模式(Fail Mode)用于限定失效地址所应满足的条件。满足失效模式对应的条件,则与失效模式匹配。
针对所读取的各失效地址,判断该失效地址是否满足失效模式对应的条件,若满足,则该失效地址与该失效模式匹配。
失效模式可以由用户自定义配置或者选择系统提供的默认的失效模式,用户可以通过失效处理设备或测试机进行失效模式的配置或选择。
在一些实施例中,失效模式可以为多个,不同的失效模式对应不同的条件。判断失效地址是否与失效模式匹配,可以具体为:判断失效地址是否与多个失效模式中任意一个失效模式匹配。
通过失效模式的自定义配置,用户可以灵活地制定失效地址的擦除策略,提高了失效地址擦除的灵活性。
示例性的,失效模式可以包括D04模式,对应的条件为同一AA(有源区,ActiveArea)上的两个存储单元的地址均为失效地址。存储单元d1和存储单元d2位于同一AA上,若仅存储单元d1的地址为失效地址,存储单元d2在测试时通过,则删除失效存储器中存储的存储单元d1对应的失效地址,即存储单元d1的地址。
S103,若否,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。
擦除指令用于指示擦除失效存储器中存储的一个或多个与失效模式不匹配的失效地址的存储位置。
若失效地址与预先设置的失效模式不匹配,则需要擦除该失效地址,具体为生成擦除指令,以基于擦除指令擦除失效存储器中的失效地址。
失效地址处理设备可以将生成的擦除指令发送至测试机,由测试机基于该擦除指令,擦除失效存储器中存储的一个或多个失效地址。
当失效模式为多个时,与失效模式不匹配表现为与所设置的所有的失效模式均不匹配。
擦除指令的数量可以为多条,每条擦除指令对应一个擦除周期,以擦除该擦除周期内读取的失效地址中与失效模式不匹配的失效地址。
本实施例提供的失效地址处理方法,针对存储器芯片测试时产生的大量的失效地址,通过对存储的失效地址与失效模式的匹配判断,实现了擦除存储的与失效模式不匹配的失效地址,从而减少了需存储的失效地址的数据量,缓存了存储压力,降低了存储成本;同时擦除准确度高,对测试结果分析的影响较小,提高了测试结果分析的效率。
在一些实施例中,失效地址处理设备可以包括与失效存储器兼容在一起的部分,以通过该部分读取失效地址,并判断失效地址与预先配置的失效模式是否匹配,从而无需向外输出失效地址,仅需输出失效地址所存储的位置,提高了失效地址的安全性。
图2是本申请实施例提供的又一种失效地址处理方法的流程示意图。本实施例提供的失效地址处理方法,可以由具备相应数据处理能力的电子设备执行,如存储器的测试机(或测试设备)、失效地址处理设备等,如图2所示,失效地址处理方法包括以下步骤S201至S204。
S201,读取失效存储器中存储的失效地址。
S202,获取用户配置的失效模式对应的失效条件。
用户配置的失效模式可以为一个或多个,用户可以通过失效地址处理设备提供的模式自定义功能和默认模式功能,进行失效模式的配置。
在一些实施例中,当用户通过默认模式功能配置默失效模式时,无需对失效地址进行后续的匹配操作。当用户通过模式自定义功能配置失效模式时,需提供所配置的失效模式的对应的失效条件,失效地址处理设备存储用户配置的失效模式对应的失效条件,以便于后续调用。
可选的,获取用户配置的失效模式对应的失效条件,包括:
根据所述失效模式的模式标识以及预先建立的第一对应关系,确定所述失效模式对应的失效条件,其中,所述第一对应关系用于描述可配置的各失效模式的模式标识与失效条件的对应关系。
模式标识用于区分不同的失效模式,如上述的“D04”,模式标识的形式可以为任意一种,不限于本申请提供的字母结合数字的方式,本申请对模式标识的具体形式不进行限定。
可以通过预先建立的第一对应关系,以及用户配置的各失效模式的模式标识,从该第一对应关系中,获取各失效模式对应的失效条件。
第一对应关系为预先基于系统提供的可配置的失效模式的失效条件,与该失效模式的模式标识建立的,使得用户在配置失效模式时,通过选择对应的模式标识,便可实现失效模式的配置,无需配置失效模式的失效条件,简化了用户操作。
通过第一对应关系,获取失效条件的方式,处理速度快,提高了失效条件获取的效率。
可选的,获取用户配置的失效模式对应的失效条件,包括:
获取所述失效模式的失效描述;根据所述失效描述,确定所述失效模式对应的失效条件。
失效描述为自然语言描述下的用于定义失效模式应具备的表现或应满足的条件。
用户在配置失效模式时,可以采用失效描述描述失效模式应满足的条件,进而失效地址处理设备基于失效模式对应的失效描述,提取该失效模式对应的失效条件。
示例性的,上述失效模式D04的失效描述可以为:相同AA上的两个存储单元全失效。
失效模式还可以包括单行失效模式,失效描述可以为:同一行的存储单元无法正常读写,其对应的失效条件为:同一行存储单元的地址均为失效地址。
通过采用自然语言描述的失效描述进行失效模式的配置,降低了失效模式配置对用户专业水平的要求,提高了失效模式配置的应用范围。
读取失效地址的步骤和获取失效模式的失效条件的步骤,可以串行执行也可以并行执行,图2以并行执行为例,图3以串行执行为例,在一些实施例中,还可以先获取失效条件,再读取失效地址,本申请对此不进行限定。
S203,根据所述失效条件,判断所述失效地址与失效模式是否匹配。
判断失效地址是否满足失效模式的失效条件,若满足,则失效地址与该失效模式匹配。
S204,若否,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。
在本实施例中,基于用户配置的失效模式对应的失效条件,判断读取的失效地址与失效模式是否匹配,基于匹配结果从失效地址中确定待擦除的失效地址,基于生成的擦除指令,擦除各个待擦除的失效地址,实现了基于预先配置的失效条件的失效地址的有选择性记录,大大减少了失效地址的存储数量,降低了存储成本。
图3为本申请实施例提供的另一种失效地址处理方法的流程示意图,本实施例是在图2所示实施例的基础上,对步骤S201进行进一步细化,本实施例针对多个失效模式的场景,如图3所示,本实施例提供的失效地址处理方法可以包括以下步骤:
S301,按照预设周期,读取所述失效存储器中新增的失效地址。
其中,预设周期可以由用户自定义配置或者采用默认值,预设周期应大于读取新增的各失效地址以及判断新增的各失效地址与失效模式是否匹配所需的时间之和。本申请对预设周期的确定方式不进行限定。
测试机持续对待测试存储器的各存储单元进行测试,并不断将新得到的失效地址存储至失效存储器中,新增的失效地址即为在读取完上一周期对应的失效地址之后,存储至失效存储器中的失效地址。
可以由计时模块,以预设周期为计时周期,不断触发失效存储器中新增的失效地址的读取指令,以读取该周期对应的新增的失效地址。
可选的,所述还包括:
根据所述失效模式以及所述待测试存储器的测试速度,确定所述预设周期。
预设周期应至少为该新增的失效地址与各失效模式的匹配判断所需的时间。
在一些实施例中,每个预设周期读取的新增的失效地址的数量包括一固定的上限值,如100个、1000个或者其他数量。预设周期则可以基于根据失效模式对应的失效条件完成该上限值个失效地址的判断所需的时间确定。
可选的,根据所述失效模式以及所述待测试存储器的测试速度,确定所述预设周期,包括:
根据所述失效模式的失效条件,确定判断失效地址与所述失效模式是否匹配所需的第一时间;基于所述待测试存储的测试速度,确定测试一个存储单元所需的第二时间;基于所述第一时间和所述第二时间,确定所述预设周期。
预设周期可以为第一时间和第二时间的公倍数。
可以基于失效模式,确定失效判断区域,如一行AA对应的区域(包括相邻两行存储单元),基于第二时间与失效判断区域内存储单元的数量的乘积,确定测试完失效判断区域内各存储单元所需的第三时间;基于第三时间与第一时间,确定预设周期。
当失效模式为多个时,可以基于多个失效模式对应的第一时间之和以及第三时间,确定上述预设周期。
示例性的,预设周期可以取小于第三时间的第一时间的整数倍中的最大值。
在一些实施例中,预设周期可以默认为第三时间。
由于存储单元在测试时,需要先激活位线,进而通过激活不同的字线,实现该位线上各存储单元的测试,则确定失效判断区域时,可优先以位线对应的区域为单位进行确定。
失效判断区域可以基于失效模式中所涉及的存储单元的范围确定,如上述失效模式D04,其涉及的存储单元的范围为一个AA上的两个存储单元,则失效判断区域可以为一行AA。
通过结合失效模式等因素,确定预设周期,可以有效减少等待的时间,从而提高失效地址处理的效率。
S302,获取用户配置的多个失效模式对应的失效条件。
S303,根据所述失效条件,判断所述失效地址与所述多个失效模式中任意一个失效模式是否匹配。
遍历用户配置的多个失效模式中各失效模式,针对各失效模式,基于该失效模式的失效条件,判断失效地址与该失效模式是否匹配,若是,则该保留该失效地址;若否,则继续遍历多个失效模式的下一失效模式。
S304,若否,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。
具体的,针对所读取的各失效地址,判断该失效地址是否满足其中一个失效模式的失效条件,若是,则该失效地址与失效模式匹配。若失效地址与多个失效模式中各失效模式均不匹配,则生成该失效地址的擦除指令,或者生成该失效地址及其关联地址的擦除指令。
若失效地址不满足任何一个失效模式的失效条件,则失效地址与失效模式不匹配,确定该失效地址为待擦除的失效地址,以通过后续生成的擦除指令擦除各待擦除的失效地址。
擦除指令的生成频率可以自适应设置,如可以按照一定周期生成一条擦除指令,以擦除在对应周期内确定的待擦除的失效地址。
在一些实施例中,可以在完成一个预设周期内新增的失效地址的判断之后,生成该预设周期对应的擦除指令,以擦除该预设周期内新增的失效地址中待擦除的失效地址。
在一些实施例中,可以在完成存储器对应的各失效地址的判断之后,生成该存储器对应的擦除指令,以擦除该存储器对应的各失效地址中待擦除的失效地址。
在本实施例中,通过周期性对失效存储器中新增的失效地址进行匹配判断,提高了匹配判断的及时性,避免了失效存储器中存储过多的失效地址;基于用户配置的失效模式对应的失效条件,判断读取的失效地址与失效模式是否匹配,基于匹配结果从失效地址中确定待擦除的失效地址,基于生成的擦除指令,擦除各个待擦除的失效地址,实现了基于预先配置的失效条件的失效地址的有选择性记录,大大减少了失效地址的存储数量,降低了存储成本。
图4为本申请实施例提供的另一种失效地址处理方法的流程示意图,本实施例是在图2所示实施例的基础上,对步骤S202和步骤S203进行进一步细化,在本实施例中,失效模式用于指示失效地址及其关联地址所在的区域,若失效地址及其关联地址均位于失效存储器中,则失效地址满足失效模式的失效条件,或者失效地址与失效模式匹配。
本实施例针对失效模式为一个的情况,如图4所示,失效地址处理方法可以包括以下步骤:
S401,读取失效存储器中存储的失效地址。
具体的,可以按照一定周期,读取失效存储器中存储的该周期对应的新增的失效地址,以实现失效地址的周期性匹配判断。
S402,获取用户配置的失效模式。
S403,根据所述失效模式,确定所述失效地址的关联地址。
失效地址的关联地址为在失效模式中失效条件或失效描述中涉及的除失效地址之外的其他失效地址,即与失效地址位于失效模式所提及的范围内的其他失效地址。如与实效地址位于同一有源区的其他失效地址,或者与失效地址位于同一行的其他失效地址。
具体的,可以基于失效模式对应的范围,确定失效地址对应的关联地址。可以以每行对应的失效地址中列数最小的失效地址为基准,基于失效模式,确定该失效地址的关联失效地址。失效模式对应的范围可以基于失效模式对应的失效条件或失效描述确定。
在一些实施例中,失效模式包括有源区失效模式,如上述失效模式D04,在有源区失效模式下,失效地址的关联地址为与该失效地址对应的存储单元位于同一有源区上的存储单元的地址。
在一些实施例中,失效模式包括行失效模式,在行失效模式下,失效地址的关联地址为与该失效地址对应的存储单元位于同一行的存储单元对应的地址。
有源区失效模式对应的范围为有源区,即失效地址及其关联地址对应的存储单元位于同一有源区;行失效模式对应的范围为行,即失效地址及其关联地址对应的存储单元位于同一行。
S404,判断所述失效地址的关联地址是否位于所述失效存储器中。
当失效地址的关联地址为多个时,上述步骤具体为:
判断失效地址的各关联地址是否位于失效存储器中。
S405,若否,则确定所述失效地址及其关联地址为待擦除失效地址。
若失效地址的关联地址均位于失效存储器中,则保留该失效地址及其关联地址,如为该失效地址及其关联地址添加第一标签(用于指示保留在失效存储器中的失效地址);并从剩余的未进行判断(如未添加标签)的失效地址中选择一个进行下一轮判断,依次类推。
若失效地址的关联地址未位于失效存储器中,则确定该失效地址及其关联地址均为待擦除的失效地址,如为失效地址及其关联地址添加第二标签(用于指示失效存储器中需擦除的失效地址,即待擦除失效地址)。并从剩余的未进行判断的失效地址中选择一个进行下一轮判断,依次类推。
可以按照失效地址所在的行和列的顺序,对待判断的各失效地址进行排序,得到失效地址序列,提取该失效地址序列中第一个失效地址作为当前失效地址,基于失效模式,确定该当前失效地址的关联地址,并判断其关联地址是否均位于失效存储器中;若是,则为当前失效地址及其关联地址添加第一标签,若否,则为当前失效地址及其关联地址添加第二标签;提取失效地址序列中未添加标签(未添加第一标签或第二标签)的第一个失效地址作为下一个当前失效地址,对该下一个当前失效地址重复上述操作,依次类推,直至失效地址序列中各失效地址均添加标签,即完成待判断的各失效地址的判断。
待判断的各失效地址可以为失效存储器中存储的当前的预设周期内新增的失效地址。或者为失效存储器中存储的固定数量的失效地址,如100个失效地址。
S406,生成确定的各所述待擦除失效地址的擦除指令,以从所述失效存储器中擦除各所述待擦除失效地址。
可以周期性生成擦除指令,以擦除在对应周期内确定的待擦除失效地址;或者当确定的待擦除失效地址达到设定数量后,如10、100或者其他值,生成该设定数量的待擦除失效地址的擦除指令;还可以在存储器的各失效地址判断完毕后,生成一条擦除指令,以擦除该存储器对应的各待擦除失效地址。
在本实施例中,通过判断失效地址及其关联地址是否均位于失效存储器中,实现失效地址是否满足失效模式的判断,且一次可以实现多个失效地址的判断,判断效率高,提高了失效地址处理的效率。
当失效模式为多个时,可以分别针对各失效模式,确定失效地址在该失效模式下的关联地址,若失效地址及其在该失效模式下的关联地址均位于失效存储器中,确定失效地址与该失效模式匹配;若失效地址与多个失效模式中任意一个匹配,则保留该失效地址以及该失效地址在匹配的失效模式下的关联地址。若失效地址与多个失效模式中任何一个失效模式均不匹配,则确定该失效地址及其在多个失效模式中各失效模式下的关联地址为待擦除失效地址。
图5为本申请实施例提供的又一种失效地址处理方法的流程示意图,本实施例是在图2所示实施例的基础上,对步骤S201和步骤S203进行进一步细化,以及在步骤S201之前增加待测试存储器测试的相关步骤,在本实施例中,失效模式为多个,如图5所示,失效地址处理方法可以包括以下步骤:
S501,基于测试机,对待测试存储器的各存储单元进行读写测试。
测试机与存储器电气连接,通过向存储器各存储单元下发读写指令,实现存储器各存储单元的读写测试,如产品老化测试。本申请对读写测试的具体方式不进行限定。
S502,针对待测试存储器的各存储单元,若所述存储单元不能正常读写,则确定所述存储单元的地址为失效地址。
不能正常读写的存储单元,即为未通过读写测试的存储单元,可以为在任意一次读写测试中,未通过读写测试的存储单元,即在任意一次读写测试中,未能写入或读出准确数字(0或1)的存储单元。
S503,将所述失效地址发送至失效存储器进行存储。
S504,按照预设周期,读取所述失效存储器中新增的失效地址。
基于失效地址处理设备,按照预设周期,读取失效存储器中在当前周期内新增的失效地址,并对失效地址进行后续的匹配判断操作,以基于判断结果,从读取的失效地址中,确定待擦除失效地址,并生成擦除指令。
S505,获取用户配置的多个失效模式对应的失效条件。
S506,根据所述失效条件,判断所述失效地址是否与所述多个失效模式中的任意一个失效模式匹配。
S507,若否,则确定所述失效地址为待擦除失效地址。
若失效地址与多个失效模式中各失效模式均不匹配,则确定该失效地址为其中一个待擦除失效地址。
失效地址与失效模式不匹配可以表现为失效地址不满足失效模式对应的失效条件,如失效地址的关联地址中至少一个未位于失效存储器中。
S508,生成擦除指令,以基于所述擦除指令从所述失效存储器中擦除所述待擦除失效地址。
在本实施例中,在待测试存储器测试的过程中,如产品老化测试的过程中,通过测试机对待测试存储器存储单元进行读写测试,确定无法正常读写的存储单元,并将无法正常读写的存储单元的地址作为一个失效地址存储至失效存储器中,通过失效地址处理设备在测试时,周期性获取失效存储器中新增的失效地址,实现了边测试边擦除,提高了失效地址擦除的及时性,有效避免了失效存储器中存储过多的失效地址;通过预先配置的多个失效模式,进行失效地址的匹配判断,从中确定待擦除失效地址,并生成擦除指令,以基于擦除指令擦除失效存储器中待擦除失效地址,降低了失效地址存储的成本,通过多失效模式的配置,丰富了失效地址的擦除策略,使得失效存储器中存储测试分析所需的失效地址,提高了测试分析的效率。
图6为本申请实施例提供的一种失效地址处理设备的结构示意图,如图6所示,失效地址处理设备包括失效模式配置模块、比较模块和计时模块。
测试机包括电源模块、测试模块和地址生成器,电源模块用于为待测试存储器供电,测试模块用于基于地址生成器生成的地址对待测存储器相应地址的存储单元进行测试。测试模块可以为ALPG(Algorithm Pattern Generator 算法图形产生器)。测试模块将未通过测试的存储单元的地址,传输至失效存储器,作为一个失效地址存储至失效存储器。
失效模式配置模块用于配置一个或多个失效模式,具备自定义功能和默认功能,可以基于失效配置模块的自定义功能,确定用户自定义的一个或多个失效模式,在默认功能下,测试机对失效地址进行无差别记录,即不对失效存储器中存储的失效地址进行擦除。当用户基于自定义功能配置失效模式时,失效模式配置模块输出一个或多个用户自定义的失效模式。
计时模块用于确定触发比较模块动作的时间间隔,即上述预设周期,当计时模块的计时结束时,比较模块被触发,使得比较模块按照预设周期,对失效存储器中新增的失效地址进行读取以及运算,运算操作具体为判断失效地址是否与配置的一个或多个失效模式中任意一个失效模式匹配,擦除或删除与任意一个失效模式不匹配的失效地址,即擦除不符合任意一个失效模式的失效条件的失效地址。
在一些实施例中,失效地址处理设备可以集成于测试机中,也可以作为一个单独的设备使用。
图7为本申请实施例提供的另一种失效地址处理设备的结构示意图,结合图6和图7,在本实施例中,比较模块与失效存储器兼容在一起,使得比较模块对失效存储器的存储单元存储的失效地址的运算发生在失效存储器内部,从而无需向外输出失效地址,提高了失效地址的安全性。计时模块达到预设周期对应的计时,向失效存储器和比较模块下发触发信号,失效存储器基于触发信号向比较模块发送其存储单元中新增的失效地址,比较模块接收到触发信号,基于配置的失效模式,对接收的实效地址进行运算,即判断失效地址是否与其中一个失效模式匹配,若与失效模式均不匹配,则确定该失效地址不符合用户自定义的失效模式,比较模块输出该失效地址的擦除指令,失效存储器基于擦除指令擦除其存储单元中存储的该失效地址,依次类推,待测试存储器测试完成后,当失效地址处理设备对失效存储器中存储的失效地址运算完毕时,失效存储器中存储的失效地址通过相应的数据通路(data path)向外部设备输出,以使外部设备对失效地址进行后续处理,如存储失效地址、基于失效地址进行测试分析等。
通过失效模式的配置,提高了失效地址擦除的准确度,避免了失效地址的误删,降低了失效地址擦除对测试分析的影响。
图8为本申请实施例提供另一种失效地址处理方法的流程示意图,结合图6至图8,本实施例提供的失效地址处理方法可以包括以下步骤:
S801,用户基于自定义功能配置自定义的失效模式的配置参数。
其中,配置参数包括模式标识、描述文件、失效条件等参数中的一项或多项。
S802,基于用户输入的配置参数,确定一个或多个失效模式。
S803,测试机无差别记录失效地址至失效存储器中。
S804,计时模块触发比较模块对失效存储器中新增的失效地址进行运算。
S805,基于运算结果,判断失效地址与任意一个失效模式是否匹配。若否,则执行步骤S806,若是,即失效地址与任意一个失效模式匹配,则不对该失效地址进行操作,即无操作。
S806,擦除该失效地址。
擦除失效地址的具体过程可以为:发送擦除指令至失效存储器,由失效存储器擦除对应的失效地址。
对应于上述方法实施例,图9是本申请实施例提供的一种失效地址处理装置的结构示意图。如图9所示,该失效地址处理装置包括:失效地址读取模块910、匹配模块920和擦除指令生成模块930。
其中,失效地址读取模块910用于读取失效存储器中存储的失效地址;匹配模块920用于判断所述失效地址与失效模式是否匹配;擦除指令生成模块930用于若所述失效地址与失效模式不匹配,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。
在一些实施方式中,匹配模块920,包括:
失效条件获取单元,用于获取用户配置的失效模式对应的失效条件;匹配单元,用于根据所述失效条件,判断所述失效地址与失效模式是否匹配。
在一些实施方式中,失效条件获取单元,具体用于:
根据所述失效模式的模式标识以及预先建立的第一对应关系,确定所述失效模式对应的失效条件,其中,所述第一对应关系用于描述可配置的各失效模式的模式标识与失效条件的对应关系。
在一些实施方式中,失效条件获取单元,具体用于:
获取所述失效模式的失效描述;根据所述失效描述,确定所述失效模式对应的失效条件。
在一些实施方式中,所述失效模式用于指示失效地址及其关联地址所在的区域。
若失效地址及其关联地址均位于所述失效存储器中,则所述失效地址与所述失效模式匹配。
在一些实施方式中,匹配模块920,具体用于:
获取用户配置的失效模式对应的失效条件;根据所述失效模式,确定所述失效地址的关联地址;判断所述关联地址是否位于所述失效存储器中。
相应的,擦除指令生成模块930,具体用于:
若失效地址的至少一个关联地址未位于所述失效存储器中,则确定所述失效地址及其关联地址为待擦除失效地址;生成确定的各所述待擦除失效地址的擦除指令,以从所述失效存储器中擦除各所述待擦除失效地址。
在一些实施方式中,所述失效模式包括有源区失效模式,在有源区失效模式下,失效地址的关联地址为与失效地址对应的存储单元位于同一有源区上的存储单元的地址。
在一些实施方式中,所述失效模式包括行失效模式,在行失效模式下,失效地址的关联地址为与失效地址对应的存储单元位于同一行的存储单元对应的地址。
在一些实施方式中,所述失效地址为待测试存储器在测试时未通过测试的存储单元的地址。
在一些实施方式中,失效地址读取模块910,具体用于:
按照预设周期,读取所述失效存储器中新增的失效地址。
在一些实施方式中,所述装置还包括:
预设周期确定模块,用于根据所述失效模式以及所述待测试存储器的测试速度,确定所述预设周期。
在一些实施方式中,预设周期确定模块,具体用于:
根据所述失效模式的失效条件,确定判断失效地址与所述失效模式是否匹配所需的第一时间;基于所述待测试存储的测试速度,确定测试一个存储单元所需的第二时间;基于所述第一时间和所述第二时间,确定所述预设周期。
在一些实施方式中,所述失效模式为多个,匹配模块920,具体用于:
判断所述失效地址是否与所述多个失效模式中的任意一个失效模式匹配。
在一些实施方式中,所述装置还包括:
存储器测试模块,用于基于测试机,对待测试存储器的各存储单元进行读写测试;针对待测试存储器的各存储单元,若所述存储单元不能正常读写,则确定所述存储单元的地址为失效地址;将所述失效地址发送至失效存储器进行存储。
上述装置实施例是与前述方法实施例对应的实施例,具有与方法实施例相同的技术效果。该装置实施例的详细说明可以参照前述方法实施例的详细说明,在此不再赘述。
本申请实施例还提供一种电子设备,包括:至少一个处理器和存储器。
所述存储器存储计算机执行指令。所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述电子设备实现上述失效地址处理方法。
图10是本申请实施例提供的一种电子设备的结构框图。该电子设备包括存储器1010和至少一个处理器1020。
其中,存储器1010存储计算机执行指令。
至少一个处理器1020执行存储器1010存储的计算机执行指令,使得电子设备实现前述失效地址处理方法。
其中,存储器1010和处理器1020通过总线1030连接。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,使处理器实现如本申请任意实施例提供的失效地址处理方法。
本申请实施例还提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现如本申请任意实施例提供的失效地址处理方法。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
以上仅为本申请实施例的优选实施例,并非因此限制本申请实施例的专利范围,凡是利用本申请实施例说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请实施例的专利保护范围内。
Claims (15)
1.一种失效地址处理方法,其特征在于,包括:
读取失效存储器中存储的失效地址;
获取用户配置的失效模式对应的失效条件;
根据所述失效条件,判断所述失效地址与失效模式是否匹配;
若否,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。
2.根据权利要求1所述的方法,其特征在于,获取用户配置的失效模式对应的失效条件,包括:
根据所述失效模式的模式标识以及预先建立的第一对应关系,确定所述失效模式对应的失效条件,其中,所述第一对应关系用于描述可配置的各失效模式的模式标识与失效条件的对应关系。
3.根据权利要求1所述的方法,其特征在于,获取用户配置的失效模式对应的失效条件,包括:
获取所述失效模式的失效描述;
根据所述失效描述,确定所述失效模式对应的失效条件。
4.根据权利要求1所述的方法,其特征在于,若失效地址及其关联地址均位于所述失效存储器中,则所述失效地址与所述失效模式匹配。
5.根据权利要求1所述的方法,其特征在于,根据所述失效条件,判断所述失效地址与失效模式是否匹配,若否,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址,包括:
根据所述失效模式,确定所述失效地址的关联地址;
判断所述失效地址的关联地址是否位于所述失效存储器中;
若否,则确定所述失效地址及其关联地址为待擦除失效地址;
生成确定的各所述待擦除失效地址的擦除指令,以从所述失效存储器中擦除各所述待擦除失效地址。
6.根据权利要求4所述的方法,其特征在于,所述失效模式包括有源区失效模式,在有源区失效模式下,失效地址的关联地址为与失效地址对应的存储单元位于同一有源区上的存储单元的地址。
7.根据权利要求4所述的方法,其特征在于,所述失效模式包括行失效模式,在行失效模式下,失效地址的关联地址为与失效地址对应的存储单元位于同一行的存储单元对应的地址。
8.根据权利要求1-7任一项所述的方法,其特征在于,所述失效地址为待测试存储器在测试时未通过测试的存储单元的地址。
9.根据权利要求8所述的方法,其特征在于,读取失效存储器中存储的失效地址,包括:
按照预设周期,读取所述失效存储器中新增的失效地址。
10.根据权利要求9所述的方法,其特征在于,还包括:
根据所述失效模式以及所述待测试存储器的测试速度,确定所述预设周期。
11.根据权利要求10所述的方法,其特征在于,根据所述失效模式以及所述待测试存储器的测试速度,确定所述预设周期,包括:
根据所述失效模式的失效条件,确定判断失效地址与所述失效模式是否匹配所需的第一时间;
基于所述待测试存储的测试速度,确定测试一个存储单元所需的第二时间;
基于所述第一时间和所述第二时间,确定所述预设周期。
12.根据权利要求1-7任一项所述的方法,其特征在于,所述失效模式为多个,根据所述失效条件,判断所述失效地址与失效模式是否匹配,包括:
根据所述失效条件,判断所述失效地址与所述多个失效模式中任意一个失效模式是否匹配。
13.根据权利要求1-7任一项所述的方法,其特征在于,所述方法还包括:
基于测试机,对待测试存储器的各存储单元进行读写测试;
针对待测试存储器的各存储单元,若所述存储单元不能正常读写,则确定所述存储单元的地址为失效地址;
将所述失效地址发送至失效存储器进行存储。
14.一种失效地址处理装置,其特征在于,包括:
失效地址读取模块,用于读取失效存储器中存储的失效地址;
匹配模块,用于获取用户配置的失效模式对应的失效条件,并根据所述失效条件,判断所述失效地址与失效模式是否匹配;
擦除指令生成模块,用于若所述失效地址与失效模式不匹配,则生成所述失效地址的擦除指令,以从所述失效存储器中擦除所述失效地址。
15.一种电子设备,其特征在于,包括:存储器和至少一个处理器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述电子设备实现如权利要求1至13任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310225514.6A CN115934588B (zh) | 2023-03-10 | 2023-03-10 | 失效地址处理方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310225514.6A CN115934588B (zh) | 2023-03-10 | 2023-03-10 | 失效地址处理方法、装置及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115934588A true CN115934588A (zh) | 2023-04-07 |
CN115934588B CN115934588B (zh) | 2023-08-04 |
Family
ID=86651037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310225514.6A Active CN115934588B (zh) | 2023-03-10 | 2023-03-10 | 失效地址处理方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115934588B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW382090B (en) * | 1997-08-13 | 2000-02-11 | United Microeletronics Corp | System and method for converting computer addresses |
CN102968353A (zh) * | 2012-10-26 | 2013-03-13 | 华为技术有限公司 | 一种失效地址处理方法及装置 |
US20150100838A1 (en) * | 2013-10-07 | 2015-04-09 | Samsung Electronics Co., Ltd. | Memory test device and operating method thereof |
CN105206304A (zh) * | 2015-09-12 | 2015-12-30 | 上海华虹宏力半导体制造有限公司 | 一种共享字线的分栅式闪存的失效分析方法及系统 |
CN108074620A (zh) * | 2016-11-07 | 2018-05-25 | 爱思开海力士有限公司 | 修复控制器件及包括其的半导体器件 |
WO2023279647A1 (zh) * | 2021-07-08 | 2023-01-12 | 长鑫存储技术有限公司 | 修补算法的验证方法、电子设备及存储介质 |
-
2023
- 2023-03-10 CN CN202310225514.6A patent/CN115934588B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW382090B (en) * | 1997-08-13 | 2000-02-11 | United Microeletronics Corp | System and method for converting computer addresses |
CN102968353A (zh) * | 2012-10-26 | 2013-03-13 | 华为技术有限公司 | 一种失效地址处理方法及装置 |
US20150100838A1 (en) * | 2013-10-07 | 2015-04-09 | Samsung Electronics Co., Ltd. | Memory test device and operating method thereof |
CN105206304A (zh) * | 2015-09-12 | 2015-12-30 | 上海华虹宏力半导体制造有限公司 | 一种共享字线的分栅式闪存的失效分析方法及系统 |
CN108074620A (zh) * | 2016-11-07 | 2018-05-25 | 爱思开海力士有限公司 | 修复控制器件及包括其的半导体器件 |
WO2023279647A1 (zh) * | 2021-07-08 | 2023-01-12 | 长鑫存储技术有限公司 | 修补算法的验证方法、电子设备及存储介质 |
Non-Patent Citations (1)
Title |
---|
陈冬明;成建兵;蔡志匡;: "基于40nm超大规模SoC芯片存储器测试电路设计与实现", 电子器件, no. 04, pages 41 - 46 * |
Also Published As
Publication number | Publication date |
---|---|
CN115934588B (zh) | 2023-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6477672B1 (en) | Memory testing apparatus | |
KR101498009B1 (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
CN106556793B (zh) | 芯片测试系统及测试方法 | |
JP2000348492A5 (zh) | ||
KR19980032302A (ko) | 플래시 메모리 시험 장치 | |
US6981188B2 (en) | Non-volatile memory device with self test | |
US6504773B2 (en) | Memory testing method and memory testing apparatus | |
CN102737722A (zh) | 一种内建自测系统的自检修补法 | |
Hsiao et al. | Built-in self-repair schemes for flash memories | |
US20080225598A1 (en) | Flash memory and method for checking status register by block unit | |
CN114333976A (zh) | 大容量闪存芯片测试方法、装置、电子设备及存储介质 | |
JPH10112199A (ja) | メモリ試験装置 | |
CN115934588B (zh) | 失效地址处理方法、装置及电子设备 | |
US7206237B2 (en) | Apparatus and method for testing a memory device with multiple address generators | |
US7883020B2 (en) | Smart card and method of testing smart card | |
CN112927751A (zh) | 存储器失效地址的输出方法及相关设备 | |
JP4514028B2 (ja) | 故障診断回路及び故障診断方法 | |
CN115472206B (zh) | 存储器的坏块检测方法、测试设备及存储介质 | |
KR101131569B1 (ko) | 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법 | |
US11901024B2 (en) | Method and device for testing memory chip | |
CN109215724B (zh) | 存储器自动检测和修复的方法及装置 | |
CN110261754B (zh) | 半导体装置以及包括该半导体装置的测试系统 | |
US20030039155A1 (en) | Integrated memory with memory cells in a plurality of memory cell blocks, and method of operating such a memory | |
KR20170060297A (ko) | 반도체 장치 및 그를 포함하는 반도체 시스템 | |
US20110228620A1 (en) | Testing method for semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |