CN112927751A - 存储器失效地址的输出方法及相关设备 - Google Patents
存储器失效地址的输出方法及相关设备 Download PDFInfo
- Publication number
- CN112927751A CN112927751A CN202110303962.4A CN202110303962A CN112927751A CN 112927751 A CN112927751 A CN 112927751A CN 202110303962 A CN202110303962 A CN 202110303962A CN 112927751 A CN112927751 A CN 112927751A
- Authority
- CN
- China
- Prior art keywords
- failure
- memory
- fail
- block
- target memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000012360 testing method Methods 0.000 claims abstract description 75
- 230000008569 process Effects 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 6
- 238000004590 computer program Methods 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56016—Apparatus features
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5604—Display of error information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请实施例通过提供一种存储器失效地址的输出方法及相关设备,用以解决现有的存储器失效地址输出过程效率较低的问题。上述方法包括:获取目标存储器的结构信息;根据测试数据记录失效信息,测试数据为测试设备对目标存储器测试后得到的失效地址,失效信息包含目标存储器中每个层级包含的失效地址数量;根据失效信息按照层级进行分析,确定目标存储器的失效类型,其中,失效类型包括第一失效类型及第二失效类型,第一失效类型用于表征目标存储器中失效单元按照整个层级失效,第二失效类型用于表征失效单元呈散点分布;根据预设输出策略,按照失效类型选取对应的输出方式进行输出,其中,预设输出策略中包含有每个失效类型对应的输出方式。
Description
技术领域
本发明实施例涉及芯片技术领域,具体地说,涉及一种存储器失效地址的输出方法及相关设备。
背景技术
随着技术的发展,芯片的稳定性和可靠性逐步为人们所重视,其中,为了检测芯片中存储器的失效情况,人们往往利用ATE(Automatic Test Equipment,自动化芯片测试设备,简称ATE)对芯片执行测试。一般来说,在检测后会将存储器中失效地址进行输出,以便用户后续的修复等操作。
目前,在利用ATE输出芯片中的检测出的失效地址时,常用的方法就是在测试的过程中将失效地址记录在ATE的失效地址存储区域中,然后通过读取失效地址存储区域的方式获取所有的失效地址并输出至用户。然而在实际应用中,现有的失效地址输出方式往往需要ATE设备遍历其失效地址存储区域中的所有地址,而从该失效地址存储区域读取失效地址的过程往往需要耗费较多的时间,同时,由于ATE设备对芯片测试时往往是几百上千个芯片同时进行的,也就是说,在某些特殊情况下,当多个芯片均存在地址失效的情况下,现有的失效地址输出方式实际上的输出时间是芯片的个数、单个芯片中全部地址的寻址时长以及每个地址的读取时间的乘积,这就导致目前的失效地址输出方式过于消耗时间,严重影响输出效率。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本申请实施例的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本申请实施例通过提供一种存储器失效地址的输出方法及相关设备,用以解决目前通过ATE设备输出失效地址过程中耗时过长,影响输出效率的问题。
为至少部分地解决上述问题,第一方面,本申请实施例提供了一种存储器失效地址的输出方法,包括:
获取目标存储器的结构信息,其中,所述目标存储器为经测试设备测试后的存储器,所述结构信息包括所述目标存储器的层级间对应关系以及每个层级包含的存储单元个数;
根据测试数据记录失效信息,其中,所述测试数据为所述测试设备对所述目标存储器测试后得到的失效地址,所述失效信息包含所述目标存储器中每个所述层级包含的失效地址数量;
根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型,其中,所述失效类型包括第一失效类型及第二失效类型,所述第一失效类型用于表征所述目标存储器中失效单元按照整个所述层级失效,所述第二失效类型用于表征所述失效单元呈散点分布;
根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出,其中,所述预设输出策略中包含有每个失效类型对应的输出方式。
可选的,所述根据测试数据记录失效信息,包括:
根据所述测试数据分别确定每个所述层级的失效地址数量;
按照所述层级统计对应各个所述层级的失效地址数量,得到所述失效信息。
可选的,所述层级包括存储器、存储块、子块以及行列;
所述层级对应关系中包含所述存储器、存储块、子块以及所述行列间的关系,其中,所述存储器至少包含一个所述存储块,所述存储块至少包含一个所述子块,所述子块至少包含一个行列,所述一个行列至少包含一个所述存储单元。
可选的,所述第一失效类型包括存储器失效、存储块失效、子块失效以及行列失效;
所述根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型包括:
按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件;
若是,则确定所述目标存储器的失效类型为所述第一失效类型。
可选的,所述失效条件包括:存储器失效条件对应的失效地址数量、存储块失效条件对应的失效地址数量、子块失效条件对应的失效地址数量,以及行列失效条件对应的失效地址数量;
所述按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件,包括:
根据所述层级对应关系,按照层级顺序依次确定所述目标存储器是否满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量、所述子块失效条件对应的失效地址数量,以及所述行列失效条件对应的失效地址数量;
所述判断所述目标存储器符合所述第一失效类型对应的失效条件,则确定所述目标存储器的失效类型为所述第一失效类型,包括:
当所述目标存储器满足所述存储器失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储器失效;
当所述目标存储器不满足所述存储器失效条件对应的失效地址数量,但满足所述存储块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储块失效;
当所述目标存储器不满足所述存储器失效条件对应的失效地址数量及所述存储块失效条件对应的失效地址数量,但满足所述子块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述子块失效;
当所述目标存储器不满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量以及所述子块失效条件对应的失效地址数量,但满足所述行列失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述行列失效。
可选的,在所述按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件之后,所述方法还包括:
若确定所述目标存储器不符合所述第一失效类型,且确定所述目标存储器存在失效地址时,则确定所述目标存储器的失效类型为所述第二失效类型。
可选的,所述预设输出策略包括所述存储器失效对应的第一输出方式、所述存储块失效对应的第二输出方式、所述子块失效对应的第三输出方式,以及所述行列失效对应的第四输出方式;
其中,所述第一输出方式用于将所述目标存储器的地址进行输出,所述第二输出方式用于将所述存储块的地址进行输出,所述第三输出方式用于将所述子块的地址进行输出,所述第四输出方式用于将所述行列的地址进行输出;
所述根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出包括:
当确定出所述存储器失效时,按照所述第一输出方式将所述目标存储器的地址进行输出;
当确定出所述存储块失效时,按照所述第二输出方式将失效的所述存储块的地址进行输出;
当确定出所述子块失效时,按照所述第三输出方式将失效的所述子块的地址进行输出;
当确定出所述行列失效时,按照所述第四输出方式将失效的所述行列的地址进行输出。
可选的,在所述按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件之后,所述方法还包括:
若确定所述目标存储器不符合所述第一失效类型,且不符合所述第二失效类型,则按照所述层级确定所述目标存储器的正常部分并输出对应的提示信息,其中,所述提示信息用于提示存储器正常、存储块正常、子块正常和/或行列正常。
可选的,所述目标存储器为包含有子块阵列的层级结构的存储器;所述目标存储器包括DRAM存储器、NOR存储器及NAND存储器。
第二方面,本申请实施例提供了一种存储器失效地址的输出装置,包括:
获取单元,用于获取目标存储器的结构信息,其中,所述目标存储器为经测试设备测试后的存储器,所述结构信息包括所述目标存储器的层级间对应关系以及每个层级包含的存储单元个数;
记录单元,用于根据测试数据记录失效信息,其中,所述测试数据为所述测试设备对所述目标存储器测试后得到的失效地址,所述失效信息包含所述目标存储器中每个所述层级包含的失效地址数量;
确定单元,用于根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型,其中,所述失效类型包括第一失效类型及第二失效类型,所述第一失效类型用于表征所述目标存储器中失效单元按照整个所述层级失效,所述第二失效类型用于表征所述失效单元呈散点分布;
输出单元,用于根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出,其中,所述预设输出策略中包含有每个失效类型对应的输出方式。
可选的,所述记录单元,包括:
确定模块,用于根据所述测试数据分别确定每个所述层级的失效地址数量;
统计模块,用于按照所述层级统计对应各个所述层级的失效地址数量,得到所述失效信息。
可选的,所述层级包括存储器、存储块、子块以及行列;
所述层级对应关系中包含所述存储器、存储块、子块以及所述行列间的关系,其中,所述存储器至少包含一个所述存储块,所述存储块至少包含一个所述子块,所述子块至少包含一个行列,所述一个行列至少包含一个所述存储单元。
可选的,所述第一失效类型包括存储器失效、存储块失效、子块失效以及行列失效;
所述确定单元包括:
判断模块,用于按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件;
第一确定模块,用于若判断所述目标存储器符合所述第一失效类型对应的失效条件,则确定所述目标存储器的失效类型为所述第一失效类型。
可选的,所述失效条件包括:存储器失效条件对应的失效地址数量、存储块失效条件对应的失效地址数量、子块失效条件对应的失效地址数量,以及行列失效条件对应的失效地址数量;
所述判断模块包括:
根据所述层级对应关系,按照层级顺序依次确定所述目标存储器是否满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量、所述子块失效条件对应的失效地址数量,以及所述行列失效条件对应的失效地址数量;
所述第一确定模块,包括:
第一确定子模块,用于当所述目标存储器满足所述存储器失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储器失效;
第二确定子模块,用于当所述目标存储器不满足所述存储器失效条件对应的失效地址数量,但满足所述存储块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储块失效;
第三确定子模块,用于当所述目标存储器不满足所述存储器失效条件对应的失效地址数量及所述存储块失效条件对应的失效地址数量,但满足所述子块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述子块失效;
第四确定子模块,用于当所述目标存储器不满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量以及所述子块失效条件对应的失效地址数量,但满足所述行列失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述行列失效。
可选的,所述确定单元还包括:
第二确定模块,用于若确定所述目标存储器不符合所述第一失效类型,且确定所述目标存储器存在失效地址时,则确定所述目标存储器的失效类型为所述第二失效类型。
可选的,所述预设输出策略包括所述存储器失效对应的第一输出方式、所述存储块失效对应的第二输出方式、所述子块失效对应的第三输出方式,以及所述行列失效对应的第四输出方式;
其中,所述第一输出方式用于将所述目标存储器的地址进行输出,所述第二输出方式用于将所述存储块的地址进行输出,所述第三输出方式用于将所述子块的地址进行输出,所述第四输出方式用于将所述行列的地址进行输出;
所述输出单元包括:
第一输出模块,用于当确定出所述存储器失效时,按照所述第一输出方式将所述目标存储器的地址进行输出;
第二输出模块,用于当确定出所述存储块失效时,按照所述第二输出方式将失效的所述存储块的地址进行输出;
第三输出模块,用于当确定出所述子块失效时,按照所述第三输出方式将失效的所述子块的地址进行输出;
第四输出模块,用于当确定出所述行列失效时,按照所述第四输出方式将失效的所述行列的地址进行输出。
可选的,所述确定单元还包括:
第三确定模块,用于若确定所述目标存储器不符合所述第一失效类型,且不符合所述第二失效类型,则按照所述层级确定所述目标存储器的正常部分并输出对应的提示信息,其中,所述提示信息用于提示存储器正常、存储块正常、子块正常和/或行列正常。
可选的,所述目标存储器为包含有子块阵列的层级结构的存储器;所述目标存储器包括DRAM存储器、NOR存储器及NAND存储器。
第三方面,本发明实施例还提供了一种电子设备,包括至少一个处理器、以及与处理器连接的至少一个存储器、总线;其中,处理器、存储器通过总线完成相互间的通信;处理器用于调用存储器中的程序指令,以执行所述第一方面中任一项存储器失效地址的输出方法。
第四方面,本发明实施例还提供了一种计算机可读存储介质,其上存储有程序,该程序被处理器执行时实现所述第一方面中任一项所述的存储器失效地址的输出方法。
相比现有技术,本发明实施例中提供的存储器失效地址的输出方法及相关设备至少包括以下有益效果:
本发明实施例提供的存储器失效地址的输出方法及相关设备,其方法包括:首先,获取目标存储器的结构信息;然后,根据测试数据记录失效信息;之后,根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型;最后,根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出,从而实现存储器失效地址的输出功能。在上述方案中,由于目标存储器为经测试设备测试后的存储器,结构信息包括目标存储器的层级间对应关系以及每个层级包含的存储单元个数,并且测试数据为所述测试设备对所述目标存储器测试后得到的失效地址,失效信息包含所述目标存储器中每个所述层级包含的失效地址数量,这就确保了在获取到目标存储器的结构信息并记录失效信息后,能够为后续判断存储器的失效类型提供了判断依据,同时,所述失效类型包括第一失效类型及第二失效类型,第一失效类型用于表征所述目标存储器中失效单元按照整个所述层级失效,第二失效类型用于表征所述失效单元呈散点分布,这样可以使通过失效信息分析目标存储器时,能够判断该目标存储器是出现了整个层级失效还是散点分布的失效情况,从而确定出具体的失效类型,与此同时在预设输出策略中失效类型不同的情况下选取的输出方式也是不同的,这就使得本发明的方法能够在输出过程中按照不同层级失效时进行对应方式的输出,而无需再输出失效地址的过程中依赖于ATE进行,不仅避免了从ATE的失效地址存储区域读取每一个失效地址的时间,还能避免通过ATE设备在失效地址存储区域中遍历所述失效地址的过程,从而整体上节省了输出时长,尤其是当出现整个存储器失效的情况时,能够直接输出该存储器的地址作为失效地址,可以大大减少失效地址输出时的时间消耗,提高了输出效率。
相应地,本发明实施例提供的逻辑芯片和电子设备,也同样具有上述技术效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图:
图1为本发明实施例提供的一种存储器失效地址的输出方法的步骤流程图;
图2为本发明实施例提供的一种存储器的层级结构示意图;
图3为本发明实施例提供的一种存储器失效地址的输出装置示意性结构框图;
图4为本发明实施例提供的另一种存储器失效地址的输出装置示意性结构框图;
图5为本发明实施例提供的一种电子设备的示意性结构框图;
图6为本发明实施例提供的一种计算机可读存储介质的示意性结构框图。
具体实施方式
下面结合附图以及实施例对本发明做进一步的详细说明,以令本领域技术人员参照说明书文字能够据以实施。
应当理解,本文所使用的诸如“具有”、“包含”以及“包括”术语并不排除一个或多个其它元件或其组合的存在或添加。
除此之外,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解。例如,可以是固定连接,也可以是可拆卸连接;可以是直接相连,也可以通过中间媒介间接相连;可以是一体地连接,也可以是两个元件内部的连通。也可以是两个元件之间可以进行信号传递、数据通信。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
第一方面,本申请实施例提供一种存储器失效地址的输出方法,用以解决目前通过ATE设备输出失效地址过程中耗时过长,影响输出效率的问题,具体方案的实施步骤可以如图1所示,其中包括:
101、获取目标存储器的结构信息。
其中,所述目标存储器为经测试设备测试后的存储器,所述结构信息包括所述目标存储器的层级间对应关系以及每个层级包含的存储单元个数;
102、根据测试数据记录失效信息。
其中,所述测试数据为所述测试设备对所述目标存储器测试后得到的失效地址,所述失效信息包含所述目标存储器中每个所述层级包含的失效地址数量。
103、根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型。
其中,所述失效类型包括第一失效类型及第二失效类型,所述第一失效类型用于表征所述目标存储器中失效单元按照整个所述层级失效,所述第二失效类型用于表征所述失效单元呈散点分布。
104、根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出。
其中,所述预设输出策略中包含有每个失效类型对应的输出方式。
在步骤101中,所述目标存储器结构信息可以理解为存储器的整体层级形式,由于存储器往往都是由大量的存储单元按照不同的层级分布形成的,因此在该步骤中可以具体确定该目标存储器一共包含多个个层级,以及每个层级之间的对应关系,以及每个层级具体包含的存储单元个数。例如,当目标存储器是一种DRAM存储器时,其中,DRAM存储器(Dynamic random access memory,动态随机存取存储阵列,简称DRAM)由于包含有存储块、子块以及行列等层级,因此在本步骤中可以通过结构信息确定该目标存储器中包含的存储块的个数,每个存储块包含的子块个数,每个子块包含的行列数,以及存储器、每个存储块、每个子块以及每个行列中包含的存储单元个数。
同时,在步骤102中,由于目标存储器的失效情况一般都是通过ATE测试设备进行测试得到的,而ATE测试设备得到的测试数据实际上是整个存储器每个失效地址。因此,在本步骤中可以通过该测试数据确定出每个层级对应的失效地址数量并记录,以便后续使用。
当步骤101确定了目标存储器的结构信息后,相当于得到该目标存储器的各个层级间关系以及每个层级包含的存储单元个数,同时步骤102在记录了失效信息后,实际上得到了每个层级失效地址数量,由此在步骤103中可以基于101中得到的目标存储器的结构信息及步骤102中得到的失效信息进行分析,确定当前目标存储器的失效情况属于哪一个失效类型。在本示例中按照失效情况分为两种,一种为第一失效类型,该失效类型表示该目标存储器出现了整个层级出现失效的情况,例如前述示例中DRAM存储器中出现整个存储器都失效的情况。而第二失效类型则是表示该目标存储器中的失效地址实际上分散在各个不相关的层级中的,例如当第一存储块中的第一子块第一行列中包含一个失效地址,同时第二存储块中的第一子块的第一行列中包含有一个失效地址。即,失效地址是呈散点式分布的。
当确定了目标存储器的失效类型后,实际上得知了失效地址具体分布情况,由此可以按照失效类型选取对应的输出方式进行输出,从而提高输出效率。例如当目标存储器为第一失效类型时,则直接可以将失效的层级进行输出,而无需再从ATE测试设备中遍历失效的地址并进行读取,这样就提高了输出时的效率。例如,当目标存储器的内存为2Gb时,按照常规的方式直接通过ATE测试设备输出失效地址时,当整个目标存储器的全部失效时,对于通过读取ATE失效地址存储器,需要执行寻址遍历231次,且每次从ATE寄存器读取也需要耗费时间,对于基于本步骤101至104的方法,在确定目标存储器为第一失效类型时,则直接可以将整个失效地址一次性直接输出,从而无需寻址遍历过程及每个地址读取过程,减少了输出时间,提高了输出效率。
示例性的,前述示例的步骤102中根据测试数据记录失效信息,在执行时可以包括:首先,根据所述测试数据分别确定每个所述层级的失效地址数量;然后,按照所述层级统计对应各个所述层级的失效地址数量,得到所述失效信息。
由于目标存储器的结构信息中包含有各个层级以及层级将对应关系,因此,在本步骤中可以在记录失效信息时也按照层级进行记录,这样便于后续分析,使后续分析时无需再统计每个层级的失效地址,为后续输出效率的提高奠定了基础。
示例性的,在一些情况下,目标存储器可以为如DRAM存储器一类的存储设备,这样该存储器的结构中的层级可以包括存储器、存储块、子块以及行列。同时,所述层级对应关系中包含所述存储器、存储块、子块以及所述行列间的关系,其中,所述存储器至少包含一个所述存储块,所述存储块至少包含一个所述子块,所述子块至少包含一个行列,所述一个行列至少包含一个所述存储单元。例如,如图2所示,其中目标存储器中包含4个存储块分别为存储块0至存储块3,同时每个存储块中包含24个子块,分别为子块0至子块23。
示例性的,所述目标存储器为包含有子块阵列的层级结构的存储器;所述目标存储器包括DRAM存储器、NOR存储器及NAND存储器。
示例性的,本示例所述的方法在实际应用过程中,为了便于后续失效地址的输出,还可以在第一失效类型下再次确定具体的失效形式,其中第一失效类型可以包括存储器失效、存储块失效、子块失效以及行列失效。
基于此,在前述示例中,步骤103根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型,可以具体按照每种失效类型的条件进行判断,其中包括:
按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件;
若是,则确定所述目标存储器的失效类型为所述第一失效类型。
这样,通过按照层级对应关系来确定目标存储器是否符合对应的失效条件来确定是否为第一失效类型,能够在目标存储器符合存储器失效、存储块失效、子块失效以及行列失效的失效条件时确定该目标存储器符合第一失效类型,从而确保了第一失效类型的判断提供了判断依据,继而为整体上提高失效地址输出的准确性奠定基础。
示例性的,基于前述示例,在具体应用中,可以以失效地址数量作为判断整个层级是否失效的条件,因此失效条件可以按照不同的具体的失效类型设置对应的失效地址数量,其中包括:存储器失效条件对应的失效地址数量、存储块失效条件对应的失效地址数量、子块失效条件对应的失效地址数量,以及行列失效条件对应的失效地址数量。
基于此,前述示例中按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件,在执行时具体为:
根据所述层级对应关系,按照层级顺序依次确定所述目标存储器是否满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量、所述子块失效条件对应的失效地址数量,以及所述行列失效条件对应的失效地址数量。
同时,前述步骤中判断所述目标存储器符合所述第一失效类型对应的失效条件,则确定所述目标存储器的失效类型为所述第一失效类型,可以按照下述条件进行判断:
一方面,当所述目标存储器满足所述存储器失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储器失效;
另一方面,当所述目标存储器不满足所述存储器失效条件对应的失效地址数量,但满足所述存储块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储块失效;
又一方面,当所述目标存储器不满足所述存储器失效条件对应的失效地址数量及所述存储块失效条件对应的失效地址数量,但满足所述子块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述子块失效;
再一方面,当所述目标存储器不满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量以及所述子块失效条件对应的失效地址数量,但满足所述行列失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述行列失效。
需要说明的是,在上述方法中,每个层级的失效条件包含的失效地址数量可以为整个层级包含的存储单元的数量,例如当子块中包含有1024个存储单元时,则当失效地址数量也为1024时则确定该子块失效。当然了,在一些情况下,用户可以设置所需的失效条件中的失效地址数量,譬如设置的数量为512个失效地址时,则当子块中包含的失效地址数量超过512,但未达到1024时,也可以认定为该子块全部失效,并输出地址。当然,具体的失效条件可以根据用户的需要进行设置,在此并不做限定。
同时,上述示例的方法执行时可以基于下述逻辑进行具体操作:例如,可以按照层级确定不同层级的判断顺序,并按照层级来判断每个层级是否符合第一失效类型,例如,首先根据存储器中包含的存储单元数量与整个存储器的失效单元地址对比,若相同则确定该目标存储器符合第一失效类型,且为存储器失效。若不相同,则分别判断每个存储块中的失效地址数量是否与存储块包含的存储单元数量相同,若相同则确定该存储块符合第一失效类型,反之,则继续判断子块,并以此类推直至行列。另外,本实施例中所述行列的具体形式可以为按行进行判断,以可以按列进行判断,具体的判断方式以用户需求为准,在此并不做限定。
通过对存储器、存储块、子块以及行列分别判断是否符合对应的失效条件的失效地址数量,并在确定满足对应的失效条件时,确定对应的存储器、存储块、子块以及行列符合第一失效类型,实现了以不同层级进行第一失效类型的判断,继而为后续根据第一失效类型按照对应的输出方式输出失效地址奠定了基础。
示例性的,在前述步骤按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件之后,实际上说明该目标存储器中存在失效的情况,该失效并不是按照整个层级的方式失效的,因此可以确定该目标存储器符合第二失效类型,因此前述示例的方法还可以包括:
若确定所述目标存储器不符合所述第一失效类型,且确定所述目标存储器存在失效地址时,则确定所述目标存储器的失效类型为所述第二失效类型。
这样,通过在确定目标存储器不是第一失效类型后反推出该目标存储器为第二失效类型,避免了为了确定第二失效类型而遍历整个失效地址并设计算法确定是否散点式分布的过程,简化了确定方式,继而提高了本示例所述方法的便捷性。
示例性的,基于前述示例的描述可知,基于不同的失效形式,其输出也可以相应调整,从而提高输出效率,因此前述示例中步骤中预设输出策略可以包括所述存储器失效对应的第一输出方式、所述存储块失效对应的第二输出方式、所述子块失效对应的第三输出方式,以及所述行列失效对应的第四输出方式。其中,所述第一输出方式用于将所述目标存储器的地址进行输出,所述第二输出方式用于将所述存储块的地址进行输出,所述第三输出方式用于将所述子块的地址进行输出,所述第四输出方式用于将所述行列的地址进行输出;
基于此,前述步骤104中根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出时,可以基于不同的失效类型分别选取对应的方式执行,其中包括:
当确定出所述存储器失效时,按照所述第一输出方式将所述目标存储器的地址进行输出;
当确定出所述存储块失效时,按照所述第二输出方式将失效的所述存储块的地址进行输出;
当确定出所述子块失效时,按照所述第三输出方式将失效的所述子块的地址进行输出;
当确定出所述行列失效时,按照所述第四输出方式将失效的所述行列的地址进行输出。
通过基于存储器失效、存储块失效、子块失效以及行列失效,分别选取对应的输出方式进行输出,能够确保输出过程的准确性。同时每种输出方式均无需从ATE测试设备中遍历和寻址,能够节省输出所需时间,提高了输出效率。
示例性的,在个别情况下,可能存在目标存储器为完好的,并不存在任何失效地址的情况,对此,前述示例中在所述按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件之后,所述方法还可以包括:
若确定所述目标存储器不符合所述第一失效类型,且不符合所述第二失效类型,则按照所述层级确定所述目标存储器的正常部分并输出对应的提示信息。其中,所述提示信息用于提示存储器正常、存储块正常、子块正常和/或行列正常。
这样,能够在输出失效地址的过程中,当检测到目标存储器为完好时,可以向用户发出提示,从而避免对该存储器执行失效地址输出的过程,避免资源浪费。
进一步的,作为上述示例所述的全部方法结合,在一些实施例中,前述实施例所述的方法在执行时还可以具体按照下述过程执行:
第一步,确定存储器中所有存储单元的个数;
第二步,遍历该存储器中全部存储单元,并确定失效的存储单元个数,即失效地址数量,并判断该存储器的失效地址数量是否与存储器中全部的存储单元的个数一致;
第三步,当失效地址数量为零则说明该芯片的存储器完好,并输出该存储器为完好的测试结果;同时,当存储器的全部存储单元的个数与存储器的失效地址数量一致,则说明该存储器全部失效,并输出该存储器的全部失效的测试结果;当二者并不一致时,则说明存储器中部分地址失效,还需要执行下一步以进一步的确认;
第四步,依次遍历所述存储器中每个存储块中的存储单元个数,并确定每个存储块中的失效的存储单元个数,即失效地址数量,再判断该存储块的失效地址数量与存储块的存储单元个数之间是否一致;
第五步,当存储块的失效地址数量为零则说明该存储块完好,并记录该存储块的测试结果;同时,当存储块的全部存储单元的个数与存储块的失效地址数量一致,则说明该存储块全部失效,并记录该存储块的测试结果;当二者并不一致时,则说明存储块中部分地址失效,还需要执行下一步以进一步的确认;
第六步,依次遍历所述存储器中每个子块中的存储单元个数,并确定每个子块中的失效的存储单元个数,即失效地址数量,再判断该子块的失效地址数量与子块的存储单元个数之间是否一致;
第七步,当子块的失效地址数量为零则说明该子块完好,并记录该子块的测试结果;同时,当子块的全部存储单元的个数与子块的失效地址数量一致,则说明该子块全部失效,并记录该子块的测试结果;当二者并不一致时,则说明子块中部分地址失效,还需要执行下一步以进一步的确认;
第八步,依次遍历所述存储器中每个行或列中的存储单元个数,并确定每个行或列中的失效的存储单元个数,即失效地址数量,再判断该行或列的失效地址数量与行或列的存储单元个数之间是否一致,其中,在本步骤进行遍历的过程中可以根据用户指令确定是按照行还是列进行遍历,在此不做限定。
第九步,当行或列的失效地址数量为零则说明该行或列完好,并记录该行或列的测试结果;同时,当行或列的全部存储单元的个数与行或列的失效地址数量一致,则说明该行或列全部失效,并记录该行或列的测试结果;当二者并不一致时,则说明行或列中部分地址失效,还需要执行下一步以进一步的确认;
第十步,统计上述第五、第七及第九步中的记录的测试结果,并输出。
需要说明的是,在上述执行过程中,可以具体根据存储器的实际情况进行执行,并非从第一步一定执行到第十步,例如,当某存储器A中仅涉及到某子块a的存储单元为全部失效的,其他存储单元全部完好,那么在执行过程中执行到第七步后得到该存储器A具体的子块a的存储单元个数与子块的地址数量一致时,由于其他子块均为失效地址数量为0,则此时仅需要记录当前子块层级中各个子块的测试结果,并跳到第十步执行失效地址的输出过程。
第二方面,基于上述该方法的同一发明构思,本说明书实施例还提供一种存储器失效地址的输出装置,其实现的功能和效果如前述第一方面该的方法,其执行的过程在此不再一一赘述,示例性的,该装置如图3所示,其中包括:
获取单元31,可以用于获取目标存储器的结构信息,其中,所述目标存储器为经测试设备测试后的存储器,所述结构信息包括所述目标存储器的层级间对应关系以及每个层级包含的存储单元个数;
记录单元32,可以用于根据测试数据记录失效信息,其中,所述测试数据为所述测试设备对所述目标存储器测试后得到的失效地址,所述失效信息包含所述目标存储器中每个所述层级包含的失效地址数量;
确定单元33,可以用于根据所述记录单元32记录的失效信息按照所述获取单元31获取的层级进行分析,确定目标存储器的失效类型,其中,所述失效类型包括第一失效类型及第二失效类型,所述第一失效类型可以用于表征所述目标存储器中失效单元按照整个所述层级失效,所述第二失效类型可以用于表征所述失效单元呈散点分布;
输出单元34,可以用于根据预设输出策略,按照所述确定单元33确定的失效类型选取对应的输出方式进行输出,其中,所述预设输出策略中包含有每个失效类型对应的输出方式。
可选的,如图4所示,所述记录单元32,包括:
确定模块321,可以用于根据所述测试数据分别确定每个所述层级的失效地址数量;
统计模块322,可以用于按照所述层级统计对应各个所述层级的确定模块321确定的失效地址数量,得到所述失效信息。
可选的,如图4所示,所述层级包括存储器、存储块、子块以及行列;
所述层级对应关系中包含所述存储器、存储块、子块以及所述行列间的关系,其中,所述存储器至少包含一个所述存储块,所述存储块至少包含一个所述子块,所述子块至少包含一个行列,所述一个行列至少包含一个所述存储单元。
可选的,如图4所示,所述第一失效类型包括存储器失效、存储块失效、子块失效以及行列失效;
所述确定单元33包括:
判断模块331,可以用于按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件;
第一确定模块332,可以用于若判断模块331判断所述目标存储器符合所述第一失效类型对应的失效条件,则确定所述目标存储器的失效类型为所述第一失效类型。
可选的,如图4所示,所述失效条件包括:存储器失效条件对应的失效地址数量、存储块失效条件对应的失效地址数量、子块失效条件对应的失效地址数量,以及行列失效条件对应的失效地址数量;
所述判断模块331可以用于根据所述层级对应关系,按照层级顺序依次确定所述目标存储器是否满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量、所述子块失效条件对应的失效地址数量,以及所述行列失效条件对应的失效地址数量;
所述第一确定模块332,包括:
第一确定子模块3321,可以用于当所述目标存储器满足所述存储器失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储器失效;
第二确定子模块3322,可以用于当所述目标存储器不满足所述存储器失效条件对应的失效地址数量,但满足所述存储块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储块失效;
第三确定子模块3323,可以用于当所述目标存储器不满足所述存储器失效条件对应的失效地址数量及所述存储块失效条件对应的失效地址数量,但满足所述子块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述子块失效;
第四确定子模块3324,可以用于当所述目标存储器不满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量以及所述子块失效条件对应的失效地址数量,但满足所述行列失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述行列失效。
可选的,如图4所示,所述确定单元33还包括:
第二确定模块333,可以用于若确定所述目标存储器不符合所述第一失效类型,且确定所述目标存储器存在失效地址时,则确定所述目标存储器的失效类型为所述第二失效类型。
可选的,如图4所示,所述预设输出策略包括所述存储器失效对应的第一输出方式、所述存储块失效对应的第二输出方式、所述子块失效对应的第三输出方式,以及所述行列失效对应的第四输出方式;
其中,所述第一输出方式可以用于将所述目标存储器的地址进行输出,所述第二输出方式可以用于将所述存储块的地址进行输出,所述第三输出方式可以用于将所述子块的地址进行输出,所述第四输出方式可以用于将所述行列的地址进行输出;
所述输出单元34包括:
第一输出模块341,可以用于当确定出所述存储器失效时,按照所述第一输出方式将所述目标存储器的地址进行输出;
第二输出模块342,可以用于当确定出所述存储块失效时,按照所述第二输出方式将失效的所述存储块的地址进行输出;
第三输出模块343,可以用于当确定出所述子块失效时,按照所述第三输出方式将失效的所述子块的地址进行输出;
第四输出模块344,可以用于当确定出所述行列失效时,按照所述第四输出方式将失效的所述行列的地址进行输出。
可选的,如图4所示,所述确定单元33还包括:
第三确定模块334,可以用于若确定所述目标存储器不符合所述第一失效类型,且不符合所述第二失效类型,则按照所述层级确定所述目标存储器的正常部分并输出对应的提示信息,其中,所述提示信息可以用于提示存储器正常、存储块正常、子块正常和/或行列正常。
可选的,如图4所示,所述目标存储器为包含有子块阵列的层级结构的存储器;所述目标存储器包括DRAM存储器、NOR存储器及NAND存储器。
示例性的,图5示出的是与本发明实施例提供的存储器失效地址的输出装置的部分结构的示意图。该存储器失效地址的输出装置的装置包括存储器501,该存储器501用于存储执行前述第一实施例中该方法的程序。该存储器失效地址的输出装置的装置还包括处理器502,与该存储器501连接,该处理器502被配置为用于执行该存储器501中存储的程序。
该处理器502执行该计算机程序时实现上述第一实施例中存储器失效地址的输出装置的方法中的步骤。或者,该处理器执行该计算机程序时实现上述第二实施例的存储器失效地址的输出装置的装置中各模块/单元的功能。
示例性的,本实施例还提供了一种计算机可读存储介质,如图6所示,其上存储有计算机程序601,该计算机程序601被处理器执行时实现前述第一方面该的实施例中任一项该的存储器失效地址的输出方法。
本实施例提供了一种存储器失效地址的输出方法及相关设备,其方法包括:首先,获取目标存储器的结构信息;然后,根据测试数据记录失效信息;之后,根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型;最后,根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出,从而实现存储器失效地址的输出功能。在上述方案中,由于目标存储器为经测试设备测试后的存储器,结构信息包括目标存储器的层级间对应关系以及每个层级包含的存储单元个数,并且测试数据为所述测试设备对所述目标存储器测试后得到的失效地址,失效信息包含所述目标存储器中每个所述层级包含的失效地址数量,这就确保了在获取到目标存储器的结构信息并记录失效信息后,能够为后续判断存储器的失效类型提供了判断依据,同时,所述失效类型包括第一失效类型及第二失效类型,第一失效类型用于表征所述目标存储器中失效单元按照整个所述层级失效,第二失效类型用于表征所述失效单元呈散点分布,这样可以使通过失效信息分析目标存储器时,能够判断该目标存储器是出现了整个层级失效还是散点分布的失效情况,从而确定出具体的失效类型,与此同时在预设输出策略中失效类型不同的情况下选取的输出方式也是不同的,这就使得本发明的方法能够在输出过程中按照不同层级失效时进行对应方式的输出,而无需再输出失效地址的过程中依赖于ATE进行,不仅避免了从ATE的失效地址存储区域读取每一个失效地址的时间,还能避免通过ATE设备在失效地址存储区域中遍历所述失效地址的过程,从而整体上节省了输出时长,尤其是当出现整个存储器失效的情况时,能够直接输出该存储器的地址作为失效地址,可以大大减少失效地址输出时的时间消耗,提高了输出效率。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接或彼此可通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
尽管本发明的实施方案已公开如上,但其并不仅仅限于说明书和实施方式中所列运用,它完全可以被适用于各种适合本发明的领域,对于熟悉本领域的人员而言,可容易地实现另外的修改,因此在不背离权利要求及等同范围所限定的一般概念下,本发明并不限于特定的细节与这里示出与描述的图例。
Claims (10)
1.一种存储器失效地址的输出方法,其特征在于,包括:
获取目标存储器的结构信息,其中,所述目标存储器为经测试设备测试后的存储器,所述结构信息包括所述目标存储器的层级间对应关系以及每个层级包含的存储单元个数;
根据测试数据记录失效信息,其中,所述测试数据为所述测试设备对所述目标存储器测试后得到的失效地址,所述失效信息包含所述目标存储器中每个所述层级包含的失效地址数量;
根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型,其中,所述失效类型包括第一失效类型及第二失效类型,所述第一失效类型用于表征所述目标存储器中失效单元按照整个所述层级失效,所述第二失效类型用于表征所述失效单元呈散点分布;
根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出,其中,所述预设输出策略中包含有每个失效类型对应的输出方式。
2.根据权利要求1所述的方法,其特征在于,所述根据测试数据记录失效信息,包括:
根据所述测试数据分别确定每个所述层级的失效地址数量;
按照所述层级统计对应各个所述层级的失效地址数量,得到所述失效信息。
3.根据权利要求2所述的方法,其特征在于,所述层级包括存储器、存储块、子块以及行列;
所述层级对应关系中包含所述存储器、存储块、子块以及所述行列间的关系,其中,所述存储器至少包含一个所述存储块,所述存储块至少包含一个所述子块,所述子块至少包含一个行列,所述一个行列至少包含一个所述存储单元。
4.根据权利要求3所述的方法,其特征在于,所述第一失效类型包括存储器失效、存储块失效、子块失效以及行列失效;
所述根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型包括:
按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件;
若是,则确定所述目标存储器的失效类型为所述第一失效类型。
5.根据权利要求4所述的方法,其特征在于,所述失效条件包括:存储器失效条件对应的失效地址数量、存储块失效条件对应的失效地址数量、子块失效条件对应的失效地址数量,以及行列失效条件对应的失效地址数量;
所述按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件,包括:
根据所述层级对应关系,按照层级顺序依次确定所述目标存储器是否满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量、所述子块失效条件对应的失效地址数量,以及所述行列失效条件对应的失效地址数量;
所述判断所述目标存储器符合所述第一失效类型对应的失效条件,则确定所述目标存储器的失效类型为所述第一失效类型,包括:
当所述目标存储器满足所述存储器失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储器失效;
当所述目标存储器不满足所述存储器失效条件对应的失效地址数量,但满足所述存储块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述存储块失效;
当所述目标存储器不满足所述存储器失效条件对应的失效地址数量及所述存储块失效条件对应的失效地址数量,但满足所述子块失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述子块失效;
当所述目标存储器不满足所述存储器失效条件对应的失效地址数量、所述存储块失效条件对应的失效地址数量以及所述子块失效条件对应的失效地址数量,但满足所述行列失效条件对应的失效地址数量时,确定所述目标存储器符合所述第一失效类型中的所述行列失效。
6.根据权利要求4所述的方法,其特征在于,按照所述层级对应关系,判断所述目标存储器是否符合所述第一失效类型对应的失效条件之后,所述方法还包括:
若确定所述目标存储器不符合所述第一失效类型,且确定所述目标存储器存在失效地址时,则确定所述目标存储器的失效类型为所述第二失效类型。
7.根据权利要求4所述的方法,其特征在于,所述预设输出策略包括所述存储器失效对应的第一输出方式、所述存储块失效对应的第二输出方式、所述子块失效对应的第三输出方式,以及所述行列失效对应的第四输出方式;
其中,所述第一输出方式用于将所述目标存储器的地址进行输出,所述第二输出方式用于将所述存储块的地址进行输出,所述第三输出方式用于将所述子块的地址进行输出,所述第四输出方式用于将所述行列的地址进行输出;
所述根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出包括:
当确定出所述存储器失效时,按照所述第一输出方式将所述目标存储器的地址进行输出;
当确定出所述存储块失效时,按照所述第二输出方式将失效的所述存储块的地址进行输出;
当确定出所述子块失效时,按照所述第三输出方式将失效的所述子块的地址进行输出;
当确定出所述行列失效时,按照所述第四输出方式将失效的所述行列的地址进行输出。
8.一种存储器失效地址的输出装置,其特征在于,包括:
获取单元,用于获取目标存储器的结构信息,其中,所述目标存储器为经测试设备测试后的存储器,所述结构信息包括所述目标存储器的层级间对应关系以及每个层级包含的存储单元个数;
记录单元,用于根据测试数据记录失效信息,其中,所述测试数据为所述测试设备对所述目标存储器测试后得到的失效地址,所述失效信息包含所述目标存储器中每个所述层级包含的失效地址数量;
确定单元,用于根据所述失效信息按照所述层级进行分析,确定目标存储器的失效类型,其中,所述失效类型包括第一失效类型及第二失效类型,所述第一失效类型用于表征所述目标存储器中失效单元按照整个所述层级失效,所述第二失效类型用于表征所述失效单元呈散点分布;
输出单元,用于根据预设输出策略,按照所述失效类型选取对应的输出方式进行输出,其中,所述预设输出策略中包含有每个失效类型对应的输出方式。
9.一种电子设备,其特征在于,包括处理器、以及与处理器连接的存储器所述处理器用于调用存储器中的程序指令,以执行所述权利要求1至7中任一项所述的存储器失效地址的输出方法。
10.一种计算机可读存储介质,其特征在于,其上存储有程序,该程序被处理器执行时实现所述权利要求1至7中任一项所述的存储器失效地址的输出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110303962.4A CN112927751B (zh) | 2021-03-22 | 2021-03-22 | 存储器失效地址的输出方法及相关设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110303962.4A CN112927751B (zh) | 2021-03-22 | 2021-03-22 | 存储器失效地址的输出方法及相关设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112927751A true CN112927751A (zh) | 2021-06-08 |
CN112927751B CN112927751B (zh) | 2023-09-29 |
Family
ID=76175400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110303962.4A Active CN112927751B (zh) | 2021-03-22 | 2021-03-22 | 存储器失效地址的输出方法及相关设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112927751B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113724772A (zh) * | 2021-07-12 | 2021-11-30 | 深圳市美信咨询有限公司 | 存储器失效位置查找方法、装置和计算机设备 |
CN114649051A (zh) * | 2022-03-22 | 2022-06-21 | 合肥悦芯半导体科技有限公司 | 存储器测试方法、设备及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105139893A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 一种存储器测试装置及一种存储器芯片测试方法 |
CN107039084A (zh) * | 2017-03-01 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 带冗余单元的存储器芯片的晶圆测试方法 |
CN109524055A (zh) * | 2018-12-24 | 2019-03-26 | 上海华力集成电路制造有限公司 | 基于soc ate定位存储器失效位的方法及测试系统 |
CN110504003A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | Ate快速获取存储器失效地址的方法 |
-
2021
- 2021-03-22 CN CN202110303962.4A patent/CN112927751B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105139893A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 一种存储器测试装置及一种存储器芯片测试方法 |
CN107039084A (zh) * | 2017-03-01 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 带冗余单元的存储器芯片的晶圆测试方法 |
CN109524055A (zh) * | 2018-12-24 | 2019-03-26 | 上海华力集成电路制造有限公司 | 基于soc ate定位存储器失效位的方法及测试系统 |
CN110504003A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | Ate快速获取存储器失效地址的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113724772A (zh) * | 2021-07-12 | 2021-11-30 | 深圳市美信咨询有限公司 | 存储器失效位置查找方法、装置和计算机设备 |
CN114649051A (zh) * | 2022-03-22 | 2022-06-21 | 合肥悦芯半导体科技有限公司 | 存储器测试方法、设备及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN112927751B (zh) | 2023-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8724408B2 (en) | Systems and methods for testing and assembling memory modules | |
US7178072B2 (en) | Methods and apparatus for storing memory test information | |
JP3558252B2 (ja) | 半導体メモリ試験装置 | |
US6795942B1 (en) | Built-in redundancy analysis for memories with row and column repair | |
CN112927751A (zh) | 存储器失效地址的输出方法及相关设备 | |
JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
JP4448895B1 (ja) | 試験装置および試験方法 | |
CN102737722A (zh) | 一种内建自测系统的自检修补法 | |
US6247153B1 (en) | Method and apparatus for testing semiconductor memory device having a plurality of memory banks | |
KR101545716B1 (ko) | 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩 | |
JP2001035189A (ja) | メモリの不良救済解析方法及びこの解析方法を適用した不良救済解析器を搭載したメモリ試験装置 | |
US6711705B1 (en) | Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method | |
CN116540059B (zh) | 半导体芯片测试方法、装置、设备及存储介质 | |
US7007211B1 (en) | Testing self-repairing memory of a device | |
CN117148117A (zh) | 一种Chiplet故障自动检测修复方法及系统 | |
US7747912B2 (en) | Semiconductor memory device capable of arbitrarily setting the number of memory cells to be tested and related test method | |
CN115691632A (zh) | 测试控制系统和方法 | |
CN112908397B (zh) | Dram存储阵列的修复方法及相关设备 | |
CN112151103B (zh) | 基于March算法的DRAM故障检测方法和装置 | |
US20030028342A1 (en) | Method for the defect analysis of memory modules | |
JPH06119799A (ja) | メモリ試験装置 | |
CN114550807A (zh) | 存储器的自修复电路、芯片 | |
CN112927744B (zh) | 3d芯片的存储器修复方法及相关设备 | |
CN104979017B (zh) | 用于测试及组装存储器模块的系统及方法 | |
CN114649051B (zh) | 存储器测试方法、设备及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 710075 4th floor, block a, No.38, Gaoxin 6th Road, Zhangba Street office, Gaoxin District, Xi'an City, Shaanxi Province Patentee after: Xi'an Ziguang Guoxin Semiconductor Co.,Ltd. Country or region after: China Address before: 710075 4th floor, block a, No.38, Gaoxin 6th Road, Zhangba Street office, Gaoxin District, Xi'an City, Shaanxi Province Patentee before: XI''AN UNIIC SEMICONDUCTORS Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |