CN115911060A - 应变绝缘层上锗结构、应变锗基器件及其制备方法 - Google Patents

应变绝缘层上锗结构、应变锗基器件及其制备方法 Download PDF

Info

Publication number
CN115911060A
CN115911060A CN202310026366.5A CN202310026366A CN115911060A CN 115911060 A CN115911060 A CN 115911060A CN 202310026366 A CN202310026366 A CN 202310026366A CN 115911060 A CN115911060 A CN 115911060A
Authority
CN
China
Prior art keywords
germanium
strain
strained
insulating layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310026366.5A
Other languages
English (en)
Inventor
伍绍腾
骆军委
任慧雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN202310026366.5A priority Critical patent/CN115911060A/zh
Publication of CN115911060A publication Critical patent/CN115911060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种应变绝缘层上锗结构,包括:依次叠加的衬底、第一应变绝缘层和锗薄膜层;其中,第一应变绝缘层适用于对锗薄膜层底部产生应变,以调控锗薄膜层的禁带宽度,吸收系数及迁移率。本发明还提供一种应变锗基器件。通过应变绝缘层全包裹结构可以使得应变层的应力能够充分地施加到应变锗基器件中,从而改变应变锗基器件的材料特性,提高包括探测范围,发光强度,载流子迁移率等在内的多种器件性能。

Description

应变绝缘层上锗结构、应变锗基器件及其制备方法
技术领域
本发明涉及半导体器件技术领域,具体涉及一种应变绝缘层上锗结构、应变锗基器件及其制备方法。
背景技术
纯锗器件存在着漏电流较大,易碎,价格昂贵,锗衬底尺寸小等缺陷。绝缘层上锗(GeOI)结合了绝缘层上硅(SOI)和锗两种材料在电子和光电子领域的优势,可以充分放大硅和锗两大材料的优点,是理想的锗晶体管平台及硅基光电子集成平台。
另一方面,在后摩尔时代,为进一步提升半导体芯片性能,最有前景的优化路线是在硅衬底上用光互连代替电互连。然而,由于硅是间接带隙半导体,不适合做发光材料,这使得硅基光源的研制成为实现硅基光互连的最大难题。
发明内容
针对上述问题,本发明的第一方面提供了一种应变绝缘层上锗结构,包括:依次叠加的衬底、第一应变绝缘层和锗薄膜层;其中,上述第一应变绝缘层适用于对上述锗薄膜层底部产生应变,以调控上述锗薄膜层的禁带宽度,吸收系数及迁移率。
根据本发明的实施例,上述第一应变绝缘层为具有应变性能的薄膜,包括非晶硅,二氧化硅,氮化硅中的一种。
根据本发明的实施例,上述锗薄膜层包括非刻意、掺杂一种或多种的锗薄膜;上述锗薄膜层包括单晶,多晶以及非晶中的一种。
本发明的第二方面提供一种应变绝缘层上锗结构的制备方法,用于制备上述任一项所述的结构,包括:
在第一硅衬底上外延生长一层锗薄膜层;
在上述锗薄膜层的表面沉积一层压应变SiN薄膜;
第二硅衬底上生长一层SiN薄膜;
将上述第一硅衬底上的上述压应变SiN薄膜面与上述第二硅衬底上的上述SiN薄膜面键合到一起,形成第一应变绝缘层;
去除第一硅衬底,形成应变绝缘层上锗结构。
本发明的第三方面提供一种应变锗基器件,包括上述任一项所述的结构。
根据本发明的实施例,上述锗基器件包括:锗基晶体管、光电探测器、调制器、光波导、发光二极管、及激光器中的一种或多种。
本发明的第四方面提供一种应变锗基器件的制备方法,用于制备如上述任一项所述的器件,包括:
在第一硅衬底上外延生长一层锗薄膜层;
在上述锗薄膜层的表面上注入硼离子,形成P型掺杂区域;
在上述锗薄膜层的靠近上述P型掺杂区的表面沉积一层压应变SiN薄膜;
在第二硅衬底上生长一层SiN薄膜,并将上述第一硅衬底上的上述压应变SiN薄膜面与上述第二硅衬底上的上述SiN薄膜面键合到一起;
去除上述第一硅衬底,在裸露的上述锗薄膜层的表面上注入磷离子,形成N型掺杂区;
利用干法刻蚀方法,在上述应变绝缘层上锗结构表面形成分立的不同尺寸的锗薄膜台面;
在P型以及N型两个掺杂的台面沉积Ti/Au薄膜,从而形成P-I-N结锗探测器的电极接触;
在器件的的锗薄膜层(3)上表面以及侧边沉积第二应变绝缘层,形成半包裹以及全包裹的应变锗基器件。
根据本发明的实施例,上述第一应变绝缘层适用于对上述锗薄膜层底部产生应变;上述第二应变绝缘层适用于对上述锗薄膜层顶部及侧部产生应变,以调控锗薄膜层的禁带宽度,吸收系数及迁移率;
上述第一应变绝缘层与上述第二应变绝缘层对上述锗薄膜层形成全包裹以及半包裹的结构。
根据本发明的实施例,组成上述第一应变绝缘层与上述第二应变绝缘层的材料种类及厚度相同。
根据本发明的实施例,组成上述第一应变绝缘层与上述第二应变绝缘层的材料种类及厚度不相同。
根据本发明的实施例,通过在应变绝缘层上锗结构中引入应变绝缘层,在应变绝缘层随温度升高导致体积膨胀的情况下,能够挤压到锗薄膜层底部,从而间接引入张应变较大且均匀的锗薄膜层,进而均匀且有力的调控锗薄膜层的禁带宽度,吸收系数及迁移率,提高光源发光效率,从而使锗薄膜层能够有效地应用于晶体管,光源,探测器,调制器,及波导等器件。
根据本发明的实施例,通过将应变绝缘层上锗结构应用到锗基器件中,并在锗基器件中的锗薄膜层上表面以及侧面也外延生长一层应变绝缘层,从而形成半包裹、甚至全包裹的应变层覆盖的应变锗基器件,实现将应变绝缘层中的应力更为容易及充分的施加到锗器件中。此时,应变绝缘层随温度升高导致体积膨胀,进而全方位挤压到锗薄膜层,从而大幅度提升锗薄膜层的张应变,进而均匀且有力的调控锗薄膜层的禁带宽度,吸收系数及迁移率,提高光源发光效率。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述内容以及其他目的、特征和优点将更为清楚,在附图中:
图1示意性示出了根据本发明实施例的应变绝缘层上锗结构示意图;
图2示意性示出了根据本发明实施例的应变绝缘层上锗结构的制备方法流程图;
图3示意性示出了根据本发明实施例的应变锗基器件的制备方法流程图;
图4示意性示出了根据本发明实施例的应变锗基器件的制备方法被执行后得到的器件结构示意图。
上述附图中,对应的附图标记说明如下:
1:衬底;
21:第一应变绝缘层;
22:第二应变绝缘层;
3:锗薄膜层;
31:N型掺杂锗薄膜层;
32:非刻意掺杂锗薄膜层;
33:P型掺杂锗薄膜层。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本公开实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如,“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
目前,张应变锗作为一种四族直接(或准直接)带隙材料,且具有发光覆盖波长范围广、可实现高效四族光源等优势,近些年来逐渐被人们重视。此外,非应变锗膜的直接带隙禁带对应的吸收波长只能到达1550nm,这使得非应变锗光电探测器的探测波长不能完全覆盖光通信中常用的C波段(1530nm-1565nm)和L波段(1570nm-1610nm)。而对锗膜施加张应变可以实现直接带隙宽度的减少,即探测波长向长波长的移动。另外,压应变锗的晶体管比非应变锗具有更高的迁移率,更适合做高性能晶体管。
然而,通常由于外延生长的锗材料中存在着非常弱的张应变(<0.2%),这使得其距离成为直接带隙材料有较大差距,因而其光源发光效率相对较低。现在,最常见的是通过氮化硅应变层上表层覆盖或者纳米膜弯曲,实现锗材料中大的张应变。然后,这些方法很难给锗基器件带来均匀且大的张应变。
图1示意性示出了根据本发明实施例的应变绝缘层上锗结构示意图。
如图1所示,本发明实施例提供一种应变绝缘层上锗结构,包括:依次叠加的衬底1、第一应变绝缘层21和锗薄膜层3;其中,第一应变绝缘层21适用于对锗薄膜层3底部产生应变,以调控锗薄膜层3的禁带宽度,吸收系数及迁移率。
根据本发明的实施例,通过在应变绝缘层上锗结构中引入应变绝缘层,在应变绝缘层随温度升高导致体积膨胀的情况下,能够挤压到锗薄膜层3底部,从而间接引入张应变较大的锗薄膜层3,进而均匀且有力的调控锗薄膜层3的禁带宽度,吸收系数及迁移率,提高光源发光效率,从而使锗薄膜层3能够有效地应用于晶体管,光源,探测器,调制器,及波导等器件。
根据本发明的实施例,第一应变绝缘层21为具有应变性能的薄膜,包括非晶硅,二氧化硅,氮化硅中的一种。
根据本发明的实施例,锗薄膜层3为非刻意掺杂一种或多种的锗薄膜;锗薄膜层3包括单晶,多晶以及非晶中的一种。
根据本发明的实施例,衬底1包括单晶衬底、非半导体衬底和混合衬底中的一种;
混合衬底通过单晶衬底或非半导体衬底与金属层混合后得到;
其中,单晶衬底包括Si、Ge、GaAs、SiC、GaN和AlN,非半导体衬底包括蓝宝石衬底、金属衬底和玻璃衬底,金属层包括不同的金属单质或合金薄膜层。
图2示意性示出了根据本发明实施例的应变绝缘层上锗结构的制备方法流程图。
如图2所示,本发明实施例的应变绝缘层上锗结构的制备方法包括步骤S201~步骤S205。
在步骤S201,在第一硅衬底上外延生长厚度为1μm的锗薄膜层3。
根据本发明的实施例,通过减压化学气相沉积采用常规的两步法外延生长锗薄膜层3,该锗薄膜层3的位错密度为~107cm-2
在步骤S202,在锗薄膜层3的表面沉积一层厚度为500nm的压应变SiN薄膜。
根据本发明的实施例,通过等离子体增强化学气相沉积方法,于300℃左右制备压应变SiN薄膜,该压应变SiN薄膜的压应变值可以为1.5GPa。
在步骤S203,在第二硅衬底上生长一层SiN薄膜。
根据本发明的实施例,第一硅衬底上的压应变SiN薄膜的厚度可以第二硅衬底上的SiN薄膜可以相同,也可以不相同。
在步骤S204,将第一硅衬底上的压应变SiN薄膜面与第二硅衬底上SiN薄膜面键合到一起,形成第一应变绝缘层21。
根据本发明的实施例,可通过智能剥离或者硅背面刻蚀法,把覆盖第一应变绝缘层21的锗薄膜3转移到衬底1;具体地,通过低温或高温直接键合,高温胶或金属键合的方式使得上述两块样品的SiN面键合在一起。
根据本发明的实施例,在键合前,需要对第一硅衬底上的压应变SiN薄膜面与第二硅衬底上SiN薄膜面进行化学机械抛光处理,从而使得两个衬底上的SiN表面的粗糙度均少于0.5nm。
随后,对两块样品进行氧等离子体处理,从而在两个衬底上的SiN表面形成亲水性表面;采用氧等离子体处理后,立即把两块样品浸入去离子水中,从而在SiN表面形成―OH键。再通过手动或机械把两个样品的SiN薄膜面键合在一起。最后在300℃的惰性气体中氛围中,对键合后的样品进行处理,以提高键合强度。
在步骤S205,去除第一硅衬底,形成应变绝缘层上锗结构。
根据本发明的实施例,在上述样品键合完成后,需要对生长有锗薄膜层3的第一硅衬底进行去除。步骤如下:首先,采用研磨的方法,高速物理研磨硅衬底,其速度可达100μm/min,并在第一硅衬底的厚度还剩余~50μm时停止研磨;随后,把样品放入四甲基氢氧化钠溶液中,由于该溶液只刻蚀硅,不与锗及SiN反应,从而保证在去除第一硅衬底的情况下,不损害锗薄膜层3;在接近2-4小时及85℃的加热下,第一硅衬底被完全去除,最后形成应变绝缘层上锗结构。
图3示意性示出了根据本发明实施例的应变锗基器件的制备方法流程图。
如图3所示,以应变P-I-N结锗探测器为例,描述应变锗基器件的制作流程,包括步骤S301~步骤S308。
在步骤S301,在第一硅衬底上外延生长厚度为1μm的锗薄膜层3;
在步骤S302,在锗薄膜层3的表面上注入硼离子,形成厚度为100~200nm的P型掺杂区域33;
在步骤S303,在锗薄膜层3的靠近P型掺杂区33的表面沉积一层厚度为500nm的压应变SiN薄膜;
在步骤S304,在第二硅衬底上生长一层SiN薄膜,并将第一硅衬底上的压应变SiN薄膜面与第二硅衬底上SiN薄膜面键合到一起,形成第一应变绝缘层21;
在步骤S305,去除第一硅衬底,在裸露的锗薄膜层3的表面上注入磷离子,形成厚度为100~200nm的N型掺杂区31;其中,步骤S302以及步骤S305形成的掺杂区以及锗薄膜中非掺杂的区域,共同形成锗薄膜的同质P-I-N结;
在步骤S306,通过两步感应耦合等离子体干法刻蚀,在应变绝缘层上锗结构表面可以形成分立的不同尺寸的锗薄膜台面;
在步骤S307,在P型以及N型两个掺杂的台面沉积Ti/Au薄膜,从而形成P-I-N结锗探测器的电极接触;
在步骤S308,通过等离子体增强化学气相沉积法在器件的锗薄膜层3上表面以及侧边沉积500nm厚的第二应变绝缘层22,形成半包裹以及全包裹的应变锗基器件。
根据本发明的实施例,第一应变绝缘层21适用于对锗薄膜层3底部产生应变;第二应变绝缘层22适用于对锗薄膜层3顶部及侧部产生应变,以调控锗薄膜层3的禁带宽度,吸收系数及迁移率;第一应变绝缘层21与第二应变绝缘层22能够形成一体,对锗薄膜层3形成全包裹以及半包裹的结构,从而实现完全包裹锗探测器。
根据本发明的实施例,第二应变绝缘层22为具有应变性能的薄膜,包括非晶硅,二氧化硅,氮化硅中的一种;组成第一应变绝缘层21与第二应变绝缘层22的材料种类及厚度相同;或者组成第一应变绝缘层21与第二应变绝缘层22的材料种类及厚度不相同。
图4示意性示出了根据本发明实施例应变锗基器件的制备方法被执行后得到的器件结构示意图。
参照图3,步骤S301~步骤S308被执行后得到图4的结构示意图。如图4所示,该应变锗基器件包括:依次叠加的衬底1、第一应变绝缘层21、锗薄膜层3以及包覆在锗薄膜层3的上表面及侧面的第二应变绝缘层22;其中,锗薄膜层3包括:依次叠加的N型掺杂锗薄膜层33(即P型掺杂区域)、非刻意掺杂锗薄膜层32以及P型掺杂锗薄膜层31(即N型掺杂区)。锗薄膜层3的该三组成层通过两步感应耦合等离子体干法刻蚀,被分立的不同尺寸的锗薄膜台面。
根据本发明的实施例,通过在应变绝缘层上锗结构中引入应变绝缘层,并且将该应变绝缘层上锗结构应用到应变锗基器件中,并在应变锗基器件中的锗薄膜层3上表面以及侧面同也外延生长一层应变绝缘层,从而形成半包裹、甚至全包裹的应变层覆盖的锗基器件,实现将应变绝缘层中的应力更为容易及充分的施加到锗器件中。此时,应变绝缘层随温度升高导致体积膨胀,进而全方位挤压到锗薄膜层3,从而大幅度提升锗薄膜层3的张应变,进而均匀且有力的调控锗薄膜层3的禁带宽度,吸收系数及迁移率,提高光源发光效率,从而使锗薄膜层3能够有效地应用于晶体管,光源,探测器,调制器,及波导等器件。
根据本发明的实施例,第一应变绝缘层21适用于对锗薄膜层3底部产生应变;第二应变绝缘层22适用于对锗薄膜层3顶部及侧部产生应变,进而通过多方位应变的方式来调控锗薄膜层3的禁带宽度,吸收系数及迁移率。
根据本发明的实施例,P型掺杂锗薄膜层31与N型掺杂锗薄膜层33的厚度相同。
根据本发明的实施例,锗基器件包括:锗基晶体管、光电探测器、调制器、光波导、发光二极管、及激光器中的一种或多种。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种应变绝缘层上锗结构,包括:
依次叠加的衬底(1)、第一应变绝缘层(21)和锗薄膜层(3);
其中,所述第一应变绝缘层(21)适用于对所述锗薄膜层(3)底部产生应变,以调控所述锗薄膜层(3)的禁带宽度,吸收系数及迁移率。
2.根据权利要求1所述的结构,其中,所述第一应变绝缘层(21)为具有应变性能的薄膜,包括非晶硅,二氧化硅,氮化硅中的一种。
3.根据权利要求1所述的结构,其中,所述锗薄膜层(3)包括非掺杂,掺杂一种或多种的锗薄膜;所述锗薄膜层(3)包括单晶,多晶以及非晶中的一种。
4.一种应变绝缘层上锗结构的制备方法,用于制备如权利要求1~3中任一项所述的结构,包括:
在第一硅衬底上外延生长一层锗薄膜层(3);
在所述锗薄膜层(3)的表面沉积一层压应变SiN薄膜;
在第二硅衬底上生长一层SiN薄膜;
将所述第一硅衬底上的所述压应变SiN薄膜面与所述第二硅衬底上的所述SiN薄膜面键合到一起,形成第一应变绝缘层(21);
去除所述第一硅衬底,形成应变绝缘层上锗结构。
5.一种应变锗基器件,包括权利要求1~3中任一项所述的结构。
6.根据权利要求5所述的器件,其中,所述应变锗基器件包括:锗基晶体管、光电探测器、调制器、光波导、发光二极管、及激光器中的一种或多种。
7.一种应变锗基器件的制备方法,用于制备如权利要求5或6所述的器件,包括:
在第一硅衬底上外延生长一层锗薄膜层(3);
在所述锗薄膜层(3)的表面上注入硼离子,形成P型掺杂区域(33);
在所述锗薄膜层(3)的靠近所述P型掺杂区域(33)的表面沉积一层压应变SiN薄膜;
在第二硅衬底上生长一层SiN薄膜,并将所述第一硅衬底上的所述压应变SiN薄膜面与所述第二硅衬底上的所述SiN薄膜面键合到一起;
去除所述第一硅衬底,在裸露的所述锗薄膜层(3)的表面上注入磷离子,形成N型掺杂区(31);
利用干法刻蚀方法,在所述应变绝缘层上锗结构表面形成分立的不同尺寸的锗薄膜台面;
在P型以及N型两个掺杂的台面沉积Ti/Au薄膜,从而形成P-I-N结锗探测器的电极接触;
在器件的锗薄膜层(3)上表面以及侧边沉积第二应变绝缘层(22),形成半包裹以及全包裹的应变锗基器件。
8.根据权利要求7所述的方法,其中,
所述第一应变绝缘层(21)适用于对所述锗薄膜层(3)底部产生应变;所述第二应变绝缘层(22)适用于对所述锗薄膜层(3)顶部及侧部产生应变,以调控锗薄膜层(3)的禁带宽度,吸收系数及迁移率;
所述第一应变绝缘层(21)与所述第二应变绝缘层(22)对所述锗薄膜层(3)形成全包裹以及半包裹的结构。
9.根据权利要求8所述的方法,其中,
组成所述第一应变绝缘层(21)与所述第二应变绝缘层(22)的材料种类及厚度相同。
10.根据权利要求8所述的方法,其中,
组成所述第一应变绝缘层(21)与所述第二应变绝缘层(22)的材料种类及厚度不相同。
CN202310026366.5A 2023-01-09 2023-01-09 应变绝缘层上锗结构、应变锗基器件及其制备方法 Pending CN115911060A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310026366.5A CN115911060A (zh) 2023-01-09 2023-01-09 应变绝缘层上锗结构、应变锗基器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310026366.5A CN115911060A (zh) 2023-01-09 2023-01-09 应变绝缘层上锗结构、应变锗基器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115911060A true CN115911060A (zh) 2023-04-04

Family

ID=86476872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310026366.5A Pending CN115911060A (zh) 2023-01-09 2023-01-09 应变绝缘层上锗结构、应变锗基器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115911060A (zh)

Similar Documents

Publication Publication Date Title
US6100165A (en) Method of manufacturing semiconductor article
US10686090B2 (en) Wafer bonded solar cells and fabrication methods
US20050026432A1 (en) Wafer bonded epitaxial templates for silicon heterostructures
US20080211061A1 (en) Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
US20140077240A1 (en) Iv material photonic device on dbr
EP3469119A1 (en) Engineered substrate structure for power and rf applications
SG173245A1 (en) Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
JP2013207231A (ja) 半導体装置及びその製造方法
JP6091273B2 (ja) 半導体装置とその製造方法
JP2012518290A (ja) 半導体材料の薄層の形成
TWI709175B (zh) 絕緣體覆矽鍺結構
WO2024007586A1 (zh) 一种三层堆叠结构晶圆的制备方法及应用
CN109427538B (zh) 一种异质结构的制备方法
CN107910750B (zh) 一种半导体激光器材料的制备方法
US9070818B2 (en) Methods and structures for bonding elements
CN105374664A (zh) 一种InP薄膜复合衬底的制备方法
TW201413783A (zh) 碳化矽紋層
CN113178771B (zh) 一种基于GaAsOI衬底的InAs量子点激光器结构及制备方法
Pitera et al. Coplanar Integration of Lattice-Mismatched Semiconductors with Silicon by Wafer Bonding Ge/Si1− x Ge x/Si Virtual Substrates
JP2014183194A (ja) 半導体装置の製造方法
Ke et al. Low-temperature fabrication of wafer-bonded Ge/Si pin photodiodes by layer exfoliation and nanosecond-pulse laser annealing
US20070111468A1 (en) Method for fabricating dislocation-free stressed thin films
CN115911060A (zh) 应变绝缘层上锗结构、应变锗基器件及其制备方法
CN111430499A (zh) 光电集成器件及其制备方法
Sun Germanium-on-silicon for integrated silicon photonics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination