CN115910757A - 一种栅极硬掩膜层的去除方法 - Google Patents
一种栅极硬掩膜层的去除方法 Download PDFInfo
- Publication number
- CN115910757A CN115910757A CN202211525724.9A CN202211525724A CN115910757A CN 115910757 A CN115910757 A CN 115910757A CN 202211525724 A CN202211525724 A CN 202211525724A CN 115910757 A CN115910757 A CN 115910757A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- layer
- organic insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明的栅极硬掩膜层的去除方法,在栅极的氧化物硬掩膜层去除前,通过形成一层具有高填充能力的有机绝缘层,将氧化物硬掩膜层和有源区覆盖,采用回蚀工艺刻蚀至氧化物硬掩膜层裸露,在氧化物硬掩膜层和有机绝缘层上覆盖光刻胶层,使得光刻胶层和有机绝缘层趋于平坦化,再通过曝光、显影以显露氧化物硬掩膜层,然后通过干法刻蚀或湿法刻蚀工艺去除栅极上方的氧化物硬掩膜层,最后去除有源区上方的光刻胶层和有机绝缘层。本发明使得第一栅极之间不会产生孔洞,消除了由于衬底上不同图形密度所造成有机绝缘层的厚度不同导致的对有源区产生损伤的可能,且在氧化物硬掩膜层刻蚀的过程中不会产生硬掩膜残留,提高器件产品的可靠性和良率。
Description
技术领域
本发明涉及半导体集成电路的制造技术领域,特别是涉及一种栅极硬掩膜层的去除方法。
背景技术
在半导体制造工艺中,根据不同器件功能的需求,在同一个器件中会存在高密度有源区和低密度有源区,在有源区密度比较低的区域内,相邻栅极之间的间距比较大,从而使得在栅极硬掩膜刻蚀过程中进行光刻胶填充时会出现负载效应。
为了解决在栅极硬掩膜的去除工艺过程中存在的负载效应,目前常规的方式是对光刻胶直接刻蚀,但由于负载效应使得高密度有源区和低密度有源区上的光刻胶高度不一致,在刻蚀至栅极硬掩膜裸露后,再进行栅极硬掩膜的去除时,可能会对有源区产生损伤,另一种方式是先对高密度有源区上方的光刻胶进行光刻、曝光和显影去除,再采取高选择比的刻蚀方案对剩余的光刻胶进行刻蚀,直至栅极硬掩膜裸露后再进行栅极硬掩膜的刻蚀去除,但在有源区密度比较高的区域内,相邻栅极之间的间距比较小,从而使得在栅极硬掩膜刻蚀过程中进行光刻胶填充时会出现光刻胶填充不均匀从而出现孔洞。由于高密度有源区内孔洞的存在,从而使得在进行硬掩膜刻蚀的过程中,可能会对有源区产生损伤或者产生一定的硬掩膜残留,从而降低制作的器件良率。
因此,需要找到一种在去除栅极硬掩膜层时保护有源区不受损伤且又不产生硬掩膜残留的方法,从而提高制作的器件良率。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种栅极硬掩膜层的去除方法,用于解决现有技术中去除栅极硬掩膜层时,有源区容易损伤且有可能产生硬掩膜残留的问题。
为实现上述目的及其他相关目的,本发明提供一种栅极硬掩膜层的去除方法,所述去除方法包括以下步骤:
提供具有半导体衬底、栅极和有源区的半导体基底,且所述栅极上形成有自下而上叠置的第一硬掩膜层和第二硬掩膜层,所述栅极包括第一栅极和第二栅极,其中,所述第一栅极之间具有第一间距,所述第二栅极之间具有第二间距,且所述第一间距小于所述第二间距;
于所述半导体衬底上形成有机绝缘层,所述有机绝缘层高于所述第二硬掩膜层且覆盖所述有源区、所述第一栅极以及所述第二栅极;
去除部分所述有机绝缘层以显露所述第二硬掩膜层;
于剩余所述有机绝缘层上方形成光刻胶层,所述光刻胶层覆盖所述第二硬掩膜层和所述有机绝缘层,形成平坦化表面;
去除所述第二硬掩膜层上方的光刻胶层,显露所述第二硬掩膜层的顶面;
以所述光刻胶层为掩膜,刻蚀去除所述第二硬掩膜层以显露所述第一硬掩膜层。
可选地,去除所述第二硬掩膜层之后还包括去除所述有源区上的光刻胶层和有机绝缘层的步骤。
可选地,所述第二栅极的高度等于所述第一栅极的高度,所述第一栅极的宽度小于所述第二栅极的宽度。
可选地,所述第一间距处的所述有机绝缘层的厚度大于所述第二间距处的所述有机绝缘层的厚度。
可选地,所述第一硬掩膜层为氮化硅硬掩膜层,所述第二硬掩膜层为氧化物硬掩膜层。
可选地,形成所述有机绝缘层的工艺采用旋涂工艺。
可选地,去除所述有机绝缘层的工艺采用回蚀工艺。
可选地,形成光刻胶层后,还包括曝光、显影所述光刻胶层的步骤。
可选地,去除所述第二硬掩膜层的工艺采用干法刻蚀工艺、湿法刻蚀工艺或化学机械研磨工艺。
可选地,该栅极硬掩膜层的去除方法,适用于技术节点为40纳米以下的制程。
如上所述,本发明的栅极硬掩膜层的去除方法,在栅极顶部的氧化物硬掩膜层去除之前,通过增加一步旋涂工艺形成一层具有高填充能力的有机绝缘层替代现有技术的光刻胶层,将栅极上的氧化物硬掩膜层和栅极之间的有源区覆盖,先采用回蚀工艺刻蚀至氧化物硬掩膜层裸露,再在氧化物硬掩膜层和有机绝缘层的上方覆盖光刻胶层,使得衬底上方的光刻胶层和有机绝缘层具有同一高度,再通过曝光、显影以显露氧化物硬掩膜层,然后通过干法刻蚀或湿法刻蚀工艺去除栅极上方的氧化物硬掩膜层,最后去除有源区上方的光刻胶层和有机绝缘层。本发明使得第一栅极之间的第一间距内不会再产生孔洞,消除了由于衬底上不同图形密度所造成有机绝缘层的厚度不同导致的对有源区产生损伤的可能,且在氧化物硬掩膜层刻蚀的过程中不会产生硬掩膜残留,提高了器件产品的可靠性和良率。
附图说明
图1显示为本发明栅极硬掩膜层的去除方法的流程示意图。
图2至图8为本发明栅极硬掩膜层的去除方法的各步骤结构示意图。
元件标号说明
101 半导体衬底
102 第一栅极
103 第二栅极
104 第二硬掩膜层
1041 第二硬掩膜层顶面
105 第一硬掩膜层
106 沟槽结构
107 有机绝缘层
108 光刻胶层
D1 第一间距
D2 第二间距
S1~S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
需要理解的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对上述零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本发明保护范围的限制。
请参阅图1至图8。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
参考图1,其示出了本申请一个实施例提供的一种栅极硬掩膜层的去除方法的流程图,如图1所示,该方法包括步骤:
S1:提供具有半导体衬底101、栅极和有源区的半导体基底,且所述栅极上形成有自下而上叠置的第一硬掩膜层105和第二硬掩膜层104,所述栅极包括第一栅极102和第二栅极103,其中,所述第一栅极102之间具有第一间距D1,所述第二栅极103之间具有第二间距D2,且所述第一间距D1小于所述第二间距D2;
S2:于所述半导体衬底101上形成有机绝缘层107,所述有机绝缘层107高于所述第二硬掩膜层104且覆盖所述有源区、所述第一栅极102以及所述第二栅极103;
S3:去除部分所述有机绝缘层107以显露所述第二硬掩膜层104;
S4:于剩余所述有机绝缘层107上方形成光刻胶层108,所述光刻胶层108覆盖所述第二硬掩膜层104和所述有机绝缘层107,形成平坦化表面;
S5:去除所述第二硬掩膜层104上方的光刻胶层108,显露所述第二硬掩膜层104的顶面1041;
S6:以所述光刻胶层108为掩膜,刻蚀去除所述第二硬掩膜层104以显露所述第一硬掩膜层105。
以下结合附图对有关所述栅极硬掩膜层的去除方法做进一步的介绍,具体如下:
在步骤S1中,请参阅图1和图2,提供具有半导体衬底101、栅极和有源区的半导体基底,且所述栅极上形成有自下而上叠置的第一硬掩膜层105和第二硬掩膜层104,所述栅极包括第一栅极102和第二栅极103,其中,所述第一栅极102之间具有第一间距D1,所述第二栅极103之间具有第二间距D2,且所述第一间距D1小于所述第二间距D2。
具体的,如图2所示,在所述半导体衬底101上形成第一栅极102和第二栅极103,其中,所述第一栅极102之间具有第一间距D1,所述第二栅极103之间具有第二间距D2且所述第一间距D1小于所述第二间距D2,在所述第一栅极102和所述第二栅极103的左右两侧依次设有第一侧墙和第二侧墙,在所述第一栅极102和所述第二栅极103上形成自下而上叠置的第一硬掩膜层105和第二硬掩膜层104。
可选地,在本发明实施例中,所述半导体衬底101选用单晶硅衬底。在所述半导体衬底102中形成有沟槽结构106,所述沟槽结构106将所述半导体衬底101隔离为第一栅极102部分和第二栅极103部分。所述栅极之间还形成有有源区,所述有源区分别位于所述第一间距D1与所述第二间距D2内,为了简化,所述有源区在本图示中予以省略。
可选地,所述第二栅极103的高度等于所述第一栅极102的高度,所述第一栅极102的宽度小于所述第二栅极103的宽度。
可选地,本实施中的第一硬掩膜层105采用氮化硅硬掩膜层,第二硬掩膜层104采用氧化物硬掩膜层且位于所述第一硬掩膜层105上。所述第一硬掩膜层105和所述第二硬掩膜层104较佳地通过CVD、PECVD、LPCVD、或ALD工艺生长,以具有较高的台阶覆盖性。
可选地,本步骤中的所述半导体衬底101以及栅极结构的制备工艺已经为本领域技术人员所熟知,在此不再详细加以描述。此外,本发明的发明点在于后续氧化物硬掩膜层的去除方法,因此,本步骤中采用任何现有技术得到的所述半导体衬底,均在本发明的保护范围之内。
在步骤S2中,请参阅图1和图3,于所述半导体衬底101上形成有机绝缘层107,所述有机绝缘层107高于所述第二硬掩膜层104且覆盖所述有源区、所述第一栅极102以及所述第二栅极103。
可选地,形成所述有机绝缘层107的工艺采用旋涂工艺。
具体的,所述有机绝缘层107采用SOC旋涂工艺,SOC旋涂工艺具有较好的填孔能力且所述有机绝缘层107也具有较强的填充能力,因此使得所述第一栅极102之间不会出现微小的孔洞,且在后续工艺中能够较为方便的去除。
可选地,在本发明实施例中,如图3所示,所述有机绝缘层107高于所述第二硬掩膜层104,为了更好的保护栅极之间的有源区在后续氧化物硬掩膜层去除工艺中不被损伤,所述有机绝缘层107还填充在栅极之间的有源区上方。在所述有机绝缘层107填充量相同时,由于所述第二栅极103之间的第二间距D2较大而导致的负载效应,使得所述第二栅极103区域上的所述有机绝缘层107的厚度小于所述第一栅极102区域上的所述有机绝缘层107的厚度。
在步骤S3中,请参阅图1和图4,去除部分所述有机绝缘层107以显露所述第二硬掩膜层104。
可选地,采用回蚀工艺去除部分有机绝缘层107,回蚀工艺终止于所述第一栅极102和所述第二栅极103上方的第二硬掩膜层104的顶面1041,从而显露出所述第二硬掩膜层104。
具体的,如图4所示,在本发明实施例中,该回蚀工艺是非选择性的并且以相同速度蚀刻所述有机绝缘层107,由于负载效应的存在,在该步回蚀工艺完成后,所述第二栅极103区域的有机绝缘层107的高度仍旧低于所述第一栅极102区域的有机绝缘层107的高度。
在步骤S4中,请参阅图1和图5,于剩余所述有机绝缘层107上方形成光刻胶层108,所述光刻胶层108覆盖所述第二硬掩膜层104和所述有机绝缘层107,形成平坦化表面。
可选地,于剩余所述有机绝缘层107和所述第二硬掩膜层104上方形成光刻胶层108,所述光刻胶层108覆盖所述第二硬掩膜层104和所述有机绝缘层107,形成的有机绝缘层可以减弱负载效应的影响。因此,在形成光刻胶层108后,所述第一栅极102区域和所述第二栅极103区域上的光刻胶层108和有机绝缘层107将会趋于平坦化。
具体的,在所述第二硬掩膜层104和所述有机绝缘层107上方形成所述光刻胶层108后,可对所述光刻胶层执行平坦化工艺,以获得平坦表面。
在步骤S5中,请参阅图1和图6,去除所述第二硬掩膜层104上方的光刻胶层108,显露所述第二硬掩膜层104的顶面1041。
具体的,可对所述光刻胶层108进行曝光、显影,以显露所述第二硬掩膜层104的顶面1041。
在步骤S6中,请参阅图1和图7,以所述光刻胶层108为掩膜,刻蚀去除所述第二硬掩膜层104以显露所述第一硬掩膜层105。
具体的,如图7所示,以所述光刻胶层108为掩膜,刻蚀所述第一栅极102和所述第二栅极103正上方的第二硬掩膜层104,从而显露所述第一硬掩膜层105。
可选地,如图8所示,去除所述第二硬掩膜层104之后还包括去除所述有源区上剩余的光刻胶层108以及有机绝缘层107的步骤。
具体的,在显露所述第一硬掩膜层105后,还需要进行去除光刻胶层108以及所述有机绝缘层107的工艺,通常采用灰化工艺或者剥离的方式去除残留的光刻胶层108,采用回蚀工艺去除剩余的所述有机绝缘层107。
该半导体制程下栅极硬掩膜层的去除方法,适用于技术节点为40纳米以下的制程。
综上所述,本发明实施例在栅极顶部的氧化物硬掩膜层去除前,通过增加一步旋涂工艺形成一层具有高填充能力的有机绝缘层替代现有技术的光刻胶层,将栅极上的氧化物硬掩膜层和栅极之间的有源区覆盖,先采用回蚀工艺刻蚀至氧化物硬掩膜层裸露,再在氧化物硬掩膜层和有机绝缘层的上方覆盖光刻胶层,使得衬底上方的光刻胶层和有机绝缘层趋于平坦化,再通过曝光、显影以显露氧化物硬掩膜层,然后通过干法刻蚀或湿法刻蚀工艺去除栅极上方的氧化物硬掩膜层,最后去除有源区上方的光刻胶层和有机绝缘层。本发明使得第一栅极之间的第一间距内不会再产生微小孔洞,消除了由于衬底上不同图形密度所造成有机绝缘层的厚度不同导致的对有源区产生损伤的可能,且在氧化物硬掩膜层刻蚀的过程中不会产生硬掩膜残留,提高了器件产品的可靠性和良率。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种栅极硬掩膜层的去除方法,其特征在于,所述去除方法包括以下步骤:
提供具有半导体衬底、栅极和有源区的半导体基底,且所述栅极上形成有自下而上叠置的第一硬掩膜层和第二硬掩膜层,所述栅极包括第一栅极和第二栅极,其中,所述第一栅极之间具有第一间距,所述第二栅极之间具有第二间距,且所述第一间距小于所述第二间距;
于所述半导体衬底上形成有机绝缘层,所述有机绝缘层高于所述第二硬掩膜层且覆盖所述有源区、所述第一栅极以及所述第二栅极;
去除部分所述有机绝缘层以显露所述第二硬掩膜层;
于剩余所述有机绝缘层上方形成光刻胶层,所述光刻胶层覆盖所述第二硬掩膜层和所述有机绝缘层,形成平坦化表面;
去除所述第二硬掩膜层上方的光刻胶层,显露所述第二硬掩膜层的顶面;
以所述光刻胶层为掩膜,刻蚀去除所述第二硬掩膜层以显露所述第一硬掩膜层。
2.根据权利要求1所述的去除方法,其特征在于:去除所述第二硬掩膜层之后还包括去除所述有源区上的光刻胶层和有机绝缘层的步骤。
3.根据权利要求1所述的去除方法,其特征在于:所述第二栅极的高度等于所述第一栅极的高度,所述第一栅极的宽度小于所述第二栅极的宽度。
4.根据权利要求1所述的去除方法,其特征在于:所述第一间距处的所述有机绝缘层的厚度大于所述第二间距处的所述有机绝缘层的厚度。
5.根据权利要求1所述的去除方法,其特征在于:所述第一硬掩膜层为氮化硅硬掩膜层,所述第二硬掩膜层为氧化物硬掩膜层。
6.根据权利要求1所述的去除方法,其特征在于:形成所述有机绝缘层的工艺采用旋涂工艺。
7.根据权利要求1所述的去除方法,其特征在于:去除所述有机绝缘层的工艺采用回蚀工艺。
8.根据权利要求1所述的去除方法,其特征在于:形成光刻胶层后,还包括曝光、显影所述光刻胶层的步骤。
9.根据权利要求1所述的去除方法,其特征在于:去除所述第二硬掩膜层的工艺采用干法刻蚀工艺、湿法刻蚀工艺或化学机械研磨工艺。
10.根据权利要求1至9其中任一项所述的栅极硬掩膜层的去除方法,其特征在于:适用于技术节点为40纳米以下的制程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211525724.9A CN115910757A (zh) | 2022-11-30 | 2022-11-30 | 一种栅极硬掩膜层的去除方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211525724.9A CN115910757A (zh) | 2022-11-30 | 2022-11-30 | 一种栅极硬掩膜层的去除方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115910757A true CN115910757A (zh) | 2023-04-04 |
Family
ID=86482258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211525724.9A Pending CN115910757A (zh) | 2022-11-30 | 2022-11-30 | 一种栅极硬掩膜层的去除方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115910757A (zh) |
-
2022
- 2022-11-30 CN CN202211525724.9A patent/CN115910757A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8847298B2 (en) | Pillars for vertical transistors | |
TWI469264B (zh) | 具有用於埋入式動態隨機存取記憶體(edram)之整合式四重壁電容器的半導體結構及其形成方法 | |
CN110707083B (zh) | 半导体存储装置及其形成方法 | |
TWI565002B (zh) | 具有用於嵌入式動態隨機存取記憶體之積成雙壁電容器的半導體結構及其形成方法 | |
US9076758B2 (en) | Rectangular capacitors for dynamic random access (DRAM) and dual-pass lithography methods to form the same | |
US20080209381A1 (en) | Shallow trench isolation dummy pattern and layout method using the same | |
CN114093870B (zh) | 半导体结构及其制作方法 | |
CN109411472A (zh) | 动态随机存取存储器及其制造方法 | |
CN114420642A (zh) | 半导体结构的形成方法以及半导体结构 | |
TW201436111A (zh) | 接觸結構以及採用該接觸結構的半導體記憶元件 | |
TWI506768B (zh) | 非揮發性記憶體及其製造方法 | |
KR100950553B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
CN111430364A (zh) | 半导体器件结构及其制备方法 | |
US8629514B2 (en) | Methods and structures for customized STI structures in semiconductor devices | |
JP4703807B2 (ja) | 半導体装置及びその製造方法 | |
CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
CN115910757A (zh) | 一种栅极硬掩膜层的去除方法 | |
US20100317194A1 (en) | Method for fabricating opening | |
CN110246841B (zh) | 半导体元件及其制作方法 | |
CN114823540A (zh) | 半导体结构的制作方法及半导体结构 | |
CN108630537B (zh) | 一种平坦化方法 | |
US6927126B2 (en) | Method of manufacturing semiconductor device with interconnections and interconnection contacts and a device formed thereby | |
CN217361582U (zh) | 半导体装置 | |
US11610899B2 (en) | Memory cell, memory array and method for defining active area of memory cell | |
CN218998733U (zh) | 半导体存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |