CN115881031A - 像素驱动电路、像素驱动方法及显示面板 - Google Patents

Abstract

本公开提供一种像素驱动电路及方法、显示面板，像素驱动电路包括发光二极管、驱动薄膜晶体管、第一至第二开关单元、第一至第二电容及开关控制单元，发光二极管和第一电容用于与电源负极线连接，发光二极管还与驱动薄膜晶体管连接，驱动薄膜晶体管与D节点连接，第一开关单元、第一电容及驱动薄膜晶体管与G节点连接，第一开关单元与数据线连接，第二电容与D节点连接，第二电容接地；第二开关单元与电源正极线连接，第二开关单元与D节点连接，第二开关单元与控制线连接；开关控制单元与第一开关单元连接，开关控制单元与第二电容C2的第一端连接，开关控制单元与扫描线连接，该方案可改善开机闪屏的问题。

Description

像素驱动电路、像素驱动方法及显示面板

技术领域

本公开属于显示技术领域，具体涉及一种像素驱动电路、像素驱动方法及显示面板。

背景技术

microled（微米量级发光二极管）显示面板具有高密度、宽视角、响应速度快、低功耗的特点，目前已被广泛地用于高性能显示领域中；但由于microled像素受工艺等原因，驱动发光的晶体管的特性存在差异，且在不同环境中，每个晶体管表现得特性可能出现很大得差异，那么必然出现mura（显示亮度不均一）现象，现有技术中microled都会采用demura（姆拉擦除）技术来消除mura，demura就是改变控制芯片输出code（编码），使得显示面板发光更均匀。

其中，在demura过程中，如果demura数据线较长，且demura数据较大的时候，那么控制芯片从开机到读取数据的时间大大加长，此时，如果扫描线已经打开，且扫描线控制的信号无法delay（延时）的时候，必然出现开机闪屏问题。

发明内容

本公开的目的在于提供一种像素驱动电路、像素驱动方法及显示面板，改善开机闪屏的问题。

本公开提供了一种像素驱动电路，包括发光二极管、驱动薄膜晶体管、第一开关单元及第一电容，所述发光二极管的阴极和所述第一电容的第一端均用于与电源负极线连接，所述发光二极管的阳极与所述驱动薄膜晶体管的第一端连接，所述驱动薄膜晶体管的第二端与D节点连接，所述第一开关单元的输出端、所述第一电容的第二端及所述驱动薄膜晶体管的控制端均与G节点连接，所述第一开关单元的输入端用于与数据线连接，其中，所述像素驱动电路还包括：

第二电容，所述第二电容的第一端与所述D节点连接，所述第二电容的第二端接地；

第二开关单元，所述第二开关单元的输入端用于与电源正极线连接，所述第二开关单元的输出端与所述D节点连接，所述第二开关单元的控制端用于与控制线连接，所述第二开关单元用于响应所述控制线提供的电平信号导通或断开；

开关控制单元，所述开关控制单元的输出端与所述第一开关单元的控制端连接，所述开关控制单元的控制端与所述第二电容的第一端连接，所述开关控制单元的输入端用于与扫描线连接，所述开关控制单元用于控制所述扫描线与所述第一开关单元的控制端之间导通或断开。

在本公开的一种示例性实施例中，所述第一开关单元为第一薄膜晶体管，所述第二开关单元为第二薄膜晶体管。

在本公开的一种示例性实施例中，所述开关控制单元包括切换单元和第三薄膜晶体管，其中，

所述切换单元的控制端与所述第二电容的第一端连接，所述切换单元的第一输入端用于与低电平供电端连接，所述切换单元的第二输入端用于与高电平供电端连接，所述切换单元的输出端与所述第三薄膜晶体管的控制端连接，所述第三薄膜晶体管的输入端用于与所述扫描线连接，所述第三薄膜晶体管的输出端与所述第一薄膜晶体管的控制端连接；

所述切换单元的控制端用于响应所述第二电容的第一端的电平信号，以控制所述切换单元的第一输入端与所述切换单元的输出端导通及所述切换单元的第二输入端与所述切换单元的输出端断开，或控制所述切换单元的第二输入端与所述切换单元的输出端导通及所述切换单元的第一输入端与所述切换单元的输出端断开。

在本公开的一种示例性实施例中，所述切换单元包括第四薄膜晶体管和第五薄膜晶体管，所述第四薄膜晶体管和所述第五薄膜晶体管中一者为N型薄膜晶体管，另一者为P型薄膜晶体管；

所述第四薄膜晶体管的控制端和所述第五薄膜晶体管的控制端构成所述切换单元的控制端，所述第四薄膜晶体管的输入端为所述切换单元的第一输入端，所述第五薄膜晶体管的输入端为所述切换单元的第二输入端，所述第四薄膜晶体管的输出端和所述第五薄膜晶体管的输出端构成所述切换单元的输出端。

在本公开的一种示例性实施例中，所述第四薄膜晶体管为P型薄膜晶体管，所述第三薄膜晶体管和所述第五薄膜晶体管均为N型薄膜晶体管。

在本公开的一种示例性实施例中，所述驱动薄膜晶体管、所述第一薄膜晶体管和所述第二薄膜晶体管均为N型薄膜晶体管。

本公开第二方面提供了一种像素驱动方法，应用于上述任一项所述的像素驱动电路中，且所述像素驱动方法包括第一充电阶段、数据写入阶段及发光阶段；其中，

在数据读取阶段，控制线提供第一电平信号以控制第二开关单元导通，使得电源正极端为第二电容进行充电，此时，开关控制单元控制扫描线与第一开关单元的控制端之间断开；

在数据写入阶段，控制线提供第二电平信号以控制第二开关单元断开，使得第二电容进行放电，此时，开关控制单元控制扫描线与第一开关单元的控制端之间导通，且扫描线提供第三电平信号以控制第一开关单元导通，使得数据线为第一电容进行充电；

在发光显示阶段，控制线继续保持第二电平信号，且扫描线提供第四电平信号以控制第一开关单元关闭，使得第一电容进行放电，此时，驱动薄膜晶体管导通。

在本公开的一种示例性实施例中，控制线提供的第一电平信号为高电平，第二电平信号为低电平；

扫描线提供的第三电平信号为高电平，第四电平信号为低电平。

在本公开的一种示例性实施例中，在数据读取阶段，所述扫描线提供的信号为低电平。

本公开第三方面提供了一种显示面板，包括多个上述任一项所述的像素驱动电路，多个所述像素驱动电路沿行方向和列方向阵列排布，其中，所述显示面板还包括：多条控制线、多条扫描线、多条数据线、至少一条电源负极线和至少一条电源正极线，每行像素驱动电路对应与一条所述控制线和一条所述扫描线连接，每列像素驱动电路对应与一条所述数据线，每个所述像素驱动电路均与所述电源负极线和所述电源正极线连接。

本公开的有益效果：

本公开方案通过在像素驱动电路中增加第二电容、第二开关单元及开关控制单元，可自动控制发光二极管的时序，具体可在数据读取阶段，有效地将电源正极端提供的电源信号与数据线提供的数据信号进行隔离，从而改善或解决在demura后造成控制芯片读取时间较长而使得数据线提供的数据电压在数据读取阶段变进入第一电容，造成数据线提供的有效信号来之前应该是黑画面的时候出现闪屏的问题，简而言之，可改善或解决开机闪屏的问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出本公开一实施例所述的显示面板中像素驱动电路与扫描线、数据线、电源负极线、电源正极线及控制线连接的电路架构示意图。

图2示出了一实施方案的显示面板中像素驱动电路与扫描线、数据线、电源负极线及电源正极线连接的电路架构示意图。

图3示出了图2中所示的电路架构在做demura和未做demura的时序对比图。

图4示出本公开另一实施例所述的显示面板中像素驱动电路与扫描线、数据线、电源负极线、电源正极线及控制线连接的电路架构示意图。

图5示出了图4所示的电路架构在做demura和未做demura的时序对比图。

附图标记说明：

10、像素驱动电路；11、扫描线；12、数据线；13、电源负极线；14、电源正极线；15、控制线；16、低电平供电端；17、高电平供电端；

L、发光二极管；DT、驱动薄膜晶体管；K1、第一开关单元；K2、第二开关单元；C1、第一电容；C2、第二电容；K3、开关控制单元；T1、第一薄膜晶体管；T2、第二薄膜晶体管；T3、第三薄膜晶体管；T4、第四薄膜晶体管；T5、第五薄膜晶体管。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

在本公开中，术语“第一”、“调整”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“调整”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。

本公开实施例提供了一种显示面板，此显示面板可为microled显示，但不限于此，也可为miniLED（迷你发光二极管）或OLED（有机发光二极管）显示，视具体情况而定。

如图1所示，本公开实施例的显示面板可包括像素驱动电路10、扫描线11、数据线12、电源负极线13、电源正极线14及控制线15；其中，像素驱动电路10可包括发光二极管L、驱动薄膜晶体管DT、第一开关单元K1、第二开关单元K2、第一电容C1、第二电容C2及开关控制单元K3。

参考图1所示，发光二极管L的阴极和第一电容C1的第一端均与电源负极线13连接，此电源负极线13提供的电压指电路公共接地端电压，发光二极管L的阳极与驱动薄膜晶体管DT的第一端（即：输出端）连接，驱动薄膜晶体管DT的第二端（即：输入端）与D节点连接，第一开关单元K1的输出端、第一电容C1的第二端及驱动薄膜晶体管DT的控制端均与G节点连接，第一开关单元K1的输入端与数据线12连接，第二电容C2的第一端与D节点连接，第二电容C2的第二端接地；第二开关单元K2的输入端与电源正极线14连接，第二开关单元K2的输出端与D节点连接，第二开关单元K2的控制端与控制线15连接，第二开关单元K2用于响应控制线15提供的电平信号导通或断开；开关控制单元K3的输出端与第一开关单元K1的控制端连接，开关控制单元K3的控制端与第二电容C2的第一端Q连接，开关控制单元K3的输入端与扫描线11连接，开关控制单元K3用于控制扫描线11与第一开关单元K1的控制端之间导通或断开。

结合图2和图3说明本公开需要解决的问题，由于microled显示必须采用demura技术，那么demura完成后，控制芯片比不做demura前需要先读取demura数据后，控制芯片才会输出数据芯片，面板才会开机；从图3中可以看出，t1为未做demura时数据（data）加载的时间，做了demura后，data需要比不做demura多加载t2的时间，那么在图2中示出的电路架构下，在data有效信号开始前，扫描线11输出的控制信号SCAN已经控制第一开关单元K1打开，data电压便进入第一电容C1，例如：在td时间段边进入了第一电容C1，造成data有效信号来之前应该是黑画面的时候出现闪屏，且在控制芯片data电压起来后（data有效信号来之后）的t3时间段，data电压一直不输出问题。

而本实施例的像素驱动电路10相比于图2中所示的像素驱动电路10的电路架构，增加了第二电容C2、第二开关单元K2及开关控制单元K3，这样在dumura开启后，可自动控制发光二极管L的时序，具体可在数据读取阶段和数据写入阶段（即：非发光阶段），响应控制线15提供的电平信号有效地将电源正极端提供的电源信号与数据线12提供的数据信号进行隔离，从而改善或解决在demura后造成控制芯片读取时间较长而使得数据线12提供的数据电压在数据读取阶段变进入第一电容C1，造成数据线12提供的有效信号来之前应该是黑画面的时候出现闪屏的问题，简而言之，可改善或解决开机闪屏的问题，还可有效节省发光二极管L的功耗。

基于图1中所示的像素驱动电路10，对应的像素驱动方法可包括数据读取阶段、数据写入阶段及发光阶段，下面对各阶段像素驱动电路10的工作状态进行详细说明。

在数据读取阶段，控制线15提供第一电平信号以控制第二开关单元K2导通，从而使得电源正极端与D节点导通，由于第二电容C2的第一端与D节点连接，因此，使得电源正极端与第二电容C2的第一端Q导通，继而使得电源正极端为第二电容C2进行充电，即：将电源正极端提供的电源电压写入至第二电容C2中，此时，开关控制单元K3控制扫描线11与第一开关单元K1的控制端之间断开，即使扫描线11提供的信号为用于控制第一开关单元K1打开的信号，但由于开关控制单元K3在此阶段控制扫描线11与第一开关单元K1的控制端之间断开，因此，扫描线11上的信号作用不到第一开关单元K1的控制端，使得第一开关单元K1处于断开状态，即使由于demura过程中导致控制芯片从开机到读取数据的时间段较长（即：数据读取阶段较长），数据线12上的数据电压也不会进入第二电容C2中，以解决在应该是黑画面的时候出现闪屏的问题。

应当理解的是，第二电容C2在数据读取阶段完成充电。

在数据写入阶段，控制线15提供第二电平信号以控制第二开关单元K2断开，在此阶段，第二电容C2处于稳压过程以进行放电，即：使得第二电容C2进行放电，此时，开关控制单元K3的控制端响应第二电容C2的放电电压以控制扫描线11与第一开关单元K1的控制端之间导通，使得扫描线11提供的扫描信号作用到第一开关单元K1的控制端，在此阶段，扫描线11提供的扫描信号为第三电平信号，此第三电平信号为控制第一开关单元K1导通的信号，即：扫描线11提供第三电平信号以控制第一开关单元K1导通，使得数据线12上的数据电压（数据有效信号）写入至第一电容C1中，即：使得数据线12为第一电容C1进行充电。

应当理解的是，第一电容C1在数据写入阶段完成充电。

在发光显示阶段，控制线15继续保持第二电平信号，此时，第二开关单元K2保持断开状态，第二电容C2保持放电状态，且在此阶段，扫描线11提供的扫描信号为第四电平信号，此第四电平信号为控制第一开关单元K1断开的信号，即：扫描想提供第四电平信号以控制第一开关单元K1关闭，在此阶段，第一电容C1处于稳压过程以进行放电，即：使得第一电容C1进行放电，此时，驱动薄膜晶体管DT导通，以使得第二电容C2放电至D节点的放电电压通过驱动薄膜晶体管DT写入到发光二极管L的阳极，以驱动发光二极管L发光，即：驱动薄膜晶体管DT工作在放大区，以驱动发光二极管L发光，实现显示。

示例地，如图1所示，本公开实施例的第一开关单元K1为第一薄膜晶体管T1，第二开关单元K2为第二薄膜晶体管T2，这样在各阶段实现对应开关状态的同时，还可简化第一开关单元K1和第二开关单元K2的结构；应当理解的是，第一薄膜晶体管T1和第二薄膜晶体管T2工作在截止区和饱和区，相当于开关的作用。

举例而言，此第一薄膜晶体管T1、第二薄膜晶体管T2及驱动薄膜晶体管DT可为N型薄膜晶体管，对应地，控制线15提供的第一电平信号为高电平，以控制第二薄膜晶体管T2导通，控制线15提供的第二电平信号为低电平，以控制第二薄膜晶体管T2断开，而扫描线11提供的第三电平信号为高电平，以控制第一薄膜晶体管T1导通，扫描线11提供的第四电平信号为低电平，以控制第一薄膜晶体管T1断开。

进一步地，在数据读取阶段，扫描线11提供的信号可为低电平，这样即使开关控制单元K3在此阶段误控制扫描线11与第一薄膜晶体管T1的控制端导通时，由于扫描线11提供的信号仍为低电平，因此，第一薄膜晶体管T1仍处于断开状态，数据线12提供的数据电压并不会在数据读取阶段写入至第一电容C1中，以解决在应该是黑画面的时候出现闪屏的问题。

在本公开的一实施例中，参考图4所示，开关控制单元K3可包括切换单元和第三薄膜晶体管T3。

切换单元的控制端与第二电容C2的第一端Q连接，切换单元的第一输入端与低电平供电端16连接，切换单元的第二输入端用于与高电平供电端17连接，切换单元的输出端与第三薄膜晶体管T3的控制端连接，第三薄膜晶体管T3的输入端与扫描线11连接，第三薄膜晶体管T3的输出端与第一薄膜晶体管T1的控制端连接；切换单元的控制端可响应第二电容C2的第一端Q的电平信号，以控制切换单元的第一输入端与切换单元的输出端导通及切换单元的第二输入端与切换单元的输出端断开，以使得低电平供电端16提供的低电平供给到第三薄膜晶体管T3的控制端，或控制切换单元的第二输入端与切换单元的输出端导通及切换单元的第一输入端与切换单元的输出端断开，以使得高电平供电端17提供的高电平供给到第三薄膜晶体管T3的控制端。

本实施例中，通过切换单元和第三薄膜晶体管T3共同组成开关控制单元K3，这样可直接利用低电平供电端16提供的低电平和高电平供电端17提供的高电平来控制扫描线11和第一薄膜晶体管T1的控制端之间断开或导通，相比于直接利用第二电容C2的第一端Q的电平信号来控制扫描线11和第一薄膜晶体管T1的控制端之间断开或导通的方案，可保证各阶段的时序控制稳定性，从而可保证显示画面良好。

举例而言，此第三薄膜晶体管T3可为N型薄膜晶体管，这样在切换单元的第一输入端与切换单元的输出端导通及切换单元的第二输入端与切换单元的输出端断开时，低电平供电端16提供的低电平供给到第三薄膜晶体管T3的控制端，以控制第三薄膜晶体管T3断开，从而可使扫描线11与第一薄膜晶体管T1的控制端之间断开；而在切换单元的第二输入端与切换单元的输出端导通及切换单元的第一输入端与切换单元的输出端断开时，高电平供电端17提供的高电平供给到第三薄膜晶体管T3的控制端，以控制第三薄膜晶体管T3导通，从而可使得扫描线11与第一薄膜晶体管T1的控制端之间导通，继而可通过扫描线11提供的扫描信号控制第一薄膜晶体管T1导通或断开。

可选地，参考图4所示，切换单元可包括第四薄膜晶体管T4和第五薄膜晶体管T5，第四薄膜晶体管T4和第五薄膜晶体管T5中一者为N型薄膜晶体管，另一者为P型薄膜晶体管；第四薄膜晶体管T4的控制端和第五薄膜晶体管T5的控制端构成切换单元的控制端，第四薄膜晶体管T4的输入端为切换单元的第一输入端，第五薄膜晶体管T5的输入端为切换单元的第二输入端，第四薄膜晶体管T4的输出端和第五薄膜晶体管T5的输出端构成切换单元的输出端。

应当理解的是，第三薄膜晶体管T3、第四薄膜晶体管T4和第五薄膜晶体管T5工作在截止区和饱和区，相当于开关的作用。

本实施例的切换单元由一个N型薄膜晶体管和一个P型薄膜晶体管构成，在实现高电平和低电平输出切换的同时，简化了结构设计，降低成本。

进一步地，第四薄膜晶体管T4为P型薄膜晶体管，第三薄膜晶体管T3和第五薄膜晶体管T5均为N型薄膜晶体管，第四薄膜晶体管T4在其控制端处的电平为低电平时导通、高电平时断开，第三薄膜晶体管T3和第五薄膜晶体管T5在其控制端处的电平为低电平时断开、高电平时导通。

其中，以上述提到的驱动薄膜晶体管DT、第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第五薄膜晶体管T5为N型薄膜晶体管，第四晶体管为P型薄膜晶体管的像素驱动电路10为例，对应的像素驱动方法进行详细说明：

首先，结合图4和图5所示，在数据读取阶段S1，控制线15提供的控制信号SCAN2为高电平，以控制第二薄膜晶体管T2导通，电源正极端提供的电源电压Vdd充电至第二电容C2中。第二电容C2充电完成后，第二电容C2稳压，由于薄膜晶体管类似金氧半场效晶体管（简称：MOS管），薄膜晶体管的栅极（即：薄膜晶体管的控制端）基本不吃电流，因此，在数据写入阶段S2，第二电容C2稳压后的电源电压Vdd使得第五薄膜晶体管T5导通，高电平供电端17提供的高电平VGH去开启第三薄膜晶体管T3，此时，扫描线11提供的扫描信号SCAN1为高电平，以打开第一薄膜晶体管T1，数据线12提供的数据电压data开始给第一电容C1充电，第二电容C2充电完成后稳压，稳压过程就是发光二极管L的发光显示阶段S3。

参考图5改进后的波形，可以看出，有效数据电压data始终在控制线15提供的控制信号SCAN2拉低（为低电平）的时候，也即：电源电压Vdd对第一电容C1充电完成后才会打开。

本实施例中，控制线15提供的控制信号SCAN2可以在发光二极管L不发光的时候，有效隔离电源正极线14提供的电源电压Vdd和数据线12提供的数据电压data，有效节省了发光二极管L的功耗，同时，使得发光二极管L理论上获得完全的黑。

应当理解的是，驱动薄膜晶体管DT、第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3可采用同种工艺的晶体管，即：驱动薄膜晶体管DT、第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3的开启电压、导通电阻等相同，而第四薄膜晶体管T4和第五薄膜晶体管T5与其他的晶体管为不同工艺，即：第四薄膜晶体管T4和第五薄膜晶体管T5与驱动薄膜晶体管DT、第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3的开启电压、导通电阻等不相同。

在本公开的一实施例中，像素驱动电路10设置多个且沿行方向和列方向阵列排布，控制线15、扫描线11和数据线12均设置多条，每行像素驱动电路10对应与一条控制线15和一条扫描线11连接，每列像素驱动电路10对应与一条数据线12。

此外，各像素驱动电路10可通过走线设计并列连接在同一条电源负极线13和同一条电源正极线14，且各像素驱动电路10可通过走线设计并列连接在同一低电平供电端16和同一高电平供电端17。

本说明书的描述中，参考术语 “一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。

Claims (10)

1.一种像素驱动电路，包括发光二极管、驱动薄膜晶体管、第一开关单元及第一电容，所述发光二极管的阴极和所述第一电容的第一端均用于与电源负极线连接，所述发光二极管的阳极与所述驱动薄膜晶体管的第一端连接，所述驱动薄膜晶体管的第二端与D节点连接，所述第一开关单元的输出端、所述第一电容的第二端及所述驱动薄膜晶体管的控制端均与G节点连接，所述第一开关单元的输入端用于与数据线连接，其特征在于，所述像素驱动电路还包括：

第二电容，所述第二电容的第一端与所述D节点连接，所述第二电容的第二端接地；

第二开关单元，所述第二开关单元的输入端用于与电源正极线连接，所述第二开关单元的输出端与所述D节点连接，所述第二开关单元的控制端用于与控制线连接，所述第二开关单元用于响应所述控制线提供的电平信号导通或断开；

开关控制单元，所述开关控制单元的输出端与所述第一开关单元的控制端连接，所述开关控制单元的控制端与所述第二电容的第一端连接，所述开关控制单元的输入端用于与扫描线连接，所述开关控制单元用于控制所述扫描线与所述第一开关单元的控制端之间导通或断开。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一开关单元为第一薄膜晶体管，所述第二开关单元为第二薄膜晶体管。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述开关控制单元包括切换单元和第三薄膜晶体管，其中，

所述切换单元的控制端与所述第二电容的第一端连接，所述切换单元的第一输入端用于与低电平供电端连接，所述切换单元的第二输入端用于与高电平供电端连接，所述切换单元的输出端与所述第三薄膜晶体管的控制端连接，所述第三薄膜晶体管的输入端用于与所述扫描线连接，所述第三薄膜晶体管的输出端与所述第一薄膜晶体管的控制端连接；

所述切换单元的控制端用于响应所述第二电容的第一端的电平信号，以控制所述切换单元的第一输入端与所述切换单元的输出端导通及所述切换单元的第二输入端与所述切换单元的输出端断开，或控制所述切换单元的第二输入端与所述切换单元的输出端导通及所述切换单元的第一输入端与所述切换单元的输出端断开。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述切换单元包括第四薄膜晶体管和第五薄膜晶体管，所述第四薄膜晶体管和所述第五薄膜晶体管中一者为N型薄膜晶体管，另一者为P型薄膜晶体管；

所述第四薄膜晶体管的控制端和所述第五薄膜晶体管的控制端构成所述切换单元的控制端，所述第四薄膜晶体管的输入端为所述切换单元的第一输入端，所述第五薄膜晶体管的输入端为所述切换单元的第二输入端，所述第四薄膜晶体管的输出端和所述第五薄膜晶体管的输出端构成所述切换单元的输出端。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述第四薄膜晶体管为P型薄膜晶体管，所述第三薄膜晶体管和所述第五薄膜晶体管均为N型薄膜晶体管。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述驱动薄膜晶体管、所述第一薄膜晶体管和所述第二薄膜晶体管均为N型薄膜晶体管。

7.一种像素驱动方法，应用于权利要求1至6中任一项所述的像素驱动电路中，其特征在于，所述像素驱动方法包括数据读取阶段、数据写入阶段及发光阶段；其中，

在数据读取阶段，控制线提供第一电平信号以控制第二开关单元导通，使得电源正极端为第二电容进行充电，此时，开关控制单元控制扫描线与第一开关单元的控制端之间断开；

在数据写入阶段，控制线提供第二电平信号以控制第二开关单元断开，使得第二电容进行放电，此时，开关控制单元控制扫描线与第一开关单元的控制端之间导通，且扫描线提供第三电平信号以控制第一开关单元导通，使得数据线为第一电容进行充电；

在发光显示阶段，控制线继续保持第二电平信号，且扫描线提供第四电平信号以控制第一开关单元关闭，使得第一电容进行放电，此时，驱动薄膜晶体管导通。

8.根据权利要求7所述的像素驱动方法，其特征在于，在应用于如权利要求6所述的像素驱动电路时：

控制线提供的第一电平信号为高电平，第二电平信号为低电平；

扫描线提供的第三电平信号为高电平，第四电平信号为低电平。

9.根据权利要求8所述的像素驱动方法，其特征在于，在数据读取阶段，所述扫描线提供的信号为低电平。

10.一种显示面板，包括多个如权利要求1至6中任一项所述的像素驱动电路，多个所述像素驱动电路沿行方向和列方向阵列排布，其特征在于，所述显示面板还包括：多条控制线、多条扫描线、多条数据线、至少一条电源负极线和至少一条电源正极线，每行像素驱动电路对应与一条所述控制线和一条所述扫描线连接，每列像素驱动电路对应与一条所述数据线，每个所述像素驱动电路均与所述电源负极线和所述电源正极线连接。

Images