CN115862549A - 栅极驱动电路以及包括栅极驱动电路的显示面板 - Google Patents

栅极驱动电路以及包括栅极驱动电路的显示面板 Download PDF

Info

Publication number
CN115862549A
CN115862549A CN202211005265.1A CN202211005265A CN115862549A CN 115862549 A CN115862549 A CN 115862549A CN 202211005265 A CN202211005265 A CN 202211005265A CN 115862549 A CN115862549 A CN 115862549A
Authority
CN
China
Prior art keywords
gate
voltage
node
control node
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211005265.1A
Other languages
English (en)
Inventor
许胜皓
李东炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210174587A external-priority patent/KR20230044908A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115862549A publication Critical patent/CN115862549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开一种根据实施方式的栅极驱动电路以及包括栅极驱动电路的显示面板。根据实施方式的栅极驱动电路包括：控制器，被配置为对第一控制节点和第二控制节点进行充电和放电，其中所述第一控制节点对输出电压进行上拉，所述第二控制节点对所述输出电压进行下拉；输出单元，包括上拉晶体管和下拉晶体管，所述上拉晶体管被配置为响应于所述第一控制节点的充电电压向输出节点施加栅极高电压，并且所述下拉晶体管被配置为响应于所述第二控制节点的充电电压向所述输出节点施加栅极低电压；感测单元，被配置为感测所述下拉晶体管的阈值电压；以及补偿单元，被配置为响应于所述感测单元的输出来改变所述第二控制节点的充电电压。

Description

栅极驱动电路以及包括栅极驱动电路的显示面板
相关申请的交叉引用
本申请要求享有2021年9月27日提交的韩国专利申请No.10-2021-0127043以及2021年12月8日提交的韩国专利申请No.10-2021-0174587的优先权和权益，其全部公开内容通过引用的方式并入本文。
技术领域
本发明涉及一种栅极驱动电路以及包括栅极驱动电路的显示面板。
背景技术
显示装置包括液晶显示(LCD)装置、电致发光显示装置、场致发光显示(FED)装置、等离子体显示面板(PDP)等。
根据发光层的材料，电致发光显示装置分为无机发光显示装置和有机发光显示装置。有源矩阵型有机发光显示装置使用自身发光的自发光元件，例如有机发光二极管(下文称为“OLED”)来再现输入图像，有机发光显示装置具有响应速度快、发光效率高、亮度高以及视角宽等优点。
一些显示装置，例如液晶显示装置或有机发光显示装置包括：包括多个子像素的显示面板；输出用于驱动显示面板的驱动信号的驱动器；产生待提供给显示面板或驱动器的电力的电源；等等。驱动器包括向显示面板提供扫描信号或栅极信号的栅极驱动器以及向显示面板提供数据信号的数据驱动器。
在这种显示装置中，当诸如扫描信号、EM信号和数据信号之类的驱动信号被提供给形成在显示面板中的多个子像素时，选定的子像素透射光或者直接发射光，由此显示图像。
在这种情形下，栅极驱动器在一帧期间输出信号一次，并且在大部分其余时间内经由下拉晶体管的导通来保持低电压。如上所述，下拉晶体管被长时间驱动，因而由于应力而具有较差的可靠性。因此，需要一种能够通过减小施加给下拉晶体管的应力而改进电路寿命的方法。
发明内容
本发明旨在满足所有上述需求和/或解决上述问题。
本发明旨在提供一种能够减小施加给下拉晶体管的应力的栅极驱动电路以及包括栅极驱动电路的显示面板。
应注意，本发明的目的不限于上述目的，所属领域的普通技术人员根据下文描述将很清楚本发明的其他目的。
本发明的栅极驱动电路包括：控制器，所述控制器被配置为对第一控制节点和第二控制节点进行充电和放电，其中所述第一控制节点对输出电压进行上拉，所述第二控制节点对所述输出电压进行下拉；输出单元，所述输出单元包括上拉晶体管和下拉晶体管，所述上拉晶体管被配置为响应于所述第一控制节点的充电电压向输出节点施加栅极高电压，并且所述下拉晶体管被配置为响应于所述第二控制节点的充电电压向所述输出节点施加栅极低电压；感测单元，所述感测单元被配置为感测所述下拉晶体管的阈值电压；以及补偿单元，所述补偿单元被配置为响应于所述感测单元的输出来改变所述第二控制节点的充电电压。
本发明的显示面板包括：数据驱动器，所述数据驱动器被配置为输出数据电压；栅极驱动器，所述栅极驱动器被配置为根据第一控制节点的电压和第二控制节点的电压输出栅极信号，其中所述第一控制节点对输出电压进行上拉，所述第二控制节点对所述输出电压进行下拉；以及多个像素电路，所述像素电路被配置为接收所述数据电压和所述栅极信号以再现输入图像，其中所述栅极驱动器包括：控制器，所述控制器被配置为对所述第一控制节点和所述第二控制节点进行充电和放电；输出单元，所述输出单元包括上拉晶体管和下拉晶体管，所述上拉晶体管被配置为响应于所述第一控制节点的充电电压向输出节点施加栅极高电压的栅极信号，并且所述下拉晶体管被配置为响应于所述第二控制节点的充电电压向所述输出节点施加栅极低电压的栅极信号；感测单元，所述感测单元被配置为感测所述下拉晶体管的阈值电压；以及补偿单元，所述补偿单元被配置为响应于所述感测单元的输出来改变所述第二控制节点的充电电压。
在本发明中，下拉晶体管的应力可通过在栅极驱动电路的输出单元中感测下拉晶体管的阈值电压、并且根据感测的阈值电压来改变施加给下拉晶体管的QB节点或栅极节点的电压来减小，因此，可改进电路寿命。
在本发明中，由于施加给QB节点的初始电压较低，因此下拉晶体管的栅极-源极电压降低，从而可使下拉晶体管的阈值电压的升高延迟。
本发明的效果不限于上述效果，所属领域技术人员根据下文说明以及所附权利要求书将清楚地理解到上文未提及的其他效果。
附图说明
通过参照附图详细描述的示例性实施方式，本发明的上述和其他目的、特征和优点对于所属领域普通技术人员来说将更加清楚。在附图中：
图1是图解根据本发明第一实施方式的栅极驱动电路的视图；
图2是图解图1所示的感测单元的配置的视图；
图3是图解图2所示的感测单元的输入/输出信号和节点的电压的波形图；
图4是图解图1所示的感测单元的另一配置的视图；
图5是图解图4所示的感测单元的输入/输出信号和节点的电压的波形图；
图6是图解图1所示的感测单元的又一配置的视图；
图7是图解图6所示的感测单元的输入/输出信号和节点的电压的波形图；
图8A和8B是用于描述图1所示的下拉晶体管的阈值电压变化的视图；
图9是图解图1所示的补偿单元的配置的视图；
图10是图解根据本发明第二实施方式的栅极驱动电路的视图；
图11是图解栅极驱动电路的输入/输出信号和节点的电压的波形图；
图12是图解根据本发明第三实施方式的栅极驱动电路的视图；
图13是图解栅极驱动电路的输入/输出信号和节点的电压的波形图；
图14是图解根据本发明实施方式的显示装置的框图；
图15是图解图14所示的显示面板的剖面结构的视图；
图16A和16B是用于描述根据实施方式的栅极驱动器的位置的视图；
图17是图解根据实施方式的栅极驱动器的实际实施电路的视图；
图18是图解图17所示的栅极驱动器的输入/输出信号和节点的电压的波形图；
图19是图解下拉晶体管的阈值电压的感测结果(模拟结果)的视图。
具体实施方式
将通过以下参照附图描述的实施方式更清楚地理解本发明的优点和特征及其实现方法。然而，本发明不限于以下实施方式，而是可以以各种不同的形式实施。本发明的实施方式将使得本发明的公开内容完整并使所属领域技术人员完全理解本发明的范围。本发明仅限定在所附权利要求书的范围内。
为了描述本发明的实施方式而在附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，本发明不限于此。相似的参考标记在整个说明书中一般表示相似的元件。此外，在描述本发明的过程中，可省略对已知相关技术的详细描述，以避免不必要地使本发明的主题模糊不清。
在此使用的诸如“包括”、“包含”、“具有”之类的术语一般旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。
即使没有明确描述，组分也被解释为包括通常的误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“在……之后”之类的术语描述两个部件之间的位置关系时，一个或多个部件可位于这两个部件之间，除非这些术语与术语“紧接”或“直接”一起使用。
可使用术语“第一”、“第二”等彼此区分部件，但部件的功能或结构不受这些部件前面的序号或部件名称的限制。
相同的参考标记在整个说明书中可基本指代相同的元件。
以下实施方式可彼此部分地或整体地结合或组合并且可在技术上以各种方式关联和操作。这些实施方式可彼此独立地实现或者彼此关联地实现。
下文，将参照附图详细描述本发明的各实施方式。
图1是图解根据本发明第一实施方式的栅极驱动电路的视图。
参照图1，根据本发明第一实施方式的栅极驱动电路可包括：对输出电压进行上拉的第一控制节点(下文称为“Q节点”)；对输出电压进行下拉的第二控制节点(下文称为“QB”节点)；控制器120-1；输出单元120-2；感测单元120-3以及补偿单元120-4。
控制器120-1可用于对第一控制节点和第二控制节点进行充电和放电。
输出单元120-2可响应于第一控制节点和第二控制节点的充电电压来输出栅极信号。输出单元120-2可包括上拉晶体管和下拉晶体管。上拉晶体管可响应于第一控制节点的充电电压向输出节点输出栅极高电压，并且下拉晶体管可响应于第二控制节点的充电电压向输出节点输出栅极低电压。
感测单元120-3可感测下拉晶体管的阈值电压。
补偿单元120-4可响应于感测单元的输出来改变第二控制节点的充电电压。在这种情形下，在实施方式中，向第一控制节点和第二控制节点施加高电位电压的高电位电压线可被分离，以经由第一高电位电压GVDD_1线向第一控制节点施加第一高电位电压并且经由第二高电位电压GVDD_2线向第二控制节点施加第二高电位电压。因此，补偿单元120-4可通过响应于感测单元的输出改变经由第二高电位电压GVDD_2线施加的第二高电位电压的幅度来改变第二控制节点的充电电压。
图2是图解图1所示的感测单元的配置的视图；图3是图解图2所示的感测单元的输入/输出信号和节点的电压的波形图。
根据图2和图3，根据实施方式的感测单元120-3可包括由第一开关元件M01形成的第一感测单元120-3a和由第二开关元件M02形成的第二感测单元120-3b。例如，第一感测单元可向第二控制节点施加初始化电压，第二感测单元可感测下拉晶体管的阈值电压。
当栅极信号是大于或等于栅极导通电压的高电压时，第一开关元件M01可导通以将高电位电压施加给第二控制节点QB。第一开关元件M01包括被施加栅极信号Gate1的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至第二控制节点的第二电极。
当栅极信号是大于或等于栅极导通电压的高电压时，第二开关元件M02可导通以感测下拉晶体管的阈值电压并将阈值电压传输到感测线。第二开关元件M02包括被施加栅极信号Gate1的栅极、连接至感测线Sensing的第一电极、以及连接至输出节点GOUT(n)的第二电极。
如图3所示，第一开关元件M01和第二开关元件M02可在第一栅极信号的高电压被保持的区段(section)期间导通，以感测下拉晶体管的阈值电压Vth。
图4是图解图1所示的感测单元的另一配置的视图；图5是图解图4所示的感测单元的输入/输出信号和节点的电压的波形图。
参照图4和图5，根据实施方式的感测单元120-3可包括由第一开关元件M01和电容器C形成的第一感测单元120-3a和由第二开关元件M02形成的第二感测单元120-3b。
当栅极信号是大于或等于栅极导通电压的高电压时，第一开关元件M01可导通以将高电位电压施加给第二控制节点。第一开关元件M01包括被施加栅极信号Gate1的栅极、连接至高电位电压线的第一电极、以及连接至第二控制节点的第二电极。
当栅极信号是大于或等于栅极导通电压的高电压时，第二开关元件M02可导通以感测下拉晶体管的阈值电压并将阈值电压传输到感测线。第二开关元件M02包括被施加栅极信号Gate1的栅极、连接至感测线Sensing的第一电极、以及连接至输出节点GOUT(n)的第二电极。
电容器C连接在第一开关元件M01的栅极和源极节点之间。电容器C可用于在栅极节点处形成自举电压(bootstrapping voltage)。
如图5所示，第一开关元件M01和第二开关元件M02可在第一栅极信号的高电压被保持的区段期间导通，以感测下拉晶体管的阈值电压Vth。在这种情形下，可经由电容器C的耦合产生的自举来改进透射性能。
图6是图解图1所示的感测单元的又一配置的视图；图7是图解图6所示的感测单元的输入/输出信号和节点的电压的波形图。
参照图6和图7，根据实施方式的感测单元120-3可包括由第一开关元件M01、第二开关元件M02和电容器C形成的第一感测单元120-3a以及由第三开关元件M03形成的第二感测单元120-3b。
当第一栅极信号是大于或等于栅极导通电压的高电压时，第一开关元件M01可导通以将高电位电压施加给第一节点n1。第一开关元件M01包括被施加第一栅极信号Gate1的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至第一节点n1的第二电极。
当第一节点n1的电压是大于或等于栅极导通电压的高电压时，第二开关元件M02可导通以将高电位电压施加给第二控制节点。第二开关元件M02包括连接至第一节点n1的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至第二控制节点的第二电极。
当第二栅极信号是大于或等于栅极导通电压的高电压时，第三开关元件M03可导通，以感测下拉晶体管的阈值电压并且将阈值电压传输给感测线。第三开关元件M03包括被施加第二栅极信号Gate2的栅极、连接至感测线Sensing的第一电极以及连接至输出节点GOUT(n)的第二电极。
电容器C连接在被施加第二栅极信号Gate2的信号线和第一节点n1之间。电容器C可用于在第一节点处形成自举电压。
如图7所示，阈值电压被感测的区段可包括：第一栅极信号的高电压被保持的第一区段和第二栅极信号的高电压被保持的第二区段。第一开关元件M01和第二开关元件M02可在第一区段中导通，并且第二开关元件M02和第三开关元件M03可在第二区段中导通。在这种情形下，可经由电容器C的耦合产生的自举来改进感测性能，即透射性能。
图8A和8B是用于描述图1所示的下拉晶体管的阈值电压变化的视图。
参照图8A，在比较例中，当施加给第二控制节点的高电位电压是固定电压时，由于初始高电位电压以低电平施加并因而将下拉晶体管的初始栅极-源极电压Vgs形成为较高，所以可出现阈值电压Vth的增加。
在这种情形下，栅极-源极电压Vgs可按照如下等式1来限定。
【等式1】
Vgs＝Vg-Vs-Vth＝GVDD-GVSS–Vth
在此，Vg是栅极节点的电压，Vs是源极节点的电压，Vth是阈值电压，GVDD是高电位电压，GVSS是低电位电压。
阈值电压的变化量(ΔVth)可按照如下等式2来表达。
【等式2】
Figure BDA0003808391210000071
在此，t表示时间，τ表示时间常数，β表示分散度(dispersion)表达常数，EA表示激活能量(activation energy)，V表示频率，k表示玻尔兹曼常数，T表示温度。
参照图8B，在实施方式中，当施加给第二控制节点的高电位电压改变(为可变电压)时，初始高电位电压以低电平施加，并且通过阈值电压的感测而增加。由于初始高电位电压以低电平施加并因而将下拉晶体管的初始栅极-源极电压Vgs形成为较低，所以阈值电压Vth的增加可延迟。
由于高电位电压通过阈值电压的感测而逐渐增加，所以阈值电压Vth的增加被延迟了相应的程度，因此晶体管的寿命也可增加。
图9是图解图1所示的补偿单元的配置的视图。
参照图9，根据实施方式的补偿单元可包括模数转换器(ADC)120-4a以及补偿电压产生电路120-4b。
模数转换器120-4a可将经由感测线感测的电压，即下拉晶体管的阈值电压转换成数字数据。
补偿电压产生电路120-4b可基于转换的数字数据和查找表(LUT)120-4c改变经由与补偿单元连接的高电位电压线提供的高电位电压的幅度，并且将高电位电压施加给QB节点。在这种情形下，补偿电压产生电路120-4b可与感测的阈值电压成比例(正比)地改变高电位电压。
例如，补偿电压产生电路120-4b可通过基于转换的数字数据和查找表确定高电位电压的幅度、并且向电源管理集成电路(PMIC)输入用于指示改变为所确定幅度的高电位电压的指示信号，改变经由PMIC施加给QB节点的高电位电压的幅度。
图10是图解根据本发明第二实施方式的栅极驱动电路的视图；图11是图解栅极驱动电路的输入/输出信号和节点的电压的波形图。
参照图10和11，根据本发明第二实施方式的栅极驱动电路包括：控制器120-1；输出单元120-2；由第一感测单元120-3a和第二感测单元120-3b构成的感测单元120-3以及补偿单元120-4。
控制器120-1可用于对第一控制节点和第二控制节点进行充电和放电。控制器120-1可包括第一晶体管T1、第三晶体管T3、第3N晶体管T3N、第四晶体管T4、第4N晶体管T4N、第五晶体管T5和第5Q晶体管T5Q。
第一晶体管T1可响应于经由VST端子接收的起始脉冲VST向Q节点提供栅极导通电压VGH。第一晶体管T1包括连接至VST端子的栅极、连接至被施加高电位电压GVDD_1的高电位电压线、以及连接至Q节点的第二电极。
第三晶体管T3可响应于经由VNEXT端子接收的在后信号传输单元(next signaltransmission unit)的进位信号VNEXT导通以对Q节点放电。第三晶体管T3包括连接至VNEXT端子的栅极、连接至Q节点的第一电极、以及连接至被施加低电位电压GVSS0的低电位电压线的第二电极。
第3N晶体管T3N可响应于QB节点的电压对Q节点进行放电。第3N晶体管T3N包括连接至QB节点的栅极、连接至Q节点的第一电极、以及连接至被施加低电位电压GVSS0的低电位电压线的第二电极。
第四晶体管T4可通过高电位电压GVDD_2导通并且可向QB节点传输施加给高电位电压线的高电位电压。第四晶体管T4包括共同连接至高电位电压线的栅极和第一电极、以及连接至QB节点的第二电极。
第4N晶体管T4N可响应于经由VNEXT端子接收的在后信号传输单元的进位信号VNEXT导通以向QB节点提供高电位电压GVDD_2，以将QB节点充电为大于或等于栅极导通电压VGH的电压。第4N晶体管T4N包括连接至VNEXT端子的栅极、连接至高电位电压线的第一电极、以及连接至QB节点的第二电极。
第五晶体管T5响应于经由VST端子接收的起始脉冲VST将QB节点连接至低电位电压线，以将QB节点放电至低电位电压GVSS0。第五晶体管T5包括连接至VST端子的栅极、连接至QB节点的第一电极、以及连接至低电位电压线的第二电极。
当Q节点Q的电压是大于或等于栅极导通电压VGH的高电压时，第5Q晶体管T5Q导通并且将QB节点连接至低电位电压线以将QB节点放电至低电位电压。第5Q晶体管T5Q包括连接至Q节点Q的栅极、连接至QB节点的第一电极、以及连接至低电位电压线的第二电极。
输出单元120-2可响应于第一控制节点和第二控制节点的充电电压来输出栅极信号。输出单元120-2可包括输出栅极信号的缓冲晶体管T6和T7。缓冲晶体管T6和T7可分为基于Q节点Q的电位导通的上拉晶体管T6和基于QB节点QB的电位导通的下拉晶体管T7。上拉晶体管T6包括连接至Q节点Q的栅极、连接至被施加时钟信号GCLK的时钟信号线的第一电极、以及连接至输出端子GOUT(n)的第二电极。下拉晶体管T7包括连接至QB节点QB的栅极、连接至输出端子GOUT(n)的第一电极、以及连接至低电位电压GVSS0线的第二电极。
感测单元120-3可感测下拉晶体管的阈值电压。感测单元120-3包括由第一开关元件M01、第二开关元件M02和电容器C形成的第一感测单元120-3a以及由第三开关元件M03形成的第二感测单元120-3b。
当第一栅极信号是大于或等于栅极导通电压的高电压时，第一开关元件M01可导通以将高电位电压施加给第一节点n1。第一开关元件M01包括被施加第一栅极信号Gate1的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至第一节点n1的第二电极。
当第一节点n1的电压是大于或等于栅极导通电压的高电压时，第二开关元件M02可导通以将高电位电压施加给第二控制节点。第二开关元件M02包括连接至第一节点n1的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至第二控制节点的第二电极。
当第二栅极信号是大于或等于栅极导通电压的高电压时，第三开关元件M03可导通，以感测下拉晶体管的阈值电压并且将阈值电压传输给感测线。第三开关元件M03包括被施加第二栅极信号Gate2的栅极、连接至感测线Sensing的第一电极以及连接至输出节点GOUT(n)的第二电极。
电容器C连接在被施加第二栅极信号Gate2的信号线和第一节点n1之间。电容器C可用于在第一节点处形成自举电压。
补偿单元120-4可响应于感测单元的输出来改变第二控制节点的充电电压。补偿单元120-4可响应于感测单元的输出改变施加给与第二控制节点连接的第二高电位电压GVDD_2线的第二高电位电压。
补偿单元120-4可与由感测单元感测的下拉晶体管T7的阈值电压成比例地改变施加给第二高电位电压GVDD_2线的第二高电位电压。
图12是图解根据本发明第三实施方式的栅极驱动电路的视图；图13是图解栅极驱动电路的输入/输出信号和节点的电压的波形图。
参照图12和13，根据第三实施方式的栅极驱动电路包括：控制器120-1；输出单元120-2；由第一感测单元120-3a和第二感测单元120-3b构成的感测单元120-3以及补偿单元120-4。
控制器120-1可用于对第一控制节点进行充电和放电。控制器120-1可包括第一晶体管T1、第三晶体管T3、第四晶体管T4和第五晶体管T5。
第一晶体管T1可响应于经由VST端子(起始脉冲端子)接收的起始脉冲VST(N-2)向Q节点提供栅极导通电压VGH。第一晶体管T1包括共同连接至VST端子的栅极和第一电极、以及连接至Q节点的第二电极。图13所示的Vout(N-2)对应于起始脉冲VST(N-2)。
第三晶体管T3可响应于经由VNEXT端子(进位信号端子)接收的在后信号传输单元的进位信号VNEXT(N+2)导通以对Q节点放电。第三晶体管T3包括连接至VNEXT端子的栅极、连接至Q节点的第一电极、以及连接至被施加低电位电压GVSS0的低电位电压线的第二电极。图13所示的Vout(N+2)对应于进位信号VNEXT(N+2)。
第四晶体管T4可响应于经由VRESET端子(复位信号端子)接收到的复位信号Vreset对于Q节点进行放电。第四晶体管T4包括连接至VRESET端子的栅极、连接至Q节点的第一电极、以及连接至低电位电压线的第二电极。
第五晶体管T5可响应于在前信号传输单元的时钟信号CLK(N-1)导通，以将Q节点连接至在前信号传输单元的输出端子VOUT(N-1)。第五晶体管T5包括被施加在前信号传输单元的时钟信号的栅极、连接至Q节点的第一电极、以及连接至在前信号传输单元的输出端子的第二电极。
输出单元120-2可响应于第一控制节点Q和第二控制节点QB的充电电压，向输出端子GOUT(n)输出栅极信号。输出单元120-2可包括输出栅极信号的缓冲晶体管T6和T7。缓冲晶体管T6和T7可分为基于Q节点Q的电位导通的上拉晶体管T6和基于在后信号传输单元的时钟信号CLK(N+2)的电位导通的下拉晶体管T7。上拉晶体管T6包括连接至Q节点Q的栅极、连接至被施加时钟信号CLK(N)的时钟信号线CLK的第一电极、以及连接至输出端子GOUT(n)的第二电极。下拉晶体管T7包括被施加在后信号传输单元的时钟信号CLK(n+2)的栅极、连接至输出端子GOUT(n)的第一电极、以及连接至低电位电压GVSS0线的第二电极。
感测单元120-3可感测下拉晶体管的阈值电压。感测单元120-3包括由第一开关元件M01、第二开关元件M02和电容器C形成的第一感测单元120-3a以及由第三开关元件M03形成的第二感测单元120-3b。
当第一栅极信号是大于或等于栅极导通电压的高电压时，第一开关元件M01可导通以将高电位电压施加给第一节点。第一开关元件M01包括被施加第一栅极信号Gate1的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至第一节点的第二电极。
当第一节点的电压是大于或等于栅极导通电压的高电压时，第二开关元件M02可导通以将高电位电压施加给下拉晶体管的栅极节点。第二开关元件M02包括连接至第一节点的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至下拉晶体管的栅极节点的第二电极。
当第二栅极信号是大于或等于栅极导通电压的高电压时，第三开关元件M03可导通，以感测下拉晶体管的阈值电压并且将阈值电压传输给感测线。第三开关元件M03包括被施加第二栅极信号Gate2的栅极、连接至感测线Sensing的第一电极以及连接至输出节点GOUT(n)的第二电极。
电容器C连接在被施加第二栅极信号Gate2的信号线和第一节点之间。电容器C可用于在第一节点处形成自举电压。
补偿单元120-4可响应于感测单元的输出来改变下拉晶体管的栅极节点的电压。补偿单元120-4可响应于感测单元的输出改变施加给与栅极节点连接的第二时钟信号线的第二时钟信号Clock2的电压或幅度。
补偿单元120-4可与由感测单元感测的下拉晶体管T7的阈值电压成比例地改变施加给第二时钟信号线的第二时钟信号Clock2的电压或幅度。
图14是图解根据本发明实施方式的显示装置的框图；图15是图解图14所示的显示面板的剖面结构的视图。
参照图14和15，根据本发明实施方式的显示装置包括显示面板100、用于向显示面板100的像素写入像素数据的显示面板驱动器、以及产生驱动像素和显示面板驱动器所需的电力的电源140。
显示面板100可以是具有X轴方向上的长度、Y轴方向上的宽度以及Z轴方向上的厚度的矩形结构的显示面板。显示面板100包括显示输入图像的像素阵列AA。像素阵列AA包括多条数据线102、与数据线102交叉的多条栅极线103以及布置成矩阵形式的像素。显示面板100可进一步包括共同连接至像素的电源线。电源线可包括被施加像素驱动电压ELVDD的电源线、被施加初始化电压Vinit的电源线、被施加基准电压Vref的电源线以及被施加低电位电源电压ELVSS的电源线。这些电源线共同连接至像素。
像素阵列AA包括多个像素行L1至Ln。像素行L1至Ln的每一个包括在显示面板100的像素阵列AA中沿着行方向X布置的一行像素。布置在一个像素行中的像素共享栅极线103。沿着数据线方向布置在列方向Y上的像素共享相同的数据线102。一个水平时段1H是通过将一个帧周期除以像素行L1至Ln的总数而获得的时间。
显示面板100可被实现为非透射显示面板或透射显示面板。透射显示面板可应用于将图像显示在屏幕上并且实际背景可被看见的透明显示装置。
显示面板100可被实现为柔性显示面板。柔性显示面板可由塑料OLED面板制成。有机薄膜可设置在塑料OLED面板的后板上，像素阵列AA和发光元件可形成在有机薄膜上。
为了实现彩色，每个像素101可被划分为红色子像素(下文称为R子像素)、绿色子像素(下文称为G子像素)和蓝色子像素(下文称为B子像素)。每个像素可进一步包括白色子像素。每个子像素包括像素电路。像素电路连接至数据线、栅极线和电源线。
像素可被布置为实际颜色像素和Pentile像素。Pentile像素可通过利用预设的像素渲染算法(pixel rendering algorithm)将具有不同颜色的两个子像素驱动为一个像素101实现高于实际颜色像素的分辨率。像素渲染算法可利用从相邻像素发出的光的颜色来弥补每个像素中不充分的颜色表现。
触摸传感器可设置在显示面板100上。触摸输入可使用单独的触摸传感器感测或者可经由像素来感测。触摸传感器可在显示面板的屏幕上设置为单元上型(on-cell type)或附加型(add-on type)，或者实现为内置在像素阵列AA中的集成型(in-cell type)触摸传感器。
如图15所示，当从剖面结构看时，显示面板100可包括堆叠在基板10上的电路层12、发光元件层14和封装层16。
电路层12可包括：连接至诸如数据线、栅极线和电源线之类的配线的像素电路；连接至栅极线的栅极驱动器(GIP)；等等。电路层12的配线和电路元件可包括多个绝缘层、利用其间的绝缘层分离的两个或更多个金属层、以及包括半导体材料的有源层。
发光元件层14可包括由像素电路驱动的发光元件EL。发光元件EL可包括红色(R)发光元件、绿色(G)发光元件和蓝色(B)发光元件。发光元件层14可包括白色发光元件和滤色器。发光元件层14的发光元件EL可被包括有机膜和钝化膜的保护层覆盖。
发光元件EL可被实现为包括形成在阳极和阴极之间的有机化合物层的OLED。有机化合物层可包括空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)和电子注入层(EIL)，但不限于此。
用作发光元件的有机发光二极管可具有其中堆叠有多个发光层的串联结构(tandem structure)。具有串联结构的有机发光二极管可改进像素的亮度和寿命。
封装层16覆盖发光元件层14，以密封电路层12和发光元件层14。封装层16可具有交替堆叠有机膜和无机膜的多层绝缘结构。无机膜阻挡湿气和氧气的渗透。有机膜将无机膜的表面平坦化。当有机膜和无机膜堆叠成多层时，湿气或氧气的移动路径相比单层来说变得更长，从而可有效阻挡影响发光元件层14的湿气和氧气的渗透。
触摸传感器层可设置在封装层16上。触摸传感器层可包括基于触摸输入前、后的电容变化来感测触摸输入的电容型触摸传感器。触摸传感器层可包括形成触摸传感器的电容的绝缘层和金属配线图案。触摸传感器的电容可在金属配线图案之间形成。偏振板可设置在触摸传感器层上。偏振板可通过转换由触摸传感器层和电路层12的金属反射的外部光的偏振来改进可视性和对比度。偏振板可被实现为其中接合有线偏振板和相位延迟膜的偏振板，或者圆偏振板。玻璃盖(cover glass)可粘合到偏振板。
显示面板100可进一步包括堆叠在封装层16上的触摸传感器层和滤色器层。滤色器层可包括红色、绿色和蓝色滤色器以及黑色矩阵图案。滤色器层可代替偏振板，并且通过吸收从电路层和触摸传感器层反射的光的波长的一部分来提高色纯度。在本实施方式中，通过向显示面板涂覆具有比偏振板更高的光透射率的滤色器层20，可改进显示面板100的光透射率，并且可改善显示面板100的厚度和柔性。玻璃盖可粘附在滤色器层上。
电源140通过使用DC-DC转换器产生驱动显示面板100的像素阵列AA和显示面板驱动器所需的DC电源。DC-DC转换器可包括电荷泵、整流器、降压转换器(buck converter)、增压转换器(boost converter)等。电源140可调节来自主机系统(未示出)的DC输入电压，由此产生DC电压，比如伽马基准电压VGMA、栅极导通电压VGH和VEH、栅极截止电压VGL和VEL、像素驱动电压ELVDD、像素低电位电源电压ELVSS、基准电压Vref、初始化电压Vinit、阳极电压Vano等。伽马基准电压VGMA被提供给数据驱动器110。栅极导通电压VGH和VEH以及栅极截止电压VGL和VEL被提供给栅极驱动器120。像素驱动电压ELVDD、像素低电位电源电压ELVSS、基准电压Vref、初始化电压Vinit、阳极电压Vano等被共同提供给像素。
显示面板驱动器在时序控制器(TCON)130的控制下将输入图像的像素数据(数字数据)写入到显示面板100的像素。
显示面板驱动器包括数据驱动器110和栅极驱动器120。显示面板驱动器可进一步包括设置在数据驱动器110和数据线102之间的多路解复用器阵列112。
多路解复用器阵列112使用多个多路解复用器(DEMUX)将从数据驱动器110的通道输出的数据电压依次提供给数据线102。多路解复用器可包括设置在显示面板100上的多个开关元件。当多路解复用器设置在数据驱动器110的输出端子和数据线102之间时，数据驱动器110的通道数可减少。多路解复用器阵列112可被省略。
显示面板驱动器可进一步包括用于驱动触摸传感器的触摸传感器驱动器。触摸传感器驱动器从图1中省略。触摸传感器驱动器可集成到一个驱动集成电路(IC)中。在移动装置或可穿戴装置中，时序控制器130、电源140、数据驱动器110、触摸传感器驱动器等可集成到一个驱动集成电路(IC)中。
显示面板驱动器可在时序控制器(TCON)130的控制下以低速驱动模式操作。低速驱动模式可被设定为，当分析输入图像并且输入图像没有在预设帧数内改变时降低显示装置的功耗。在低速驱动模式中，可通过在预定时间或更长时间输入静止图像时降低像素的刷新速率来降低显示面板驱动器和显示面板100的功耗。低速驱动模式不限于输入静止图像的情形。例如，当显示装置在待机模式下操作或者在预定时间或更长时间未向显示面板驱动器输入用户命令或输入图像时，显示面板驱动器可在低速驱动模式下操作。
数据驱动器110通过使用数模转换器(DAC)在每个帧周期利用伽马补偿电压转换从时序控制器130接收的输入图像的像素数据来产生数据电压Vdata。对于各个灰度级，经由分压电路来分割伽马基准电压VGMA。从伽马基准电压VGMA分割的伽马补偿电压被提供给数据驱动器110的DAC。数据电压Vdata经由数据驱动器110的每个通道中的输出缓存器AMP输出。
栅极驱动器120可被实现为与像素阵列AA的TFT阵列一起直接形成在显示面板100的电路层12上的GIP(面板内栅极)电路。面板内栅极(GIP)电路可设置在作为显示面板100的非显示区域的边框区域BZ上，或者可分散在其上再现输入图像的像素阵列中。栅极驱动器120在时序控制器130的控制下向栅极线103依次输出栅极信号。栅极驱动器120可通过使用移位寄存器将栅极信号移位来向栅极线103依次提供栅极信号。栅极信号可包括扫描脉冲、发光控制脉冲(下文称为“EM脉冲”)、初始化脉冲和感测脉冲。因此，栅极驱动器120可包括扫描驱动器121、发光控制驱动器122和初始化驱动器123等。
栅极驱动器120的移位寄存器响应于来自时序控制器130的起始脉冲和移位时钟来输出栅极信号的脉冲，并且根据移位时钟时序来对脉冲移位。
在这种情形下，栅极驱动器120可被实现为图1、3、6、8所示的能够在减少晶体管数量的同时减小漏电流的栅极驱动器。在本发明中，包括数据驱动器、栅极驱动器和多个子像素的显示面板中的所有晶体管可利用包括n沟道型氧化物半导体的氧化物薄膜晶体管(TFT)实现。
时序控制器130从主机系统(未示出)接收输入图像的数字视频数据DATA以及与其同步的时序信号。时序信号包括垂直同步信号Vsync、水平同步信号Hsync、主时钟CLK、数据使能信号DE等。由于垂直时段和水平时段可通过对数据使能信号DE计数来获知，所以垂直同步信号Vsync和水平同步信号Hsync可被省略。数据使能信号DE具有一个水平时段(1H)的周期。
主机系统可以是电视(TV)系统、平板电脑、笔记本电脑、导航系统、个人电脑(PC)、家庭影院系统、移动装置和车辆系统中的任一种。主机系统可根据显示面板100的分辨率对来自视频源的图像信号进行缩放，并与时序信号一起将图像信号传输给时序控制器130。
时序控制器130将输入帧频乘以i并且以输入帧频×i(i是大于0的正整数)Hz的帧频来控制显示面板驱动器的操作时序。输入帧频在NTSC(国家电视标准委员会)制式中是60Hz，在PAL(逐行倒相)制式中是50Hz。时序控制器130可通过将帧频率降低到1Hz和30Hz之间的频率来降低显示面板驱动器的驱动频率，以便降低在低速驱动模式下的像素的刷新速率。
基于从主机系统接收的时序信号Vsync、Hsync和DE，时序控制器130产生用于控制数据驱动器110的操作时序的数据时序控制信号、用于控制多路解复用器阵列112的操作时序的控制信号、以及用于控制栅极驱动器120的操作时序的栅极时序控制信号。时序控制器130控制显示面板驱动器的操作时序，由此将数据驱动器110、多路解复用器阵列112、触摸传感器驱动器以及栅极驱动器120同步。
从时序控制器130输出的栅极时序控制信号的电压电平可经由电平移位器(未示出)转换为栅极导通电压VGH和VEH以及栅极截止电压VGL和VEL，然后提供给栅极驱动器120。也就是说，电平移位器将栅极时序控制信号的低电平电压转换为栅极截止电压VGL和VEL，并将栅极时序控制信号的高电平电压转换为栅极导通电压VGH和VEH。栅极时序控制信号包括起始脉冲和移位时钟。
图16A和16B是用于描述根据实施方式的栅极驱动器的位置的视图；图17是图解根据实施方式的栅极驱动器的实际实施电路的视图；图18是图解图17所示的栅极驱动器的输入/输出信号和节点的电压的波形图；图19是图解下拉晶体管的阈值电压的感测结果(模拟结果)的视图。在此，将描述将栅极驱动器实现为扫描驱动器的示例。
参照图16A和16B，根据实施方式的扫描驱动器可被实现为移位寄存器设置在显示面板的左、右非显示区域中的结构。移位寄存器可分别包括多个信号传输单元ST以及多个虚拟(dummy)信号传输单元D_ST。
在这种情形下，多个信号传输单元ST分别连接至栅极线。多个虚拟信号传输单元D_ST的每一个可设置在位于显示面板PNL的两侧的、最上端部A和B以及最下端部C和D处。在此，显示了形成四个虚拟信号传输单元D_ST的情形。
设置在显示面板的最上端和最下端的多个虚拟信号传输单元的每一个可被实现为包括图1所示的感测单元和补偿单元。感测单元和补偿单元仅包括在虚拟信号传输单元中(仅设置在显示面板的最上端部和最下端部处)的理由是为了最小化显示面板的位于有源区域外部的边框的增大。
参照图17和图18，根据本发明实施方式的虚拟信号传输单元可被实现为包括：控制器120-1；输出单元120-2；由第一感测单元120-3a和第二感测单元120-3b构成的感测单元120-3以及补偿单元120-4。
控制器120-1可用于对第一控制节点和第二控制节点进行充电和放电。控制器120-1可包括第一晶体管T1、第1A晶体管T1A、晶体管T3、第3A晶体管T3A、第3q晶体管T3q、第3n晶体管T3n、第3nA晶体管T3nA、第3nB晶体管T3nB、第3nC晶体管T3nC、第四晶体管T4、第41晶体管T41、第4q晶体管T4q、第五晶体管T5和第5q晶体管T5q。
第一晶体管T1通过经由第N-2进位信号线C(n-2)施加的第N-2进位信号导通，并且基于第N-2进位信号对Q节点Q进行充电。第一晶体管T1包括连接至第N-2进位信号线C(n-2)的栅极和第一电极、以及连接至Q节点Q的第二电极。
第1A晶体管T1A通过经由N第-2进位信号线C(n-2)施加的第N-2进位信号导通，并且基于第N-2进位信号对Q节点Q充电。在第1A晶体管T1A中，栅极连接至第N-2进位信号线C(n-2)，第一电极连接至第一晶体管T1的第二电极，并且第二电极连接至Q节点Q。
第三晶体管T3通过QB节点QB导通，并且与第3A晶体管T3A一起将Q节点Q放电到第三低电位电压GVSS2线的第三低电位电压。在第三晶体管T3中，栅极连接至QB节点QB，第一电极连接至Q节点Q，第二电极连接至第3A晶体管T3A的第一电极。
第3A晶体管T3A通过QB节点QB导通，并且与第三晶体管T3一起将Q节点Q放电到第三低电位电压GVSS2线的第三低电位电压。在第3A晶体管T3A中，栅极连接至QB节点QB，第一电极连接至第三晶体管T3的第二电极，第二电极连接至第三低电位电压GVSS2线。
第3n晶体管T3n通过经由第N+2进位信号线C(n+2)施加的第N+2进位信号导通，并且与第3nA晶体管T3nA一起将Q节点Q放电到第三低电位电压GVSS2线的第三低电位电压。在第3n晶体管T3n中，栅极连接至第N+2进位信号线C(n+2)，第一电极连接至Q节点Q，第二电极连接至第3nA晶体管T3nA的第一电极。
第3nA晶体管T3nA通过经由第N+2进位信号线C(n+2)施加的第N+2进位信号导通，并且与第3n晶体管T3n一起将Q节点Q放电到第三低电位电压GVSS2线的第三低电位电压。在第3nA晶体管T3nA中，栅极连接至第N+2进位信号线C(n+2)，第一电极连接至第3n晶体管T3n的第二电极，并且第二电极连接至第三低电位电压GVSS2线。
第3q晶体管T3q通过Q节点Q导通，并且向Qh节点传输第一高电位电压GVDD_1线的高电位电压。在第3q晶体管T3q中，栅极连接至Q节点Q，第一电极连接至第一高电位电压GVDD_1线，第二电极连接至Qh节点Qh。
第3nB晶体管T3nB通过经由VST端子接收的起始脉冲导通，并且与第3nC晶体管T3nC一起将Q节点Q和Qh节点Qh放电至第三低电位电压GVSS2线的第三低电位电压。在第3nB晶体管T3nB中，栅极连接至VST端子，第一电极连接至Q节点Q，第二电极连接至第3nC晶体管T3nC的第一电极。
第3nC晶体管T3nC通过经由VST端子接收的起始脉冲导通，并且与第3nB晶体管T3nB一起将Q节点Q和Qh节点Qh放电至第三低电位电压GVSS2线的第三低电位电压。在第3nC晶体管T3nC中，栅极连接至VST端子，第一电极连接至第3nB晶体管T3nB的第二电极，第二电极连接至第三低电位电压GVSS2线。
第四晶体管T4通过经由第41晶体管T41传输的第二高电位电压导通，并且将QB节点QB充电到施加给第二高电位电压GVDD_2线的第二高电位电压。第一电容器Ca用于在第四晶体管T4的栅极节点处形成自举电压。在第四晶体管T4中，栅极连接至第一电容器Ca的一端和第41晶体管T41的第二电极，第一电极连接至第二高电位电压GVDD_2线，第二电极连接至第一电容器Ca的另一端和QB节点QB。
第41晶体管T41通过第二高电位电压导通，并且向第四晶体管T4的栅极节点传输施加给第二高电位电压GVDD_2线的第二高电位电压。在第41晶体管T41中，栅极和第一电极连接至第二高电位电压GVDD_2线，第二电极连接至第四晶体管T4的栅极和第4q晶体管T4q的第一电极。
当QB节点的电压是大于或等于栅极导通电压VGH的高电压时，第4q晶体管T4q导通以将第四晶体管T4的栅极节点连接至低电位电压GVSS1线，从而将第四晶体管T4的栅极节点放电到低电位电压。在第4q晶体管T4q中，栅极连接至QB节点，第一电极连接至第四晶体管T4的栅极和第41晶体管T41的第二电极，第二电极连接至低电位电压GVSS1线。
第五晶体管T5通过经由第N-2进位信号线C(n-2)施加的第N-2进位信号导通，并且将QB节点连接至低电位电压GVSS2线，从而将QB节点放电至低电位电压。第五晶体管T5包括连接至第N-2进位信号线C(n-2)的栅极、连接至QB节点的第一电极以及连接至低电位电压线的第二电极。
当Q节点的电压是大于或等于栅极导通电压VGH的高电压时，第5q晶体管T5q导通以将QB节点连接至低电位电压GVSS2线，从而将QB节点放电到低电位电压。第5q晶体管T5q包括连接至Q节点Q的栅极、连接至QB节点的第二电极、以及连接至低电位电压GVSS2线的第二电极。
输出单元120-2可响应于第一控制节点和第二控制节点的充电电压来输出栅极信号。输出单元120-2包括输出进位信号的第一缓冲晶体管T6cr和T7cr、输出扫描信号的第二缓冲晶体管T6sc和T7sc、以及第三缓冲晶体管T6se和T7se。
第一缓冲晶体管T6cr和T7cr可分为基于Q节点Q的电位导通的第一上拉晶体管T6cr和基于QB节点QB的电位导通的第一下拉晶体管T7cr。在第一上拉晶体管T6cr中，栅极连接至Q节点Q，第一电极连接至时钟信号线SC_CRCLK(n)，第二电极连接至输出端子Carry(n)。在第一下拉晶体管T7cr中，栅极连接至QB节点QB，第一电极连接至输出端子Carry(n)，第二电极连接至低电位电压GVSS2线。
第二缓冲晶体管T6sc和T7sc可分为基于Q节点Q的电位导通的第二上拉晶体管T6sc和基于QB节点QB的电位导通的第二下拉晶体管T7sc。在第二上拉晶体管T6sc中，栅极连接至Q节点Q和第二电容器Cb的一端，第一电极连接至被施加时钟信号的时钟信号线SCCLK(n)，第二电极连接至第二电容器Cb的另一端和输出端子SCOUT(n)。在第二下拉晶体管T7sc中，栅极连接至QB节点QB，第一电极连接至输出端子SCOUT(n)，第二电极连接至低电位电压GVSS0线。
第三缓冲晶体管T6se和T7se可分为基于Q节点Q的电位导通的第三上拉晶体管T6se和基于QB节点QB的电位导通的第三下拉晶体管T7se。在第三上拉晶体管T6se中，栅极连接至Q节点Q，第一电极连接至时钟信号线SECLK(n)，第二电极连接至输出端子SEOUT(n)。在第三下拉晶体管T7se中，栅极连接至QB节点QB，第一电极连接至输出端子SEOUT(n)，第二电极连接至低电位电压GVSS0线。
感测单元120-3可感测下拉晶体管的阈值电压。感测单元120-3包括由第一开关元件M01、第二开关元件M02和电容器C形成的第一感测单元120-3a以及由第三开关元件M03形成的第二感测单元120-3b。
当第一栅极信号是大于或等于栅极导通电压的高电压时，第一开关元件M01可导通以将高电位电压施加给第一节点n1。第一开关元件M01包括被施加第一栅极信号Gate1的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至第一节点n1的第二电极。
当第一节点n1的电压是大于或等于栅极导通电压的高电压时，第二开关元件M02可导通以将高电位电压施加给第二控制节点。第二开关元件M02包括连接至第一节点n1的栅极、连接至被施加高电位电压GVDD的高电位电压线的第一电极、以及连接至第二控制节点的第二电极。
当第二栅极信号是大于或等于栅极导通电压的高电压时，第三开关元件M03可导通，以感测下拉晶体管的阈值电压并且将阈值电压传输给感测线。第三开关元件M03包括被施加第二栅极信号Gate2的栅极、连接至感测线Sensing的第一电极以及连接至输出节点SEOUT(n)的第二电极。
电容器C连接在被施加第二栅极信号Gate2的信号线和第一节点n1之间。电容器C可用于在第一节点处形成自举电压。
补偿单元120-4可响应于感测单元的输出来改变第二控制节点的充电电压。补偿单元120-4可响应于感测单元的输出改变施加给与第二控制节点连接的第二高电位电压GVDD_2线的第二高电位电压。
补偿单元120-4可与由感测单元感测的下拉晶体管T7cr、T7sc、T7se的阈值电压成比例地改变施加给第二高电位电压GVDD_2线的第二高电位电压。
参照图19，可以看出，在根据实施方式的虚拟信号传输单元中，下拉晶体管的阈值电压在感测区段期间经由感测单元被正常感测。可以看出，即使下拉晶体管的阈值电压改变，也正常执行感测。
尽管参照附图更详细地描述了本发明的实施方式，但本发明不限于此，在不背离本发明的技术构思的情况下可以以诸多不同的形式实施本发明。因此，仅是为了例示的目的提供了本发明中公开的实施方式，这些实施方式并不旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。因此，应当理解，上述实施方式在所有方面都是例示性的，并不限制本发明。应当基于所附的权利要求书解释本发明的保护范围，其等同范围内的所有技术构思都应当解释为落入本发明的范围内。

Claims (31)

1.一种栅极驱动电路，包括：
控制器，所述控制器被配置为对第一控制节点和第二控制节点进行充电和放电，其中所述第一控制节点对输出电压进行上拉，所述第二控制节点对所述输出电压进行下拉；
输出单元，所述输出单元包括上拉晶体管和下拉晶体管，所述上拉晶体管被配置为响应于所述第一控制节点的充电电压向输出节点施加栅极高电压，并且所述下拉晶体管被配置为响应于所述第二控制节点的充电电压向所述输出节点施加栅极低电压；
感测单元，所述感测单元被配置为感测所述下拉晶体管的阈值电压；以及
补偿单元，所述补偿单元被配置为响应于所述感测单元的输出来改变所述第二控制节点的充电电压。
2.根据权利要求1所述的栅极驱动电路，其中所述感测单元包括：
第一感测单元，所述第一感测单元被配置为向所述第二控制节点施加初始化电压；以及
第二感测单元，所述第二感测单元被配置为感测所述下拉晶体管的阈值电压。
3.根据权利要求2所述的栅极驱动电路，其中所述第一感测单元包括第一开关元件，所述第一开关元件具有被施加第一栅极信号的栅极、连接至被施加高电位电压的高电位电压线的第一电极、以及连接至所述第二控制节点的第二电极。
4.根据权利要求2所述的栅极驱动电路，其中所述第一感测单元包括：
第一开关元件，所述第一开关元件具有被施加第一栅极信号的栅极、连接至被施加高电位电压的高电位电压线的第一电极、以及连接至所述第二控制节点的第二电极；以及
电容器，所述电容器连接在所述第一开关元件的栅极和第二电极之间。
5.根据权利要求3或4所述的栅极驱动电路，其中所述第二感测单元包括第二开关元件，所述第二开关元件具有被施加所述第一栅极信号的栅极、连接至感测节点的第一电极、以及连接至所述输出节点的第二电极。
6.根据权利要求2所述的栅极驱动电路，其中所述第一感测单元包括：
第一开关元件，所述第一开关元件具有被施加第一栅极信号的栅极、连接至被施加高电位电压的高电位电压线的第一电极、以及连接至第一节点的第二电极；
第二开关元件，所述第二开关元件具有至所述第一节点的栅极、连接至所述高电位电压线的第一电极、以及连接至所述第二控制节点的第二电极；以及
电容器，所述电容器连接在所述第一节点和被施加第二栅极信号的信号线之间。
7.根据权利要求6所述的栅极驱动电路，其中所述第二感测单元包括第三开关元件，所述第三开关元件具有被施加所述第二栅极信号的栅极、连接至感测节点的第一电极、以及连接至所述输出节点的第二电极。
8.根据权利要求7所述的栅极驱动电路，其中：
所述阈值电压被感测的区段包括：所述第一栅极信号的高电压被保持的第一区段和所述第二栅极信号的高电压被保持的第二区段，
所述第一开关元件和所述第二开关元件在所述第一区段中导通，
其中所述第二开关元件和所述第三开关元件在所述第二区段中导通。
9.根据权利要求1所述的栅极驱动电路，包括：
第一高电位电压线，所述第一高电位电压线被配置为向所述第一控制节点施加第一高电位电压；以及
第二高电位电压线，所述第二高电位电压线被配置为向所述第二控制节点施加第二高电位电压。
10.根据权利要求9所述的栅极驱动电路，其中所述补偿单元根据从所述感测单元感测的阈值电压改变所述第二高电位电压。
11.根据权利要求10所述的栅极驱动电路，其中所述补偿单元与所感测的阈值电压成比例地改变所述第二高电位电压。
12.根据权利要求1所述的栅极驱动电路，其中：
所述第二控制节点是所述下拉晶体管的栅极节点，
所述栅极驱动电路还包括：
第一时钟信号线，所述第一时钟信号线被配置为向所述第一控制节点施加第一时钟信号；以及
第二时钟信号线，所述第二时钟信号线被配置为向所述第二控制节点施加第二时钟信号。
13.根据权利要求12所述的栅极驱动电路，其中所述补偿单元根据从所述感测单元感测的阈值电压来改变所述第二时钟信号的幅度。
14.根据权利要求12所述的栅极驱动电路，其中所述补偿单元与所感测的阈值电压成比例地改变所述第二时钟信号的幅度。
15.根据权利要求1所述的栅极驱动电路，其中所述补偿单元包括：
模数转换器，所述模数转换器将所感测的阈值电压转换成数字数据；以及
补偿电压产生电路，所述补偿电路产生电路基于转换的数字数据和查找表改变经由与所述补偿单元连接的高电位电压线提供的高电位电压的幅度，并将所述高电位电压施加给所述第二控制节点。
16.根据权利要求1所述的栅极驱动电路，其中：
所述上拉晶体管包括基于所述第一控制节点的电位导通的第一上拉晶体管、第二上拉晶体管和第三上拉晶体管，
所述下拉晶体管包括基于所述第二控制节点的电位导通的第一下拉晶体管、第二下拉晶体管和第三下拉晶体管，
其中所述输出单元还包括电容器，并且所述第二上拉晶体管包括连接至所述第一控制节点和所述电容器的一端的栅极、连接至被施加时钟信号的时钟信号线的第一电极、以及连接至所述电容器的另一端和所述输出节点的第二电极。
17.根据权利要求1所述的栅极驱动电路，其中所述控制器包括：
第一晶体管，所述第一晶体管包括共同连接至起始脉冲端子的栅极和第一电极、以及连接至所述第一控制节点的第二电极；
第三晶体管，所述第三晶体管包括连接至进位信号端子的栅极、连接至所述第一控制节点的第一电极、以及连接至被施加低电位电压的低电位电压线的第二电极；
第四晶体管，所述第四晶体管包括连接至复位信号端子的栅极、连接至所述第一控制节点的第一电极、以及连接至所述低电位电压线的第二电极；以及
第五晶体管，所述第五晶体管包括被施加时钟信号的栅极、连接至所述第一控制节点的第一电极、以及连接至输出端子的第二电极。
18.一种显示面板，包括：
数据驱动器，所述数据驱动器被配置为输出数据电压；
栅极驱动器，所述栅极驱动器被配置为根据第一控制节点的电压和第二控制节点的电压输出栅极信号，其中所述第一控制节点对输出电压进行上拉，所述第二控制节点对所述输出电压进行下拉；以及
多个像素电路，所述像素电路被配置为接收所述数据电压和所述栅极信号以再现输入图像，
其中所述栅极驱动器包括：
控制器，所述控制器被配置为对所述第一控制节点和所述第二控制节点进行充电和放电；
输出单元，所述输出单元包括上拉晶体管和下拉晶体管，所述上拉晶体管被配置为响应于所述第一控制节点的充电电压向输出节点施加栅极高电压的栅极信号，并且所述下拉晶体管被配置为响应于所述第二控制节点的充电电压向所述输出节点施加栅极低电压的栅极信号；
感测单元，所述感测单元被配置为感测所述下拉晶体管的阈值电压；以及
补偿单元，所述补偿单元被配置为响应于所述感测单元的输出来改变所述第二控制节点的充电电压。
19.根据权利要求18所述的显示面板，其中所述感测单元包括：
第一感测单元，所述第一感测单元被配置为向所述第二控制节点施加初始化电压；以及
第二感测单元，所述第二感测单元被配置为感测所述下拉晶体管的阈值电压。
20.根据权利要求19所述的显示面板，其中所述第一感测单元包括第一开关元件，所述第一开关元件具有被施加栅极信号的栅极、连接至被施加高电位电压的高电位电压线的第一电极、以及连接至所述第二控制节点的第二电极。
21.根据权利要求19所述的显示面板，其中所述第一感测单元包括：
第一开关元件，所述第一开关元件具有被施加栅极信号的栅极、连接至被施加高电位电压的高电位电压线的第一电极、以及连接至所述第二控制节点的第二电极；以及
电容器，所述电容器连接在所述第一开关元件的栅极和第二电极之间。
22.根据权利要求20或21所述的显示面板，其中所述第二感测单元包括第二开关元件，所述第二开关元件具有被施加所述栅极信号的栅极、连接至感测节点的第一电极、以及连接至所述输出节点的第二电极。
23.根据权利要求19所述的显示面板，其中所述第一感测单元包括：
第一开关元件，所述第一开关元件具有被施加第一栅极信号的栅极、连接至被施加高电位电压的高电位电压线的第一电极、以及连接至第一节点的第二电极；
第二开关元件，所述第二开关元件具有至所述第一节点的栅极、连接至所述高电位电压线的第一电极、以及连接至所述第二控制节点的第二电极；以及
电容器，所述电容器连接在所述第一节点和被施加第二栅极信号的信号线之间。
24.根据权利要求23所述的显示面板，其中所述第二感测单元包括第三开关元件，所述第三开关元件具有被施加所述第二栅极信号的栅极、连接至感测节点的第一电极、以及连接至所述输出节点的第二电极。
25.根据权利要求18所述的显示面板，包括：
第一高电位电压线，所述第一高电位电压线被配置为向所述第一控制节点施加第一高电位电压；以及
第二高电位电压线，所述第二高电位电压线被配置为向所述第二控制节点施加第二高电位电压。
26.根据权利要求18所述的显示面板，其中：
所述第二控制节点是所述下拉晶体管的栅极节点，
所述显示面板还包括：
第一时钟信号线，所述第一时钟信号线被配置为向所述第一控制节点施加第一时钟信号；以及
第二时钟信号线，所述第二时钟信号线被配置为向所述第二控制节点施加第二时钟信号。
27.根据权利要求18所述的显示面板，其中包括所述数据驱动器、所述栅极驱动器和多个子像素的所述显示面板中的所有晶体管利用包括n沟道型氧化物半导体的氧化物薄膜晶体管实现。
28.根据权利要求18所述的显示面板，其中所述补偿单元包括：
模数转换器，所述模数转换器将所感测的阈值电压转换成数字数据；以及
补偿电压产生电路，所述补偿电路产生电路基于转换的数字数据和查找表改变经由与所述补偿单元连接的高电位电压线提供的高电位电压的幅度，并将所述高电位电压施加给所述第二控制节点。
29.根据权利要求18所述的显示面板，其中：
所述上拉晶体管包括基于所述第一控制节点的电位导通的第一上拉晶体管、第二上拉晶体管和第三上拉晶体管，
所述下拉晶体管包括基于所述第二控制节点的电位导通的第一下拉晶体管、第二下拉晶体管和第三下拉晶体管，
其中所述输出单元还包括电容器，并且所述第二上拉晶体管包括连接至所述第一控制节点和所述电容器的一端的栅极、连接至被施加时钟信号的时钟信号线的第一电极、以及连接至所述电容器的另一端和所述输出节点的第二电极。
30.根据权利要求18所述的显示面板，其中所述控制器包括：
第一晶体管，所述第一晶体管包括共同连接至起始脉冲端子的栅极和第一电极、以及连接至所述第一控制节点的第二电极；
第三晶体管，所述第三晶体管包括连接至进位信号端子的栅极、连接至所述第一控制节点的第一电极、以及连接至被施加低电位电压的低电位电压线的第二电极；
第四晶体管，所述第四晶体管包括连接至复位信号端子的栅极、连接至所述第一控制节点的第一电极、以及连接至所述低电位电压线的第二电极；以及
第五晶体管，所述第五晶体管包括被施加时钟信号的栅极、连接至所述第一控制节点的第一电极、以及连接至输出端子的第二电极。
31.根据权利要求18所述的显示面板，其中所述感测单元和所述补偿单元仅设置在所述显示面板的最上端部和最下端部处。
CN202211005265.1A 2021-09-27 2022-08-22 栅极驱动电路以及包括栅极驱动电路的显示面板 Pending CN115862549A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0127043 2021-09-27
KR20210127043 2021-09-27
KR10-2021-0174587 2021-12-08
KR1020210174587A KR20230044908A (ko) 2021-09-27 2021-12-08 게이트 구동회로 및 이를 포함하는 표시 패널

Publications (1)

Publication Number Publication Date
CN115862549A true CN115862549A (zh) 2023-03-28

Family

ID=85660587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211005265.1A Pending CN115862549A (zh) 2021-09-27 2022-08-22 栅极驱动电路以及包括栅极驱动电路的显示面板

Country Status (2)

Country Link
US (1) US11810518B2 (zh)
CN (1) CN115862549A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
KR20140005483A (ko) * 2012-07-04 2014-01-15 엘지디스플레이 주식회사 표시장치와 이의 구동방법
US20140085285A1 (en) * 2012-09-27 2014-03-27 Lg Display Co., Ltd. Gate shift register and display device comprising the same
US20180082652A1 (en) * 2016-02-04 2018-03-22 Boe Technology Group Co., Ltd. Shift register, driving method thereof, gate driver circuit and display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765876A (zh) * 2007-07-24 2010-06-30 皇家飞利浦电子股份有限公司 具有阈值电压补偿的移位寄存器电路
KR102051389B1 (ko) 2013-01-11 2019-12-03 엘지디스플레이 주식회사 액정표시장치 및 이의 구동회로
KR101992158B1 (ko) * 2013-04-30 2019-09-30 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN105096792B (zh) * 2014-05-12 2017-10-31 北京大学深圳研究生院 自适应电压源、移位寄存器及其单元和一种显示器
KR102426177B1 (ko) 2015-12-01 2022-07-29 엘지디스플레이 주식회사 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
KR20140005483A (ko) * 2012-07-04 2014-01-15 엘지디스플레이 주식회사 표시장치와 이의 구동방법
US20140085285A1 (en) * 2012-09-27 2014-03-27 Lg Display Co., Ltd. Gate shift register and display device comprising the same
CN103700333A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 选通移位寄存器以及包括选通移位寄存器的显示装置
US20180082652A1 (en) * 2016-02-04 2018-03-22 Boe Technology Group Co., Ltd. Shift register, driving method thereof, gate driver circuit and display device

Also Published As

Publication number Publication date
US11810518B2 (en) 2023-11-07
US20230099461A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
EP4116964A1 (en) Gate driver and display device using the same
US20230178033A1 (en) Data driving circuit and display device including the same
US20230008552A1 (en) Pixel circuit and display panel including same
CN115762415A (zh) 像素电路和包括像素电路的显示装置
CN115602114A (zh) 像素电路和包括该像素电路的显示装置
KR20230046712A (ko) 게이트 구동회로와 이를 포함한 표시장치
US11810518B2 (en) Gate driving circuit and display panel including the same
US11887548B2 (en) Gate driver and display device including the same
JP7383086B2 (ja) ゲート駆動部およびこれを含む表示パネル
KR102666272B1 (ko) 픽셀 회로 및 이를 포함하는 표시 장치
US11862057B2 (en) Gate driver and display device using the same
US11694631B2 (en) Gate driving circuit having a repair circuit and display device including the same
JP7493557B2 (ja) ゲート駆動部およびこれを利用した表示装置
US11862104B2 (en) Gate driver and display device including the same
US11663971B2 (en) Pixel circuit and display device including the same
KR20230044908A (ko) 게이트 구동회로 및 이를 포함하는 표시 패널
KR20230044910A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR20230009267A (ko) 게이트 구동부 및 이를 이용한 표시 장치
KR20230051025A (ko) 게이트 구동회로 및 이를 포함하는 표시 패널
KR20230009262A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20230009266A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230045190A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009296A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009228A (ko) 인버터 회로, 이를 이용하는 게이트 구동부 및 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination