CN1157908C - 数字信号接收器和接收数字信号的方法 - Google Patents

数字信号接收器和接收数字信号的方法 Download PDF

Info

Publication number
CN1157908C
CN1157908C CNB001188933A CN00118893A CN1157908C CN 1157908 C CN1157908 C CN 1157908C CN B001188933 A CNB001188933 A CN B001188933A CN 00118893 A CN00118893 A CN 00118893A CN 1157908 C CN1157908 C CN 1157908C
Authority
CN
China
Prior art keywords
signal
equalizer
phase
error
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001188933A
Other languages
English (en)
Other versions
CN1280434A (zh
Inventor
�Դ����
安源翊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1280434A publication Critical patent/CN1280434A/zh
Application granted granted Critical
Publication of CN1157908C publication Critical patent/CN1157908C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种用于接收数字信号的数字信号接收器和方法。该接收器包括均衡单元、原始信号判定单元、载波恢复和锁相检测单元、再旋转单元、和系数更新单元。本发明能够实现具有优异的剩余误差性能并且在恶劣的信道条件下稳定运行而无需训练序列帮助的均衡器，以便快速捕获频率偏移，并在稳定状态下获得小的剩余误差。

Description

数字信号接收器和接收数字信号的方法
技术领域
本发明涉及数字信号接收器，尤其涉及这样一种数字信号接收器，在初始预定时间内对其应用自恢复均衡算法，而在经历该预定时间之后采用判定导向算法(decision directed algorithm)，并涉及一种接收数字信号的方法。
背景技术
图1表示的是一种传统数字信号接收器的结构，该接收器公开于题为“用于自适应均衡器的载波相位恢复(Carrier Phase Recovery for an AdaptiveEqualizer)”的欧洲专利申请No.92112305.5(公开号524559)。
图1所示的数字信号接收器包括发送器10、信道11、载波恢复环路电路100、和解码器60。载波恢复环路电路100包括解调器30、自适应均衡器40、和载波恢复单元50。
在发送器10上接收到的信号经信道11输入到解调器30。自适应均衡器40接收由解调器30解调的信号，并补偿由信道11产生的信号失真。自适应均衡器40的输出信号被输入到载波恢复单元50，从而根据频率偏移来产生控制信号，并控制解调器30的解调频率。
需要采用载波恢复单元50来补偿由数字信号发送器和数字信号接收器所用的振荡器的不一致产生的频率偏移。载波恢复单元50中的锁相检测器检测载波恢复单元50的频率偏移，并将自适应均衡器40的算法从第一算法转换成第二算法，从而减小剩余差错。
但是，在传统技术中，因为在载波恢复环路电路100中存在作为延迟线的自适应均衡器40，因此，由于信号延迟而难以快速捕获和跟踪频率偏移。由于载波恢复单元50必须从初始均衡步骤开始运行，因此，未被完全均衡的信号被输入到载波恢复单元50，从而延迟了捕获频率偏移的时间。
发明内容
为了解决上述问题，本发明的一个目的是提供一种数字信号接收器，通过在初始阶段采用自恢复均衡算法、然后在对接收信号进行某种程度的均衡之后采用判定导向均衡算法对接收信号进行均衡，该数字信号接收器能够快速恢复所需信号。
本发明的另一目的是提供一种用于接收数字信号的方法。
因此，为了实现第一目的，本发明提供了一种数字信号接收器，包括：均衡单元，它在初始阶段采用自适应均衡算法，而在经历预定时间之后采用判定导向均衡算法，用于补偿接收信号的幅度失真；原始信号判定单元，用于从补偿了幅度失真的信号中判定出原始信号；载波恢复和锁相检测单元，它在经历预定时间之后运行，用于检测所述原始信号判定单元的输入与所判定的原始信号之间的相位误差，并且当采用相位误差捕获到相位时输出锁相信号；再旋转单元，用于通过由载波恢复和锁相检测单元补偿的相位将来自所述原始信号判定单元的信号恢复成其原始状态，并将恢复的信号输出到均衡器；和系数更新单元，用于接收来自所述载波恢复和锁相检测单元的锁相信号以及来自所述再旋转器的恢复信号，产生用于更新所述均衡器的系数的误差，并更新所述均衡器的系数。
所述均衡单元最好包括：前馈均衡器；反馈均衡器；加法器，用于将所述前馈均衡器的输出与所述反馈均衡器的输出相加；和均衡算法转换器，用于在初始均衡阶段选择所述加法器的输出，以便采用自恢复均衡算法进行均衡，当从所述载波恢复和锁相检测单元输入锁相信号时选择所述再旋转器的输出，以便采用判定导向算法进行均衡，并将所选择的输出输出到所述反馈均衡器。
最好，所述载波恢复和锁相检测单元包括：相位误差检测器，用于检测输入到所述原始信号判定单元的信号与所判定的原始信号之间的相位误差；锁相检测器，用于当在所述相位误差检测器上锁定相位并且频率偏移在预定范围内时，所述锁相信号(Lock)；锁相环，用于当来自所述相位误差检测器的相位误差的相位未锁定时，锁定相位；选择器，用于选择“1”或来自所述锁相环的信号；乘法器，用于将来自所述均衡器的信号与来自所述选择器的信号相乘；和计数器，用于控制所述选择器，以便根据来自所述锁相检测器的信号或者选择“1”、或者选择所述锁相环的输出。
最好，所述再旋转器包括：共轭复数产生器；和乘法器，用于将来自所述共轭复数产生器的复数输出与来自所述原始信号判定单元的信号相乘。
最好，所述均衡器系数更新单元包括：误差产生器，用于接收来自所述均衡单元和所述再旋转单元的输出，并在初始阶段根据来自所述均衡器的信号产生一误差来更新所述均衡器，而当从所述锁相检测器接收到锁相信号时，根据来自所述再旋转单元的信号产生一误差来更新所述均衡器；第一系数更新器，用于根据来自所述误差产生器的误差更新所述前馈均衡器的系数；和第二系数更新器，用于更新所述反馈均衡器的系数。
最好，所述锁相环增大环路带宽，以便当所述载波恢复单元在初始阶段运行时快速捕获所述频率偏移。
最好，所述计数器通过对接收信号的符号数进行计数来控制所述选择器。
为了实现第二目的，本发明提供了一种用于接收数字信号的方法，所述方法包括下列步骤：(a)确定所述锁相检测器的输出是频率偏移释放信号还是频率偏移捕获信号；(b)当在所述步骤(a)确定输出频率偏移释放信号时，不运行所述载波恢复单元而采用自恢复均衡算法来运行所述均衡器，来补偿接收信号的失真；和(c)当在所述步骤(a)确定输出频率偏移捕获信号时，通过运行所述载波恢复单元并采用判定导向算法运行所述均衡器，来补偿接收信号的失真。
附图说明
通过参照附图对本发明优选实施例的详细描述，本发明的上述目的和优点将变得更加清楚，附图中：
图1表示传统数字信号接收器的结构；
图2示出本发明数字信号接收器；和
图3详细表示图2的结构。
图2示出本发明的数字信号接收器。
具体实施方式
图2所示的数字信号接收器包括均衡器20、原始信号判定单元22、载波恢复单元和锁相检测器24、再旋转器(re-rotator)26、和均衡器系数更新单元28。
均衡器20是这样运行的，在初始阶段采用不受相位影响的自恢复均衡算法，而在采用自恢复均衡算法运行预定时间之后采用判定导向均衡算法，从而补偿由来自解调器(未示出)的接收信号x(n)的信道引起的幅度失真。
原始信号判定单元22在初始均衡阶段从来自均衡器20的信号z(n)判定出原始信号，而在初始均衡阶段之后根据来自载波恢复单元和锁相检测器24的信号y(n)判定出原始信号。例如，当假设输入到原始信号判定单元22的信号电平为1.3时，可将原始信号的电平判定为1。
载波恢复单元和锁相检测器24在从初始均衡阶段开始经历预定时间之后运行，检测输入到原始信号判定单元22的信号(通过补偿预定频率偏移而获得)与由原始信号判定单元22判定出的信号之间的相位误差，根据检测到的相位误差来检测相位锁定，当相位锁定时(通过判定频率偏移是否在预定范围内来确定相位是否锁定)输出锁相信号(频率偏移捕获信号)，而当相位未锁定时锁定相位。
再旋转器26通过由载波恢复单元和锁相检测器24补偿的相位将来自原始信号判定单元22的信号恢复成原始状态，并将恢复的信号输出到均衡器20。亦即，再旋转器26将其相位未校正的正弦波输出到均衡器20。
均衡器系数更新单元28接收来自均衡器20的信号z(n)、来自载波恢复单元和锁相检测器24的锁相信号(Lock)、和来自再旋转器26的正弦波，产生用于更新均衡器20的系数的误差，并采用该误差来更新均衡器20的系数。
图3详细地示出图2的结构。
均衡器20包括前馈均衡器202、反馈均衡器204、加法器206和均衡算法转换器208。
前馈均衡器202对接收信号进行均衡，并将接收信号输出到加法器206。反馈均衡器204输入均衡算法转换器208的输出，并将其输出到加法器206。加法器将前馈均衡器202的输出与反馈均衡器204的输出相加，并将均衡的信号输出到载波恢复单元和锁相检测器204及均衡算法转换器208。根据来自锁相检测器247的锁相信号，均衡算法转换器208在初始均衡阶段选择加法器206的输出z(n)，以便采用自恢复均衡算法进行均衡，在以自恢复均衡算法对输出均衡预定时间之后选择再旋转器26的输出，以便采用判定导向算法进行均衡，并将所选输出输出到反馈均衡器204。从加法器206输出到均衡算法转换器208的信号被限制到恒定值或以下。该恒定值是根据信号星座(constellation)的最大功率确定的。
载波恢复单元和锁相检测器24的载波恢复单元包括相位误差检测器242、锁相环244、选择器246、乘法器248、和计数器249。该锁相检测器对应于锁相检测器247。
相位误差检测器242检测输入到原始信号判定单元22的信号与从接收信号判定单元22输出的信号之间的相位误差。
当输入和输出的相位在相位误差检测器242上锁定并且频率偏移在预定范围内时，锁相检测器247输出锁相信号(Lock)。
当来自相位误差检测器242的相位误差的相位未锁定时，锁相环244锁定相位。这里，锁相环244增大环路带宽，以便当载波恢复单元和锁相检测器24的载波恢复单元在初始阶段运行时快速捕获频率偏移。
受控于计数器249的选择器246选择“1”或来自锁相环244的信号。乘法器248将来自均衡器20的信号z(n)与来自选择器246的信号相乘。亦即，当选择器246选择“1”时，乘法器248将来自均衡器20的信号z(n)乘以“1”。其结果是，来自均衡器20的信号z(n)被输出到原始信号判定单元22。
计数器249控制选择器246，从而根据来自锁相检测器247的锁相信号或者选择“1”、或者选择锁相环244的输出。亦即，计数器控制选择器246，以便当锁相信号未锁定时在经历预定时间之前选择“1”(称作频率偏移释放，此时，频率偏移不在预定范围内)，而当锁相信号锁定时选择锁相环244的输出(称作频率偏移捕获，此时频率偏移在预定范围内)。这里，计数器249对接收信号的符号数进行计数，并控制选择器246。
再旋转器26包括共轭复数产生器262和乘法器264。共轭复数产生器262输出来自压控振荡器(VCO)的复数e-jθ(n)的共轭复数ejθ(n)。乘法器264将来自共轭复数产生器262的共轭复数ejθ(n)与来自原始信号判定单元22的信号a(n)相乘，以将其相位未校正的信号输出到均衡算法转换器208。
均衡器系数更新单元28包括误差产生器282、第一系数更新器284、第二系数更新器286。
误差产生器282接收来自均衡器20的信号z(n)和来自再旋转器26的信号a(n)ejθ(n)，并在初始阶段根据来自均衡器20的信号z(n)产生一误差来更新均衡器，而当从锁相检测器247输入锁相信号时，根据来自再旋转器26的信号产生一误差来更新均衡器。第一系数更新器284根据来自误差产生器282的误差来更新前馈均衡器202的系数。第二系数更新器286更新反馈均衡器204的系数。
下面将参照图3来描述本发明的操作。
在初始均衡阶段，载波恢复单元和锁相检测器24不运行，而是处于备用状态，仅有均衡器20运行，从而从某种程度上消除了接收信号符号之间的干扰。
在本发明中，将具有优异的剩余误差性能并在恶劣信道环境下稳定运行的判定反馈均衡器用作均衡器20。更改均衡器20的运行，以便能够使用可使均衡器收敛而无需训练序列帮助的自恢复均衡算法。亦即，反馈均衡器204的输入必须是原始信号判定单元22的输出。但是，由于原始信号判定单元22的输出因由频率偏移影响引起的星座点旋转而未得到校正，因此，在初始均衡阶段，将加法器206的输出用作反馈均衡器204的输入而不是采用原始信号判定单元22的信号。这样一来，可防止由于错误输入造成的错误发送。将不受相位影响的恒定模块算法用作自恢复均衡算法。
当在初始均衡阶段均衡器20在某种程度上收敛时，载波恢复单元和锁相检测器204运行。当在各符号之间存在干扰时，载波恢复单元难以捕获频率偏移。但是，当载波恢复单元捕获到频率偏移时，对载波恢复单元的环路带宽、均衡器20的均衡算法和系数更新速率进行操作，以便能够获得更小的剩余误差。将判定导向算法用作转换后的均衡算法。锁相检测器247连续地将其中恢复了频率偏移的信号与原始信号判定单元22的输出进行比较，检测误差和对误差平均预定次数，并且当平均值不大于阈值时产生一捕获信号，而当平均值不小于阈值时产生一释放信号。
通过捕获或释放信号来转换均衡算法、系数更新速率和环路带宽。转换后的均衡算法是判定导向算法，并且将环路带宽转换成较小值。在判定反馈均衡器中，将反馈均衡器204的输入转换成原始信号判定单元22的输出，从而减小剩余误差。当产生释放信号时，将均衡算法转换成自恢复均衡算法，并将系数更新速率转换成较小值。此时，载波恢复单元和锁相检测器24的载波恢复单元不运行而处于备用状态。当经历预定时间并且再次打开接收信号的眼图时，环路电路被转换成初始的大值，并且载波恢复单元试图再次捕获频率偏移。当捕获到频率偏移时，锁相检测器247产生捕获信号，并将均衡算法转换成判定导向算法。因此，数字信号接收器再次处于稳定状态。
如上所述，根据本发明，通过修改判定反馈均衡器的结构使之能够采用自恢复均衡算法，可实现这样一种均衡器，该均衡器具有优异的剩余误差性能并且在恶劣的信道条件下稳定地运行而无需训练序列的帮助。
另外，通过由锁相检测器自动地转换均衡算法、系数更新速率和环路带宽，能够执行自恢复均衡、在初始均衡状态下快速捕获频率偏移、而在稳定状态下获得小的剩余误差。

Claims (8)

1.一种数字信号接收器，包括：
均衡器，它在初始阶段采用自恢复均衡算法，而在经历预定时间之后采用判定导向均衡算法，用于补偿接收信号的幅度失真；
原始信号判定单元，用于从补偿了幅度失真的信号中判定出原始信号；
载波恢复单元和锁相检测器，它在经历预定时间之后运行，用于检测所述原始信号判定单元的输入与所判定的原始信号之间的相位误差，从检测到的相位误差中检测相位锁定，并且当锁定相位时输出锁相信号；
再旋转器，用于通过由载波恢复单元和锁相检测器补偿的相位将来自所述原始信号判定单元的信号恢复成其原始状态，并将恢复的信号输出到均衡器；和
均衡器系数更新单元，用于接收来自所述载波恢复单元和锁相检测器的锁相信号以及来自所述再旋转器的恢复的信号，产生用于更新所述均衡器的系数的误差，并更新所述均衡器的系数。
2.如权利要求1所述的数字信号接收器，其中，所述均衡器包括：
前馈均衡器；
反馈均衡器；
加法器，用于将所述前馈均衡器的输出与所述反馈均衡器的输出相加；和
均衡算法转换器，用于在初始均衡阶段选择所述加法器的输出，以便采用自恢复均衡算法进行均衡，当从所述载波恢复单元和锁相检测器输入锁相信号时选择所述再旋转器的输出，以便采用判定导向均衡算法进行均衡，并将所选择的输出输出到所述反馈均衡器。
3.如权利要求2所述的数字信号接收器，其中，所述加法器的输出被限制在恒定值上或恒定值以下。
4.如权利要求1所述的数字信号接收器，其中，所述载波恢复单元和锁相检测器包括：
相位误差检测器，用于检测输入到所述原始信号判定单元的信号与所判定的原始信号之间的相位误差；
锁相检测器，用于当在所述相位误差检测器上锁定相位并且频率偏移在预定范围内时，输出所述锁相信号；
锁相环，用于当来自所述相位误差检测器的相位误差的相位未锁定时，锁定相位；
选择器，用于选择“1”或来自所述锁相环的输出；
乘法器，用于将来自所述均衡器的信号与来自所述选择器的信号相乘；和
计数器，用于控制所述选择器，以便根据来自所述锁相检测器的信号或者选择“1”、或者选择所述锁相环的输出。
5.如权利要求1所述的数字信号接收器，其中，所述再旋转器包括：
共轭复数产生器；和
乘法器，用于将来自所述共轭复数产生器的复数输出与来自所述原始信号判定单元的输出相乘。
6.如权利要求2所述的数字信号接收器，其中，所述均衡器系数更新单元包括：
误差产生器，用于接收来自所述均衡器和所述再旋转器的输出，并在初始阶段根据来自所述均衡器的信号产生一误差来更新所述均衡器，而当从所述载波恢复单元和锁相检测器接收到锁相信号时，根据来自所述再旋转器的信号产生一误差来更新所述均衡器；
第一系数更新器，用于根据来自所述误差产生器的误差更新所述前馈均衡器的系数；和
第二系数更新器，用于根据该误差产生器所产生的误差来更新所述反馈均衡器的系数。
7.如权利要求4所述的数字信号接收器，其中，所述锁相环增大环路带宽，以便当所述载波恢复单元和锁相检测器在初始阶段运行时快速捕获所述频率偏移。
8.如权利要求4所述的数字信号接收器，其中，所述计数器通过对接收信号的符号数进行计数来控制所述选择器。
CNB001188933A 1999-07-12 2000-06-22 数字信号接收器和接收数字信号的方法 Expired - Fee Related CN1157908C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990027988A KR100338755B1 (ko) 1999-07-12 1999-07-12 디지털 신호 수신장치 및 그 방법
KR27988/1999 1999-07-12

Publications (2)

Publication Number Publication Date
CN1280434A CN1280434A (zh) 2001-01-17
CN1157908C true CN1157908C (zh) 2004-07-14

Family

ID=19601014

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001188933A Expired - Fee Related CN1157908C (zh) 1999-07-12 2000-06-22 数字信号接收器和接收数字信号的方法

Country Status (4)

Country Link
US (1) US6947497B1 (zh)
JP (1) JP2001069047A (zh)
KR (1) KR100338755B1 (zh)
CN (1) CN1157908C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003213579B2 (en) * 2002-03-04 2008-11-13 Glowlink Communications Technology Detecting and measuring interference contained within a digital carrier
JP3637323B2 (ja) * 2002-03-19 2005-04-13 株式会社東芝 受信装置、送受信装置及び受信方法
KR100462471B1 (ko) * 2002-09-05 2004-12-17 한국전자통신연구원 디지털 신호의 위상오차 보상장치 및 방법
ATE324703T1 (de) * 2002-10-16 2006-05-15 Casio Computer Co Ltd Funkwellen empfangsvorrichtung, funkwellenuhr, und repeater
KR100587336B1 (ko) * 2003-12-01 2006-06-08 엘지전자 주식회사 위상보정 결정궤환 채널등화기
CN1947397B (zh) 2004-03-22 2010-06-16 汤姆森许可公司 在通信系统中载波恢复时使用的方法和设备
KR100747583B1 (ko) * 2006-02-28 2007-08-08 엘지전자 주식회사 다매체 디지털 방송 수신기의 채널 등화 장치
KR100724576B1 (ko) 2006-07-24 2007-06-04 삼성전자주식회사 데이터 송수신 시스템
CN101262628B (zh) * 2007-03-08 2010-12-22 鼎桥通信技术有限公司 一种多载波系统中发送数据的调制处理方法及发送端设备
US8873615B2 (en) * 2012-09-19 2014-10-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and controller for equalizing a received serial data stream
CN104780037B (zh) 2014-01-10 2019-04-30 深圳市中兴微电子技术有限公司 一种时钟恢复方法、装置及系统
US10425256B2 (en) * 2018-02-06 2019-09-24 Huawei Technologies Canada Co., Ltd. Methods and systems for interference mitigation in a dual-polarized communication system
EP4020911A1 (en) * 2020-12-23 2022-06-29 INTEL Corporation Bluetooth receiver, electronic device and method for a bluetooth receiver

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2073944C (en) 1991-07-26 2000-09-19 Woo H. Paik Carrier phase recovery for an adaptive equalizer
KR0134340B1 (ko) 1993-06-02 1998-04-27 김광호 블라인드 등화시스템의 알고리즘제어방법
KR0144294B1 (ko) 1994-12-14 1998-07-15 배순훈 수렴특성을 개선시킨 등화기
JPH08172464A (ja) 1994-12-20 1996-07-02 Fujitsu Ltd キャリア位相制御回路
KR0166270B1 (ko) 1995-11-30 1999-02-01 배순훈 Qam 신호 결정 궤환 등화기
US5712873A (en) 1996-06-04 1998-01-27 Thomson Consumer Electronics, Inc. Multi-mode equalizer in a digital video signal processing system
JP2000078060A (ja) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp 適応等化器装置及び適応等化器の制御方法

Also Published As

Publication number Publication date
KR100338755B1 (ko) 2002-05-30
KR20010009569A (ko) 2001-02-05
CN1280434A (zh) 2001-01-17
US6947497B1 (en) 2005-09-20
JP2001069047A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
CN1157908C (zh) 数字信号接收器和接收数字信号的方法
JP5889272B2 (ja) プログラマブルロジックデバイス用のデジタル適応回路網および方法
US20050047500A1 (en) Precision adaptive equalizer
CN108270715B (zh) 适合高阶4096-qam的载波恢复系统和方法
KR100609941B1 (ko) 결정 지향 위상 검출기
CA1246153A (en) Radio receiver
US6049575A (en) Digital communications system comprising a receiver that includes a timing recovery device
US8369470B2 (en) Methods and apparatus for adapting one or more equalization parameters by reducing group delay spread
KR100351144B1 (ko) 디지털 티브이의 타이밍 복구장치 및 방법
US4494242A (en) Timing recovery in a baud-rate sampled-data system
KR102666535B1 (ko) 타이밍 복구 제공 장치 및 방법
US11153064B2 (en) Clock and data recovery device and training method thereof
US8180012B1 (en) ISI pattern-weighted early-late phase detector with function-controlled oscillation jitter tracking
KR100556397B1 (ko) 타이밍 복구 장치 및 방법
CN1233111A (zh) 用多数决定法的过采样型时钟恢复电路
US10999053B2 (en) Baud-rate time error detector
KR100519805B1 (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US20040146119A1 (en) Receiver
CN101521641B (zh) 载波恢复系统与载波恢复方法
US6366628B1 (en) Method and circuit for sampling timing recovery
US20050129148A1 (en) Control algorithm in QAM modems
CN113542166B (zh) 一种低抖动、快速收敛的定时恢复方法及装置
KR100333706B1 (ko) 고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치
US20060002498A1 (en) Clock recovery
CN116054990A (zh) 参数自适应的高速SerDes相位跟踪方法及其系统

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040714

Termination date: 20150622

EXPY Termination of patent right or utility model