KR100333706B1 - 고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치 - Google Patents

고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치 Download PDF

Info

Publication number
KR100333706B1
KR100333706B1 KR1019990025822A KR19990025822A KR100333706B1 KR 100333706 B1 KR100333706 B1 KR 100333706B1 KR 1019990025822 A KR1019990025822 A KR 1019990025822A KR 19990025822 A KR19990025822 A KR 19990025822A KR 100333706 B1 KR100333706 B1 KR 100333706B1
Authority
KR
South Korea
Prior art keywords
signal
output
error
filtering
timing
Prior art date
Application number
KR1019990025822A
Other languages
English (en)
Other versions
KR20010005035A (ko
Inventor
이선형
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990025822A priority Critical patent/KR100333706B1/ko
Publication of KR20010005035A publication Critical patent/KR20010005035A/ko
Application granted granted Critical
Publication of KR100333706B1 publication Critical patent/KR100333706B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end

Abstract

본 발명은 알고리듬 쉬프트 방식을 채용하여 초기에는 수렴 속도가 빠르고 타이밍 지터가 상대적으로 큰 얼리-레이트(Early-Late) 방식의 알고리듬을 사용하고 수렴 후에는 타이밍 지터가 작은 직접 결정 방식의 알고리듬을 사용함으로써 빠른 수렴 속도와 작은 타이밍 지터를 가지는 심볼 타이밍 에러의 판별 및 복원 장치를 제공하기 위한 것으로, 본 발명의 일 측면에 따르면, 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환 수단; 임의의 샘플링 타이밍에 응답하여 상기 아날로그-디지털 변환 수단으로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하기 위한 보간 수단; 상기 보간 수단으로부터의 보간된 샘플 또는 심볼 데이터를 입력받아 빠른 수렴 속도와 높은 타이밍 지터 특성을 가진 얼리-레이트(Early-Late) 방식으로 심볼 타이밍의 에러를 판별하기 위한 제1 판별 수단; 상기 보간 수단으로부터의 보간된 샘플 또는 심볼 데이터를 입력받아 느린 수렴 속도와 낮은 타이밍 지터 특성을 가진 뮤엘러(Mueller) 방식으로 심볼 타이밍의 에러를 판별하기 위한 제2 판별 수단; 및 상기 제1 판별 수단으로부터 출력되는 제1 에러 신호와 상기 제2 판별 수단으로부터 출력되는 제2 에러 신호를 입력받아 상기 장치의 초기 수렴 동작 시에는 상기 제1 판별 수단으로부터의 상기 제1 에러 신호를 상기 샘플링 타이밍을 보정하기 위한 상기 보간 수단의 업데이트신호로 출력하고, 수렴 이후에는 상기 제2 판별 수단으로부터의 상기 제2 에러 신호를 상기 업데이트신호로 출력하기 위한 알고리듬 쉬프팅 수단을 구비하며, 상기 알고리듬 쉬프팅 수단은, 상기 제1 판별 수단으로부터 출력되는 상기 제1 에러 신호를 입력받아 필터링 동작을 수행하기 위한 제1 필터링 수단과, 상기 제2 판별 수단으로부터 출력되는 상기 제2 에러 신호를 입력받아 필터링 동작을 수행하기 위한 제2 필터링 수단과, 상기 제1 필터링 수단의 출력 신호에 응답하여 상기 초기 수렴 동작 시의 수렴 여부를 판단하여 제1 및 제2 선택 신호를 출력하기 위한 쉬프트 결정 수단과, 상기 쉬프트 결정 수단으로부터의 상기 제1 선택 신호에 응답하여 상기 제1 필터링 수단의 출력 신호 또는 상기 제2 필터링 수단의 출력 신호를 선택하여 상기 업데이트 신호로 출력하기 위한 제1 선택 수단을 포함하는 것을 특징으로 하는 심볼 타이밍 에러의 판별 및 복원 장치가 제공된다.

Description

고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치{DEVICE FOR RECOVERING AND DISCRIMINATING SYMBOL TIMING ERROR FOR HIGH SPEED AND LOW NOISE}
본 발명은 데이터 통신 관련 기술로서, 특히 심볼 타이밍 에러의 판별 및 복원 장치에 관한 것이다.
최근 인터넷 사용의 증가와 화상 통신 및 멀티미디어 콘텐츠의 대중화로 인해 전송 데이터의 양이 급증하고 있고, 이러한 추세로 인해 기존의 통신망 및 전화선을 이용한 통신의 대역폭으로는 데이터 전송을 원활히 지원할 수 없는 형편이다. 따라서, 이러한 한계를 극복하기 위하여 ADSL(Asymmetric Digital Subscriber Line)이나 케이블 모뎀(cable modem) 등의 고속 통신망에 대한 연구가 활발하게 이루어지고 있고, 현재 설치 및 운용되고 있는 상태이다.
또한, 데이터의 원활한 전송을 위해 전송 채널의 상태에 따라 동일 시간에 더 많은 데이터를 주고 받을 수 있는 멀티 레벨(multi level) 데이터 전송 방식을 도입하게 되는데, 이러한 멀티 레벨 데이터 전송은 일반적으로 QAM(Quadrature Amplitude Modulation) 변/복조 방식을 이용한다.
한편, QAM 복조기는 내부에 변조된 심볼을 처음으로 받아들여 심볼 타이밍 의 에러를 판별하고 이를 복원하기 위한 장치를 구비하며, 이러한 장치는 고속 동작 및 저잡음 특성을 가질수록 복조기의 다음 단에서의 원활한 동작을 보장할 수있다.
잘 알려진 바와 같이, 심볼 타이밍 에러의 판별하고 복원하기 위한 알고리듬으로는 BPSK(Binary Phase Shift Key), QPSK(Quadrature Phase Shift Key) 등의 이진 변조 방식에 주로 사용되는 Stochastic gradient timing recovery 방식과 이와 유사한 Minimum Mean Square Error 방식(참고 문헌 : 'Digital Communication', Edward Lee, David G. Messertschmitt, 1998, Kluwer Academic Publishers), 뮤엘러(Mueller) 방식(IEEE TRANSACTION ON COMMUNICATIONS, VOL. COM-24, NO.5, MAY 1976, P516) 및 얼리-레이트(Early-Late) 방식 등이 있다. 상기의 이러한 알고리듬들은 각각 나름대로의 특성을 가지고 있으므로, 타이밍 복원에 적절한 복원 알고리듬을 선정하여 구현하여야 한다.
먼저, Stochastic gradient timing recovery 방식, Minimum Mean Square Error 방식 및 뮤엘러(Mueller) 방식은 직접 결정(Decision-directed) 방식으로서, 최초에 판별한 값이 오차를 갖게 되면 수렴을 하지 않거나, 수렴을 하더라도 수렴할 때까지 소요되는 시간이 긴 단점을 가진다. 그리고, Stochastic gradient timing recovery 방식 및 Minimum Mean Square Error 방식은 심볼 당 여러 개의 샘플을 취하는 반면 뮤엘러(Mueller) 방식은 심볼 당 1개의 샘플만을 취하므로 샘플러(sampler)의 성능이 떨어지더라도 구현이 가능하다는 장점 때문에 선호되었으나 최근에는 샘플러의 성능이 심볼 당 여러 개의 샘플을 취하는 데 충분하여 많이 사용되고 있지 않다. 또한, Stochastic gradient timing recovery 방식, Minimum Mean Square Error 방식 및 뮤엘러(Mueller) 방식은 모두 일단 수렴하게 되면 작은 타이밍 지터(timing jitter)를 가지는 장점을 가진다.
반면, 얼리-레이트(Early-Late) 방식은 입력 신호의 극성 변화를 관찰하여 심볼 타이밍 에러를 판별함으로써 대칭적인(symmetric) 데이터 전송 및 이진 변조에 좋은 특성을 가지고, 수렴 속도면에서도 직접 결정 방식에 비해 우수한 특성을 가진다. 그리고, 이퀄라이저(equalizer)와의 연동이 필요하지 않으므로 독립적으로 동작이 가능하고, 주변 제어 로직이 줄어든다는 또다른 장점을 가진다. 그러나, 멀티 레벨 데이터 전송인 경우에는 일정 간격의 제로-크로싱(zero-crossing)을 기대할 수 없으므로 타이밍 지터가 매우 큰 단점이 있다. 이 때문에 QAM 변조 방식에는 잘 사용되지 않는다.
본 발명은 알고리듬 쉬프트 방식을 채용하여 초기에는 수렴 속도가 빠르고 타이밍 지터가 상대적으로 큰 얼리-레이트(Early-Late) 방식의 알고리듬을 사용하고 수렴 후에는 타이밍 지터가 작은 직접 결정 방식의 알고리듬을 사용함으로써 빠른 수렴 속도와 작은 타이밍 지터를 가지는 심볼 타이밍 에러의 판별 및 복원 장치를 제공하는데 그 목적이 있다.
도 1은 일반적인 심볼 타이밍 에러의 판별 및 복원 장치에 대한 블록도.
도 2는 본 발명의 일실시예에 따른 심볼 타이밍 에러의 판별 및 복원 장치에 대한 블록도.
도 3은 본 발명의 일실시예에 따른 상기 도 2의 알고리듬 쉬프터에 대한 일실시 상세 회로도.
도 4는 종래의 얼리-레이트(Early-Late) 방식 및 Muller 방식과 본 발명의 일실시예에 따른 상기 도 2의 심볼 타이밍 에러의 판별 및 복원 장치에 대한 수렴 속도 및 타이밍 지터값 특성을 모의실험한 도면.
* 도면의 주요 부분에 대한 설명
200 : ADC 210 : 보간부
220 : 제1 판별부 230 : 제2 판별부
240 : 알고리듬 쉬프터 241, 242 : 2차 루프 필터
243 , 244 : 멀티플렉서 245 : 쉬프트 결정부
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환 수단; 임의의 샘플링 타이밍에 응답하여 상기 아날로그-디지털 변환 수단으로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하기 위한 보간 수단; 상기 보간 수단으로부터의 보간된 샘플 또는 심볼 데이터를 입력받아 빠른 수렴 속도와 높은 타이밍 지터 특성을 가진 얼리-레이트(Early-Late) 방식으로 심볼 타이밍의 에러를 판별하기 위한 제1 판별 수단; 상기 보간 수단으로부터의 보간된 샘플 또는 심볼 데이터를 입력받아 느린 수렴 속도와 낮은 타이밍 지터 특성을 가진 뮤엘러(Mueller) 방식으로 심볼 타이밍의 에러를 판별하기 위한 제2 판별 수단; 및 상기 제1 판별 수단으로부터 출력되는 제1 에러 신호와 상기 제2 판별 수단으로부터 출력되는 제2 에러 신호를 입력받아 상기 장치의 초기 수렴 동작 시에는 상기 제1 판별 수단으로부터의 상기 제1 에러 신호를 상기 샘플링 타이밍을 보정하기 위한 상기 보간 수단의 업데이트신호로 출력하고, 수렴 이후에는 상기 제2 판별 수단으로부터의 상기 제2 에러 신호를 상기 업데이트신호로 출력하기 위한 알고리듬 쉬프팅 수단을 구비하며, 상기 알고리듬 쉬프팅 수단은, 상기 제1 판별 수단으로부터 출력되는 상기 제1 에러 신호를 입력받아 필터링 동작을 수행하기 위한 제1 필터링 수단과, 상기 제2 판별 수단으로부터 출력되는 상기 제2 에러 신호를 입력받아 필터링 동작을 수행하기 위한 제2 필터링 수단과, 상기 제1 필터링 수단의 출력 신호에 응답하여 상기 초기 수렴 동작 시의 수렴 여부를 판단하여 제1 및 제2 선택 신호를 출력하기 위한 쉬프트 결정 수단과, 상기 쉬프트 결정 수단으로부터의 상기 제1 선택 신호에 응답하여 상기 제1 필터링 수단의 출력 신호 또는 상기 제2 필터링 수단의 출력 신호를 선택하여 상기 업데이트 신호로 출력하기 위한 제1 선택 수단을 포함하는 것을 특징으로 하는 심볼 타이밍 에러의 판별 및 복원 장치가 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 본 발명을 간략히 요약하면 다음과 같다.
본 발명은 알고리듬 쉬프트 방식을 채용하여 초기에는 수렴 속도가 빠르고 타이밍 지터가 상대적으로 큰 얼리-레이트(Early-Late) 방식의 알고리듬을 사용하고, 심볼 타이밍 에러를 판별하고 수렴 후에는 타이밍 지터가 작은 직접 결정 방식의 알고리듬을 사용한다.
도 1은 일반적인 심볼 타이밍 에러의 판별 및 복원 장치에 대한 블록도로서, 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환기(ADC, 100)와, 샘플링 타이밍에 응답하여 아날로그-디지털 변환기(100)로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하는 보간부(110)와, 보간부(110)로부터의 보간된 샘플 데이터를 입력받아 심볼 타이밍의 에러를 판별하기 위한 판별부(120)와, 상기 판별부(120)로부터 출력되는 에러 신호(Error)를 필터링하여 상기 보간부(110)로 상기 샘플링 타이밍을 보정하기 위한 업데이트신호(Update)를 출력하는 루프 필터(130)로 구성된다.
상기 일반적인 심볼 타이밍 에러의 판별 및 복원 장치의 동작은 상기의 구성 설명에서와 같이, 보간부(110)를 통해 출력되는 보간된 샘플 데이터들이 판별부(120)로 보내지고 판별부(120)에서 보간된 샘플 데이터들에 응답하여 에러 판별 동작을 수행하여 에러 신호(Error)를 출력한다. 그리고, 상기의 에러 신호(Error)가 루프 필터(130)를 거쳐서 보간부(110)로 피드백되어 보간부(110)의 보간 동작 시 복원 동작을 제어한다. 그리고, 보간부(110)에서 업데이트신호(update)를 참조하여 샘플 데이터들을 보간한 후 그 결과 샘플 데이터를 내부 블록으로 보내게 된다.
도 2는 본 발명의 일실시예에 따른 심볼 타이밍 에러의 판별 및 복원 장치에 대한 블록도로서, 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환기(ADC, 200)와, 샘플링 타이밍에 응답하여 아날로그-디지털 변환기(200)로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하는 보간부(210)와, 보간부(210)로부터의 보간된 샘플 또는 심볼 데이터를 입력받아 빠른 수렴 속도와 높은 타이밍 지터 특성을 가진 얼리-레이트(Early-Late) 방식으로 심볼 타이밍의 에러를 판별하기 위한 제1 판별부(220)와, 보간부(210)로부터의 보간된 샘플 또는 심볼 데이터를 입력받아 느린 수렴 속도와 낮은 타이밍 지터 특성을 가지는 뮤엘러(Mueller) 방식으로 심볼 타이밍의 에러를 판별하기 위한 제2 판별부(230)와, 상기 제1 및 제2 판별부(220, 230)로부터 각각 출력되는 에러 신호(Error_A, Error_B)를 입력받아 초기 수렴 동작 시에는 상기 제1 판별부(220)로부터의 에러 신호(Error_A)를 상기 샘플링 타이밍을 보정하기 위한 상기 보간부(210)의 업데이트신호(Update)로 출력하고, 수렴 이후에는 상기 제2 판별부(230)로부터의 에러 신호(Error_B)를 상기 샘플링 타이밍을 보정하기 위한 상기 보간부(210)의 업데이트신호(Update)로 출력하는 알고리듬 쉬프터(240)로 이루어진다.
상기 도 1과 같이 구성되는 본 발명의 심볼 타이밍 에러의 판별 및 복원 장치는, 먼저 보간부(210)를 통해 출력되는 보간된 샘플 또는 심볼 데이터들이 제1 및 제2 판별부(220, 230)로 보내지고, 이를 입력받은 제1 판별부(220)는 얼리-레이트(Early-Late) 방식으로 심볼 타이밍의 에러를 판별한다. 이때, 판별된 에러 신호(Error_A)는 알고리듬 쉬프터(240)로 보내진다. 그리고, 제2 판별부(230)는 뮤엘러(Mueller) 방식으로 보간부(210)로부터 출력되는 보간된 샘플 또는 심볼 데이터의 심볼 타이밍 에러를 판별하고, 그 판별된 에러 신호(Error_B)를 알고리듬 쉬프터(240)로 출력한다.
도 3은 상기 도 2의 알고리듬 쉬프터에 대한 일실시 상세 회로도로서, 상기 제1 판별부(220)로부터 출력되는 에러 신호(Error_A) 및 상기 제2 판별부(230)로부터 출력되는 에러 신호(Error_B)를 각기 입력받아 2차 필터링 동작을 수행하는 2개의 2차 루프 필터(241, 242)와, 2차 루프 필터(241)의 출력 신호(Loop_out_A)에 응답하여 초기 동작 시의 수렴 여부를 판단하여 선택 신호(sel_level, sel_pulse)를 출력하는 쉬프트 결정부(245)와, 상기 쉬프트 결정부(245)로부터의 선택 신호(sel_level)에 응답하여 2차 루프 필터(241)의 출력 신호(Loop_out_A) 또는 2차 루프 필터(242)의 출력 신호(Loop_out_B)를 선택적으로 출력하는 멀티플렉서(MUX, 243)로 이루어진다.
도 2 및 도 3을 참조하여, 본 발명의 동작을 아래에 상세히 설명하되, 얼리-레이트(Early-Late) 방식으로 동작하는 제1 판별부(220)와 뮤엘러(Mueller) 방식으로 동작하는 제2 판별부(230)는 이미 널리 공지된 기술인 관계로 그 상세한 설명을 생략하고, 본 발명에서 새로 추가된 알고리듬 쉬프터(240)를 중심으로 본 발명을 설명한다.
먼저, 제1 판별부(220)로부터 출력되는 에러 신호(Error_A)와 제2 판별부(230)로부터 출력되는 에러 신호(Error_B)는 각각의 2차 루프 필터(241, 242)의 입력으로 들어가 필터링되고, 각각의 2차 루프 필터(241, 242)는 필터링된 에러 신호(Loop_Out_A, Loop_Out_B)를 멀티플렉서(243)로 출력한다. 이때, 쉬프트 결정부(245)로부터 출력되는 멀티플렉서(243)의 선택 신호(sel_level)가 초기치 논리 '0'값을 가짐에 따라 2차 루프 필터(241)로부터의 필터링된 에러 신호(Loop_Out_A)가 선택되어 보간부(210)의 업데이트 신호(Update)로 출력되고, 쉬프트 결정부(245)로부터 출력되는 멀티플렉서(244, 2차 루프 필터(242)의 내부 구성요소)의 선택 신호(sel_level) 역시 초기치 논리 '0'값을 가짐에 따라 멀티플렉서(244)에서 2차 루프 필터(241)로부터의 필터링된 에러 신호(Loop_Out_A)가 선택되지 않는다. 즉, 동작 초기에 제1 판별부(220)로부터 출력되는 에러 신호(Error_A)의 값이 2차 루프 필터(241)를 거쳐 업데이트신호(Update)로 바이패스(bypass)되고, 이에 따라 업데이트 신호(Update)가 얼리-레이트(Early-Late) 방식의 특성에 의해 일정한 값으로 빠르게 수렴하게 된다. 이때 업데이트 신호(Update)의 수렴값은 높은 지터값을 가지고 있다.
한편, 쉬프트 결정부(245)는 2차 루프 필터(241)의 출력 신호(Loop_out_A)에 응답하여 초기 동작 시의 수렴 여부를 판단하는 동작을 수행한다. 일단 수렴이 되면 쉬프트 결정부(245)는 알고리듬을 바꾸기 위하여 선택 신호(sel_pulse)를 1클럭 동안 논리 '1'값으로 출력한 후 다시 논리 '0'값으로 출력함으로써 2차 루프 필터(242)의 누적값(도 3에서 멀티플렉서(244)의 출력값, acc_value)을 2차 루프 필터(241)의 출력 신호(Loop_out_A)로 만든다. 이것은 알고리듬을 바꿀 때 업데이트 신호(Update)가 급격히 변환하는 것을 막아준다. 계속해서, 쉬프트 결정부(245)는 선택 신호(sel_pulse)가 다시 논리 '0'값으로 천이하는 순간에서부터 또다른 선택 신호(sel_level)를 논리 '1'값으로 출력하고, 논리 '1'의 선택 신호(sel_level)에 의해 멀티플렉서(243)는 2차 루프 필터(242)로부터의 필터링된 에러 신호(Loop_Out_B)를 선택하여 업데이트신호(Update)로 출력한다. 즉, 선택 신호(sel_level)가 논리 '1'값을 가지는 순간부터 2차 루프 필터(242)로부터의 필터링된 에러 신호(Loop_Out_B)에 응답하는 심볼 타이밍 복원 동작이 이루어지게 된다. 이때, 뮤엘러(Mueller) 방식의 특성에 의해 수렴 속도는 느리지만 낮은 타이밍 지터를 가진다. 정리하자면, 수렴 초기 시 제1 판별부(220)로부터의 에러 신호(Error_A)에 의해 업데이트 신호(Update)가 수렴되었기 때문에 수렴 속도는 원하는 만큼 빠르게 되고, 수렴된 후에는 제2 판별부(230)로부터의 에러 신호(Error_B)에 의해 동작하게 됨으로써 낮은 타이밍 지터 특성을 가질 수 있다.
이때, 쉬프트 결정부(245)는 단순한 카운터(counter)로 구현이 가능하며, 2차 루프 필터(241)의 출력 신호(Loop_out_A)를 카운팅하여 일정 개수가 입력되는 순간에 알고리듬을 쉬프트하도록 선택신호(sel_level, sel_pulse)를 출력한다.
도 4는 종래의 얼리-레이트(Early-Late) 방식 및 Muller 방식과 본 발명의 일실시예에 따른 상기 도 2의 심볼 타이밍 에러의 판별 및 복원 장치에 대한 수렴 속도 및 타이밍 지터값 특성을 모의실험한 결과 도면으로서, 도면에서 (a)와 (b)는 얼리-레이트(Early-Late) 방식으로 단독 구현하였을 때 보간부(210)로 입력되는 업데이트신호(Update) 및 그때의 타이밍 지터값을 도시한 것으로, 도시된 바와 같이 수렴 속도는 빠르나 타이밍 지터값이 수렴 후에도 매우 커지게 되는 것을 알 수 있다. 그리고, 도 4의 (c)와 (d)는 뮤엘러(Mueller) 방식으로 단독 구현하였을 때 보간부(210)로 입력되는 업데이트신호(Update) 및 그때의 타이밍 지터값을 도시한 것으로, 도시된 바와 같이 수렴 속도는 상대적으로 느리나 수렴 후의 타이밍 지터값이 작아짐을 알 수 있다. 마지막으로, 도 4의 (e)와 (f)는 본 발명을 통한 업데이트신호(Update) 및 그 타이밍 지터값 특성을 도시한 것으로 (d)에 비하여 상대적으로 빠른 수렴 속도와 (b)에 비하여 상대적으로 작은 타이밍 지터값 특성을 가진다는 것을 쉽게 알 수 있다.
한편, 본 발명의 다른 일실시예로서 쉬프트 결정부(245)를 다르게 구성할 수 있다.
상기 본 발명의 일실시예에서는 카운터를 사용하여 쉬프트 결정부(245)를 구현하였으나, 이는 하드웨어 구현이 간단한 장점이 있는 반면에 모의 실험 및 실장 테스트를 통해 알고리듬을 쉬프트하기 위한 적당한 카운팅 값(counting value)을 미리 구하여야 하는 문제가 있다.
따라서, 본 발명의 다른 일실시예에서는 하드웨어적으로 다소 복잡하기는 하지만, 2차 루프 필터(241)의 출력 신호(Loop_out_A)가 e1, e2, e3, …, ek의 순으로 순차적으로 쉬프트 결정부(245)에 입력된다고 가정하고 먼저 en부터 e2n까지의 평균값(a2n)을 구하고, 그 다음에 e2n+1부터 e3n까지의 평균값(a3n)을 구하는 방식으로, 임의의 개수(n)를 가지고 일정 구간 동안의 2차 루프 필터(241)의 출력 신호(Loop_out_A)의 평균값을 구하고 이로부터 편차를 계산하여 평균의 편차가 허용 지터값보다 작은 경우를 수렴 구간으로 판단하도록 구성하고, 이때를 알고리듬 쉬프트의 시작 타이밍으로 설정한다.
이와같이, 출력 신호(Loop_out_A)의 평균값에 대한 편차를 구하는 본 발명의 다른 일실시예로 쉬프트 결정부(245)를 구현하는 경우에 예측하지 못한 급격한 노이즈에 대한 면역성 또한 증가하게 된다.
실제 시스템에서는 발생 확률이 거의 없지만, 예를 들어 상기 장치로 입력 신호가 순차적으로 들어와 알고리듬 쉬프트가 일어난 후에 전송 선로상의 예기치 못한 큰 노이즈가 들어온다면 쉬프트 결정부(245)를 단순한 카운터만으로 설계한 경우에는 알고리듬 쉬프트가 일어난 후 계속해서 2차 루프 필터(242)의 출력 신호(Loop_out_B)만으로 동작을 하게 됨으로써, 수렴 속도가 다시 느려지고 정상 상태로 회복하는 데 걸리는 시간도 길어진다.
한편, 평균의 편차를 구하여 쉬프트 결정부(245)를 구현한 경우에는 상기와 같은 경우가 발생하더라도 2개의 출력 신호(Loop_out_A, Loop_out_B)가 순서대로 동작하여 정상상태로 회복하는 데 걸리는 시간이 단축되고, 출력 신호(Loop_out_A)를 계속해서 감시하므로 시스템의 안정성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 알고리듬 쉬프터를 구비하여 초기에는 수렴 속도가 빠르고 타이밍 지터가 상대적으로 큰 얼리-레이트(Early-Late) 방식의 알고리듬을 사용하고 수렴 후에는 타이밍 지터가 작은 직접 결정 방식의 알고리듬을 사용함으로써 빠른 수렴 속도와 작은 타이밍 지터 특성으로 동작이 가능하다.
또한, 본 발명의 다른 일실시예를 통해 쉬프트 결정부를 구현함으로써 외부 원인에 의한 심볼 타이밍 복원 오류를 자동 검출하고, 이에 대한 정정 동작을 신속히 개선할 수 있는 효과가 있다.

Claims (7)

  1. 삭제
  2. 송신측으로부터 변조되어 입력되는 변조된 아날로그 신호를 입력받아 디지털 데이터로 샘플링하기 위한 아날로그-디지털 변환 수단;
    임의의 샘플링 타이밍에 응답하여 상기 아날로그-디지털 변환 수단으로부터 출력되는 샘플링된 디지털 데이터를 참조하여 보간동작을 수행하기 위한 보간 수단;
    상기 보간 수단으로부터의 보간된 샘플 또는 심볼 데이터를 입력받아 빠른 수렴 속도와 높은 타이밍 지터 특성을 가진 얼리-레이트(Early-Late) 방식으로 심볼 타이밍의 에러를 판별하기 위한 제1 판별 수단;
    상기 보간 수단으로부터의 보간된 샘플 또는 심볼 데이터를 입력받아 느린 수렴 속도와 낮은 타이밍 지터 특성을 가진 뮤엘러(Mueller) 방식으로 심볼 타이밍의 에러를 판별하기 위한 제2 판별 수단; 및
    상기 제1 판별 수단으로부터 출력되는 제1 에러 신호와 상기 제2 판별 수단으로부터 출력되는 제2 에러 신호를 입력받아 상기 장치의 초기 수렴 동작 시에는 상기 제1 판별 수단으로부터의 상기 제1 에러 신호를 상기 샘플링 타이밍을 보정하기 위한 상기 보간 수단의 업데이트신호로 출력하고, 수렴 이후에는 상기 제2 판별 수단으로부터의 상기 제2 에러 신호를 상기 업데이트신호로 출력하기 위한 알고리듬 쉬프팅 수단을 구비하며,
    상기 알고리듬 쉬프팅 수단은,
    상기 제1 판별 수단으로부터 출력되는 상기 제1 에러 신호를 입력받아 필터링 동작을 수행하기 위한 제1 필터링 수단과, 상기 제2 판별 수단으로부터 출력되는 상기 제2 에러 신호를 입력받아 필터링 동작을 수행하기 위한 제2 필터링 수단과, 상기 제1 필터링 수단의 출력 신호에 응답하여 상기 초기 수렴 동작 시의 수렴 여부를 판단하여 제1 및 제2 선택 신호를 출력하기 위한 쉬프트 결정 수단과, 상기 쉬프트 결정 수단으로부터의 상기 제1 선택 신호에 응답하여 상기 제1 필터링 수단의 출력 신호 또는 상기 제2 필터링 수단의 출력 신호를 선택하여 상기 업데이트 신호로 출력하기 위한 제1 선택 수단을 포함하는 것을 특징으로 하는 심볼 타이밍 에러의 판별 및 복원 장치.
  3. 제 2 항에 있어서, 상기 제1 및 제2 필터링 수단은 각각,
    2차 필터링 동작을 수행하는 2차 루프 필터를 포함하는 것을 특징으로 하는 심볼 타이밍 에러의 판별 및 복원 장치.
  4. 제 3 항에 있어서, 상기 제2 필터링 수단은,
    상기 쉬프트 결정 수단에 의한 알고리듬 쉬프트 시 상기 업데이트 신호의 급격히 변환을 방지하기 위하여 상기 제2 선택 신호에 응답하여 구동하는 제2 선택 수단을 더 포함하여 이루어지는 심볼 타이밍 에러의 판별 및 복원 장치.
  5. 제 2 항에 있어서, 상기 쉬프트 결정 수단은,
    상기 제1 필터링 수단의 출력 신호를 카운팅하고 미리 설정된 임의의 카운팅 값에 따라 상기 제1 및 제2 선택 신호를 출력하는 카운팅 수단
    을 포함하여 이루어지는 심볼 타이밍 에러의 판별 및 복원 장치.
  6. 삭제
  7. 삭제
KR1019990025822A 1999-06-30 1999-06-30 고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치 KR100333706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025822A KR100333706B1 (ko) 1999-06-30 1999-06-30 고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025822A KR100333706B1 (ko) 1999-06-30 1999-06-30 고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치

Publications (2)

Publication Number Publication Date
KR20010005035A KR20010005035A (ko) 2001-01-15
KR100333706B1 true KR100333706B1 (ko) 2002-04-24

Family

ID=19597781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025822A KR100333706B1 (ko) 1999-06-30 1999-06-30 고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치

Country Status (1)

Country Link
KR (1) KR100333706B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091400A (ko) * 2001-05-30 2002-12-06 주식회사 레인콤 심볼 타이밍 복구 장치 및 방법
CN113542166B (zh) * 2021-06-10 2022-07-22 西安电子科技大学 一种低抖动、快速收敛的定时恢复方法及装置

Also Published As

Publication number Publication date
KR20010005035A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US11671288B2 (en) Clock data recovery with decision feedback equalization
US7616686B2 (en) Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US7801257B2 (en) Adaptive reception techniques for over-sampled receivers
EP1672829B1 (en) Method and apparatus for reception of data over digital transmission link
US6295325B1 (en) Fixed clock based arbitrary symbol rate timing recovery loop
US8902963B2 (en) Methods and apparatus for determining threshold of one or more DFE transition latches based on incoming data eye
US6263034B1 (en) Circuit and technique for digital reduction of jitter transfer
US7606301B2 (en) Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization
US20010043658A1 (en) Erasure based instantaneous loop control in a data receiver
WO2019205670A1 (zh) 相位检测方法、相位检测电路及时钟恢复装置
EP0170225B1 (en) Radio receiver
JP2003520495A (ja) ボー・レート・タイミング復元
JPS63119348A (ja) デジタル信号処理装置を備えたモデム
JP2000036777A (ja) 定数モジュラス・アルゴリズムとマルチモジュラス・アルゴリズムの両方を使用するブラインド形等化アルゴリズム
JP3644928B2 (ja) デジタル受信器のサンプリングタイミングを制御する方法およびデバイス
US8774321B2 (en) Clock data recovery circuit and clock data recovery method
KR100333706B1 (ko) 고속 및 저잡음을 위한 심볼 타이밍 에러의 판별 및 복원 장치
JPS62179237A (ja) クロツク回復装置
US20060098763A1 (en) Device for estimating a timing correction loop error for a digital demodulator
JP2000232494A (ja) 信号キャリア回復処理方法
KR100354839B1 (ko) 저면적 및 저잡음을 위한 심볼 타이밍 복원 장치
KR100316026B1 (ko) 멀티 레벨 데이터 전송을 위한 심볼 타이밍 에러의 판별 및 복원 장치
KR20010064087A (ko) 저잡음 및 고속의 심볼 타이밍 복원 동작을 위한직각증폭변조 복조기
JP3613429B2 (ja) ディジタル変調方式の変調システムのディジタル信号適応判定エラー検出回路及び方法
US6546237B1 (en) Differential FM detector for radio receivers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee