CN115775576A

CN115775576A - 磁存储设备

Info

Publication number: CN115775576A
Application number: CN202210847094.0A
Authority: CN
Inventors: 浅尾吉昭; 吉川将寿
Original assignee: Kioxia Corp
Current assignee: Kioxia Corp
Priority date: 2021-09-08
Filing date: 2022-07-07
Publication date: 2023-03-10
Also published as: TW202312526A; TWI835145B; JP2023039160A; US20230069841A1

Abstract

实施例提供了一种可以减小存储单元的大小的磁存储设备。根据一个实施例，磁存储设备包括第一至第三导体层，以及被连接到第一至第三导体层的三端式存储单元。第一存储单元包括第四导体层、磁阻效应元件、两端式第一开关元件和两端式第二开关元件。第四导体层包括被连接到第一导体层的第一部分、被连接到第二导体层的第二部分以及被连接到第三导体层的第三部分。磁阻效应元件被连接在第三导体层与第四导体层之间。第一开关元件被连接在第二导体层与第四导体层之间。第二开关元件被连接在第一导体层与第三导体层之间。

Description

磁存储设备

相关申请的交叉引用

本申请基于并且要求于2021年9月8日提交的日本专利申请号2021-146187和于2022年2月28日提交的美国专利申请号17/682667的优先权的权益，其整体内容通过引用并入本文。

技术领域

本文所描述的实施例一般涉及磁存储设备。

背景技术

使用磁阻效应元件作为存储元件的磁存储设备是已知的。已经提出了用于将数据写入磁阻效应元件的各种方法。

发明内容

各实施例提供了一种可以减小存储单元的大小的磁存储设备。

一般地，根据一个实施例，磁存储设备包括第一导体层、第二导体层、第三导体层和连接到第一导体层、第二导体层和第三导体层的三端式第一存储单元。第一存储单元包括第四导体层、第一磁阻效应元件、两端式第一开关元件和两端式第二开关元件。第四导体层包括连接到第一导体层的第一部分、连接到第二导体层的第二部分、以及连接到第三导体层的第三部分。第一磁阻效应元件被连接在第三导体层与第四导体层之间。第一开关元件被连接在第二导体层与第四导体层之间。第二开关元件被连接在第一导体层与第三导体层之间。

附图说明

图1是根据第一实施例的磁存储设备的框图。

图2是根据第一实施例的存储单元阵列的电路图。

图3是根据第一实施例的存储单元阵列的平面图。

图4是根据第一实施例的存储单元阵列的剖视图。

图5是根据第一实施例的磁阻效应元件和外围布线的剖视图。

图6是示出根据第一实施例的磁存储设备的开关元件的特性的示例的图。

图7是示出根据第一实施例的磁存储设备的开关元件的特性的示例的图。

图8是与根据第一实施例的磁存储设备中的写操作有关的电路图。

图9是与根据第一实施例的磁存储设备中的写操作有关的剖视图。

图10是与根据第一实施例的磁存储设备中的写操作有关的剖视图。

图11是与根据第一实施例的磁存储设备中的读操作有关的电路图。

图12是与根据第一实施例的磁存储设备中的读操作有关的剖视图。

图13是根据第一实施例的第一修改例的磁阻效应元件和外围布线的剖视图。

图14是与根据第一实施例的第一修改例的磁存储设备中的写操作有关的电路图。

图15是与根据第一实施例的第一修改例的磁存储设备中的写操作有关的电路图。

图16是与根据第一实施例的第一修改例的磁存储设备中的写操作有关的剖视图。

图17是根据第一实施例的第二修改例的磁阻效应元件和外围布线的剖视图。

图18是与根据第一实施例的第二修改例的磁存储设备中的写操作有关的电路图。

图19是与根据第一实施例的第二修改例的磁存储设备中的写操作有关的剖视图。

图20是根据第一实施例的第三修改例的存储单元阵列的平面图。

图21是根据第一实施例的第三修改例的磁阻效应元件和外围布线的剖视图。

图22是与根据第一实施例的第三修改例的磁存储设备中的写操作有关的电路图。

图23是与根据第一实施例的第三修改例的磁存储设备中的写操作有关的剖视图。

图24是根据第二实施例的存储单元阵列的电路图。

图25是根据第二实施例的存储单元阵列的平面图。

图26是根据第二实施例的存储单元阵列的剖视图。

图27是根据第三实施例的存储单元阵列的电路图。

图28是根据第三实施例的存储单元阵列的平面图。

图29是根据第三实施例的存储单元阵列的剖视图。

图30是根据第三实施例的存储单元阵列的剖视图。

图31是根据第四实施例的存储单元阵列的平面图。

图32是根据第五实施例的存储单元阵列的平面图。

图33是根据第六实施例的存储单元阵列的电路图。

图34是根据第六实施例的存储单元阵列的平面图。

具体实施方式

在下文中，参考附图描述某些示例实施例。在以下描述中，具有相同功能和配置的组件由共同的参考标记表示。当要相互区分具有共同参考标记的多个组件时，后缀被添加到共同参考标记上。当不需要区分这种组件时，仅使用共同参考标记，而不添加后缀。后缀并不限于下标和上标，并且包括例如小写字母、符号和索引，其意味着数组被添加到参考标记的末尾。

在本说明书中，磁存储设备是例如磁阻随机存取存储器(MRAM)。磁存储设备包括磁阻效应元件作为存储元件。磁阻效应元件是具有磁性隧道结(MTJ)的磁阻效应的可变电阻元件。磁阻效应元件也被称为MTJ元件。

1.第一实施例

描述了第一实施例。

1.1配置

首先，描述根据第一实施例的磁存储设备的配置。

1.1.1磁存储设备

图1是示出根据第一实施例的磁存储设备的配置的示例的框图。磁存储设备1包括存储单元阵列10、行选择电路11、列选择电路12、解码电路13、写电路14、读电路15、电压产生电路16、输入/输出电路17和控制电路18。

存储单元阵列10是用于磁存储设备1中的数据的存储单元。存储单元阵列10包括多个存储单元MC。存储单元MC可以与包括行或列的组相关联。在相同行中的存储单元MC被连接到相同的字线WL，并且在相同列中的存储单元MC被连接到相同的读取位线RBL和相同的写入位线WBL。

行选择电路11用于选择存储单元阵列10的行。行控制电路11经由字线WL被连接到存储单元阵列10。来自解码电路13的地址ADD的解码结果(行地址)被提供给行选择电路11。行选择电路11基于地址ADD的解码结果来选择字线WL。除了选择字线WL之外的字线WL被称为非选择字线WL。

列选择电路12用于选择存储单元阵列10的列。列选择电路12经由读取位线RBL和写入位线WBL被连接到存储单元阵列10。来自解码电路13的地址ADD的解码结果(列地址)被提供给列选择电路12。列选择电路12基于地址ADD的解码结果来选择读取位线RBL和写入位线WBL。除了选择位线RBL之外的读取位线RBL被称为非选择位线RBL。除了选择写入位线WBL之外的写入位线WBL被称为非选择位线WBL。

解码电路13是对来自输入/输出电路17的地址ADD进行解码的解码器。解码电路13将来自地址ADD的解码结果提供给行选择电路11和列选择电路12。地址ADD包括所选择的列地址和所选择的行地址。

写电路14包括例如写入驱动器。写电路14将数据写入存储单元MC。

读电路15包括例如感测放大器。读电路15从存储单元MC读取数据。

电压产生电路16使用从磁存储设备1的外部提供的电源电压来产生用于存储单元阵列10的各种操作的电压。例如，电压产生电路16产生在写操作期间所需的各种电压，并将电压输出到写电路14。电压产生电路16产生在读操作期间所需的各种电压，并将这些电压输出到读电路15。

输入/输出电路17控制与磁存储设备1的外部的通信。输入/输出电路17将来自磁存储设备1的外部的地址ADD发送到解码电路13。输入/输出电路17将来自磁存储设备1的外部的命令CMD发送到控制电路18。输入/输出电路17在磁存储设备1的外部与控制电路18之间发送和接收各种控制信号CNT。输入/输出电路17将来自磁存储设备1的外部的数据DAT发送到写电路14，并将从读电路15发送的数据DAT输出到磁存储设备1的外部。

例如，控制电路18包括处理器(诸如中央处理单元(CPU))和只读存储器(ROM)。控制电路18基于控制信号CNT和命令CMD来控制行选择电路11、列选择电路12、解码电路13、写电路14、读电路15、电压产生电路16和输入/输出电路17的操作。

1.1.2存储单元阵列

描述根据第一实施例的磁存储设备的存储单元阵列。

(电路配置)

图2是示出根据第一实施例的存储单元阵列的电路配置的示例的电路图。在图2中，字线WL、读取位线RBL和写入位线WBL通过被包括索引(“<>”)的后缀分类来描述。

存储单元阵列10包括多个存储单元MC、多个字线WL、多个读取位线RBL和多个写入位线WBL。在图2的示例中，多个存储单元MC包括(M+1)×(N+1)个存储单元MC<0,0>、MC<0,1>、...MC<0,N>、MC<1,0>、...和MC<M,N>(M和N是2或更大的整数)。在图2的示例中，提供了其中M和N是2或更大的整数的情况，但是实施例并不限于此。M和N可以是0或1。多个字线WL包括(M+1)个字线WL<0>、WL<1>、...以及WL<M>。多个读取位线RBL包括(N+1)个读取位线RBL<0>、RBL<1>、...以及RBL<N>。多个写入位线WBL包括(N+1)个写入位线WBL<0>、WBL<1>、...以及WBL<N>。

多个存储单元MC在存储单元阵列10中被布置成矩阵配置。存储单元MC与包括多个字线WL之一和包括多个读取位线RBL和多个写入位线WBL之中的读取位线RBL和写入位线WBL的一个组的组相关联。也就是说，存储单元MC<i，j>(0≤i≤M，0≤j≤N)被连接到字线WL<i>、读取位线RBL<j>和写入位线WBL<j>。

存储单元MC<i,j>是三端式存储单元，其具有被连接到字线WL<i>的第一端、被连接到写入位线WBL<j>的第二端和被连接到读取位线RBL<j>的第三端。存储单元MC<i,j>包括开关元件SEL1<i,j>和SEL2<i,j>、磁阻效应元件MTJ<i,j>和布线SOTL<i,j>。

布线SOTL<i,j>包括第一部分、第二部分以及在第一部分与第二部分之间的第三部分。布线SOTL<i,j>的第一部分被连接到字线WL<i>。布线SOTL<i,j>的第二部分被连接到写入位线WBL<j>。布线SOTL<i,j>的第三部分被连接到读取位线RBL<j>。开关元件SEL1<i,j>被连接在布线SOTL<i,j>的第二部分与写入位线WBL<j>之间。磁阻效应元件MTJ<i,j>被连接在布线SOTL<i,j>的第三部分与读取位线RBL<j>之间。开关元件SEL2<i,j>被连接在磁阻效应元件MTJ<i,j>与读取位线RBL<j>之间。

开关元件SEL1和SEL2是两端式开关元件。两端式开关元件与诸如晶体管的三端式开关元件的不同之处在于，两端式开关元件不包括第三端子。当施加在两个端子之间的电压分别低于阈值电压Vth1和Vth2时，开关元件SEL1和SEL2处于“高电阻”状态或“关闭”状态，例如，非导电状态。当施加在两个端子之间的电压分别是阈值电压Vth1和Vth2或更高时，开关元件SEL1和SEL2改变到“低电阻”状态或“开启”状态，例如，导电状态。更具体地，例如，当施加到对应的存储单元MC的电压低于阈值电压Vth1和Vth2时，开关元件SEL1和SEL2作为具有大电阻值的绝缘体而切断电流(进入关闭状态)。当施加到对应的存储单元MC的电压高于阈值电压Vth1和Vth2时，开关元件SEL1和SEL2作为具有小电阻值的导体而允许电流流动(进入开启状态)。开关元件SEL1和SEL2根据被施加到对应的存储单元MC的电压的幅度来切换是切断还是使电流流动，而不管施加在两个端子之间的电压的极性如何(不管流动的电流的方向)。

布线SOTL是存储单元MC中的电流路径。例如，当开关元件SEL1处于开启状态并且开关元件SEL2处于关闭状态时，布线SOTL用作字线WL与写入位线WBL之间的电流路径。例如，当开关元件SEL1处于关闭状态并且开关元件SEL2处于开启状态时，布线SOTL的一部分用作字线WL与读取位线RBL之间的电流路径。

磁阻效应元件MTJ是可变电阻元件。磁阻效应元件MTJ可以基于由开关元件SEL1和SEL2控制的路径的电流而将电阻值切换到低电阻状态和高电阻状态。磁阻效应元件MTJ用作根据电阻状态的变化而非自愿存储数据的存储元件。

(平面布局)

描述根据第一实施例的存储单元阵列的平面布局。

图3是示出根据第一实施例的存储单元阵列的平面布局的示例的平面图。在图3中，省略了绝缘体层等的结构。

存储单元阵列10还包括多个垂直结构V1、多个垂直结构V2、以及多个垂直结构V3。多个垂直结构V1中的每一个包括开关元件SEL1。多个垂直结构V2中的每一个包括磁阻效应元件MTJ和开关元件SEL2。

多个写入位线WBL被布置在X方向上。多个写入位线WBL中的每一个在Y方向上延伸。

多个字线WL被提供在多个写入位线WBL的上方。多个字线WL被布置在Y方向上。多个字线WL中的每一个在X方向上延伸。

多个布线SOTL被提供在多个字线WL的上方。在平面图中，多个布线SOTL中的每一个具有相对于X方向在Y方向上延长的矩形形状。多个布线SOTL中的每一个在Y方向上延伸。在平面图中，多个布线SOTL中的每一个对应于一个字线WL和一个写入位线WBL彼此重叠的位置，并且被提供为矩阵配置。

多个读取位线RBL被提供在多个布线SOTL的上方。多个读取位线RBL被布置在X方向上。多个读取位线RBL中的每一个在Y方向上延伸。在平面图中，多个读取位线RBL被分别提供在与多个写入位线WBL重叠的位置处。

多个垂直结构V1在Z方向上延伸。在平面图中，多个垂直结构V1的每一个具有圆形形状。多个垂直结构V1中的每一个被连接在一个对应的写入位线WBL与一个对应的布线SOTL之间。

多个垂直结构V2在Z方向上延伸。在平面图中，垂直结构V2每一个具有圆形形状。每一个垂直结构V2被连接到一个对应的读取位线RBL和一个对应的布线SOTL。

垂直结构V3在Z方向上延伸。在平面图中，垂直结构V3每一个具有圆形形状。每一个垂直结构V3被连接到一个对应的字线WL和一个对应的布线SOTL。

在如上所述的配置中，包括一个布线SOTL以及连接到一个对应的布线SOTL的一个垂直结构V1、一个垂直结构V2和一个垂直结构V3的组用作一个存储单元MC。

(剖面结构)

描述根据第一实施例的存储单元阵列的剖面结构。

图4是示出根据第一实施例的存储单元阵列的剖面结构的示例的剖视图，该剖视图沿着图3的线IV-IV取得。存储单元阵列10包括半导体衬底20和层级结构L1、L2。层级结构L1包括导体层21_1、23_1、24_1、25_1、26_1和29_1以及元件层22_1、27_1和28_1。层级结构L2包括导体层21_2、23_2、24_2、25_2、26_2和29_2以及元件层22_2、27_2和28_2。添加了后缀“_x”的配置指示属于层级结构Lx(x是1或更大的整数)的配置。

层级结构L1和L2在半导体衬底20之上在Z方向上按此顺序堆叠。层级结构L1和L2中的每一个对应于图3所示的平面布局。

诸如行选择电路11和列选择电路12的外围电路可以被提供在半导体衬底20与层级结构L1之间。在半导体衬底20与层级结构L1之间可以不形成电路。当在半导体衬底20与层级结构L1之间没有形成电路时，可以在半导体衬底20上位于层级结构L1的下方的部分中形成浅沟槽隔离(STI)。

描述层级结构L1。

导体层21_1被提供在半导体衬底20的上方。导体层21_1用作写入位线WBL。导体层21_1在Y方向上延伸。

元件层22_1被提供在导体层21_1的上表面上。元件层22_1用作开关元件SEL1。

导体层23_1被提供在元件层22_1的上表面上。导体层23_1用作接触。元件层22_1和导体层23_1配置垂直结构V1。

导体层24_1被提供在导体层23_1的上表面上。导体层24_1用作布线SOTL。导体层24_1在Y方向上延伸。

导体层25_1被提供在导体层24_1的下表面的与提供导体层23_1的部分不同的部分中。导体层25_1用作接触。导体层25_1配置垂直结构V3。

导体层26_1被提供在导体层25_1的下表面上。导体层26_1用作字线WL。导体层26_1在X方向上延伸。

元件层27_1被提供在导体层24_1的上表面的提供导体层23_1的部分与提供导体层25_1的部分之间的部分中。元件层27_1用作磁阻效应元件MTJ。

元件层28_1被提供在元件层27_1的上表面上。元件层28_1用作开关元件SEL2。元件层27_1和28_1配置垂直结构V2。

导体层29_1被提供在元件层28_1的上表面上。导体层29_1用作读取位线RBL。导体层29_1在Y方向上延伸。

在如上所述的配置中，层级结构L1中的包括导体层24_1和垂直结构V1、V2和V3的一个组用作具有分别连接到导体层21_1、26_1和29_1的三个端子的一个存储单元MC。

层级结构L2具有与层级结构L1相同的配置。也就是说，导体层21_2、23_2、24_2、25_2、26_2和29_2以及元件层22_2、27_2和28_2分别具有与导体层21_1、23_1、24_1、25_1、26_1和29_1以及元件层22_1、27_1和28_1相同的结构和功能。因此，层级结构L2中的包括导体层24_2和垂直结构V1、V2和V3的一个组用作具有分别连接到导体层21_2、26_2和29_2的三个端子的一个存储单元MC。

1.1.3磁阻效应元件和外围布线

图5是图4的区域V的剖视图，其示出了根据第一实施例的磁阻效应元件和外围布线的剖面结构的示例。导体层24包括反铁磁层24a、铁磁层24b和非磁性层24c。元件层27包括铁磁层27a、非磁性层27b、铁磁层27c、非磁性层27d和铁磁层27e。

首先，描述导体层24的结构的细节。

反铁磁层24a是具有反铁磁性的导电膜。反铁磁层24a通过与铁磁层24b的交换耦合来稳定铁磁层24b的磁化方向。反铁磁层24a包含例如铂锰(PtMn)。

铁磁层24b被提供在反铁磁层24a的上表面上。铁磁层24b是具有铁磁性的导电膜。铁磁层24b在铁磁层24b延伸的方向(Y方向)上包括易磁化轴向。除了形状各向异性之外，通过与反铁磁层24a的交换耦合来沿着Y方向稳定铁磁层24b的磁化方向。根据在铁磁层24b中流动的电流的方向反转铁磁层24b的磁化方向。铁磁层24b包含例如钴铁(CoFe)。

非磁性层24c被提供在铁磁层24b的上表面上。非磁性层24c是非磁性重金属导电膜。非磁性层24c通过流过非磁性层24c的电流来产生自旋轨道矩(SOT)。自旋轨道矩被注入铁磁层27a。非磁性层24c还使得铁磁层24b和铁磁层27a经受层间交换耦合。非磁性层24c包含例如选自铂(Pt)、钯(Pd)、金(Au)和银(Ag)中的至少一种元素。

铁磁层27a被提供在非磁性层24c的上表面上。铁磁层27a是具有铁磁性的导电膜。铁磁层27a用作存储层SL。铁磁层27a在与膜表面垂直的方向(Z方向)上包括易磁化轴向。通过在与非磁性层24c的界面上经由非磁性层24c与铁磁层24b的层间交换耦合，向铁磁层27a施加Y方向上的偏置磁场。在非磁性层24c上产生的自旋轨道矩被注入铁磁层27a。铁磁层27a的磁化方向被配置为基于Y方向上的偏置磁场和自旋轨道矩来反转。

铁磁层27a包含铁(Fe)。铁磁层27a还可包含钴(Co)和镍(Ni)中的至少一种元素。铁磁层27a还可包含硼(B)。更具体地，例如，铁磁层27a包含铁钴硼(FeCoB)或硼化铁(FeB)。

非磁性层27b被提供在铁磁层27a的上表面上。非磁性层27b是非磁性绝缘膜。非磁性层27b用作隧道势垒层TB。非磁性层27b被提供在铁磁层27a与铁磁层27c之间，并且连同这两个铁磁层一起形成磁性隧道结。非磁性层27b用作种子材料以作为用于在铁磁层27a的结晶化过程中从与铁磁层27a的界面生长结晶膜的核。非磁性层27b具有其中膜表面朝着(001)平面取向的NaCl晶体结构。非磁性层27b包含例如氧化镁(MgO)。

铁磁层27c被提供在非磁性层27b的上表面上。铁磁层27c是具有铁磁性的导电膜。铁磁层27c用作参考层RL。铁磁层27c在与膜表面垂直的方向(Z方向)上具有易磁化轴向。铁磁层27c的磁化方向是固定的。在图5的示例中，铁磁层27c的磁化方向指向铁磁层27a。在该上下文中，表达“磁化方向是固定的”意味着磁化方向不被使铁磁层27a的磁化方向反转的幅度的转矩改变。铁磁层27c包含选自钴铂(CoPt)、钴镍(CoNi)、和钴钯(CoPd)中的至少一种化合物。

非磁性层27d被提供在铁磁层27c的上表面上。非磁性层27d是非磁性导电膜。非磁性层27d用作间隔层。非磁性层27d包含选自钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钒(V)和铬(Cr)中的至少一种元素。

铁磁层27e被提供在非磁性层27d的上表面上。铁磁层27e是具有铁磁性的导电膜。铁磁层27e用作移位消除层。铁磁层27e在与膜表面垂直的方向(Z方向)上具有易磁化轴向。铁磁层27e包括例如选自钴铂(CoPt)、钴镍(CoNi)和钴钯(CoPd)中的至少一种化合物。

铁磁层27c和27e通过非磁层27d反铁磁地耦合。也就是说，铁磁层27c和27e被耦合以具有彼此反平行的磁化方向。铁磁层27c、非磁性层27d和铁磁层27e的这种耦合结构被称为合成反铁磁(SAF)结构。通过SAF结构，铁磁层27e可以抵消铁磁层27c的漏磁场在铁磁层27a的磁化方向上的影响。

取决于存储层SL和参考层RL的磁化方向的相对关系是平行还是反平行，磁阻效应元件MTJ可以采取低电阻状态或高电阻状态。根据第一实施例，在不允许写入电流流过该磁阻效应元件MTJ的情况下，控制存储层SL的磁化方向到参考层RL的磁化方向。具体地，采用了使用通过允许电流流经布线SOTL而产生的自旋轨道矩的写入方法。

当在Y方向上具有特定幅度的写入电流Ic0流到布线SOTL时，存储层SL和参考层RL在磁化方向上的相对关系变为平行。在该平行状态的情况下，磁阻效应元件MTJ的电阻值最低，因此，磁阻效应元件MTJ被设置为低电阻状态。该低电阻状态被称为“平行(P)状态”，并且在该示例中，对应于数据值“0”状态。

当大于写入电流Ic0的写入电流Ic1在与写入电流Ic0相反的方向上流到布线SOTL时，存储层SL和参考层RL在磁化方向上的相对关系变为反平行。在该反平行状态中，磁阻效应元件MTJ的电阻值最高，并且磁阻效应元件MTJ被设置为高电阻状态。该高电阻状态被称为“反平行(AP)状态”，并且在该示例中，对应于数据值“1”状态。

以下描述是根据上文所描述的数据值约定进行的，但本发明不限于该约定。例如，P状态可以是数据值“1”状态，AP状态可以是数据值“0”状态。

1.1.4开关元件

开关元件SEL1主要在写操作期间从关闭状态切换到开启状态。相反，开关元件SEL2主要在读操作期间从关闭状态切换到开启状态。以这种方式，对于开关元件SEL1和SEL2，从关闭状态到开启状态的切换定时是不同的。因此，开关元件SEL1和SEL2的适合的电流电压特性是彼此不同的。具体地，例如，开关元件SEL1优选地具有带有折回(snapback)的电流电压特性。相反，开关元件SEL2优选地具有无折回的电流电压特性。

图6和图7是示出根据第一实施例的开关元件的特性的示例的图。图6是具有带有折回的电流电压特性的开关元件SEL1的电流电压特性的示例。图7是具有无折回的电流电压特性的开关元件SEL2的电流电压特性的示例。

首先，参考图6描述带有折回的电流电压特性。

当施加到开关元件SEL1的两端的电压(施加电压V1)从0V变为阈值电压Vth1时，流过开关元件SEL1的电流(电流I1)变为阈值电流Ith1。阈值电流Ith1是大约1μA，是可忽略地小。因此，在施加电压V1是0V到阈值电压Vth1的范围内，开关元件SEL1进入关闭状态。

当电流I1超过阈值电流Ith1时，开关元件SEL1进入开启状态，并且同时发生折回。折回是电压下降量从阈值电压Vth1降低并且大于阈值电流Ith1的电流流动的现象。当电流I1达到保持电流Ihold1(>Ith1)时，开关元件SEL1的电压下降量变为保持电压Vhold1(<Vth1)。

当电压通过折回达到保持电压Vhold1时，开关元件SEL1的电压下降量处于几乎不被电流I1的增加而改变的状态。

以这种方式，在开关元件SEL1中，进入开启状态时的电阻变为低于阈值电压Vth1的保持电压Vhold1。因此，当开关元件SEL1进入开启状态时，容易允许更大的电流流动。

参考图7描述无折回的电流电压特性。

当施加到开关元件SEL2的两端的电压(施加电压V2)从0V变为阈值电压Vth2时，流过开关元件SEL2的电流(电流I2)变为阈值电流Ith2。阈值电流Ith2变为大约1μA，是可忽略地小。因此，在施加电压V2从0V到阈值电压Vth2的范围内，开关元件SEL2进入关闭状态。

当电流I2超过阈值电流Ith2时，开关元件SEL2进入开启状态而不发生折回。因此，开关元件SEL2的电压下降量进入几乎不被电流I2的增加而改变的状态。

以这种方式，当开关元件SEL2进入开启状态时，电压下降量不会瞬时改变。因此，当开关元件SEL2进入开启状态时，可以防止对串联连接到开关元件SEL2的元件(例如，磁阻效应元件MTJ)瞬时施加高电压。

1.2操作

描述根据第一实施例的磁存储设备的操作。

1.2.1写操作

图8是示出根据第一实施例的磁存储设备中的写操作的示例的电路图。在图8的示例中，示出了数据被写入多个存储单元MC之中的存储单元MC<m,n>(0<m<M，并且0<n<N)的情况。

当数据被写入存储单元MC<m,n>时，电压VDD或VSS被施加到字线WL<m>和写入位线WBL<n>的每一个。当电压VDD被施加到字线WL<m>时，电压VSS被施加到写入位线WBL<n>。当电压VSS被施加到字线WL<m>时，电压VDD被施加到写入位线WBL<n>。电压VDD/2被施加到除了字线WL<m>之外的所有字线WL、除了写入位线WBL<n>之外的所有写入位线WBL、以及所有读取位线RBL。

电压VSS是参考电位。电压VSS是例如0V。电压VDD(电位差VDD)到电压VSS是使开关元件SEL1和SEL2进入开启状态的电压。电位差VDD是可以允许用于改变磁阻效应元件MTJ的电阻状态的电流流动的电压。电位差VDD/2是使开关元件SEL1和SEL2进入关闭状态的电压。

因此，在字线WL<m>与写入位线WBL<n>之间出现电位差VDD。在字线WL<m>与除了写入位线WBL<n>之外的写入位线WBL之间产生电位差VDD/2。在字线WL<m>与读取位线RBL之间出现电位差VDD/2。

在除了字线WL<m>之外的字线WL与写入位线WBL<n>之间出现电位差VDD/2。

在写入位线WBL<n>与读取位线RBL<n>之间出现电位差VDD/2。

因此，开关元件SEL1<m,n>进入开启状态。除了开关元件SEL1<m,n>之外的开关元件SEL1进入关闭状态。开关元件SEL2<m,n>也进入关闭状态。

因此，可以允许电流流经布线SOTL<m,n>，而不使电流流经除了布线SOTL<m,n>之外的任何布线SOTL。

在上文所描述的写操作中，存储单元MC<m,n>的状态可以被称为选择状态。存储单元MC<0,n>至MC<m-1,n>、MC<m+1,n>至MC<M,n>、MC<m,0>至MC<m,n-1>、以及MC<m,n+1>至MC<m,N>的状态可以被称为半选择状态。不是选择状态或半选择状态的存储器单元MC的状态可以被称为非选择状态。

图9和图10是示出根据第一实施例的磁存储设备中的写操作的示例的剖视图。在图9和图10中，示意性地示出了流到处于选择状态的存储单元MC的电流和磁阻效应元件MTJ的磁化方向。图9对应于在写入数据“1”时的写操作。图10对应于在写入数据“0”时的写操作。

首先，参考图9描述数据“1”的写操作。在图9的示例中，示出了写入电流Ic1从右侧的字线WL流向左侧的写入位线WBL的情况。

如上文所描述的，使开关元件SEL1进入开启状态的电位差VDD在导体层24的两端出现。通过控制电位差VDD，写入电流Ic1流入导体层24。通过使写入电流Ic1流入导体层24，特别是流入非磁性层24c，产生使得铁磁层27a的磁化方向与铁磁层27c的磁化方向反平行的自旋轨道矩。自旋轨道矩被注入靠近非磁性层24c的铁磁层27a。

另外，铁磁层24b的磁化方向与写入电流Ic1流动的方向匹配。因此，通过经由非磁性层24c与铁磁层24b的层间交换耦合产生的Y方向上的偏置磁场被施加到铁磁层27a。

因此，通过自旋轨道矩和由交换耦合产生的Y方向上的偏置磁场的辅助，铁磁层27a的磁化方向被反转到与铁磁层27c的磁化方向反平行的方向。

参考图10描述数据“0”的写操作。在图10的示例中，示出了写入电流Ic0从写入位线WBL(在左侧)流向字线WL(在右侧)的情况。

如上文所描述的，使开关元件SEL1进入开启状态的电位差VDD在导体层24的两端都产生。通过控制电位差VDD，写入电流Ic0流入导体层24。通过写入电流Ic0流入导体层24，特别是流入非磁性层24c，产生使得铁磁层27a的磁化方与铁磁层27c的磁化方向平行的自旋轨道矩。自旋轨道矩被注入靠近非磁性层24c的铁磁层27a中。

另外，铁磁层24b的磁化方向与写入电流Ic0流动的方向匹配。因此，通过经由非磁性层24c与铁磁层24b的层间交换耦合产生的Y方向上的偏置磁场被施加到铁磁层27a。

因此，通过自旋轨道矩和由交换耦合产生的Y方向上的偏置磁场的辅助，铁磁层27a的磁化方向被反转到与铁磁层27c的磁化方向平行的方向。

1.2.2读操作

图11是示出根据第一实施例的磁存储设备中的读操作的示例的电路图。在图11的示例中，与图8的情况一样，示出了从存储单元MC<m,n>读取数据的情况。

当从存储单元MC<m,n>读取数据时，电压VDD和VSS被分别施加到读取位线RBL<n>和字线WL<m>。电压VDD/2被施加到除了字线WL<m>之外的所有字线WL、除了读取位线RBL<n>之外的所有读取位线RBL、以及所有写入位线WBL。

因此，在字线WL<m>与读取位线RBL<n>之间产生电位差VDD。在字线WL<m>与除了读取位线RBL<n>之外的读取位线RBL之间出现电位差VDD/2。在字线WL<m>与任何写入位线WBL之间出现电位差VDD/2。

在除了字线WL<m>之外的字线WL与读取位线RBL<n>之间出现电位差VDD/2。

在写入位线WBL<n>与读取位线RBL<n>之间出现电位差VDD/2。在(除了写入位线WBL<n>之外的)写入位线WBL与对应的读取位线RBL之间不会出现该电位差。

因此，开关元件SEL2<m,n>进入开启状态。除了开关元件SEL2<m,n>之外的所有开关元件SEL2进入关闭状态。所有开关元件SEL1<m,n>进入关闭状态。

因此，可以使电流流经磁阻效应元件MTJ<m,n>，而不使电流流经除了磁阻效应元件MTJ<m,n>之外的任何磁阻效应元件MTJ。

在上文所描述的读操作中，存储单元MC<m,n>的状态也被称为选择状态。存储单元MC<0,n>至MC<m-1,n>、MC<m+1,n>至MC<m,n>、MC<m,0>至MC<m,n-1>、以及MC<m,n+1>至MC<m,n>的状态也被称为半选择状态。不是选择状态或半选择状态的存储器单元MC的状态被称为非选择状态。

图12是示出根据第一实施例的磁存储设备中的读操作的示例的剖视图。在图12中，示意性地示出了流到处于选择状态的存储单元MC的电流和磁阻效应元件MTJ的磁化方向。在图12的示例中，示出了读取电流Ir从磁阻效应元件MTJ流向字线WL的情况。

如上文所描述的，使开关元件SEL2进入开启状态的电位差VDD在元件层27的上端和导体层24的右端出现。通过控制电位差VDD，读取电流Ir从元件层27的上端流向导体层24的右端。读取电流Ir流入元件层27，因此，读电路15可以基于读取电流Ir来确定元件层27是处于高电阻状态还是低电阻状态。另外，读取电流Ir被控制为小于写入电流Ic0和Ic1。因此，可以防止非磁性层27b的介电击穿。

1.3.根据第一实施例的效果

根据第一实施例，布线SOTL包括连接到字线WL的第一部分、连接到写入位线WBL的第二部分和连接到读取位线RBL的第三部分。磁阻效应元件MTJ被连接在布线SOTL的第三部分与读取位线RBL之间。开关元件SEL1被连接在布线SOTL的第二部分与写入位线WBL之间。开关元件SEL2被连接在磁阻效应元件MTJ与读取位线RBL之间。开关元件SEL1和SEL2中的每一个是两端式开关元件。因此，在不使用晶体管等三端式开关元件的情况下，可以形成对其应用使用自旋轨道矩的写入方法的存储单元MC。

具体地，在平面图中，布线SOTL具有在Y方向上延伸的矩形形状。开关元件SEL1在Z方向上与布线SOTL的第二部分重叠。磁阻效应元件MTJ和开关元件SEL1按该顺序堆叠，以便在Z方向上与布线SOTL的第三部分重叠。因此，与存储单元包括三端式开关元件的情况相比，可以减小存储单元的大小。

开关元件SEL1具有带有折回的电流电压特性。因此，与具有无折回的电流电压特性的开关元件被用于开关元件SEL1的情况相比，在写操作期间，容易允许更大的写入电流在处于选择状态的存储单元MC中流动。因此，可以减少写操作的负载。

开关元件SEL2具有无折回的电流电压特性。因此，与具有带有折回的电流电压特性的开关元件被用于开关元件SEL2的情况相比，可以防止在读操作期间无意将高电压施加到磁阻效应元件MTJ。因此，可以防止磁阻效应元件MTJ的耐久性的劣化。

用作布线SOTL的导体层24包括铁磁层24b和非磁性层24c。非磁性层24c被提供在铁磁层24b与用作存储层SL的铁磁层27a之间。非磁性层24c包含选自铂(Pt)、钯(Pd)、金(Au)和银(Ag)中的至少一种元素。因此，非磁性层24c可以对铁磁层24b和27a执行层间交换耦合。因此，沿着写入电流方向的偏置磁场可以被施加到铁磁层27a。另外，通过允许写入电流流到非磁性层24c，非磁性层24c可以将自旋轨道矩注入铁磁性层27a。因此，即使当磁阻效应元件MTJ的磁化方向与膜表面垂直时，在不施加外部磁场并且不允许写入电流流到磁阻效应元件MTJ的情况下，也可以反转铁磁层27a的磁化方向。

1.4修改例

第一实施例不限于上文所描述的示例，并且可以应用各种修改。

1.4.1第一修改例

在上文所描述的第一实施例中，描述了在不允许写入电流流入磁阻效应元件MTJ的情况下反转存储层SL的磁化方向的情况，但该实施例不限于此。例如，磁存储设备可以被操作以通过允许写入电流流到磁阻效应元件MTJ来辅助存储层SL的磁化方向的反转。在以下描述中，主要描述与第一实施例不同的配置和操作。可以省略与第一实施例相同的配置和操作的描述。

1.4.1.1磁阻效应元件和外围布线

图13是示出根据第一实施例的第一修改例的磁阻效应元件和外围布线的剖面结构的示例的剖视图。图13对应于第一实施例中的图5。在第一实施例的第一修改例中，导体层24包括非磁性层24c'，代替反铁磁层24a、铁磁层24b和非磁性层24c。

非磁性层24c'是非磁性重金属导电膜。非磁性层24c'通过流经非磁性层24c'的电流产生自旋轨道矩。自旋轨道矩被注入铁磁层27a。非磁性层24c'包含例如选自铂(Pt)、钯(Pd)、金(Au)、银(Ag)、铪(Hf)、钽(Ta)和钨(W)中的至少一种元素。非磁性层24c'可以是包括选自铂(Pt)、钯(Pd)、金(Au)、银(Ag)、铪(Hf)、钽(Ta)和钨(W)中的至少一种元素的合金。非磁性层24c'可进一步包含硼(B)、碳(C)、砷(As)、锑(Sb)和铋(Bi)。

元件层27被提供在非磁性层24c'的上表面上。元件层27的配置与第一实施例中的元件层27的配置相同。

1.4.1.2写操作

图14是示出根据第一实施例的第一修改例的磁存储设备中的写操作的示例的电路图。图14对应于根据第一实施例的图8。

当数据被写入存储单元MC<m,n>时，电压VDD或VSS被施加到字线WL<m>和写入位线WBL<n>中的每一个。电压VDD/2+α或VDD/2-α被施加到读取位线RBL<n>。当电压VDD被施加到字线WL<m>时，电压VSS和VDD/2+α被分别施加到写入位线WBL<n>和读取位线RBL<n>。当电压VSS被施加到字线WL<m>时，电压VDD和VDD/2-α被分别施加到写入位线WBL<n>和读取位线RBL<n>。电压VDD/2被施加到除了字线WL<m>之外的所有字线WL、除了写入位线WBL<n>之外的所有写入位线WBL以及除了读取位线RBL<n>的所有读取位线RBL。

电位差VDD/2+α是使开关元件SEL1和SEL2进入开启状态的电压。电位差VDD/2-α是使开关元件SEL1和SEL2进入关闭状态的电压。电位差α是使开关元件SEL1和SEL2进入关闭状态的电压。

在字线WL<m>与写入位线WBL<n>之间出现电位差VDD。在字线WL<m>与读取位线RBL<n>之间出现电位差VDD/2-α。在字线WL<m>与除了写入位线WBL<n>之外的写入位线WBL之间出现电位差VDD/2。在字线WL<m>与除了读取位线RBL<n>之外的读取位线RBL之间出现电位差VDD/2。

在除了字线WL<m>之外的字线WL与写入位线WBL<n>之间出现电位差VDD/2。在除了字线WL<m>之外的字线WL与读取位线RBL<n>之间出现电位差α。

在写入位线WBL<n>与读取位线RBL<n>之间出现电位差VDD/2+α。

因此，开关元件SEL1<m,n>和SEL2<m,n>进入开启状态。除了开关元件SEL1<m,n>之外的所有开关元件SEL1进入关闭状态。所有开关元件SEL2<m,n>进入关闭状态。

因此，可以允许电流流到布线SOTL<m,n>和磁阻效应元件MTJ<m,n>，而不允许电流流经除了布线SOTL<m,n>之外的任何布线SOTL或者除了磁阻效应元件MTJ<m,n>之外的任何磁阻效应元件MTJ。

图15和图16是示出根据第一实施例的第一修改例的磁存储设备中的写操作的示例的剖视图。图15和图16分别对应于根据第一实施例的图9和图10。

首先，参考图15描述数据“1”的写操作。在图15的示例中，示出了写入电流Ic1从字线WL(在右侧)流向写入位线WBL(在左侧)并且电流Iw1从磁阻效应元件MTJ流向写入位线WBL的情况。

如上文所描述的，使开关元件SEL1进入开启状态的电位差VDD在导体层24的两端出现。通过控制电位差VDD，写入电流Ic1流入导体层24。由于写入电流Ic1流入导体层24中的非磁性层24c'，因此，产生使得铁磁层27a的磁化方向与铁磁层27c的磁化方向反平行的自旋轨道矩。自旋轨道矩被注入靠近非磁性层24c'的铁磁层27a。

另外，使开关元件SEL2进入开启状态的电位差VDD/2+α在元件层27的上端和导体层24的左端出现。通过控制电位差VDD/2+α，电流Iw1从元件层27的上端流向导体层24的左端。由于电流Iw1流入元件层27，因此，产生使得铁磁层27a的磁化方向与铁磁层27c的磁化方向反平行的自旋转移矩。

因此，通过自旋轨道矩以及自旋转移矩的辅助，铁磁层27a的磁化方向被反转到与铁磁层27c的磁化方向反平行的方向。

电流Iw1被控制为小于写入电流Ic1且大于读取电流Ir的值(Ir<Iw1<Ic1)。因此，防止非磁性层27b的介电击穿，并且可以有效地反转铁磁层27a的磁化方向。

参考图16描述数据“0”的写操作。在图16的示例中，示出了写入电流Ic0从写入位线WBL(在左侧)流向字线WL(在右侧)并且小于电流Iw1的电流Iw0从写入位线WBL流向磁阻效应元件MTJ的情况。

如上文所描述的，使开关元件SEL1进入开启状态的电位差VDD在导体层24的两端出现。通过控制电位差VDD，写入电流Ic0流入导体层24。由于写入电流Ic0流入导体层24中的非磁性层24c'，因此，产生使得铁磁层27a的磁化方向与铁磁层27c的磁化方向平行的自旋轨道矩。自旋轨道矩被注入靠近非磁性层24c'的铁磁层27a。

另外，使开关元件SEL2进入开启状态的电位差VDD/2+α在元件层27的上端和导体层24的左端出现。通过控制电位差VDD/2+α，电流Iw0从导体层24的左端流向元件层27的上端。由于电流Iw0流入元件层27，因此，产生使得铁磁层27a的磁化方向与铁磁层27c的磁化方向平行的自旋转移矩。

因此，通过自旋轨道矩以及自旋转移矩的辅助，铁磁层27a的磁化方向被反转到与铁磁层27c的磁化方向平行的方向。

电流Iw0被控制为小于写入电流Ic0且大于读取电流Ir的值(Ir<Iw0<Ic0)。因此，防止非磁性层27b的介电击穿，并且可以有效地反转铁磁层27a的磁化方向。

1.4.1.3根据第一实施例的第一修改例的效果

根据第一实施例的第一修改例，非磁性层24c'可以是例如包含选自铂(Pt)、钯(Pd)、金(Au)、银(Ag)、铪(Hf)、钽(Ta)和钨(W)中的至少一种元素的合金，并且可进一步包含例如硼(B)、碳(C)、砷(As)、锑(Sb)和铋(Bi)。因此，非磁性层24c'可以将更大的自旋轨道矩注入铁磁层27a。

在写操作中，磁存储设备1被配置为允许电流Iw流到处于选择状态的磁阻效应元件MTJ。因此，磁阻效应元件MTJ可以产生自旋转移矩。因此，即使当磁阻效应元件MTJ的磁化方向与膜表面垂直时，也可以在不施加外部磁场的情况下反转铁磁层27a的磁化方向。

1.4.2第二修改例

在上文所描述的第一实施例和第一实施例的第一修改例中，描述了分别使用通过层间交换耦合的偏置磁场和自旋转移矩以用于辅助自旋轨道矩的情况，但实施例不限于此。例如，磁存储设备可以使用由电流产生的磁场来辅助自旋轨道矩。在以下的描述中，主要描述了与第一实施例或第一实施例的第一修改例不同的配置和操作。可以适当省略与第一实施例或第一实施例的第一修改例相同的配置和操作的描述。

1.4.2.1磁阻效应元件和外围布线

图17是示出根据第一实施例的第二修改例的磁阻效应元件和外围布线的剖面结构的示例的剖视图。图17对应于根据第一实施例的第一修改例的图13。在第一实施例的第二修改例中，存储单元阵列10进一步包括导体层30。导体层24和元件层27的配置与根据第一实施例的第一修改例的导体层24和元件层27的配置相同。

导体层30被提供在非磁性层24c'的下方。导体层30是用于产生要被施加到磁阻效应元件MTJ的磁场的导电膜。导体层30在与导体层24的长边方向正交的方向(X方向)上延伸。导体层30例如与存储单元MC中的所有其他配置(导体层21、23、24、25、26和29以及元件层22、27和28)电绝缘。导体层30被配置为能够允许电流沿着X方向从第一端流向第二端。

在图17的示例中，示出了导体层30被提供在非磁性层24c'的下方的情况，但实施例不限于此。例如，导体层30可以被提供在非磁性层24c'的上方(例如，在导体层29的上方)。

1.4.2.2写操作

在根据第一实施例的第二修改例的磁存储设备中的写操作期间被施加到存储单元MC中的各种布线的电压与根据第一实施例的图8的情况中的电压相同。

图18和图19是示出根据第一实施例的第二修改例的磁存储设备中的写操作的示例的剖视图。图18和图19对应于根据第一实施例的图9和图10。

首先，参考图18描述数据“1”的写操作。在图18的示例中，示出写入电流Ic1从字线WL(在右侧)流向写入位线WBL(在左侧)并且电流Ia在导体层30中在+X方向(离开页面方向)上流动的情况。

如上文所描述的，使开关元件SEL1进入开启状态的电位差VDD在导体层24的两端出现。通过控制电位差VDD，写入电流Ic1流入导体层24。由于写入电流Ic1流入导体层24中的非磁性层24c'，产生使得铁磁层27a的磁化方向与铁磁层27c的磁化方向反平行的自旋轨道矩。自旋轨道矩被注入靠近非磁性层24c'的铁磁层27a。

另外，电流Ia流入导体层30。由于电流Ia是在X方向上流动的线性电流，因此，在YZ平面内产生以电流Ia为中心的圆形磁场。对应的圆形磁场的方向在与铁磁层27a相交的部分中指向-Y方向。

因此，通过自旋轨道矩以及由电流Ia产生的磁场的辅助，铁磁层27a的磁化方向被反转到与铁磁层27c的磁化方向反平行的方向。

参考图19描述数据“0”的写操作。在图19的示例中，示出写入电流Ic0从写入位线WBL(在左侧)流向字线WL(在右侧)并且电流Ia在导体层30中在-X方向(进入页面)上流动的情况。

如上文所描述的，使开关元件SEL1进入开启状态的电位差VDD在导体层24的两端出现。通过控制电位差VDD，写入电流Ic0流入导体层24。由于写入电流Ic0流入导体层24中的非磁性层24c'，产生使得铁磁层27a的磁化方向与铁磁层27c的磁化方向平行的自旋轨道矩。自旋轨道矩被注入靠近非磁性层24c'的铁磁层27a。

另外，电流Ia流入导体层30。由于电流Ia是在-X方向上流动的线性电流，因此，在YZ平面内产生以电流Ia为中心的圆形磁场。对应的圆形磁场的方向在与铁磁层27a相交的部分中指向Y方向。

因此，通过自旋轨道矩以及由电流Ia产生的磁场的辅助，铁磁层27a的磁化方向被反转到与铁磁层27c的磁化方向平行的方向。

1.4.2.3根据第一实施例的第二修改例的效果

根据第一实施例的第二修改例，导体层30在与布线SOTL正交的方向上延伸。磁存储设备1被配置为在写操作期间允许电流Ia流到导体层30。因此，导体层30可以将与写入电流平行的磁场施加到铁磁层27a。因此，即使当磁阻效应元件MTJ的磁化方向与膜表面垂直时，也可以在不施加外部磁场或者不允许写入电流流到磁阻效应元件MTJ的情况下反转铁磁层27a的磁化方向。

在第一实施例的第二修改例中，描述了磁阻效应元件MTJ的磁化方向与膜表面垂直的情况，但实施例不限于此。例如，磁阻效应元件MTJ的磁化方向可以与膜表面平行。具体地，当磁阻效应元件MTJ的磁化方向指向X方向时，需要与Z方向上的外部磁场对应的辅助以用于反转铁磁层27a的磁化方向，而不允许写入电流流到磁阻效应元件MTJ。在这种情况下，提供导体层30以便例如在Y方向上与磁阻效应元件MTJ对齐。因此，可以使得由电流Ia产生的磁场的方向在与铁磁层27a相交的部分中指向Z方向。因此，即使当磁阻效应元件MTJ的磁化方向与膜表面平行时，也可以在不施加外部磁场或者不允许写入电流流到磁阻效应元件MTJ的情况下反转铁磁层27a的磁化方向。

1.4.3第一实施例的第三修改例

在上文所描述的第一实施例以及第一实施例的第一修改例和第二修改例中，描述了磁阻效应元件MTJ具有与膜表面垂直的磁化方向的情况，但实施例不限于此。例如，磁阻效应元件可以具有与膜表面平行的磁化方向。在以下的描述中，主要描述了与第一实施例以及第一实施例的第一修改例和第二修改例不同的配置和操作。可以适当省略与第一实施例以及第一实施例的第一修改例和第二修改例相同的配置和操作的描述。

1.4.3.1存储单元阵列的平面布局

图20是示出根据第一实施例的第三修改例的存储单元阵列的平面布局的示例的平面图。图20对应于第一实施例中的图3。

存储单元阵列10包括多个垂直结构V2'，代替多个垂直结构V2。每一个垂直结构V2'包括磁阻效应元件MTJ和开关元件SEL2。

垂直结构V2'在Z方向上延伸。在平面图中，垂直结构V2'每一个具有椭圆形状。垂直结构V2'被设置为使得椭圆形状的长轴方向与布线SOTL的短边方向(即，X方向)平行。每一个垂直结构V2'被连接在一个对应的读取位线RBL与一个对应的布线SOTL之间。

1.4.3.2磁阻效应元件和外围布线

图21是示出根据第一实施例的第三修改例的磁阻效应元件和外围布线的剖面结构的示例的剖视图。图21对应于根据第一实施例的第一修改例的图13。根据第一实施例的第三修改例的导体层24的配置与根据第一实施例的第一修改例的包括非磁性层24c'的导体层24的配置相同。元件层27包括铁磁层27a'、非磁性层27b、铁磁层27c'、非磁性层27d和铁磁层27e'。

铁磁层27a'被提供在非磁性层24c'的上表面上。非磁性层27b被提供在铁磁层27a'的上表面上。铁磁层27c'被提供在非磁性层27b的上表面上。非磁性层27d被提供在铁磁层27c'的上表面上。铁磁层27e'被提供在非磁性层27d的上表面上。

除了铁磁层27a'、27c'和27e'在平面图中的垂直结构V2'的椭圆形状的长轴方向(X方向)上具有易磁化轴向之外，铁磁层27a'、27c'和27e'分别与根据第一实施例的铁磁层27a、27c和27e相同。在图21的示例中，铁磁层27a'具有在+X方向(离开页面)或-X方向(进入页面)上的磁化方向。铁磁层27c'具有在+X方向上的磁化方向。铁磁层27e'具有在-X方向上的磁化方向。也就是说，元件层27用作面内磁化型磁阻效应元件MTJ。

1.4.3.3写操作

在根据第一实施例的第三修改例的磁存储设备中的写操作期间被施加到存储单元MC中的各种布线的电压与根据第一实施例的图8的情况中的电压相同。

图22和图23是示出根据第一实施例的第三修改例的磁存储设备中的写操作的示例的剖视图。图22和图23分别对应于根据第一实施例的图9和图10。

首先，参考图22描述数据“1”的写操作。在图22的示例中，示出写入电流Ic1从字线WL(在右侧)流向写入位线WBL(在左侧)的情况。

因此，通过自旋轨道矩，铁磁层27a的磁化方向被反转到与铁磁层27c的磁化方向反平行的方向。

参考图23描述数据“0”的写操作。在图23的示例中，示出写入电流Ic0从写入位线WBL(在左侧)流向字线WL(在右侧)的情况。

因此，通过自旋轨道矩，铁磁层27a的磁化方向被反转到与铁磁层27c的磁化方向平行的方向。

1.4.3.4根据第一实施例的第三修改例的效果

根据第一实施例的第三修改例，包括元件层27的垂直结构V2'在平面图中具有椭圆形状。椭圆形状的长轴方向与布线SOTL的短边方向(X方向)平行。因此，磁阻效应元件MTJ被配置为在X方向上具有易磁化轴向。因此，磁阻效应元件MTJ可以仅通过自旋轨道矩来反转铁磁层27a'的磁化方向，而无需施加外部磁场，也无需应用替代外部磁场的方法。

2.第二实施例

根据第二实施例，形成开关元件SEL2的位置与第一实施例不同。在以下的描述中，主要描述了与第一实施例不同的配置和操作。可以省略与第一实施例相同的配置和操作的描述。

2.1存储单元阵列的电路配置

图24是示出根据第二实施例的存储单元阵列的电路配置的示例的电路图。图24对应于根据第一实施例的图2。

开关元件SEL2<i,j>被连接在布线SOTL<i,j>的第一部分与字线WL<i>之间。开关元件SEL1<i,j>被连接在布线SOTL<i,j>的第二部分与写入位线WBL<j>之间。磁阻效应元件MTJ<i,j>被连接在布线SOTL<i,j>的第三部分与读取位线RBL<j>之间。

2.2存储单元阵列的平面布局

图25是示出根据第二实施例的存储单元阵列的平面布局的示例的平面图。图25对应于根据第一实施例的图3。

在存储单元阵列10中，每一个垂直结构V1包括开关元件SEL1。每一个垂直结构V2包括磁阻效应元件MTJ。每一个垂直结构V3包括开关元件SEL2。

在如上的配置中，包括一个布线SOTL以及连接到一个对应的布线SOTL的一个垂直结构V1、一个垂直结构V2和一个垂直结构V3的组用作一个存储单元MC。

2.3存储单元阵列的剖面结构

图26是示出根据第二实施例的存储单元阵列的剖面结构的示例的剖视图，其沿着图25的线XXVI-XXVI取得。图26对应于根据第一实施例的图4。层级结构L1包括导体层31_1、32_1、34_1、36_1和38_1以及元件层33_1、35_1和37_1。层级结构L2包括导体层31_2、32_2、34_2、36_2和38_2以及元件层33_2、35_2和37_2。

首先，描述层级结构L1。

导体层31_1被提供在半导体衬底20的上方。导体层31_1用作写入位线WBL。导体层31_1在Y方向上延伸。

导体层32_1被提供在导体层31_1的上表面上。导体层32_1用作接触。

元件层33_1提被供在导体层32_1的上表面上。元件层33_1用作开关元件SEL1。导体层32_1和元件层33_1配置垂直结构V1。

导体层34_1被提供在元件层33_1的上表面上。导体层34_1用作布线SOTL。导体层34_1在Y方向上延伸。

元件层35_1被提供在导体层34_1的下表面的与提供元件层33_1的部分不同的部分中。元件层35_1用作开关元件SEL2。元件层35_1配置垂直结构V3。

元件层33_1和35_1由相同的工艺形成。在这种情况下，元件层33_1和35_1被提供在相同的高度处。也就是说，元件层33_1的下表面位于与元件层35_1的下表面相同的XY平面上。而且，元件层33_1和35_1被形成为具有相同的电流电压特性。例如，所有元件层33_1和35_1具有带有折回的电流电压特性。

导体层36_1被提供在元件层35_1的下表面上。导体层36_1用作字线WL。导体层36_1在X方向上延伸。

元件层37_1被提供在导体层34_1的上表面的提供元件层33_1的部分与提供元件层35_1的部分之间的部分中。元件层37_1用作磁阻效应元件MTJ。

导体层38_1被提供在元件层37_1的上表面上。导体层38_1用作读取位线RBL。导体层38_1在Y方向上延伸。

在如上的配置中，层级结构L1中的包括导体层34_1和垂直结构V1、V2和V3的一个组用作具有分别连接到导体层31_1、36_1和38_1的三个端子的一个存储单元MC。

层级结构L2具有与层级结构L1相同的配置。也就是说，导体层31_2、32_2、34_2、36_2和38_2以及元件层33_2、35_2和37_2分别具有与导体层31_1、32_1、34_1、36_1和38_1以及元件层33_1、35_1和37_1相同的结构和相同的功能。因此，层级结构L2中的包括导体层34_2和垂直结构V1、V2和V3的一个组用作具有分别连接到导体层31_2、36_2和38_2的三个端子的一个存储单元MC。

2.4第二实施例的效果

根据第二实施例，开关元件SEL2被连接在布线SOTL与字线WL之间。用作开关元件SEL1的元件层33和用作开关元件SEL2的元件层35被提供在相同的高度处。因此，可以在相同的工艺中形成元件层33和35。因此，可以减少存储单元阵列10的制造负载。当在相同的工艺中形成元件层33和35时，元件层35以与元件层33相同的方式被形成为具有带有折回的电流电压特性。因此，可以维持在写操作期间容易在处于选择状态的存储单元MC中流动更大的写入电流的效果。

在根据第二实施例的磁存储设备中，可以应用根据第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例的配置和操作。在这种情况下，根据第二实施例的磁存储器设备可以展现出与第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例相同的效果。

3.第三实施例

描述了根据第三实施例的磁存储设备。第三实施例与第一实施例和第二实施例的不同之处在于，字线WL由多个存储单元MC共享。在以下的描述中，主要描述与第一实施例不同的配置和操作。可以省略与第一实施例相同的配置和操作的描述。

3.1存储单元阵列的电路配置

图27是示出根据第三实施例的存储单元阵列的电路配置的示例的电路图。

存储单元阵列10包括多个存储单元MC、多个字线WLa和WLb、多个读取位线RBL和多个写入位线WBL。在图27的示例中，在多个存储单元MC中，示出了八个存储单元MC<m,n-1>、MC<m,n>、MC<m,n+1>、MC<m,n+2>、MC<m+1,n-2>、MC<m+1,n-1>、MC<m+1,n>和MC<m+1,n+1>。在多个字线WLa和WLb中，示出了两个字线WLa<m>和WLa<m+1>以及两个字线WLb<m>和WLb<m+1>。在多个读取位线RBL中，示出了五个读取位线RBL<n-2>、RBL<n-1>、RBL<n>、RBL<n+1>和RBL<n+2>。在多个写入位线WBL中，示出了六个写入位线WBL<n-2>、WBL<n-1>、WBL<n>、WBL<n+1>、WBL<n+2>和WBL<n+3>。

存储单元MC<m,n-1>包括被连接到字线WLa<m>的第一端、被连接到写入位线WBL<n-1>的第二端和被连接到读取位线RBL<n-1>的第三端。存储单元MC<m,n>包括被连接到字线WLa<m>的第一端、被连接到写入位线WBL<n+1>的第二端和被连接到读取位线RBL<n>的第三端。存储单元MC<m,n-1>的第一端和存储单元MC<m,n>的第一端由彼此共享。

存储单元MC<m,n+1>包括被连接到字线WLb<m>的第一端、被连接到写入位线WBL<n+1>的第二端和被连接到读取位线RBL<n+1>的第三端。存储单元MC<m,n+2>包括被连接到字线WLb<m>的第一端、被连接到写入位线WBL<n+3>的第二端和被连接到读取位线RBL<n+2>的第三端。存储单元MC<m,n+1>的第一端和存储单元MC<m,n+2>的第一端由彼此共享。

存储单元MC<m+1,n-2>包括被连接到字线WLa<m+1>的第一端、被连接到写入位线WBL<n-2>的第二端和被连接到读取位线RBL<n-2>的第三端。存储单元MC<m+1,n-1>包括被连接到字线WLa<m+1>的第一端、被连接到写入位线WBL<n>的第二端和被连接到读取位线RBL<n-1>的第三端。存储单元MC<m+1,n-2>的第一端和存储单元MC<m+1,n-1>的第一端由彼此共享。

存储单元MC<m+1,n>包括被连接到字线WLb<m+1>的第一端、被连接到写入位线WBL<n>的第二端和被连接到读取位线RBL<n>的第三端。存储单元MC<m+1,n+1>包括被连接到字线WLb<m+1>的第一端、被连接到写入位线WBL<n+2>的第二端和被连接到读取位线RBL<n+1>的第三端。存储单元MC<m+1,n>的第一端和存储单元MC<m+1,n+1>的第一端由彼此共享。

包括八个存储单元MC<m,n-1>、MC<m,n>、MC<m,n+1>、MC<m,n+2>、MC<m+1,n-2>、MC<m+1,n-1>、MC<m+1,n>和MC<m+1,n+1>的该组在行方向和列方向上重复以形成存储单元阵列10。也就是说，在同一行中(例如，第m行)，连接到字线WLa并且在列方向上彼此相邻的两个存储单元MC(例如，MC<m,n-1>和MC<m,n>)和连接到字线WLb<m>并且在列方向上彼此相邻的两个存储单元MC(例如，MC<m,n+1>和MC<m,n+2>)在列方向上被交替地布置。

在如上文所描述的存储单元阵列10中的多个存储单元MC中，描述连接到相同字线WLa并且在列方向上彼此相邻的两个存储单元MC<m,n-1>和MC<m,n>的配置。存储单元MC<m,n-1>包括开关元件SEL1<m,n-1>和SEL2<m,n-1>以及磁阻效应元件MTJ<m,n-1>。存储单元MC<m,n>包括开关元件SEL1<m,n>和SEL2<m,n>以及磁阻效应元件MTJ<m,n>。存储单元MC<m,n-1>和MC<m,n>共享布线SOTL<m,n-1^n>。在该上下文中的符号“n-1^n”指示在列(n-1)与列(n)之间的该布线SOTL桥接/跨接/交叉。

布线SOTL<m,n-1^n>的第一部分被连接到字线WLa<m>。布线SOTL<m,n-1^n>的第二部分被连接到写入位线WBL<n-1>。布线SOTL<m,n-1^n>的第三部分被连接到读取位线RBL<n-1>。布线SOTL<m,n-1^n>的第四部分被连接到写入位线WBL<n+1>。布线SOTL<m,n-1^n>的第五部分被连接到读取位线RBL<n>。

开关元件SEL1<m,n-1>被连接在布线SOTL<m,n-1^n>的第二部分与写入位线WBL<n-1>之间。磁阻效应元件MTJ<m,n-1>被连接在布线SOTL<m,n-1^n>的第三部分与读取位线RBL<n-1>之间。开关元件SEL2<m,n-1>被连接在磁阻效应元件MTJ<m,n-1>与读取位线RBL<n-1>之间。

开关元件SEL1<m,n>被连接在布线SOTL<m,n-1^n>的第四部分与写入位线WBL<n+1>之间。磁阻效应元件MTJ<m,n>被连接在布线SOTL<m,n-1^n>的第五部分与读取位线RBL<n>之间。开关元件SEL2<m,n>被连接在磁阻效应元件MTJ<m,n>与读取位线RBL<n>之间。

3.2存储单元阵列的平面布局

图28是示出根据第三实施例的存储单元阵列的平面布局的示例的平面图。

存储单元阵列10包括垂直结构V1、垂直结构V2、多个垂直结构V3a和多个垂直结构V3b。每一个垂直结构V1包括开关元件SEL1。每一个垂直结构V2包括磁阻效应元件MTJ和开关元件SEL2。

多个写入位线WBL被布置在X方向上。每一个写入位线WBL在Y方向上延伸。

多个字线WLb被提供在多个写入位线WBL的上方。多个字线WLb被布置在Y方向上。每一个字线WLb在X方向上延伸。

多个布线SOTL被提供在多个字线WLb的上方。在平面图中，每一个布线SOTL具有矩形形状。布线SOTL的长边方向和短边方向分别与XY平面中的X方向和Y方向相交。在以下的描述中，布线SOTL的长边方向和短边方向分别被称为P方向和Q方向。由Y方向和P方向形成的角度θ是例如(90-atan(1/3))度。在平面图中，每一个布线SOTL被提供在与一个字线WLb(或WLa)和三个相邻的写入位线WBL重叠的位置处。

多个读取位线RBL被提供在多个布线SOTL的上方。多个读取位线RBL被布置在X方向上。每一个读取位线RBL在Y方向上延伸。在平面图中，每一个读取位线RBL被提供在相邻的两个写入位线WBL之间。

多个字线WLa被提供在多个读取位线RBL的上方。多个字线WLa被布置在Y方向上。每一个字线WLa在X方向上延伸。在平面图中，在重叠位置处提供彼此对应的一个字线WLa和一个字线WLb。

垂直结构V1在Z方向上延伸。在平面图中，垂直结构V1每一个具有圆形形状。每一个垂直结构V1被连接在一个对应的写入位线WBL与一个对应的布线SOTL之间。

垂直结构V2在Z方向上延伸。在平面图中，垂直结构V2每一个具有圆形形状。每一个垂直结构V2被连接在一个对应的读取位线RBL与一个对应的布线SOTL之间。

垂直结构V3a在Z方向上延伸。在平面图中，垂直结构V3a每一个具有圆形形状。每一个垂直结构V3a被连接在一个对应的字线WLa与一个对应的布线SOTL之间。

垂直结构V3b在Z方向上延伸。在平面图中，垂直结构V3b每一个具有圆形形状。每一个垂直结构V3b被连接在一个对应的字线WLb与一个对应的布线SOTL之间。

在如上的配置中，包括一个布线SOTL以及连接到一个对应的布线SOTL的一个垂直结构V1、一个垂直结构V2和一个垂直结构V3a或V3b的组用作一个存储单元MC。而且，布线SOTL和垂直结构V3a由两个存储单元MC共享。布线SOTL和垂直结构V3b由两个存储单元MC共享。

分别为共享相同布线SOTL的两个存储单元MC提供的两个垂直结构V2被布置在P方向上。而且，在平面图中，每个垂直结构V2的中心位于布线SOTL的沿着P方向的对称轴上。也就是说，分别为共享对应布线SOTL的两个存储单元MC提供的布线SOTL和两个垂直结构V2沿着P方向被提供在相同的轴上。两个垂直结构V2可以说是彼此“同轴”。在该上下文中，“相同”包括基本上相同，诸如在正常制造公差等内的图案/位置对齐。

3.3存储单元阵列的剖面结构

图29是示出根据第三实施例的存储单元阵列的剖面结构的示例的剖视图，其沿着图28的线XXIX-XXIX取得。在图29中，示出被连接到字线WLa的配置。

层级结构L1包括导体层41_1、42_1、43_1、46_1、47_1、48_1、49_1、54_1、55_1和56_1以及元件层44_1、45_1、50_1、51_1、52_1和53_1。层级结构L2包括导体层41_2、42_2、43_2、46_2、47_2、48_2、49_2、54_2、55_2和56_2以及元件层44_2、45_2、50_2、51_2、52_2和53_2。

首先，描述层级结构L1。

导体层41_1、42_1和43_1被提供在半导体衬底20的上方。导体层41_1、42_1和43_1用作彼此相邻的写入位线WBL。每一个导体层41_1、42_1和43_1在Y方向上延伸。

元件层44_1和45_1分别被提供在导体层41_1和43_1的上表面上。每一个元件层44_1和45_1用作开关元件SEL1。

导体层46_1和47_1分别被提供在元件层44_1和45_1的上表面上。每一个导体层46_1和47_1用作接触。元件层44_1和导体层46_1配置垂直结构V1。元件层45_1和导体层47_1配置垂直结构V1。

垂直结构V1也可以在导体层42_1的上表面上。然而，导体层42_1上的垂直结构V1与导体层41_1上的垂直结构V1或导体层43_1上的垂直结构V1在P方向上未对齐。图29中未示出具体在导体层42_1上的垂直结构V1。

在P方向上延伸的导体层48_1与导体层46_1的上表面和导体层47_1的上表面接触。导体层48_1用作布线SOTL。在导体层48_1上，与导体层46_1的连接部分和与导体层47_1的连接部分分别对应于布线SOTL的第二部分和第四部分。

导体层49_1以及元件层50_1和51_1被提供在导体层48_1的上表面上。

导体层49_1被提供在导体层42_1的上方。在导体层48_1上，与导体层49_1的连接部分对应于布线SOTL的第一部分。导体层49_1用作接触。

元件层50_1被提供在与导体层46_1的连接部分和与导体层49_1的连接部分之间。元件层51_1被提供在与导体层47_1的连接部分和与导体层49_1的连接部分之间。在导体层48_1上，与元件层50_1的连接部分和与元件层51_1的连接部分分别对应于布线SOTL的第三部分和第五部分。每一个元件层50_1和51_1用作磁阻效应元件MTJ。

元件层52_1和53_1被分别提供在元件层50_1和51_1的上表面上。

每一个元件层52_1和53_1用作开关元件SEL2。元件层50_1和元件层52_1配置垂直结构V2。元件层51_1和元件层53_1配置垂直结构V2。

导体层54_1和55_1被分别提供在元件层52_1和53_1的上表面上。每一个导体层54_1和55_1用作读取位线RBL。每一个导体层54_1和55_1在Y方向上延伸。

在导体层54_1和55_1的上方，导体层56_1被提供在导体层49_1的上表面上。导体层56_1用作字线WLa。导体层56_1在X方向上延伸。

在如上的配置中，层级结构L1中的一个导体层48_1、两个垂直结构V1、两个垂直结构V2和一个垂直结构V3a用作共享导体层49_1和导体层56_1的两个存储单元MC。

层级结构L2具有与层级结构L1相同的配置。也就是说，导体层41_2、42_2、43_2、46_2、47_2、48_2、49_2、54_2、55_2和56_2以及元件层44_2、45_2、50_2、51_2、52_2和53_2分别具有与导体层41_1、42_1、43_1、46_1、47_1、48_1、49_1、54_1、55_1和56_1以及元件层44_1、45_1、50_1、51_1、52_1和53_1相同的结构和相同的功能。因此，层级结构L2中的一个导体层48_2、两个垂直结构V1、两个垂直结构V2和一个垂直结构V3a用作共享导体层49_2和导体层56_2的两个存储单元MC。

图30是示出根据第三实施例的存储单元阵列的剖面结构的示例的剖视图，其沿着图28的线XXX-XXX取得。在图30中，示出被连接到字线WLb的配置。

层级结构L1包括导体层43_1、57_1、58_1、61_1、62_1、63_1、64_1、65_1、70_1和71_1以及元件层59_1、60_1、66_1、67_1、68_1和69_1。层级结构L2包括导体层43_2、57_2、58_2、61_2、62_2、63_2、64_2、65_2、70_2和71_2以及元件层59_2、60_2、66_2、67_2、68_2和69_2。

首先，描述层级结构L1。

图30中的导体层43_1、57_1、58_1、61_1、62_1、63_1、70_1和71_1以及元件层59_1、60_1、66_1、67_1、68_1和69_1的配置与图29中的导体层41_1、42_1、43_1、46_1、47_1、48_1、54_1和55_1以及元件层44_1、45_1、50_1、51_1、52_1和53_1的配置相同。

导体层64_1被提供在导体层63_1的下表面上。

导体层64_1被直接提供在导体层57_1的上方。在导体层63_1上，与导体层64_1的连接部分对应于布线SOTL的第一部分。导体层64_1用作接触。

在导体层57_1的上方，导体层65_1被提供在导体层64_1的下表面上。导体层65_1用作字线WLb。导体层65_1在X方向上延伸。尽管在图30中未具体示出，但是，导体层65_1穿过包括元件层59_1和导体层61_1的垂直结构V1与包括元件层60_1和导体层62_1的垂直结构V1之间。

在如上的配置中，层级结构L1中的一个导体层63_1、两个垂直结构V1、两个垂直结构V2和一个垂直结构V3b用作共享导体层64_1和导体层65_1的两个存储单元MC。

层级结构L2具有与层级结构L1相同的配置。也就是说，导体层43_2、57_2、58_2、61_2、62_2、63_2、64_2、65_2、70_2和71_2以及元件层59_2、60_2、66_2、67_2、68_2和69_2分别具有与导体层43_1、57_1、58_1、61_1、62_1、63_1、64_1、65_1、70_1和71_1以及元件层59_1、60_1、66_1、67_1、68_1和69_1相同的结构和相同的功能。因此，层级结构L2中的一个导体层63_2、两个垂直结构V1、两个垂直结构V2和一个垂直结构V3b用作共享导体层64_2和导体层65_2的两个存储单元MC。

3.4第三实施例的效果

根据第三实施例，布线SOTL<m,n-1^n>包括第一部分、第二部分、第一部分与第二部分之间的第三部分、相对于第一部分在与第二部分的相对侧提供的第四部分、以及第一部分与第四部分之间的第五部分。布线SOTL<m,n-1^n>的第一部分被连接到字线WLa<m>。布线SOTL<m,n-1^n>的第二部分和第四部分被分别连接到写入位线WBL<n-1>和WBL<n+1>。布线SOTL<m,n-1^n>的第三部分和第五部分被分别连接到读取位线RBL<n-1>和RBL<n>。因此，两个存储单元MC<m,n-1>和MC<m,n>可以共享字线WLa<m>。

布线SOTL<m,n+1^n+2>包括第一部分、第二部分、第一部分与第二部分之间的第三部分、相对于第一部分在与第二部分的相对侧提供的第四部分、以及第一部分与第四部分之间的第五部分。布线SOTL<m,n+1^n+2>的第一部分被连接到字线WLb<m>。布线SOTL<m,n+1^n+2>的第二部分和第四部分被分别连接到写入位线WBL<n+1>和WBL<n+3>。布线SOTL<m,n+1^n+2>的第三部分和第五部分被分别连接到读取位线RBL<n+1>和RBL<n+2>。因此，两个存储单元MC<m,n+1>和MC<m,n+2>可以共享字线WLb<m>。

存储单元阵列10包括字线WLa<m>和WLb<m>。字线WLa<m>和WLb<m>在平面图中被设置在重叠位置处。字线WLa<m>被提供在布线SOTL<m,n-1^n>的上方。字线WLb<m>被提供在布线SOTL<m,n+1^n+2>的下方。因此，可以独立地选择被连接到相同的写入位线WBL<n+1>的两个存储单元MC<m,n>和MC<m,n+1>。

布线SOTL具有矩形形状，其长边在与写入位线WBL和读取位线以角度θ(＝90-atan(1/3)度)相交的方向上延伸。因此，当字线WLa和WLb由两个存储单元共享时，磁阻效应元件MTJ可以被设置在最紧密的封装中。

在平面图中，共享布线SOTL的两个垂直结构V2被提供在与对应的布线SOTL相同的轴上。因此，与垂直结构V2未被提供在与布线SOTL相同的轴上的情况相比，可以增加与磁阻效应元件MTJ和布线SOTL的接触面积。因此，在写操作期间，布线SOTL可以将更大的自旋轨道矩注入磁阻效应元件MTJ。

根据第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例的配置和操作可以应用于根据第三实施例的磁存储设备。在这种情况下，根据第三实施例的磁存储设备可以展现与第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例相同的效果。

4.第四实施例

描述根据第四实施例的磁存储设备。第四实施例与第三实施例的不同之处在于，共享布线SOTL的两个垂直结构V2未被提供在与对应的布线SOTL相同的轴上。在以下的描述中，主要描述与第三实施例不同的配置和操作。可以省略与第三实施例相同的配置和操作的描述。

4.1存储单元阵列的平面布局

图31是示出根据第四实施例的存储单元阵列的平面布局的示例的平面图。图31对应于根据第三实施例的图28。

在平面图中，多个垂直结构V2被布置为正方形网格图案形状。因此，在共享布线SOTL的两个存储单元MC中分别提供的两个垂直结构V2被布置在X方向上。然而，布线SOTL的长边方向是P方向。因此，在平面图中，垂直结构V2的中心从布线SOTL的沿着P方向的对称轴偏离到Q方向。

4.2根据第四实施例的效果

根据第四实施例，垂直结构V2可以在X方向和Y方向上以相等的间隔布置。因此，可以减少磁阻效应元件MTJ和开关元件SEL2的处理负载。

根据第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例的配置和操作可以应用于根据第四实施例的磁存储设备。在这种情况下，根据第四实施例的磁存储设备可以展现与第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例相同的效果。

5.第五实施例

描述根据第五实施例的磁存储设备。第五实施例与第三和第四实施例的不同之处在于，所有字线被提供在布线SOTL的上方。在以下的描述中，主要描述与第三实施例不同的配置和操作。可以省略与第三实施例相同的配置和操作的描述。

5.1存储单元阵列的平面布局

图32是示出根据第五实施例的存储单元阵列的平面布局的示例的平面图。图32对应于根据第三实施例的图28。

存储单元阵列10包括多个字线WLa'和WLb'，以代替多个字线WLa和WLb。存储单元阵列10还包括垂直结构V3a'和V3b'，以代替垂直结构V3a和V3b。

多个字线WLa'和WLb'被提供在多个读取位线RBL的上方。多个字线WLa'和WLb'在Y方向上被交替布置。每一个字线WLa'和WLb'在X方向上延伸。字线WLa'之间和WLb'之间在Y方向上的间隔(间距)是根据第三实施例的字线WLa在Y方向上的间隔的一半和字线WLb在Y方向上的间隔的一半。

垂直结构V3a'在Z方向上延伸。在平面图中，垂直结构V3a'每一个具有圆形形状。每一个垂直结构V3a'被连接在一个对应的字线WLa'与一个对应的布线SOTL之间。

垂直结构V3b'在Z方向上延伸。在平面图中，垂直结构V3b'每一个具有圆形形状。每一个垂直结构V3b'被连接在一个对应的字线WLb'与一个对应的布线SOTL之间。

5.2第五实施例的效果

根据第五实施例，多个字线WLa'和WLb'可以被设置在相同的高度(水平)处。因此，可以在相同的工艺中形成多个字线WLa'和WLb'。因此，可以减少存储单元阵列10的制造负载。

根据第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例的配置和操作可以应用于根据第五实施例的磁存储设备。在这种情况下，根据第五实施例的磁存储设备可以展现与第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例相同的效果。

第四实施例的配置可以应用于根据第五实施例的磁存储设备。在这种情况下，根据第五实施例的磁存储设备可以展现与第四实施例相同的效果。

6.第六实施例

描述根据第六实施例的磁存储设备。第六实施例与第三实施例的不同之处在于，布线SOTL被布置成与字线WL平行。在以下的描述中，主要描述与第三实施例不同的配置和操作。可以省略与第三实施例相同的配置和操作的描述。

6.1存储单元阵列的电路配置

图33是示出根据第六实施例的存储单元阵列的电路配置的示例的电路图。图33对应于根据第三实施例的图27。

该实施例的存储单元阵列10包括多个存储单元MC、多个字线WL、多个读取位线RBL和多个写入位线WBL。在图33中，在多个存储单元MC中，示出了八个存储单元MC<m,n-1>、MC<m,n>、MC<m,n+1>、MC<m,n+2>、MC<m+1,n-1>、MC<m+1,n>、MC<m+1,n+1>和MC<m+1,n+2>。在多个字线WL中，示出了两个字线WL<m>和WL<m+1>。在多个读取位线RBL中，示出了四个读取位线RBL<n-1>、RBL<n>、RBL<n+1>和RBL<n+2>。在多个写入位线WBL中，示出了四个写入位线WBL<n-1>、WBL<n>、WBL<n+1>和WBL<n+2>。

存储单元MC<m,n-1>包括被连接到字线WL<m>的第一端、被连接到写入位线WBL<n-1>的第二端和被连接到读取位线RBL<n-1>的第三端。存储单元MC<m,n>包括被连接到字线WL<m>的第一端、被连接到写入位线WBL<n>的第二端和被连接到读取位线RBL<n>的第三端。存储单元MC<m,n-1>的第一端和存储单元MC<m,n>的第一端由彼此共享。

存储单元MC<m,n+1>包括被连接到字线WL<m>的第一端、连接到写入位线WBL<n+1>的第二端和被连接到读取位线RBL<n+1>的第三端。存储单元MC<m,n+2>包括被连接到字线WL<m>的第一端、被连接到写入位线WBL<n+2>的第二端和被连接到读取位线RBL<n+2>的第三端。存储单元MC<m,n+1>的第一端和存储单元MC<m,n+2>的第一端由彼此共享。

存储单元MC<m+1,n-1>包括被连接到字线WL<m+1>的第一端、被连接到写入位线WBL<n-1>的第二端和被连接到读取位线RBL<n-1>的第三端。存储单元MC<m+1,n>包括被连接到字线WL<m+1>的第一端、被连接到写入位线WBL<n>的第二端和被连接到读取位线RBL<n>的第三端。存储单元MC<m+1,n-1>的第一端和存储单元MC<m+1,n>的第一端由彼此共享。

存储单元MC<m+1,n+1>包括被连接到字线WL<m+1>的第一端、被连接到写入位线WBL<n+1>的第二端和被连接到读取位线RBL<n+1>的第三端。存储单元MC<m+1,n+2>包括被连接到字线WL<m+1>的第一端、被连接到写入位线WBL<n+2>的第二端和被连接到读取位线RBL<n+2>的第三端。存储单元MC<m+1,n+1>的第一端和存储单元MC<m+1,n+2>的第一端由彼此共享。

包括八个存储单元MC<m,n-1>、MC<m,n>、MC<m,n+1>、MC<m,n+2>、MC<m+1,n-1>、MC<m+1,n>、MC<m+1,n+1>和MC<m+1,n+2>的该组在行方向和列方向上重复以形成存储单元阵列10。

在上文所描述的存储单元阵列10中的多个存储单元MC中，描述被连接到相同字线WL并且在列方向上彼此相邻的两个存储单元MC<m,n-1>和MC<m,n>的配置。存储单元MC<m,n-1>包括开关元件SEL1<m,n-1>和SEL2<m,n-1>以及磁阻效应元件MTJ<m,n-1>。存储单元MC<m,n>包括开关元件SEL1<m,n>和SEL2<m,n>以及磁阻效应元件MTJ<m,n>。存储单元MC<m,n-1>和MC<m,n>共享布线SOTL<m,n-1^n>。

布线SOTL<m,n-1^n>包括第一部分、第二部分、第三部分、第四部分和第五部分。布线SOTL<m,n-1^n>的第三部分被提供在布线SOTL<m,n-1^n>的第一部分与布线SOTL<m,n-1^n>的第二部分之间。布线SOTL<m,n-1^n>的第四部分相对于布线SOTL<m,n-1^n>的第一部分被提供在与布线SOTL<m,n-1^n>的第二部分的相对侧。布线SOTL<m,n-1^n>的第五部分被提供在布线SOTL<m,n-1^n>的第一部分与布线SOTL<m,n-1^n>的第四部分之间。

布线SOTL<m,n-1^n>的第一部分被连接到字线WL<m>。布线SOTL<m,n-1^n>的第二部分被连接到写入位线WBL<n-1>。布线SOTL<m,n-1^n>的第三部分被连接到读取位线RBL<n-1>。布线SOTL<m,n-1^n>的第四部分被连接到写入位线WBL<n>。布线SOTL<m,n-1^n>的第五部分被连接到读取位线RBL<n>。

开关元件SEL1<m,n>被连接在布线SOTL<m,n-1^n>的第四部分与写入位线WBL<n>之间。磁阻效应元件MTJ<m,n>被连接在布线SOTL<m,n-1^n>的第五部分与读取位线RBL<n>之间。开关元件SEL2<m,n>被连接在磁阻效应元件MTJ<m,n>与读取位线RBL<n>之间。

6.2存储单元阵列的平面布局

图34是示出根据第六实施例的存储单元阵列的平面布局的示例的平面图。图34对应于根据第三实施例的图28。

存储单元阵列10包括垂直结构V1、垂直结构V2和垂直结构V3。每一个垂直结构V1包括开关元件SEL1。每一个垂直结构V2包括磁阻效应元件MTJ和开关元件SEL2。

多个字线WL被布置在Y方向上。每一个字线WL在X方向上延伸。

多个写入位线WBL被提供在多个字线WL的上方。多个写入位线WBL被布置在X方向上。每一个写入位线WBL在Y方向上延伸。

多个布线SOTL被提供在多个写入位线WBL的上方。在平面图中，每一个布线SOTL具有矩形形状。多个布线SOTL的长边方向和短边方向分别平行于X方向和Y方向。也就是说，布线SOTL的长边方向与写入位线WBL正交。在平面图中，多个布线SOTL中的每一个被提供在与一个字线WL、两个相邻的写入位线WBL和两个相邻的读取位线RBL重叠的位置处。

多个读取位线RBL被提供在多个布线SOTL的上方。多个读取位线RBL被布置在X方向上。每一个读取位线RBL在Y方向上延伸。在平面图中，两个读取位线RBL被提供在两个相邻的写入位线WBL之间。

垂直结构V3在Z方向上延伸。在平面图中，垂直结构V3每一个具有圆形形状。每一个垂直结构V3被连接在一个对应的字线WL与一个对应的布线SOTL之间。

在如上的配置中，包括一个布线SOTL以及连接到一个对应的布线SOTL的一个垂直结构V1、一个垂直结构V2和一个垂直结构V3的组用作一个存储单元MC。而且，布线SOTL和垂直结构V3由两个存储单元MC共享。

分别为共享布线SOTL的两个存储单元MC提供的两个垂直结构V2被布置在X方向上。在平面图中，垂直结构V2的中心位于布线SOTL的沿着X方向的对称轴上。也就是说，分别为共享相同布线SOTL的两个存储单元MC提供的布线SOTL和两个垂直结构V2沿着X方向被提供在相同的轴上。

6.3根据第六实施例的效果

根据第六实施例，布线SOTL具有矩形形状，其长边在与写入位线WBL和读取位线以90度相交的方向上延伸。因此，当字线WL由两个存储单元共享时，可以设置磁阻效应元件MTJ。

在平面图中，共享布线SOTL的两个垂直结构V2被提供在与对应的布线SOTL相同的轴上。因此，与垂直结构V2未被提供在与布线SOTL相同的轴上的情况相比，可以增加磁阻效应元件MTJ与布线SOTL之间的接触面积。因此，以与第三实施例相同的方式，在写操作期间，布线SOTL可以将更大的自旋轨道矩注入磁阻效应元件MTJ。

根据第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例的配置和操作可以应用于根据第六实施例的磁存储设备。在这种情况下，根据第六实施例的磁存储设备可以展现与第一实施例的第一修改例、第一实施例的第二修改例和第一实施例的第三修改例相同的效果。

7.其他

在上文所描述的第一至第六实施例以及第一至第三修改例中，示出了其中两个层级结构L1和L2被堆叠在半导体衬底20之上的存储单元阵列10，但实施例不限于此。例如，具有相同结构的三个或更多个层级结构可以被堆叠在半导体衬底20之上。例如，一个层级结构可以被堆叠在半导体衬底20之上。

尽管已经描述了某些实施例，但是这些实施例仅以示例的方式呈现，并且不旨在限制本公开的范围。实际上，可以以各种其他形式实现本文所描述的新颖实施例；此外，可以做出本文所描述的实施例的形式的各种省略、替代和改变而不脱离本公开的精神。所附的权利要求及其等同物旨在覆盖如落入本公开的范围和精神内的这种形式或修改。

标记的解释

1：磁存储设备

10：存储单元阵列

11：行选择电路

12：列选择电路

13：解码电路

14：写电路

15：读电路

16：电压产生电路

17：输入/输出电路

18：控制电路

20：半导体衬底

21、23、24、25、29、31、32、34、36、38、41、42、43、46、47、48、49、54、55、56、57、58、61、62、63、64、65、70、71:导体层

22、27、28、33、35、37、44、45、50、51、52、53、59、60、66、67、68、69:元件层

24a：反铁磁层

24b、27a、27a'、27c、27c'、27e、27e':铁磁层

24c、24c'、27b、27d:非磁性层

Claims

1.一种磁存储设备，包括：

第一导体层；

第二导体层；

第三导体层；

三端式的第一存储单元，其被连接到所述第一导体层、所述第二导体层和所述第三导体层，其中，

所述第一存储单元包括：

第四导体层，其包括被连接到所述第一导体层的第一部分、被连接到所述第二导体层的第二部分、以及被连接到所述第三导体层的第三部分，

第一磁阻效应元件，其被连接在所述第三导体层与所述第四导体层之间，

两端式的第一开关元件，其被连接在所述第二导体层与所述第四导体层之间，以及

两端式的第二开关元件，其被连接在所述第一导体层与所述第三导体层之间。

2.根据权利要求1所述的磁存储设备，其中，所述第一开关元件具有带折回的电流电压特性。

3.根据权利要求1所述的磁存储设备，其中，所述第二开关元件被连接在所述第三导体层与所述第一磁阻效应元件之间。

4.根据权利要求3所述的磁存储设备，其中，所述第二开关元件具有无折回的电流电压特性。

5.根据权利要求3所述的磁存储设备，还包括：

第五导体层；

第六导体层；以及

三端式的第二存储单元，其被连接到所述第一导体层、所述第五导体层和所述第六导体层，其中，

所述第四导体层包括被连接到所述第五导体层的第四部分和被连接到所述第六导体层的第五部分，以及

所述第二存储单元与所述第一存储单元共享所述第四导体层，并且所述第二存储单元包括：

第二磁阻效应元件，其被连接在所述第六导体层与所述第四导体层之间，

两端式的第三开关元件，其被连接在所述第五导体层与所述第四导体层之间，以及

两端式的第四开关元件，其被连接在所述第六导体层与所述第二磁阻效应元件之间。

6.根据权利要求5所述的磁存储设备，其中，

所述第一导体层和所述第四导体层在第一方向上延伸，

所述第二导体层和所述第三导体层在与所述第一方向相交的第二方向上延伸，以及

当从与包括所述第一方向和所述第二方向的平面相交的第三方向观看时：

所述第一磁阻效应元件和所述第二开关元件与所述第三导体层和所述第四导体层重叠，

所述第一开关元件与所述第二导体层和所述第四导体层重叠，

所述第二磁阻效应元件和所述第四开关元件与所述第六导体层和所述第四导体层重叠，以及

所述第一开关元件与所述第五导体层和所述第四导体层重叠。

7.根据权利要求6所述的磁存储设备，其中，所述第一磁阻效应元件和所述第二磁阻效应元件沿着所述第一方向彼此对齐。

8.根据权利要求5所述的磁存储设备，其中，

所述第一导体层在第一方向上延伸，

所述第二导体层和所述第三导体层在与所述第一方向相交的第二方向上延伸，

所述第四导体层在与所述第一方向和所述第二方向都相交但在与所述第一方向和所述第二方向相同的平面内的第四方向上延伸，以及

所述第三开关元件与所述第五导体层和所述第四导体层重叠。

9.根据权利要求8所述的磁存储设备，其中，由所述第二方向和所述第四方向形成的角度是(90-atan(1/3))度。

10.根据权利要求8所述的磁存储设备，其中，所述第一磁阻效应元件和所述第二磁阻效应元件沿着所述第四方向彼此对齐。

11.根据权利要求8所述的磁存储设备，其中，

所述第一磁阻效应元件和所述第二磁阻效应元件沿着所述第一方向彼此对齐，以及

所述第一磁阻效应元件的中心和所述第二磁阻效应元件的中心偏离所述第四导体层的沿着所述第四方向的中心轴。

12.根据权利要求8所述的磁存储设备，还包括：

在所述第一方向上延伸的第七导体层；

在所述第二方向上延伸的第八导体层；

在所述第二方向上延伸的第九导体层；

在所述第二方向上延伸的第十导体层；

三端式的第三存储单元，其被连接到所述第七导体层、所述第五导体层和所述第八导体层；以及

三端式的第四存储单元，其被连接到所述第七导体层、所述第九导体层和所述第十导体层，其中，

所述第三存储单元包括：

第十一导体层，其在所述第四方向上延伸，并且包括被连接到所述第七导体层的第六部分、被连接到所述第五导体层的第七部分、被连接到所述第八导体层的第八部分、被连接到所述第九导体层的第九部分、以及被连接到所述第十导体层的第十部分，

第三磁阻效应元件，其被连接在所述第八导体层与所述第十一导体层之间，

两端式的第五开关元件，其被连接在所述第五导体层与所述第十一导体层之间，以及

两端式的第六开关元件，其被连接在所述第八导体层与所述第三磁阻效应元件之间；以及

所述第四存储单元与所述第三存器单元共享所述第十一导体层，并且所述第四存储单元包括：

第四磁阻效应元件，其被连接在所述第十导体层与所述第十一导体层之间，

两端式的第七开关元件，其被连接在所述第九导体层与所述第十一导体层之间，以及

两端式的第八开关元件，其被连接在所述第十导体层与所述第四磁阻效应元件之间。

13.根据权利要求12所述的磁存储设备，其中，当从所述第三方向观看时，所述第一导体层位于所述第四导体层和所述第十一导体层的与所述第七导体层相对的一侧。

14.根据权利要求12所述的磁存储设备，其中，当从所述第三方向观看时，所述第一导体层位于所述第四导体层和所述第十一导体层的与所述第七导体层相同的一侧。

15.根据权利要求3所述的磁存储设备，其中，

所述第一导体层在第一方向上延伸，

所述第二导体层、所述第三导体层和所述第四导体层在与所述第一方向相交的第二方向上延伸，以及

所述第一磁阻效应元件和所述第二开关元件与所述第三导体层和所述第四导体层重叠，以及

所述第一开关元件与所述第二导体层和所述第四导体层重叠。

16.根据权利要求15所述的磁存储设备，其中，

所述第一磁阻效应元件包括：

第一铁磁层，其具有与所述平面正交的磁化方向，

第二铁磁层，其具有与所述平面正交的磁化方向，以及

所述第一铁磁层与所述第二铁磁层之间的第一非磁性层，

所述第四导体层包括：

第二非磁性层，其位于所述第一铁磁层的与所述第一非磁性层相对的一侧，以及

第三铁磁层，其位于所述第二非磁性层的与所述第一铁磁层相对的一侧，以及

所述第二非磁性层包含选自铂、钯、金和银中的至少一种元素。

17.根据权利要求15所述的磁存储设备，其中，

所述第一磁阻效应元件包括：

第一铁磁层，其具有与所述平面正交的磁化方向，

第二铁磁层，其具有与所述平面正交的磁化方向，以及

所述第一铁磁层与所述第二铁磁层之间的第一非磁性层，

所述第四导体层包括第二非磁性层，所述第二非磁性层位于所述第一铁磁层的与所述第一非磁性层相对的一侧，以及

所述第二非磁性层包含选自铂、钯、金、银、铪、钽和钨中的至少一种元素。

18.根据权利要求15所述的磁存储设备，其中，

所述第一磁阻效应元件包括：

第一铁磁层，其具有与所述平面正交的磁化方向，

第二铁磁层，其具有与所述平面正交的磁化方向，以及

所述第一铁磁层与所述第二铁磁层之间的第一非磁性层，

19.根据权利要求1所述的磁存储设备，其中，所述第二开关元件被连接在所述第一导体层与所述第四导体层之间。

20.根据权利要求19所述的磁存储设备，其中，所述第二开关元件具有带有折回的电流电压特性。

21.根据权利要求19所述的磁存储设备，其中，

所述第一导体层在第一方向上延伸，

所述第一磁阻效应元件与所述第三导体层和所述第四导体层重叠，

所述第一开关元件与所述第二导体层和所述第四导体层重叠，以及

所述第二开关元件与所述第一导体层和所述第四导体层重叠。

22.根据权利要求1所述的磁存储设备，还包括：

第十二导体层；

第十三导体层；

第十四导体层；以及

三端式的第五存储单元，其被连接到所述第十二导体层、所述第十三导体层和所述第十四导体层，其中，

所述第五存储单元包括：

第十五导体层，其包括：

被连接到所述第十二导体层的第十一部分，

被连接到所述第十三导体层的第十二部分，以及

被连接到所述第十四导体层的第十三部分，

第五磁阻效应元件，其被连接在所述第十四导体层与所述第十五导体层之间，

两端式的第九开关元件，其被连接在所述第十三导体层与所述第十五导体层之间，以及

两端式的第十开关元件，其被连接在所述第十二导体层与所述第十四导体层之间，以及

所述第五存储单元位于所述第一存储单元的与衬底相对的一侧。