CN115763274A - 一种集成式芯片封装方法、封装单元、基板及电子产品 - Google Patents
一种集成式芯片封装方法、封装单元、基板及电子产品 Download PDFInfo
- Publication number
- CN115763274A CN115763274A CN202211394149.3A CN202211394149A CN115763274A CN 115763274 A CN115763274 A CN 115763274A CN 202211394149 A CN202211394149 A CN 202211394149A CN 115763274 A CN115763274 A CN 115763274A
- Authority
- CN
- China
- Prior art keywords
- substrate
- partition
- forming
- shielding column
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 60
- 238000005192 partition Methods 0.000 claims abstract description 105
- 230000008569 process Effects 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 35
- 239000005022 packaging material Substances 0.000 claims abstract description 30
- 238000012858 packaging process Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000010949 copper Substances 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229940126214 compound 3 Drugs 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010137 moulding (plastic) Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明公开了一种集成式芯片封装方法、封装单元、基板及电子产品。该封装方法包括以下步骤：在基板上预先制备分区屏蔽柱；在分区屏蔽柱的两侧分别设置不同芯片或器件；通过塑封工艺形成不低于分区屏蔽柱的塑封材；切割为封装单元后，在塑封材外表面覆盖与分区屏蔽柱连接的电磁屏蔽层。本发明通过在基板表面预制铜柱实现分区屏蔽，工艺简单，成本低。
Description
技术领域
本发明涉及一种集成式芯片封装方法，同时也涉及相应的集成式芯片封装单元，还涉及相应的集成式芯片封装用基板及电子产品，属于芯片封装技术领域。
背景技术
为适应智能手机、平板电脑、笔记本电脑等便携式电子产品小、轻、薄、低成本等需求，半导体器件的小型化和低成本的要求越来越高，各种新型的芯片封装技术，例如芯片尺寸封装(CSP)、多芯片组件(MCM)和系统级封装(SIP)技术应运而生。
系统级封装(SIP)技术是将不同功能的芯片和被动器件集成在一个封装内形成具有复杂功能的模块，以使整机系统小型化，提高半导体功能和密度。在SIP模块中，不同器件间的信号会产生电磁干扰(简写为EMI)，进而影响整个模块的功能。对此，分区屏蔽(Compartmental Shielding，简写为CPS)技术是一种有效的电磁屏蔽方式。
目前，主流的分区屏蔽技术采用如下的工艺流程：将芯片和被动器件贴装到基板上，随后将基板塑封，接着采用激光贯穿位于器件间的塑封料，将基板表面的接地焊盘露出，并在激光形成的沟槽内注入导电胶水形成屏蔽体。最后采用溅射、喷涂、电镀等方式在封装表面形成一层导电屏蔽层。接地的导电屏蔽层和导电胶水共同作用实现了SIP模块相对其它器件的电磁屏蔽以及模块内不同器件间的屏蔽。但是，现有分区屏蔽技术的缺点在于激光开槽及填充导电胶水的工艺复杂。此外，用于填充的导电胶水价格昂贵且流动性差，对沟槽的填充性不好，容易产生空隙或孔洞，使整个模组的屏蔽性能弱化。
为此，业界需要一种工艺简单、成本低并且屏蔽效果良好的SIP封装结构。
发明内容
本发明所要解决的首要技术问题在于提供一种集成式芯片封装方法。
本发明所要解决的另一技术问题在于提供一种集成式芯片封装单元。
本发明所要解决的又一技术问题在于提供一种集成式芯片封装用基板及电子产品。
为了实现上述目的，本发明采用以下的技术方案：
根据本发明实施例的第一方面，提供一种集成式芯片封装方法，包括以下步骤：
在基板上预先制备分区屏蔽柱；
在所述分区屏蔽柱的两侧分别设置不同芯片或器件；
通过塑封工艺形成不低于所述分区屏蔽柱的塑封材；
切割为封装单元后，在所述塑封材外表面覆盖与所述分区屏蔽柱连接的电磁屏蔽层。
其中较优地，所述在基板上预先制备分区屏蔽柱的步骤包括：
S11：在基板基材上形成接地连接垫；
S12：在基板基材和接地连接垫上覆盖干膜；
S13：在接地连接垫上形成贯穿干膜的填充孔；
S14：利用填充孔中形成分区屏蔽柱。
其中较优地，所述在基板上预先制备分区屏蔽柱的步骤包括：
S311：在基板基材上形成接地连接垫；
S312：在基板基材和接地连接垫上覆盖干膜；
S313：在接地连接垫上形成贯穿干膜的填充孔；
S314：利用填充孔中形成分区屏蔽柱。
其中较优地，在通过塑封工艺形成不低于所述分区屏蔽柱的塑封材的步骤中包括：
通过塑封工艺形成高于所述分区屏蔽柱的塑封材；
利用开槽工艺，使所述分区屏蔽柱上方的塑封材料被去除，直到所述分区屏蔽柱从所述塑封材中暴露出来。
其中较优地，在通过塑封工艺形成不低于所述分区屏蔽柱的塑封材的步骤中包括，形成与所述分区屏蔽柱高度相同的塑封材。
根据本发明实施例的第二方面，提供一种集成式芯片封装方法，包括以下步骤：
将第一芯片或器件连接到基板的接地连接垫的一侧，然后将预先制备的分区屏蔽柱焊接到基板上的接地连接垫上；
在所述分区屏蔽柱的另一侧将第二芯片或器件连接到基板；
通过塑封工艺形成不低于所述分区屏蔽柱的塑封材；
切割为封装单元后，在所述塑封材外表面覆盖与所述分区屏蔽柱连接的电磁屏蔽层。
其中较优地，所述分区屏蔽柱是预先制备的金属柱体。
其中较优地，在通过塑封工艺形成不低于所述分区屏蔽柱的塑封材的步骤中，包括如下子步骤：
通过塑封工艺形成高于所述分区屏蔽柱的塑封材；
利用开槽工艺，使所述分区屏蔽柱上方的塑封材料被去除，直到所述分区屏蔽柱从所述塑封材中暴露出来。
其中较优地，在通过塑封工艺形成不低于所述分区屏蔽柱的塑封材的步骤中包括，形成与所述分区屏蔽柱高度相同的塑封材。
根据本发明实施例的第三方面，提供一种基板，包括基板基材，形成在基板基材上的接地连接垫，以及连接在接地连接垫上的分区屏蔽柱。
其中较优地，所述分区屏蔽柱是预先制备的金属柱体，通过焊接连接到所述基板。
其中较优地，制备所述分区屏蔽柱，包括以下步骤：
S11：在基板基材上形成接地连接垫；
S12：在基板基材和接地连接垫上覆盖干膜；
S13：在接地连接垫上形成贯穿干膜的填充孔；
S14：利用填充孔中形成分区屏蔽柱。
根据本发明实施例的第四方面，提供一种集成式芯片封装单元，由前述的集成式芯片封装方法制备得到。
根据本发明实施例的第五方面，提供一种电子产品，其中包括如前述的集成式芯片封装单元。
与现有技术相比较，本发明具有以下的技术效果：在基板表面预制铜柱实现分区屏蔽，相较于常见的分区屏蔽方案，其优势在于工艺简单、成本低、制程短，同时能获得与现有的分区屏蔽技术相当的屏蔽效果。
附图说明
图1是本发明第一实施例中，集成式芯片封装方法的流程示意图；
图2是本发明第二实施例中，集成式芯片封装方法的流程示意图；
图3是本发明第三实施例中，集成式芯片封装方法的流程示意图；
图4是本发明第四实施例中，集成式芯片封装方法的流程示意图；
图5是本发明第五实施例中，集成式芯片封装方法的流程示意图；
图6是本发明第六实施例中，集成式芯片封装方法的流程示意图；
图7A是本发明第七实施例中，集成式芯片封装用基板的一种结构示意图；
图7B是本发明第七实施例中，集成式芯片封装用基板的另一种结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
<第一实施例>
如图1所示，本发明第一实施例提供的集成式芯片封装方法，至少包括以下步骤。
S1：预先制备分区屏蔽柱。
其中，预先制备屏蔽柱，包括以下子步骤：
S11：在基板基材21上形成接地连接垫11。
S12：在基板基材21和接地连接垫11上覆盖干膜2。
在本实施例中，干膜2是光固胶，但也可以选用其他胶体。
优选的，干膜2的高度根据最终的封装单元中的塑封体3的高度来选择，两者的高度一致。或者，干膜2的高度根据要形成的屏蔽柱211的高度来选择。
S13：在接地连接垫11上形成贯穿干膜2的填充孔21。
在本实施例中，由于干膜2是光固胶，所以采用曝光工艺可以在接地连接垫11上形成填充孔21。填充孔21从接地连接垫11的上表面贯穿整个干膜2，即填充孔21将干膜2分割为独立的两部分。
S14：利用填充孔21中形成分区屏蔽柱211。
在本实施例中，利用电镀工艺在填充孔21中形成分区屏蔽柱211。但也可以利用其他工艺在填充孔21中填充金属材料以形成分区屏蔽柱211。
S2：在基板1表面的分区屏蔽柱211的两侧分别设置不同芯片或器件。
由于在步骤S1中已在基板表面预制了分区屏蔽柱211，所以在步骤S2中可以在分区屏蔽柱211的两侧的基板1的表面分别设置不同的芯片、器件等元器件。在此并不限制芯片或器件的具体结构或类别，可以是相互有电磁干扰或没有电磁干扰；可以是通过焊接、贴装、引线键合等工艺与基板连接。
但是，优选的情况下，位于分区屏蔽柱211的两侧的芯片或器件之间具有电磁干扰，则可以更好的发挥本发明所提供的分区屏蔽柱211的电磁屏蔽作用，因此更适于本发明的应用场景，但是这并不构成对本发明的应用场景的限制。
步骤S2，具体包括以下子步骤：
S2A：在分区屏蔽柱211的一侧的基板表面设置第一芯片或器件；
S2B：在分区屏蔽柱211的另一侧的基板表面设置第二芯片或器件。
第一芯片或器件、第二芯片或器件与基板之间的连接方式可以是多种，例如焊接、贴装、引线键合等。
第一芯片或器件以第二芯片或器件之间中，一个被会另一个电磁干扰(在没有分区屏蔽柱211的情况下)，也可以不会干扰。在本实施例中，第一芯片或器件为倒装(FC)芯片，为滤波器芯片，需要避免来自第二芯片或器件的电磁干扰。
为此，在步骤S21中先将第一芯片或器件(包括第一芯片22和第一器件23)以贴装或焊接方式连接到基板的分区屏蔽柱211的一侧；经回流，助焊剂清洗，然后在步骤S22中对第二芯片或器件(包括第二芯片24)以引线25进行引线键合到基板的分区屏蔽柱211的另一侧。
S3：通过塑封工艺形成高于分区屏蔽柱211的塑封材3。
在已承载第一芯片或器件、第二芯片或器件的基板1上，通常常规的塑封工艺形成高于分区屏蔽柱211的塑封材3。
S4：利用减薄工艺，使塑封材3的高度降低，直到与分区屏蔽柱211平齐。
S5：切割为封装单元后，在塑封材3外表面覆盖与分区屏蔽柱211连接的电磁屏蔽层。
所述电磁屏蔽层为金属层，通常包括三层结构，分别为不锈钢层，铜层和不锈钢层。在本实施例中，不限于电镀、溅射等方式形成电磁屏蔽层。
<第二实施例>
本实施例与第一实施例类似，只是塑封工艺不同。具体而言，本实施例所提供的集成式芯片封装方法，包括以下步骤。
S21：预先制备分区屏蔽柱211；
S22：在基板1表面的分区屏蔽柱211的两侧分别设置不同芯片或器件；
S23：通过塑封工艺形成与分区屏蔽柱211高度相同的塑封材3；
S25：切割为封装单元后，在塑封材3外表面覆盖与分区屏蔽柱211连接的电磁屏蔽层。
由于本实施例中，步骤S23直接形成的是与分区屏蔽柱211平齐的塑封材3，所以可以省略第一实施例中的减薄工艺(步骤S24)。
在步骤S23中，为了实现与分区屏蔽柱211平齐的塑封材3，如图2所示，在塑封时采用薄膜辅助封装技术(FAM-Film Assisted Molding，FAM)工艺。通过在模腔内预置一层薄膜31来控制塑封材料的厚度，使得分区屏蔽柱211在塑封后能直接从塑封材3的上表面露出。因此，本实施例中塑封后不需要进行研磨减薄，可直接沉积电磁屏蔽层以实现分区屏蔽。
<第三实施例>
如图3所示，本实施例与第一实施例的区别在于分区屏蔽柱的高度不同。
S31：预先制备分区屏蔽柱211A；
预先制备屏蔽柱的步骤S31中具体包括以下步骤：
S311：在基板基材1上形成接地连接垫11。
S312：在基板基材1和接地连接垫11上覆盖干膜2A。
本实施例中的干膜2A的高度比第一实施例中的干膜的高度低。
但是，本实施例中的干膜2A的高度也可以与第一实施例中的干膜的高度相同。
S313：在接地连接垫11上形成贯穿干膜2A的填充孔21A。
在本实施例中，由于干膜2A是光固胶，所以采用曝光工艺可以在接地连接垫11上形成填充孔21A。填充孔21A从接地连接垫11的上表面贯穿整个干膜2A，即填充孔21A将干膜2A分割为独立的两部分。
S314：利用填充孔21A中形成分区屏蔽柱211A。
如果在步骤S312中覆盖的干膜2A的高度比第一实施例中的干膜的高度低，那么填充孔21A的高度比第一实施例中的填充孔21高度相应低。因此，可以在步骤S314中将填充孔21A填充满金属，以获得高度低于第一实施例的分区屏蔽柱211A。换言之，本实施例中在步骤S314中的分区屏蔽柱211A低于最终的封装单元中的塑封材3的高度。
如果在步骤S312中覆盖的干膜2A的高度与第一实施例中的干膜的高度相同，那么填充孔21A的高度与第一实施例中的填充孔21高度相应低。因此，可以在步骤S314中在填充孔21A内填充的金属不填满填充孔21A，这样也能获得高度低于封装单元中的塑封材3的高度的分区屏蔽柱211A。通过控制电镀时间，就能实现电镀的分区屏蔽柱211A的高度减小，例如为第一实施例中的一半。
S32：在基板1表面的分区屏蔽柱211A的两侧分别设置不同芯片或器件；
S33：通过塑封工艺形成高于分区屏蔽柱211A的塑封材3A；
S34：利用开槽工艺，使分区屏蔽柱211A上方的塑封材料被去除，直到分区屏蔽柱211A从塑封材3A中暴露出来；
在本实施例中，由于分区屏蔽柱211A低于塑封材3A，所以通过激光开槽工艺将分区屏蔽柱211A上方的塑封材料去除后，形成凹槽32，才能使分区屏蔽柱211A从塑封材3A的凹槽32中露出中。即，凹槽32与分区屏蔽柱211A对齐。
S35：切割为封装单元后，在塑封材3A外表面覆盖与分区屏蔽柱211A连接的电磁屏蔽层4A。
电磁屏蔽层可以采用沉积、溅射工艺形成在塑封材3A(包括凹槽32)的表面，以与分区屏蔽柱211A电连接。
本实施例中，减少了电镀时间且不需要进行研磨，在成本及可靠性方面具备优势。
<第四实施例>
如图4所示，本实施例中的分区屏蔽柱211B的预制方式不同于第一实施例，采用焊接方式，并采用表面贴装(SMT)工艺将预制成型的“T”形/“I”形金属柱体焊接到基板1的接地连接垫11的位置。
具体而言，本实施例所提供的集成式芯片封装方法，包括以下步骤。
S41：将第一芯片或器件22连接到基板的接地连接垫11的一侧，然后将预先制备的分区屏蔽柱211B焊接到基板上的接地连接垫11上。
在此，分区屏蔽柱211B是T形或I形金属柱体，预先制备。待完成步骤S41后，以焊接方式连接到接地连接垫11上。
S42：在分区屏蔽柱211B的另一侧将第二芯片或器件24连接到基板1；
S43：通过塑封工艺形成高于分区屏蔽柱211B的塑封材3；
S44：利用减薄工艺，使塑封材3的高度降低，直到与分区屏蔽柱211平齐；
S45：切割为封装单元后，在塑封材3外表面覆盖与分区屏蔽柱211B连接的电磁屏蔽层4。
在本实施例中，用预制的金属柱体直接焊接到接地连接垫11上，以替代在接地连接垫11上电镀形成铜柱，能够简化工艺，缩短制程，节约成本。
<第五实施例>
如图5所示，本实施例中的分区屏蔽柱211的预制方式与第四实施例相同，但是与塑封工艺与第二实施例相同。
具体而言，本实施例所提供的集成式芯片封装方法，包括以下步骤。
S51：将第一芯片或器件22连接到基板的接地连接垫11的一侧，然后将预先制备的分区屏蔽柱211B焊接到基板上的接地连接垫11上；
S52：在分区屏蔽柱211B的另一侧将第二芯片或器件24连接到基板上；
S53：通过塑封工艺形成与分区屏蔽柱211B高度相同的塑封材3；
S55：切割为封装单元后，在塑封材3外表面覆盖与分区屏蔽柱211B连接的电磁屏蔽层4。
在本实施例中，将芯片、器件及预制成型的金属分区屏蔽柱贴装到基板表面后，采用FAM工艺进行塑封，塑封后不需要采用减薄研磨或激光开槽的方式露出铜柱，可直接沉积屏蔽层实现分区屏蔽。因此，工艺简单，具备成本及可靠性优势。
<第六实施例>
如图6所示，本实施例采用第三实施例和第四实施例的结合，以焊接方式将半高的分区屏蔽柱211C连接到基板并进行塑封。
具体而言，本实施例所提供的集成式芯片封装方法，包括以下步骤。
S61：将第一芯片或器件22连接到基板的接地连接垫11的一侧，然后将预先制备的分区屏蔽柱211C焊接到基板上的接地连接垫11上；
S62：在基板1表面的分区屏蔽柱211C的另一侧连接第二芯片或器件24；
S63：通过塑封工艺形成高于分区屏蔽柱211C的塑封材3A；
S64：利用开槽工艺，使分区屏蔽柱211C上方的塑封材料被去除，直到分区屏蔽柱211C从塑封材3A中暴露出来；
S65：切割为封装单元后，在塑封材3A外表面覆盖与分区屏蔽柱211C连接的电磁屏蔽层4A。
<第七实施例>
本发明还提供一种集成式芯片封装用基板。如图7A和图7B所示，该集成式芯片封装用基板包括基板基材1，形成在基板基材1上的接地连接垫11，以及连接在接地连接垫11上的分区屏蔽柱211或211A。
该分区屏蔽柱211或211A可以采用电镀方式或焊接方式连接到基板。
利用本实施例所提供的集成式芯片封装用基板，可以在分区屏蔽柱两侧的基板上分别连接不同的芯片或器件，以避免相互之间发生电磁干扰。
<第八实施例>
本发明还提供一种采用第一实施例至第六实施例所述集成式芯片封装方法制备得到的集成式芯片封装单元。
<第九实施例>
本发明还提供一种电子产品，其中包括如前述的集成式芯片封装方法制备得到的集成式芯片封装单元。
与现有技术相比较，本发明通过在基板表面预制铜柱实现分区屏蔽，相较于常见的分区屏蔽方案，其优势在于工艺简单，成本低。而且，预制分区屏蔽柱可以缩短封装单元的制程，同时仍然能够获得与现有的分区屏蔽技术相当的屏蔽效果。
上面对本发明所提供的集成式芯片封装方法、封装单元、基板及电子产品进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。
Claims (14)
1.一种集成式芯片封装方法，其特征在于包括以下步骤：
在基板上预先制备分区屏蔽柱；
在所述分区屏蔽柱的两侧分别设置不同芯片或器件；
通过塑封工艺形成不低于所述分区屏蔽柱的塑封材；
切割为封装单元后，在所述塑封材外表面覆盖与所述分区屏蔽柱连接的电磁屏蔽层。
2.如权利要求1所述的集成式芯片封装方法，其特征在于：所述在基板上预先制备分区屏蔽柱的步骤，进一步包括：
S11：在基板基材上形成接地连接垫；
S12：在基板基材和接地连接垫上覆盖干膜；
S13：在接地连接垫上形成贯穿干膜的填充孔；
S14：利用填充孔中形成分区屏蔽柱。
3.如权利要求1所述的集成式芯片封装方法，其特征在于：所述在基板上预先制备分区屏蔽柱的步骤，进一步包括：
S311：在基板基材上形成接地连接垫；
S312：在基板基材和接地连接垫上覆盖干膜；
S313：在接地连接垫上形成贯穿干膜的填充孔；
S314：利用填充孔中形成分区屏蔽柱。
4.如权利要求1～3中任意一项所述的集成式芯片封装方法，其特征在于：在通过塑封工艺形成不低于所述分区屏蔽柱的塑封材的步骤中，进一步包括：
通过塑封工艺形成高于所述分区屏蔽柱的塑封材；
利用开槽工艺，使所述分区屏蔽柱上方的塑封材料被去除，直到所述分区屏蔽柱从所述塑封材中暴露出来。
5.如权利要求1～3中任意一项所述的集成式芯片封装方法，其特征在于：
在通过塑封工艺形成不低于所述分区屏蔽柱的塑封材的步骤中包括，形成与所述分区屏蔽柱高度相同的塑封材。
6.一种集成式芯片封装方法，其特征在于包括以下步骤：
将第一芯片或器件连接到基板的接地连接垫的一侧，然后将预先制备的分区屏蔽柱焊接到基板上的接地连接垫上；
在所述分区屏蔽柱的另一侧将第二芯片或器件连接到基板；
通过塑封工艺形成不低于所述分区屏蔽柱的塑封材；
切割为封装单元后，在所述塑封材外表面覆盖与所述分区屏蔽柱连接的电磁屏蔽层。
7.如权利要求6所述的集成式芯片封装方法，其特征在于：
所述分区屏蔽柱是预先制备的金属柱体。
8.如权利要求6或7所述的集成式芯片封装方法，其特征在于：在通过塑封工艺形成不低于所述分区屏蔽柱的塑封材的步骤中，进一步包括：
通过塑封工艺形成高于所述分区屏蔽柱的塑封材；
利用开槽工艺，使所述分区屏蔽柱上方的塑封材料被去除，直到所述分区屏蔽柱从所述塑封材中暴露出来。
9.如权利要求6或7所述的集成式芯片封装方法，其特征在于：在通过塑封工艺形成不低于所述分区屏蔽柱的塑封材的步骤中，进一步包括：
形成与所述分区屏蔽柱高度相同的塑封材。
10.一种集成式芯片封装用基板，其特征在于包括基板基材，形成在基板基材上的接地连接垫，以及连接在接地连接垫上的分区屏蔽柱。
11.如权利要求10所述的集成式芯片封装用基板，其特征在于：
所述分区屏蔽柱是预先制备的金属柱体，通过焊接连接到所述基板。
12.如权利要求10所述的集成式芯片封装用基板，其特征在于制备所述分区屏蔽柱，包括以下步骤：
S11：在基板基材上形成接地连接垫；
S12：在基板基材和接地连接垫上覆盖干膜；
S13：在接地连接垫上形成贯穿干膜的填充孔；
S14：利用填充孔中形成分区屏蔽柱。
13.一种集成式芯片封装单元，其特征在于由权利要求1～8中任意一项所述的集成式芯片封装方法制备得到。
14.一种电子产品，其特征在于其中包括权利要求13所述的集成式芯片封装单元。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211394149.3A CN115763274A (zh) | 2022-11-08 | 2022-11-08 | 一种集成式芯片封装方法、封装单元、基板及电子产品 |
| PCT/CN2023/130579 WO2024099380A1 (zh) | 2022-11-08 | 2023-11-08 | 一种集成式芯片封装方法、封装单元、基板及电子产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211394149.3A CN115763274A (zh) | 2022-11-08 | 2022-11-08 | 一种集成式芯片封装方法、封装单元、基板及电子产品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115763274A true CN115763274A (zh) | 2023-03-07 |
Family
ID=85368301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211394149.3A Pending CN115763274A (zh) | 2022-11-08 | 2022-11-08 | 一种集成式芯片封装方法、封装单元、基板及电子产品 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115763274A (zh) |
| WO (1) | WO2024099380A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024099380A1 (zh) * | 2022-11-08 | 2024-05-16 | 北京唯捷创芯精测科技有限责任公司 | 一种集成式芯片封装方法、封装单元、基板及电子产品 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277954A (ja) * | 2008-05-16 | 2009-11-26 | Murata Mfg Co Ltd | 回路モジュールの製造方法及び回路モジュール |
| US10134682B2 (en) * | 2015-10-22 | 2018-11-20 | Avago Technologies International Sales Pte. Limited | Circuit package with segmented external shield to provide internal shielding between electronic components |
| CN111816640A (zh) * | 2020-06-02 | 2020-10-23 | 江苏长电科技股份有限公司 | 一种bga电磁屏蔽封装结构及其制造方法 |
| CN115763274A (zh) * | 2022-11-08 | 2023-03-07 | 北京唯捷创芯精测科技有限责任公司 | 一种集成式芯片封装方法、封装单元、基板及电子产品 |
-
2022
- 2022-11-08 CN CN202211394149.3A patent/CN115763274A/zh active Pending
-
2023
- 2023-11-08 WO PCT/CN2023/130579 patent/WO2024099380A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024099380A1 (zh) * | 2022-11-08 | 2024-05-16 | 北京唯捷创芯精测科技有限责任公司 | 一种集成式芯片封装方法、封装单元、基板及电子产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024099380A1 (zh) | 2024-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101635281B (zh) | 具有电磁干扰防护体的半导体封装件及其形成方法 | |
| CN100485921C (zh) | 具有集成emi和rfi屏蔽的包覆成型半导体封装 | |
| US20070023203A1 (en) | Method and system for customized radio frequency shielding using solder bumps | |
| CN102169863B (zh) | 窗口球栅阵列半导体封装体 | |
| WO2024099380A1 (zh) | 一种集成式芯片封装方法、封装单元、基板及电子产品 | |
| JP6737914B2 (ja) | インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法 | |
| US11239179B2 (en) | Semiconductor package and fabrication method thereof | |
| KR20200083295A (ko) | 레이저 어블레이션을 사용하여 부분적인 emi 차폐 제거 반도체 장치 | |
| CN112234047B (zh) | 分层电磁屏蔽封装结构和封装结构制作方法 | |
| CN202434509U (zh) | 堆叠式半导体芯片封装结构 | |
| EP3678175A1 (en) | Semiconductor package with in-package compartmental shielding | |
| CN114823651A (zh) | 一种带有滤波器的射频系统模块封装结构及方法 | |
| KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN116581037A (zh) | 射频堆叠封装方法及结构 | |
| CN115763438A (zh) | Csp电磁屏蔽芯片、封装结构、方法、电路结构及电子设备 | |
| JP2020088373A (ja) | 半導体パッケージ及びその製造方法 | |
| CN102937663A (zh) | 智能电表核心模块的封装结构及封装方法 | |
| CN115763275A (zh) | 基板共形屏蔽封装方法及结构 | |
| CN115763435A (zh) | 电磁屏蔽的封装单元及方法、基板、电路和电子设备 | |
| US9704812B1 (en) | Double-sided electronic package | |
| CN100440507C (zh) | 电子元件的承载结构 | |
| CN220829959U (zh) | 一种射频模组和射频器件 | |
| JPH11121641A (ja) | 半導体装置及びその製造方法 | |
| CN219350227U (zh) | 一种带有滤波器的射频系统模块封装结构 | |
| CN220692016U (zh) | 电磁屏蔽的封装结构及包含其的电路板和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |