CN219350227U - 一种带有滤波器的射频系统模块封装结构 - Google Patents
一种带有滤波器的射频系统模块封装结构 Download PDFInfo
- Publication number
- CN219350227U CN219350227U CN202220821291.0U CN202220821291U CN219350227U CN 219350227 U CN219350227 U CN 219350227U CN 202220821291 U CN202220821291 U CN 202220821291U CN 219350227 U CN219350227 U CN 219350227U
- Authority
- CN
- China
- Prior art keywords
- filter
- packaging
- package
- layer
- adapter plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本实用新型公开了一种带有滤波器的射频系统模块封装结构,包括:封装基板,安装在封装基板上的滤波器芯片、被动元件和主动元件,以及覆盖在滤波器和封装基板,从而使滤波器和封装基板第一侧形成滤波器空腔的隔离膜;安装在封装基板第二侧关联器件,所述关联器件至少包括焊接在封装基板第二侧的转接板,其中,转接板侧面的转接板接地层为金属层;电磁屏蔽层,至少一部分与转接板接地层互连,解决了选择性覆膜导致的可靠性问题,通过电磁屏蔽层和转接板侧边金属层互联增强封装模块的屏蔽性。
Description
技术领域
本实用新型涉及射频系统模块封装技术领域,具体的涉及一种带有滤波器的射频系统模块封装结构。
背景技术
随着5G发展及市场需求,射频前端芯片也不断高度集成化。由于滤波器特有结构功能,利用压电材料的压电特性,且在封装制程中必须保证叉指换能器表面不能接触其他物质,即需保证芯片表面是空腔。目前滤波器空腔的实现方法有两种形式,即分立器件制程中采用在晶圆表面打金球或植锡球方式外加覆膜方式形成空腔,此方案多用于分立器件封装,工艺成熟,成本较低,可靠性较好。但在模块封装过程中选用此种封装结构的滤波器在封装制程中具有较大的工艺挑战性及封装可靠性问题。另外一种方式即在晶圆制程中通过在晶圆内部覆膜形成空腔完成,即WLP(Wafer Level Package)封装形式,WLP滤波器封装结构成本较高,但具有较好的性能及可靠性表现好,可直接应用于带有滤波器系统模块封装。
现有滤波器分立器件或模块实现方案具体的有如下几种:
1)滤波器晶圆表面金球焊接外加超声波倒装焊方式倒扣在封装基板上,通过覆膜方式形成空腔,完成滤波器封装工艺。适用于分立器件封装形式。
2)滤波器晶圆表面印锡形成锡球或植锡球方式,采用倒装焊加覆膜工艺形成空腔完成滤波器封装,通常为CSP(Chip Scale Package)封装工艺,印锡和植球工艺成本较高,印锡或上锡球后球高平整度较差,影响后期焊接,且不适用于带有滤波器的模块化封装。
3)WLP(Wafer Level Package)在滤波器晶圆内部采用覆膜方式形成空腔结构,可直接用于带有滤波器射频模块化封装产品。
因此,现有带有滤波器的系统模块封装结构在滤波器封装结构选择时只能选用WLP(Wafer Level Package)晶圆自带空腔结构的滤波器,与其他相关联器件,例如开关芯片,低噪声芯片,功率放大器芯片等等,集成在一个模块系统中,形成模块化封装结构,提升性能及减小尺寸。
但是,WLP滤波器结构成本较高,不利于系统模块化封装。对于晶圆本身不具有空腔结构的滤波器,需要在晶圆表面打金球或植锡球后覆膜形成空腔,此种需覆膜才能形成空腔的滤波器不适用于系统化模块封装,且存在可靠性不良的问题。另外,对于多种器件组成的模块封装,需要覆膜的滤波器在覆膜过程中,无法避开模块上其他相关器件(倒装芯片或打线芯片),如图1所示,覆膜过程中封装基板也同时会包覆例如除滤波器之外的器件,如封装结构为倒装芯片或打线结构的其他芯片,倒装芯片腹膜后芯片底部Bump焊点无法实现底部填充,从而使产品存在具有较高的可靠性风险,另外覆膜过程中无法实现选择性覆膜制程,避开打线芯片,不具备工艺可行性及量产性。
实用新型内容
本实用新型为了克服以上技术的不足,本实用新型提供了一种带有滤波器的射频模块封装结构,在现有带有滤波器的射频系统模块封装结构基础上改进封装结构及封装工艺,从而提升带有滤波器模块封装可制造性,降低封装投入成本,提升模块整体可靠性。
本实用新型克服其技术问题所采用的技术方案是:一种带有滤波器的射频系统模块封装结构,包括:封装基板,所述封装基板上安装有滤波器芯片、被动元件和主动元件;关联器件,安装在封装基板第二侧,所述关联器件至少包括焊接在封装基板第二侧的转接板,其中,设置于转接板侧面的转接板接地层为金属层;电磁屏蔽层,至少一部分与转接板接地层互连。
增加屏蔽层与封装基板侧边接地的面积,从而减小阻抗,增强封装模块的屏蔽性。
进一步的,所述滤波器芯片、被动元件焊接在封装基板第一侧;所述主动元件焊接在封装基板第二侧。
滤波器芯片、被动元件与主动元件分开两侧分布,解决选择性覆膜及倒装芯片Bump焊接位置无法填充环氧树脂带来的焊点易开裂,连锡及可靠性失效问题。
进一步的,还包括:隔离膜,所述隔离膜覆盖在封装基板第一侧、滤波器和被动器件的表面,从而使滤波器和封装基板第一侧形成滤波器空腔。
进一步的,所述关联器件还包括焊接在封装基板第二侧的接地柱,通过封装基板与电磁屏蔽层互连。
进一步的,所述转接板为中空结构,沿其周长方向分布若干通孔焊盘。
进一步的,还包括封装材料,所述封装材料还包括覆盖隔离膜外表面的第一塑封层和填充在封装基板第二侧的第二塑封层。
进一步的,还包括导电金属层,所述导电金属层设置于所述主动元件的下表面,与电磁屏蔽层通过接地柱和封装基板互连。
进一步的,所述导电金属层露出封装结构部分,背面设有焊盘。
导电金属层解决带有滤波器的双面模块封装器件底部与主板接地问题,增加了和主板之间的接地问题,从而改善散热和屏蔽。
进一步的,所述主动元件至少包括打线芯片,所述打线芯片粘贴在封装基板第二侧,并进行金线或铜线焊接从而与封装基板形成电连接。
本实用新型的有益效果是:
1、从设计和工艺上实现采用CSP封装结构的滤波器进行模块封装;
2、将不可用于覆膜的主动元件放在系统封装模块的背面,形成双面Molding的封装结构,从结构上解决选择性覆膜及倒装芯片Bump焊接位置无法填充环氧树脂带来的焊点易开裂,连锡及可靠性失效问题;
3、转接板侧边为金属层,电磁屏蔽层与转接板侧边接地,增加屏蔽层与封装基板侧边接地的面积,从而减小阻抗,增强封装模块的屏蔽性。
4、解决带有滤波器的双面模块封装器件底部与主板接地问题,增加双面封装模块与主板之间接地面积,从而改善散热性等一系列问题。
附图说明
图1为现有的带有滤波器的多器件射频系统化模块封装结构;
图2为本实用新型实施例带有滤波器的射频系统模块封装结构示意图;
图3为本实用新型实施例转接板结构示意图;
图4为图2所示的带有滤波器的射频系统模块封装结构的背面结构示意图;
图5为图2所示的带有滤波器的射频系统模块封装结构的背面焊盘结构示意图;
图6为本实用新型实施例滤波器和被动元件焊接示意图;
图7为本实用新型实施例隔离膜压合形成滤波器空腔的示意图;
图8为本实用新型实施例第一塑封层压塑成型的封装结构示意图;
图9为本实用新型实施例焊接倒装芯片和关联芯片的封装结构示意图;
图10为本实用新型实施例贴装打线芯片的封装结构示意图;
图11为本实用新型实施例第二塑封层压塑成型的封装结构示意图;
图12为本实用新型实施例制作导电金属层和电磁屏蔽层的封装结构示意图;
图13为本实用新型实施例的采用锡球转接的封装结构示意图;
图中,1-封装基板;11-焊盘;2-滤波器芯片;2a-第一滤波器芯片;21-焊球;22a-第一滤波器空腔;2b-第二滤波器2;22b-第二滤波器空腔;31-隔离膜;32a-第一塑封层;32b-第二塑封层;33-底部填充胶;41-被动元件;42-倒装芯片;43-打线芯片;44-金线或铜线;51-转接板;51a-转接板接地层;51b-通孔焊盘;51c-转接板焊盘;52-接地铜柱;54-导电金属层;54a-金属屏蔽盖;54b-金属屏蔽盖焊盘;55-电磁屏蔽层;8-接地线。
具体实施方式
为了便于本领域人员更好的理解本实用新型,下面结合附图和具体实施例对本实用新型做进一步详细说明,下述仅是示例性的不限定本实用新型的保护范围。
本实施例所述的一种带有滤波器的射频系统模块封装结构,包括封装基板1,关联器件、电磁屏蔽层,滤波器芯片2,被动元件、主动元件和关联器件。其中,封装基板1的两侧分别为第一侧和第二侧,封装基板上安装有滤波器芯片、被动元件和主动元件,封装基板,所述封装基板上安装有滤波器芯片、被动元件和主动元件。关联器件安装在封装基板第二侧,其中,关联器件至少包括焊接在封装基板第二侧的转接板,设置于转接板侧面的转接板接地层为金属层。电磁屏蔽层的至少一部分与转接板接地层互连。
在本实用新型的一个实施例中,如图2所示,为一种带有屏蔽层的双面塑封滤波器的射频系统模块封装结构,将两种滤波器芯片封装在一个射频系统模块中,两种滤波器如图2所示,分别为第一滤波器2a和第二滤波器2b。被动元件41也焊接在封装基板第一侧的焊盘上。被动元件41和滤波器同侧设置,不需要选择性覆膜,因此,被动元件41、第一滤波器2a和第二滤波器2b而是直接采用隔离膜31的压合,从而使滤波器形成空腔。
倒装芯片42作为主动元件焊接在封装基板第二侧的焊盘11上。打线芯片43作为主动元件贴装在封装基板第二侧,并通过金线或铜线44焊接,从而与封装基板1形成电气连接。主动元件与被动元件和滤波器两侧设置,主动元件不可用于覆膜,这样从结构上解决选择性覆膜及倒装芯片Bump焊接位置无法填充环氧树脂带来的焊点易开裂,连锡及可靠性失效问题。
在本实用新型的实施例中,隔离膜31采用环氧树脂膜。由于隔离膜31厚度较薄,因此,在本实用新型的一个实施例中,在隔离膜31外侧采用压塑成型工艺形成C-Mold第一塑封层32a,从而对滤波器芯片2,被动元件41形成电气保护。
在本实用新型的一个实施例中,对安装在封装基板第二侧的倒装芯片42和打线芯片43进行底部填充胶的方式,形成第二塑封层32b,从而对主动元件形成电气保护。
在一些实施方式中,还包括安装在封装基板1第二侧的关联器件,其中,关联器件包括转接板51,如图3所示为转接板示意图,其中,转接板接地层51a为金属层,转接板的四周分布通孔焊盘51b,用于焊接转接板51至封装基板1,且转接板为中空结构,转接板51安装在封装基板1的两侧,侧面的转接板接地层为金属屏蔽层,与封装屏蔽层接触,增加了接地面积。
除采用转接板51外,在一些实施中,还可以采用锡球的方式和要使用本实用新型的带有滤波器的射频系统模块的主控板连接。
在一些实施方式中,关联器件还包括接地铜柱52,安装在封装基板第二侧。
在一些实施方式中,对完成双面塑封的射频系统模块设置电磁屏蔽层55,如图2所示,电磁屏蔽层55围绕第一塑封层32a的顶部,封装基板1两端和转接板接地层,并和转接板接地层完全接触接地,转接板接地层为金属层,增加屏蔽层与封装基板侧边接地的面积,从而减小阻抗,增强封装模块的屏蔽性。
在一些实施方式中,对完成双面塑封的射频系统模块的主动元件的下方设置导电金属层54,具体的,设置于第二塑封层的底部,导电金属层54、接地铜柱52、封装基板1和电磁屏蔽层55均互连接地。
在一些实施方式中,其中,导电金属层54采用金属屏蔽盖54a的形式,如图4所示,为图2所示的带有滤波器的射频系统模块封装结构的背面示意图,从背面看过去,金属屏蔽盖54a直接露出封装结构,类似于单面封装结构,将需要散热或需要隔离屏蔽的芯片采用金属屏蔽盖54a的形式进行散热或屏蔽。如图4所示,将倒装芯片42与打线芯片43均设置于金属屏蔽盖54a内,通过金属屏蔽盖54a接地,从而使设置于金属屏蔽盖54a内的芯片防外部干扰,并且增加了芯片的散热面积。
如图5所示,为图2所示的带有滤波器的射频系统模块封装结构的背面焊盘示意图,其中金属屏蔽盖54a的背面还露出封装结构,从而得到金属屏蔽盖焊盘54b,用于同主控板焊接。如图5所示的中间位置为金属屏蔽盖焊盘54b部分,两端为转接板形成的转接板焊盘51c。需要散热的或需要隔离屏蔽的芯片放入屏蔽盖内部,解决了芯片的隔离和散热问题。
下面通过应用实例对带有滤波器的射频系统模块封装进行进一步说明,以便本领域技术人员能够更好地理解本实用新型的一种带有滤波器的射频系统模块封装结构是如何得到的。
S1,提供滤波器芯片,金属焊线通过超声波焊接方式种植金属焊球至滤波器晶圆表面,并对滤波器晶圆分割为单颗IC晶圆单体,从而得到滤波器芯片。
S2,提供封装基板,通过SMT方式在封装基板第一侧的焊盘印刷锡膏,将滤波器芯片焊接在封装基板第一侧,形成锡包金属焊接结构;
在封装基板1上表面通过SMT方式在焊盘11表面印刷锡膏,将滤波器芯片2焊接在封装基板的第一侧。
S3,焊接被动元件至封装基板第一侧;
通过SMT方式,将其他被动元件41也同样焊接在封装基板第一侧。
S4,采用隔离膜压合滤波器芯片、被动元件和封装基板第一侧,从而使滤波器形成空腔
如图7所示,将滤波器芯片2的外表面、被动元件的外表面,以及封装基板的第一侧进行隔离膜压合,从而形成滤波器空腔。
S5,对覆有隔离膜器件面进行塑封成型,
由于隔离膜厚度较薄,如图8所示,需对覆有隔离膜器件面通过Compression Mold(压塑成型工艺)进行塑封成型,从而形成第一塑封层,对滤波器芯片和被动元件进行电气保护。
S6,安装关联器件和主动元件在封装基板第二侧。
封装基板第二侧通过SMT方式焊接主动芯片,例如,附图中所示的倒装芯片42,还通过焊接方式焊接关联器件,如图9中所示的转接板51和接地铜柱52。转接板51如图3所示,通过通孔焊盘51b将转接板焊接在封装基板1四周。其中,转接板51为中空的矩形结构,转接板接地层51a为金属层。
如图10所示,通过正装晶粒粘接工艺,将打线芯片43粘贴在封装基板第二侧,并进行金线或铜线44焊接,从而与封装基板1形成电气连接。
S6,对封装基板第二侧的主动元件进行注塑或底部填充胶方式进行电气保护。
如图11所示,将安装在封装基板第二侧的关联器件和主动元件进行Molding(注塑环氧树脂)或点底部填充胶方式,从而形成第二塑封层32b,对器件进行电气保护。如图11所示,为底部填充胶的方式。
S7,进行电磁屏蔽层的制作。
对完成双面塑封的射频系统模块进行电磁屏蔽层55制作,其中,电磁屏蔽层55可采用溅射,喷涂,3D打印,屏蔽膜压合及电镀方式完成。如图12所示,电磁屏蔽层55覆盖转接板外侧的转接板接地层51a,并覆盖在第一塑封层32a的表面。由于转接板接地层51a为金属层,电磁屏蔽层55与金属层互联接地,增加屏蔽层与封装基板侧边接地的面积,从而减小阻抗,增强封装模块的屏蔽性。
S8,进行导电金属层的制作。
如图12所示,对双面模块封装第二塑封层32b的底部采用喷涂,溅射3D打印或导电膜压合技术进行导电金属层54的制作。在本实用新型的一个实施例中,导电金属层54采用接地铜层。导电金属层54和接地铜柱52互联,金属导电层54不限于铜,银或其他可以导电的材料。
其中,导电金属层54为金属屏蔽盖54a的形式。如图4所示,将倒装芯片42和打线芯片43设置于金属屏蔽盖54a内。从而使设置于金属屏蔽盖54a内的芯片防外部干扰,也解决了芯片的散热问题。同时金属屏蔽盖54a露出封装结构,如图5所示,露出金属屏蔽盖焊盘54b用于主控板焊接。
在一些实施方式中,如图13所示,也可用锡球7替代转接板51的方式焊接在封装基板第二侧,实现与终端主板互联。电磁屏蔽层与接地线连接。
本说明书中的各个实施例均采用递的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。以上所描述的结构及方法实施例仅仅是示意性的,可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上仅描述了本实用新型的基本原理和优选实施方式,本领域人员可以根据上述描述做出许多变化和改进,这些变化和改进应该属于本实用新型的保护范围。
Claims (9)
1.一种带有滤波器的射频系统模块封装结构,其特征在于,包括:
封装基板,所述封装基板上安装有滤波器芯片、被动元件和主动元件;
关联器件,安装在封装基板第二侧,所述关联器件至少包括焊接在封装基板第二侧的转接板,其中,设置于转接板侧面的转接板接地层为金属层;
电磁屏蔽层,至少一部分与转接板接地层互连。
2.根据权利要求1所述的带有滤波器的射频系统模块封装结构,其特征在于:所述滤波器芯片、被动元件焊接在封装基板第一侧;所述主动元件焊接在封装基板第二侧。
3.根据权利要求2所述的带有滤波器的射频系统模块封装结构,其特征在于,还包括:隔离膜,所述隔离膜覆盖在封装基板第一侧、滤波器和被动器件的表面,从而使滤波器和封装基板第一侧形成滤波器空腔。
4.根据权利要求1所述的带有滤波器的射频系统模块封装结构,其特征在于:所述关联器件还包括焊接在封装基板第二侧的接地柱,通过封装基板与电磁屏蔽层互连。
5.根据权利要求4所述的带有滤波器的射频系统模块封装结构,其特征在于,所述转接板为中空结构,沿其周长方向分布若干通孔焊盘。
6.根据权利要求4所述的带有滤波器的射频系统模块封装结构,其特征在于,还包括封装材料,所述封装材料还包括覆盖隔离膜外表面的第一塑封层和填充在封装基板第二侧的第二塑封层。
7.根据权利要求4所述的带有滤波器的射频系统模块封装结构,其特征在于,还包括导电金属层,所述导电金属层设置于所述主动元件的下表面,与电磁屏蔽层通过接地柱和封装基板互连。
8.根据权利要求7所述的带有滤波器的射频系统模块封装结构,其特征在于,所述导电金属层露出封装结构部分,背面设有焊盘。
9.根据权利要求1-8任一所述的带有滤波器的射频系统模块封装结构,其特征在于,所述主动元件至少包括打线芯片,所述打线芯片粘贴在封装基板第二侧,并进行金线或铜线焊接从而与封装基板形成电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220821291.0U CN219350227U (zh) | 2022-04-06 | 2022-04-06 | 一种带有滤波器的射频系统模块封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220821291.0U CN219350227U (zh) | 2022-04-06 | 2022-04-06 | 一种带有滤波器的射频系统模块封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219350227U true CN219350227U (zh) | 2023-07-14 |
Family
ID=87110838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220821291.0U Active CN219350227U (zh) | 2022-04-06 | 2022-04-06 | 一种带有滤波器的射频系统模块封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219350227U (zh) |
-
2022
- 2022-04-06 CN CN202220821291.0U patent/CN219350227U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6803254B2 (en) | Wire bonding method for a semiconductor package | |
CN110875284B (zh) | 具有部分emi屏蔽的半导体器件以及制作其的方法 | |
CN114823651B (zh) | 一种带有滤波器的射频系统模块封装结构及方法 | |
KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
US7898058B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
US20040007771A1 (en) | Semiconductor package and method for fabricating the smae | |
US20030100142A1 (en) | Semiconductor package and method for fabricating the same | |
TWI520240B (zh) | 功率型晶片上引線之球柵陣列封裝 | |
US6137162A (en) | Chip stack package | |
CN103985723A (zh) | 封装方法以及封装结构 | |
KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
CN114512789A (zh) | 天线封装结构及天线封装结构制造方法 | |
KR20180101832A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
CN114512790A (zh) | 天线封装结构及天线封装结构制造方法 | |
CN219350227U (zh) | 一种带有滤波器的射频系统模块封装结构 | |
TWI836254B (zh) | 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 | |
JP3912445B2 (ja) | 半導体装置 | |
US9704812B1 (en) | Double-sided electronic package | |
WO2021008228A1 (zh) | Sip封装结构 | |
CN109065531B (zh) | 外设式多芯片封装结构及其制作方法 | |
CN219018789U (zh) | 一种空腔滤波器封装结构、电路板及电子产品 | |
CN115020396B (zh) | 一种芯片封装结构及封装方法 | |
JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
KR100533761B1 (ko) | 반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |