CN100440507C - 电子元件的承载结构 - Google Patents

电子元件的承载结构 Download PDF

Info

Publication number
CN100440507C
CN100440507C CNB2005100934712A CN200510093471A CN100440507C CN 100440507 C CN100440507 C CN 100440507C CN B2005100934712 A CNB2005100934712 A CN B2005100934712A CN 200510093471 A CN200510093471 A CN 200510093471A CN 100440507 C CN100440507 C CN 100440507C
Authority
CN
China
Prior art keywords
electronic component
bearing structure
support plate
opening
active face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100934712A
Other languages
English (en)
Other versions
CN1925152A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Phoenix Precision Technology Corp
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB2005100934712A priority Critical patent/CN100440507C/zh
Publication of CN1925152A publication Critical patent/CN1925152A/zh
Application granted granted Critical
Publication of CN100440507C publication Critical patent/CN100440507C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的电子元件的承载结构包括：至少一个支承板，该支承板设有至少一个开口；至少一个电子元件，具有有源面与非有源面，设置在支承板对应的开口中以及至少一个粘着层，形成在该支承板的表面，其中该粘着层部分充填在该开口与该电子元件的间隙中，使该电子元件固定在该支承板的开口中；本发明可有效将电子元件固定在承载结构中，在承载结构中可同时固定不同的电子元件，提供较好电性功能，进而提高封装产品的应用弹性、缩短导电路径，并且提高半导体封装组件的品质及可靠性。

Description

电子元件的承载结构
技术领域
本发明是关于一种电子元件的承载结构，特别是关于一种承载及固定电子元件的承载结构。
背景技术
自IBM公司在1960年早期引入倒装芯片封装(Flip Chip package)技术以来，与引线结合(Wire bonding)技术相比，倒装芯片技术的特点是半导体芯片与电路板间的电性连接是通过焊锡凸块而不是一般的金线。倒装芯片技术的优点在于可提高封装密度、降低封装尺寸，同时，倒装芯片技术不需要使用金属导线，所以可提高电性性能，满足了高密度、高速度半导体装置的需求。
在现有倒装芯片技术中，半导体集成电路(IC)芯片的有源面上配置有电极垫(Electrode pads)，用于承载芯片的电路板上也具有相对应的电性连接垫，在该芯片以及电路板之间可适当地设置焊锡凸块或其它导电粘着材料，使该芯片以有源面朝下的方式电性接置在该电路板上，由该焊锡凸块或导电粘着材料提供该芯片以及电路板间的电性连接以及机械性连接。
如图1所示的美国专利公告第6,774,498号揭示了一种倒装芯片球栅阵列(FCBGA)封装结构，它提供有源面(active face)上具有作为信号输入及输出电极垫101的半导体芯片10，在该电极垫101上形成有金属凸块11并电性连接到电路板12的电性连接垫121，该电路板12形成有多个线路层122及绝缘层123，两层线路层122之间是以导电结构125连接，另外，该芯片电路板12最上层的线路层122形成有防焊层13，用于保护该线路层122并显露该电性连接垫121，另在该电路板12最顶层的线路层122形成有多个电性连接垫121，且在该最顶层线路层122上形成有防焊层13，用于保护线路层122并显露该电性连接垫121，并在该电性连接垫121上形成如锡球14的导电结构，以完成倒装芯片球栅阵列的封装。然而该倒装芯片球栅阵列封装的制程中，该电路板12的制作以及将半导体芯片10电性连接到电路板12进行封装的制程是分离式生产模式。即该电路板12是独立制程，该半导体芯片10封装到电路板12又是另外一个独立制程，两个独立分离的制程易产生优良率品质不一及生产周期长的问题，并且其电性功能仅能达到一定的水准而无法进一步的有效提高。倒装芯片的球栅阵列(FCBGA)结构虽然可以用于更多脚数及更高频的产品，但整体的封装成本高，且在技术上仍有许多限制，尤其在电性连接部分，因为环保需求，使得电性连接材料，例如作为焊锡材料的铅(Pb)等将被禁用，使用其它替代材料会出现电性、机械及物性的品质不稳定现象。
另外，在倒装芯片式半导体装置的制程中，须在完成晶圆(wafer)集成电路制程后，在该晶圆内芯片的电极垫上形成一焊块底部金属化(Under bump metallurgy，UBM)结构层，用于承载金属凸块，再进行切单作业将该晶圆切割成多个单体芯片，之后将该半导体芯片接置并电性连接到电路板上。其中该UBM结构层与金属凸块的制程复杂且设备昂贵。
因此，对于倒装芯片式半导体装置，需要在半导体芯片与对应接置的电路板上各自形成有相对的电性连接单元(如金属凸块及预焊锡凸块)，不仅增加制程步骤与成本，同时伴随制程中可靠性的降低。
另外，上述半导体封装结构是将半导体芯片直接粘贴在电路板顶面位置上并用胶体进行封装，在电路板底面植接锡球，如此由下往上连续叠置的结构使得整体高度增加，无法达到薄小的目的。况且，该半导体芯片用胶体固定后，无法再作其它的连接方式，如芯片叠接或电路板叠装等，因此降低了封装产品的应用弹性。
再有，对于现今电子产品在高功能及高速化的趋势下，需要在半导体封装件上整合例如有电阻器(Resistors)、电容器(Capacitors)以及电感器(Inductors)等无源组件(Passive component)，以提高或稳定电子产品的电性功能。但是一般多数无源组件是安置在电路板的表面。为了避免无源组件阻碍半导体芯片与电路板的多个焊接垫(Bonding fingers)间的电性连接，传统上多将无源组件安置在电路板的角端位置或半导体芯片接置区域外的电路板额外布局面积上。限定无源组件安设位置会缩小电路板表面线路布局(Routability)的灵活性；同时需要考虑焊接垫的位置，导致该无源组件在布设数量上受到局限；甚至无源组件布设数量随着半导体封装件高性能的要求而相对地增加，如采用现有方法该电路板表面必须同时容纳多个半导体芯片以及大量的无源组件，迫使封装件体积进一步增大，不符合半导体封装件轻薄短小的发展潮流。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种电子元件承载结构，能够有效将电子元件固定在承载结构中。
本发明的再一目的在于提供一种电子元件承载结构，可在承载结构中同时固定不同的电子元件，并提供较佳的电性功能。
为达上述以及其它目的，本发明提供一种电子元件承载结构，该电子元件承载结构包括：至少一个支承板，该支承板设有至少一个开口；至少一个电子元件，具有有源面与非有源面，设置在支承板对应的开口中；以及至少一个粘着层，形成在该支承板的表面，其中该粘着层部分充填在该开口与该电子元件的间隙中，使该电子元件固定在该支承板的开口中。
本发明中形成在支承板表面的粘着层是有机薄膜介电材料、液态有机树脂材料或树脂片(Prepreg)组成群组中的一种；上述材质可选自ABF(Ajinomoto Build-up Film)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、LCP(LiquidCrystal Polymer)、BCB(Benzocyclo-buthene)、PI(Poly-imide)、芳香尼龙(Aramide)等感光或非感光有机树脂。该支承板可以是陶瓷材料层或金属层，其中该金属层可选自铜、铝、镍、铁、钛或镁组成群组中的一种或其合金材料。此外，该支承板还可以是具有线路结构的电路板，该电子元件可以是选自无源组件、有源组件或光电组件中的一种。
再者，该电子元件的有源面可选择与该承载结构的顶面齐平或突出于该承载结构的顶面，该电子元件的非有源面也可选择与该承载结构的底面齐平或突出于该承载结构的底面。
本发明还提供另一种电子元件的承载结构，该电子元件的承载结构包括：至少一个第一支承板、第二支承板，该第一支承板、第二支承板设有至少一个开口；至少一个粘着层，形成在该第一支承板、第二支承板之间；以及至少一个电子元件，具有有源面与非有源面，设置在第一支承板、第二支承板对应的开口；其中该粘着层有部分充填在第一支承板及第二支承板的开口与该电子元件的间隙中，使该电子元件固定在该第一支承板、第二支承板的开口中。
由上可知，在本发明中利用上述构成，可令至少该电子元件有源面的电极垫外露在该承载结构的开口，供后续直接在该芯片及承载结构上形成线路增层结构。这样，便可解决现有技术中应用电性连接单元对应接置半导体芯片与电路板造成的复杂制程步骤与高成本，另外可降低制程中可靠性风险。
同时，在本发明中可借由承载结构的粘着层压合粘着电子元件，不需要另外注入粘着层充填该支承板的开口。不仅可解决现有技术中将半导体芯片直接粘贴在电路板顶面位置上并用胶体封装无法实现薄小的缺点，更可有效将电子元件固定在承载结构中，在承载结构中可同时固定不同的电子元件，提供较好电性功能，进而提高封装产品的应用弹性、缩短导电路径，并且提高半导体封装组件的品质及可靠性。
附图说明
图1是现有倒装芯片半导体封装件的剖面示意图；
图2A至图2C是本发明电子元件的承载结构实施例1的示意图；
图2A′及图2B′本发明电子元件的承载结构实施例1另一实施方式的示意图；
图3A至图3C是本发明电子元件的承载结构实施例2的示意图；
图4A至图4C是本发明电子元件的承载结构实施例3的示意图；
图5A至图5C是本发明电子元件的承载结构实施例4的示意图。
具体实施方式
实施例1
本实施例1的电子元件的承载结构包括：至少一个支承板，该支承板设有至少一个开口；至少一个电子元件，具有有源面与非有源面，设置在支承板对应的开口中；以及至少一个粘着层，形成在该支承板的表面，其中该粘着层部分充填在该开口与该电子元件的间隙中，使该电子元件固定在该支承板的开口中。
图2A及图2B是本发明电子元件的承载结构的示意图。如图所示，该承载结构2设有支承板25，且该支承板25设有至少一个开口251，其中该支承板25表面形成有粘着层27。在本实施例1中，该承载结构2可例如是包括支承板25以及形成在该支承板25表面粘着层27的双层结构；其中粘着层27可以是有机薄膜介电材料、液态有机树脂材料或树脂片(Prepreg)组成群组中的一种；上述材质可选自ABF(AjinomotoBuild-up Film)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、LCP(LiquidCrystal Polymer)、BCB(Benzocyclo-buthene)、PI(Poly-imide)、芳香尼龙(Aramide)等感光或非感光有机树脂。支承板25则可以是金属材料、陶瓷材料、具有线路结构的电路板或其它介电材质。该金属材料最好是选自铜、铝、镍、铁、钛、镁组成群组中的一种或其合金材料。该支承板25的开口251供至少一个电子元件23对应设置在其中，且该电子元件23有源面上形成有多个电极垫231。本发明以电子元件23置入支承板的开口251中，对该承载结构2进行热压，令该支承板25表面粘着层27可部分充填在该开口251与该电子元件23的间隙，使该电子元件23固定在该支承板25的开口251中。其中，该电子元件23可以是无源组件、有源组件、光电组件、或其它适当组件，且该电子元件23具有如金属垫的电极垫231。
如此，即可有效地将电子元件固定在承载结构中，另可考虑嵌埋多个电子元件，在一个承载结构中同时固定不同的电子元件。
请参阅图2C，此外，后续也可进行线路的增层制程，在收纳有该电子元件23及承载结构2上形成线路增层结构6，且该线路增层结构6也可同时实施在该承载结构2的一侧或两侧上。该线路增层结构6包括介电层61、叠置在该介电层61上的线路层62以及形成在该介电层61中的导电结构63，且该导电结构63电性连接到该电子元件23的电极垫231，并在该线路增层结构6表面形成有连接垫64。又在该线路增层结构6最外层表面具有防焊层65，且该防焊层65表面具有多个开口651，显露出线路增层结构6的连接垫64。且在该防焊层65的开口651形成如锡球并电性连接该连接垫的导电组件66。其中，该导电组件66也可以是针杆状金属或其它导电粘着材料。
图2A′及图2B′是本实施例1的另一实施方式，与上述实施例1不同处在于该支承板25与其表面的粘着层27上下两层互换倒置。该支承板25的开口251供至少一个电子元件23对应设置在其中。对该承载结构2进行热压，令该支承板25表面粘着层27可部分充填到该开口251与该电子元件23的间隙，使该电子元件23固定在该支承板25的开口251中。
实施例2
本实施例2的电子元件的承载结构包括：至少一个第一支承板、第二支承板，该第一支承板、第二支承板设有至少一个开口；至少一个粘着层，形成在该第一支承板、第二支承板之间以及至少一个电子元件，具有有源面与非有源面，设置在第一支承板、第二支承板对应的开口。其中该粘着层有部分充填在第一支承板及第二支承板的开口与该电子元件的间隙，使该电子元件固定在该第一支承板、第二支承板的开口中。
图3A是本发明电子元件的承载结构实施例2的示意图。实施例2与实施例1最大不同之处在于该承载结构3包括有至少一个电子元件、一个有机树脂材的粘着层与至少两层支承板的多层叠层结构。在本实施例2中(如图3A所示)，该承载结构3可例如是包括第一支承板35、第二支承板36以及粘着层37的三层结构，其中该粘着层37是有机树脂材的粘着层，该第一支承板35、第二支承板36可以是金属材料、陶瓷材料、具有线路结构的电路板或其它介电材质等。该承载结构3是该第一支承板35表面叠置第二支承板36，并在未与第一支承板35接着的第二支承36板表面上形成有粘着层37，该第一支承板35、第二支承板36分别具有开口351、361用于置放电子元件33。
本实施例2的另一实施方式如图3B所示，该承载结构3是在第一支承板35、第二支承板36之间夹置粘着层37，并使第一支承板35、第二支承板36分别具有开口351、361用于置放电子元件33。
本实施例2的再一实施方式如图3C所示，该承载结构3是在第一支承板35表面叠置第二支承板36，并在未与第二支承板36接着的第一支承板35表面上形成有粘着层37，并使该第一支承板35、第二支承板36也分别具有开口361、351用于置放电子元件33。
上述三层实施方式是对该承载结构3进行热压，令该第一支承板35、第二支承板36表面或二支承板其中的粘着层37可部分充填到该开口351、361与该电子元件33的间隙，使该电子元件33固定在该第一支承板35、第二支承板36的开口351、361中。
由此可知，上述实施例中，该承载结构可以是包括有机树脂粘着层的多层叠层结构，由诸如金属材料、陶瓷材料、具有线路结构的电路板或其它介电材质等的支承板，配合有粘着层的机树脂材经热压后将电子元件有效地固定在承载结构中，不需要另外注入粘着材料。
实施例3
图4A至图4C是本发明电子元件的承载结构实施例3的示意图，其中，与上述实施例相同或近似的组件以相同或近似的组件符号表示。
如图4A所示，该电子元件承载结构包括：支承板25、至少一个电子元件23以及形成在支承板表面的粘着层27。
该支承板25至少设有一个开口251，其中，该承载结构2在本附图中虽然显示为是包括支承板25与粘着层27的二层结构，但非以此为限。
该电子元件23具有有源面与非有源面，在本实施例3中是令该电子元件23的有源面位于上表面，该电子元件23的非有源面则位于下表面，且该电子元件23对应设置在该支承板25的开口251。该电子元件23可以是无源组件、有源组件、光电组件、半导体芯片或其它适当组件等。在本实施例3中，该电子元件23的有源面与该承载结构2的顶面齐平，该电子元件23的非有源面则凸出在该承载结构2的底面。
该粘着层27则部分充填在该开口251与电子元件23之间的间隙，将该电子元件23固定在该支承板25的开口251中。其中，该部分填充在该开口251的粘着层27是由支承板25表面的粘着层27经热压所产生的。
本实施方式也可将实施例2中的电子元件33置入如图3A至图3C所示的承载结构3中，可使该电子元件33的有源面与该承载结构3的顶面齐平；或该非有源面与底面齐平；或使该电子元件33的有源面凸出于该承载结构3的顶面；或使该电子元件33的非有源面凸出于该承载结构3的底面。
借由上述构成便可令电子元件承载结构简化，并可有效将电子元件固定在承载结构中，且同时提供较佳电性功能。所以，应用本发明可解决现有技术存在的种种缺点。
实施例4
图5A是本发明电子元件的承载结构实施例4的示意图，该电子元件承载结构3是在第一支承板35、第二支承板36之间夹置粘着层37的三层式结构，并使第一支承板35、第二支承板36具有开口351、361用于置放电子元件33，上述三层实施方式是对该承载结构3进行热压，令该第一支承板35、第二支承板36夹置的粘着层37可部分充填到该开口351、361与该电子元件33的间隙，使该电子元件33固定在该第一支承板35、第二支承板36的开口351、361中。且该电子元件33的非有源面则凸出在该承载结构3的底面。
本发明电子元件的承载结构另一实施方式可如图5B所示，该电子元件承载结构3是在第一支承板35、第二支承板36之间夹置粘着层37的三层式结构，并使第一支承板35、第二支承板36具有开口351、361用于置放电子元件33，且该电子元件33的有源面则凸出于该承载结构3的底面。
请参阅图5C，此外，后续也可进行线路的增层制程，在收纳有该电子元件33及承载结构3上形成线路增层结构6，且该线路增层结构6也可同时实施在该承载结构2的一侧或两侧上。该线路增层结构6如上所述。

Claims (16)

1.一种电子元件的承载结构，其特征在于，该电子元件的承载结构包括：
至少一个第一支承板、第二支承板，该第一支承板、第二支承板设有至少一个开口；
至少一个粘着层，形成在该第一支承板、第二支承板之间；以及
至少一个电子元件，具有有源面与非有源面，设置在第一支承板、第二支承板对应的开口；其中
该粘着层有部分充填在第一支承板及第二支承板的开口与该电子元件的间隙中，使该电子元件固定在该第一支承板、第二支承板的开口中。
2.如权利要求1所述的电子元件的承载结构，其特征在于，该粘着层是有机薄膜介电材料、液态有机树脂材料或树脂片组成群组中的一种。
3.如权利要求1所述的电子元件的承载结构，其特征在于，该第一支承板是金属材质、陶瓷材料、或具有线路结构的电路板的一种。
4.如权利要求1所述的电子元件的承载结构，其特征在于，该第二支承板是金属材质、陶瓷材料、或具有线路结构的电路板的一种。
5.如权利要求3或4所述的电子元件的承载结构，其特征在于，该金属材质是由铜、铝、镍、铁、钛或镁组成群组中的一种或其合金材料。
6.如权利要求1所述的电子元件的承载结构，其特征在于，该电子元件是无源组件、有源组件或光电组件中的一种。
7.如权利要求1所述的电子元件的承载结构，其特征在于，该电子元件的有源面与承载结构的顶面齐平。
8.如权利要求1所述的电子元件的承载结构，其特征在于，该电子元件的有源面突出于该承载结构的顶面。
9.如权利要求1所述的电子元件的承载结构，其特征在于，该电子元件的非有源面与该承载结构的底面齐平。
10.如权利要求1所述的电子元件的承载结构，其特征在于，该电子元件的非有源面突出于该承载结构的底面。
11.如权利要求1所述的电子元件的承载结构，其特征在于，该电子元件的有源面具有多个电极垫。
12.如权利要求1所述的电子元件的承载结构，其特征在于，该承载结构还包括：在该承载结构及电子元件面形成线路增层结构，且该线路增层结构中形成有多个导电结构以电性连接到该电子元件的电极垫，并在该线路增层结构表面形成有连接垫。
13.如权利要求12所述的电子元件的承载结构，其特征在于，该线路增层结构包括介电层、叠置在该介电层上的线路层以及形成在该介电层中的导电结构。
14.如权利要求12所述的电子元件的承载结构，其特征在于，该承载结构还包括：在该线路增层结构表面具有防焊层，且该防焊层表面具有多个开口，显露出线路增层结构的连接垫。
15.如权利要求14所述的电子元件的承载结构，其特征在于，该承载结构还包括：在该防焊层的开口形成电性连接该连接垫的导电组件。
16.如权利要求15所述的电子元件的承载结构，其特征在于，该导电组件是锡球或、针杆状金属中的一种。
CNB2005100934712A 2005-08-30 2005-08-30 电子元件的承载结构 Active CN100440507C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100934712A CN100440507C (zh) 2005-08-30 2005-08-30 电子元件的承载结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100934712A CN100440507C (zh) 2005-08-30 2005-08-30 电子元件的承载结构

Publications (2)

Publication Number Publication Date
CN1925152A CN1925152A (zh) 2007-03-07
CN100440507C true CN100440507C (zh) 2008-12-03

Family

ID=37817707

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100934712A Active CN100440507C (zh) 2005-08-30 2005-08-30 电子元件的承载结构

Country Status (1)

Country Link
CN (1) CN100440507C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383329B (zh) * 2007-09-04 2011-12-28 欣兴电子股份有限公司 嵌埋有芯片的封装结构及其制作方法
CN102376591A (zh) * 2010-08-12 2012-03-14 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN102479726B (zh) * 2010-11-26 2014-01-22 矽品精密工业股份有限公司 半导体封装件的制法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586824B1 (en) * 2001-07-26 2003-07-01 Amkor Technology, Inc. Reduced thickness packaged electronic device
CN1536631A (zh) * 2003-04-09 2004-10-13 全懋精密科技股份有限公司 半导体封装基板的电性连接垫电镀金属层结构及其制法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586824B1 (en) * 2001-07-26 2003-07-01 Amkor Technology, Inc. Reduced thickness packaged electronic device
CN1536631A (zh) * 2003-04-09 2004-10-13 全懋精密科技股份有限公司 半导体封装基板的电性连接垫电镀金属层结构及其制法

Also Published As

Publication number Publication date
CN1925152A (zh) 2007-03-07

Similar Documents

Publication Publication Date Title
US11508776B2 (en) Image sensor semiconductor packages and related methods
US7586183B2 (en) Multilevel semiconductor module and method for fabricating the same
KR100199962B1 (ko) 반도체 장치 및 그 제조방법
US7898058B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
CN102098876B (zh) 用于电路基板的制造工艺
US9646922B2 (en) Methods and apparatus for thinner package on package structures
EP2798675B1 (en) Method for a substrate core layer
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US20040150097A1 (en) Optimized conductive lid mounting for integrated circuit chip carriers
KR101302640B1 (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
US7262510B2 (en) Chip package structure
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
US20080047740A1 (en) Circuit Board Assembly Having Passive Component and Stack Structure Thereof
US7276800B2 (en) Carrying structure of electronic components
CN110459521B (zh) 覆晶封装基板和电子封装件
CN100440507C (zh) 电子元件的承载结构
CN114284260A (zh) 封装结构及制备方法
EP1848029B1 (en) Carrying structure of electronic components
KR20070010312A (ko) 복수 개의 홀이 형성된 기판을 갖는 플립 칩 패키지
CN100485894C (zh) 倒装片封装方法和倒装片封装结构
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP4561969B2 (ja) 半導体装置
US11705400B2 (en) Semiconductor package
JP4591715B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant